JP2000148723A - 大きな基数を採用した整数演算プロセッサ - Google Patents
大きな基数を採用した整数演算プロセッサInfo
- Publication number
- JP2000148723A JP2000148723A JP36180098A JP36180098A JP2000148723A JP 2000148723 A JP2000148723 A JP 2000148723A JP 36180098 A JP36180098 A JP 36180098A JP 36180098 A JP36180098 A JP 36180098A JP 2000148723 A JP2000148723 A JP 2000148723A
- Authority
- JP
- Japan
- Prior art keywords
- integer
- valued
- repeating
- integer operation
- quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 ディジタル計算機において、非線形関数やロ
ジスティックマップから多値整数列を生成し、大きな基
数を取得してディジタル計算機の計算能力を向上させ
る。 【構成】 非線形関数やロジスティックマップを非線形
量子化と量子内での調整を繰り返すことにより多値整数
列を生成して、大きな基数を取得し、多値整数演算を実
行する。
ジスティックマップから多値整数列を生成し、大きな基
数を取得してディジタル計算機の計算能力を向上させ
る。 【構成】 非線形関数やロジスティックマップを非線形
量子化と量子内での調整を繰り返すことにより多値整数
列を生成して、大きな基数を取得し、多値整数演算を実
行する。
Description
【０００１】
【産業上の利用分野】ディジタル計算機の計算能力の向
上が求められている。命令もデータもバイナリーコード
列で与え、逐次処理を基本とするディジタルコンピュー
タは、電卓やワープロとしては成功をおさめているが、
本来の目的である科学計算能力という点では極めて貧弱
なままである。
上が求められている。命令もデータもバイナリーコード
列で与え、逐次処理を基本とするディジタルコンピュー
タは、電卓やワープロとしては成功をおさめているが、
本来の目的である科学計算能力という点では極めて貧弱
なままである。
【０００２】
【従来の技術】バイナリーコード列に論理演算（ＡＮ
Ｄ、ＯＲ、ＮＯＴ）を行うコンピュータ応用は目覚しい
発展を遂げている。一方、バイナリーコード列を数値デ
ータとして２進数で四則演算を実行する計算能力は貧弱
なままである。２進数では、常に桁上げ、桁下げに追わ
れることになり、２進数で数値を表した場合２３２＝
４．２９・・・×１０９は精度の高い数値計算が要求さ
れたときにあまりにも小さ過ぎる束ね方である。
Ｄ、ＯＲ、ＮＯＴ）を行うコンピュータ応用は目覚しい
発展を遂げている。一方、バイナリーコード列を数値デ
ータとして２進数で四則演算を実行する計算能力は貧弱
なままである。２進数では、常に桁上げ、桁下げに追わ
れることになり、２進数で数値を表した場合２３２＝
４．２９・・・×１０９は精度の高い数値計算が要求さ
れたときにあまりにも小さ過ぎる束ね方である。
【０００３】処理すべき情報のすべてを２進数に展開し
て情報処理を実行する今日のディジタルコンピュータが
産業技術として意味を持たないわけではない。汎用ＣＰ
ＵにＯＳを載せ、その上に膨大なソフトという資産をの
せたディジタルコンピュータは今日の工業化社会を支え
る基幹技術となっていて、もはやこの蓄積を人類が捨て
ることはない。したがって、コンピュータの発展は２進
数３２ビットディジタルコンピュータのさらなる延長線
上での発展である。
て情報処理を実行する今日のディジタルコンピュータが
産業技術として意味を持たないわけではない。汎用ＣＰ
ＵにＯＳを載せ、その上に膨大なソフトという資産をの
せたディジタルコンピュータは今日の工業化社会を支え
る基幹技術となっていて、もはやこの蓄積を人類が捨て
ることはない。したがって、コンピュータの発展は２進
数３２ビットディジタルコンピュータのさらなる延長線
上での発展である。
【０００４】ディジタルコンピュータとの間でマッチン
グが保たれる数理系は２ｎ（ｎは整数）の多進数すなわ
ち多値の分野である。すなわち、大きな基数を２ｎで与
えた整数演算ということになる。
グが保たれる数理系は２ｎ（ｎは整数）の多進数すなわ
ち多値の分野である。すなわち、大きな基数を２ｎで与
えた整数演算ということになる。
【０００５】
【発明が解決しようとする課題】ｎが整数のとき、（２
ｎとｎｎ）を比較してみよう。ｎ＝２（２２＝４、２２
＝４）、ｎ＝３（２３＝８、３３＝２７）、ｎ＝４（２
４＝１６、４４＝２５６）、・・・・。ｎ＝３（８進
数）、ｎ＝４（１６進数）ぐらいではたいした計算能力
の向上は期待できない。ｎの値を大きくすればするほど
コンピュータの計算能力の向上が期待できる。
ｎとｎｎ）を比較してみよう。ｎ＝２（２２＝４、２２
＝４）、ｎ＝３（２３＝８、３３＝２７）、ｎ＝４（２
４＝１６、４４＝２５６）、・・・・。ｎ＝３（８進
数）、ｎ＝４（１６進数）ぐらいではたいした計算能力
の向上は期待できない。ｎの値を大きくすればするほど
コンピュータの計算能力の向上が期待できる。
【０００６】大きな基数をきちんと再現性よく取得可能
な技術の提供が本案の目的である。実数の体系であるカ
オスの将来は予測不可能であることが知られている。予
測可能にするための有効な手法が非線形量子化であるこ
とも知られている。その知識を産業技術化するために
は、量子内での調整が必要になる。本案は既に知られた
知識と量子内調整を汎用ＣＰＵにインストールしたディ
ジタルコンピュータのチップ自身に実行させることを特
長とする。もちろん、本案の手法が汎用ＣＰＵ自身にイ
ンストールされて成果をおさめることを妨げるものでは
ない。
な技術の提供が本案の目的である。実数の体系であるカ
オスの将来は予測不可能であることが知られている。予
測可能にするための有効な手法が非線形量子化であるこ
とも知られている。その知識を産業技術化するために
は、量子内での調整が必要になる。本案は既に知られた
知識と量子内調整を汎用ＣＰＵにインストールしたディ
ジタルコンピュータのチップ自身に実行させることを特
長とする。もちろん、本案の手法が汎用ＣＰＵ自身にイ
ンストールされて成果をおさめることを妨げるものでは
ない。
【０００７】
【課題を解決するための手段】一次元非線形関数のよく
知られた例は、ロジスティックマップといわれる差分方
程式ｘ（ｔ＋１）＝４ｘ（ｔ）｛１＝ｘ（ｔ）｝であ
る。結果として線形となるように非線形量子化区分を与
える解析的手法は同相変換量子化ｙ（ｔ）＝［π／２・
ａｒｃｓｉｎ （ｘ（ｔ））１／２・２ｎ］である。量
子内調整パラメータα｛ｙ（ｔ）｝を用いてフィードバ
ックｘ（ｔ）＝｛ｓｉｎ｛（ｙ（ｔ）＋α（ｙ（ｔ））
・２／π｝｝２を与える。ここでｔは離散時間ｔ＝０，
１，２，・・・である。
知られた例は、ロジスティックマップといわれる差分方
程式ｘ（ｔ＋１）＝４ｘ（ｔ）｛１＝ｘ（ｔ）｝であ
る。結果として線形となるように非線形量子化区分を与
える解析的手法は同相変換量子化ｙ（ｔ）＝［π／２・
ａｒｃｓｉｎ （ｘ（ｔ））１／２・２ｎ］である。量
子内調整パラメータα｛ｙ（ｔ）｝を用いてフィードバ
ックｘ（ｔ）＝｛ｓｉｎ｛（ｙ（ｔ）＋α（ｙ（ｔ））
・２／π｝｝２を与える。ここでｔは離散時間ｔ＝０，
１，２，・・・である。
【０００８】調整パラメータα｛ｙ（ｔ）｝は量子内で
のシフト（移動）を意味し、ｙ（ｔ）に関して固有に与
えられる。整数ｎ（量子化分解能）が与えられるとｙ
（ｔ）−αの関係が、各１ステップの逆計算をすること
により、表として与えられる。
のシフト（移動）を意味し、ｙ（ｔ）に関して固有に与
えられる。整数ｎ（量子化分解能）が与えられるとｙ
（ｔ）−αの関係が、各１ステップの逆計算をすること
により、表として与えられる。
【０００９】上記３式及び調整パラメータα｛ｙ
（ｔ）｝の精度は、本来実数であるから無限の数列を必
要とするが、実際にはディジタルコンピュータ（汎用Ｃ
ＰＵ）しか使用することができないため、単精度あるい
は倍精度に制限される。この制限は量子化分解能ｎに制
限を与える。ｎ＝２８、すなわち２６８，４３５，４５
６進数ぐらいまでは十分実用できる精度でｙ（ｔ）−α
の表が製作できる。
（ｔ）｝の精度は、本来実数であるから無限の数列を必
要とするが、実際にはディジタルコンピュータ（汎用Ｃ
ＰＵ）しか使用することができないため、単精度あるい
は倍精度に制限される。この制限は量子化分解能ｎに制
限を与える。ｎ＝２８、すなわち２６８，４３５，４５
６進数ぐらいまでは十分実用できる精度でｙ（ｔ）−α
の表が製作できる。
【００１０】非線形関数を一次元写像回路で与え、同相
変換量子化を非線形重みを有するＡＤＣ及びＤＡＣで与
え、量子内調整パラメータをシフタで構成した集積回路
のループのＡＤＣの出力が多進数ｙ（ｔ）を出力する。
このような直接的なハードウエア化も可能であるが、状
態の決定精度という点では汎用ＣＰＵの単精度または倍
精度計算の方が優れている。したがって、汎用ＣＰＵを
活用してハードウエア化を行う方がより大きな整数を取
り出すことに成功する。なお、処理速度はＡＤＣのサン
プリングレートで決定されるため、ｎ＝１２、４０９６
進数ぐらいまでは直接的なハードウエア化の方が有利で
ある。
変換量子化を非線形重みを有するＡＤＣ及びＤＡＣで与
え、量子内調整パラメータをシフタで構成した集積回路
のループのＡＤＣの出力が多進数ｙ（ｔ）を出力する。
このような直接的なハードウエア化も可能であるが、状
態の決定精度という点では汎用ＣＰＵの単精度または倍
精度計算の方が優れている。したがって、汎用ＣＰＵを
活用してハードウエア化を行う方がより大きな整数を取
り出すことに成功する。なお、処理速度はＡＤＣのサン
プリングレートで決定されるため、ｎ＝１２、４０９６
進数ぐらいまでは直接的なハードウエア化の方が有利で
ある。
【００１１】
【作用】最小規模の工業用汎用ＣＰＵは４ビット構成の
チップである。ＵＮＩＸまたはＷＩＮＤＯＷＳ上のＣ言
語で書かれたプログラムの実行ファイルのサイズは２．
５ｋＢ程度である。開発支援ツールとして準備されてい
るコンパイラを用いて容易にインストールできる。ワン
チップが１桁の多値計算セルとなる。
チップである。ＵＮＩＸまたはＷＩＮＤＯＷＳ上のＣ言
語で書かれたプログラムの実行ファイルのサイズは２．
５ｋＢ程度である。開発支援ツールとして準備されてい
るコンパイラを用いて容易にインストールできる。ワン
チップが１桁の多値計算セルとなる。
【００１２】８ビットあるいは１６ビット構成の工業用
汎用ＣＰＵにプログラムとｙ（ｔ）−αの表をデータベ
ースとしてインストールしても、ワンチップが１桁の多
値整数演算を実行するセルであることにかわりはない。
これらのセルを多数ボード上に配置し、桁上げあるいは
桁下げの処理を実行できるようにし、汎用ディジタルコ
ンピュータに戻すようにした装置が演算プロセッサであ
る。
汎用ＣＰＵにプログラムとｙ（ｔ）−αの表をデータベ
ースとしてインストールしても、ワンチップが１桁の多
値整数演算を実行するセルであることにかわりはない。
これらのセルを多数ボード上に配置し、桁上げあるいは
桁下げの処理を実行できるようにし、汎用ディジタルコ
ンピュータに戻すようにした装置が演算プロセッサであ
る。
【００１３】３２ビットＲＩＳＣＣＰＵが今日最先端の
汎用ＣＰＵであろう。１つのＣＰＵに多数の本案整数演
算プロセッサをインストールし、並列演算処理能力を活
用して大きな基数を用いた大きな整数演算を高精度かつ
高速に実行できる。１０２４進数（ｎ＝１０）のセルを
１０２４個インストールし桁上げ桁下げ処理を実行さ
汎用ＣＰＵであろう。１つのＣＰＵに多数の本案整数演
算プロセッサをインストールし、並列演算処理能力を活
用して大きな基数を用いた大きな整数演算を高精度かつ
高速に実行できる。１０２４進数（ｎ＝１０）のセルを
１０２４個インストールし桁上げ桁下げ処理を実行さ
【００１４】
【実施例】ｎ＝５の場合の調整パラメータの１例を表１
に示す。ｙ（ｔ）＝０，１，２，・・・，３１に対し、
２から３０までのｙ（ｔ）に対して、調整パラメータは
α＝−０．２５としてよい。ｙ（ｔ）＝０，１，３１に
対して、おのおのα＝＋０．７５，＋０．２５，＋０．
７５と与える。
に示す。ｙ（ｔ）＝０，１，２，・・・，３１に対し、
２から３０までのｙ（ｔ）に対して、調整パラメータは
α＝−０．２５としてよい。ｙ（ｔ）＝０，１，３１に
対して、おのおのα＝＋０．７５，＋０．２５，＋０．
７５と与える。
【００１５】
【表１】
【００１６】調整パラメータαを表１のように与えたと
き、整数列の閉じたループｙ（ｔ）＝０，１，２，３，
５，９，１７，３０，４，７，１３，２５，１４，２
７，１０，１９，２６，１２，２３，１８，２８，８，
１５，２９，６，１１，２１，２２，２０，２４，１
６，３１が得られる。初期値ｙ（ｔ）＝０から出発した
ループを示したが、初期値をどこから出発しても同じで
ある。
き、整数列の閉じたループｙ（ｔ）＝０，１，２，３，
５，９，１７，３０，４，７，１３，２５，１４，２
７，１０，１９，２６，１２，２３，１８，２８，８，
１５，２９，６，１１，２１，２２，２０，２４，１
６，３１が得られる。初期値ｙ（ｔ）＝０から出発した
ループを示したが、初期値をどこから出発しても同じで
ある。
【００１７】異なる調整パラメータは異なる整数列を与
える。これらの整数列は多重通信におけるスペクトル拡
散器として有用である。
える。これらの整数列は多重通信におけるスペクトル拡
散器として有用である。
【００１８】アップカウンタとして出力したときには、
α｛ｙ（ｔ）｝＝−ｙ（ｔ）／２＋０．７５、α（２ｎ
−１）＝＋０．７５と与え、ダウンカウンタとするため
には、α｛ｙ（ｔ）｝＝−ｙ（ｔ）／２−０．２５、α
（０）＝（２ｎ−１）／２＋０．２５と与える。
α｛ｙ（ｔ）｝＝−ｙ（ｔ）／２＋０．７５、α（２ｎ
−１）＝＋０．７５と与え、ダウンカウンタとするため
には、α｛ｙ（ｔ）｝＝−ｙ（ｔ）／２−０．２５、α
（０）＝（２ｎ−１）／２＋０．２５と与える。
【００１９】量子化分解能ｎ＝１０のアップカウンタと
したとき、２１０＝１０２４進数を取り出すことがで
き、これを整数演算の基数のセルとする。このセルを１
０２４個インストールしても実行ファイルのサイズは
２．５ＭＢ程度である。（１０２ 桁上げ処理の負担が少なくてすむことである。たいてい
の演算の場合、桁上げ処理はしなくてすむか１回であ
る。
したとき、２１０＝１０２４進数を取り出すことがで
き、これを整数演算の基数のセルとする。このセルを１
０２４個インストールしても実行ファイルのサイズは
２．５ＭＢ程度である。（１０２ 桁上げ処理の負担が少なくてすむことである。たいてい
の演算の場合、桁上げ処理はしなくてすむか１回であ
る。
【００２０】
【発明の効果】本案２ｎを基数とするアップカウンタ及
びダウンカウンタを用いた整数演算プロセッサは、工業
用汎用ＣＰＵにインストールして実現でき、計算すべき
データあるいは計算結果の受け取りを接続されている汎
用ディジタルコンピュータのメモリが行う。相互のイン
ターフェイスに違和感が生じない。
びダウンカウンタを用いた整数演算プロセッサは、工業
用汎用ＣＰＵにインストールして実現でき、計算すべき
データあるいは計算結果の受け取りを接続されている汎
用ディジタルコンピュータのメモリが行う。相互のイン
ターフェイスに違和感が生じない。
【００２１】量子化分解能ｎを８または１６としたと
き、汎用ＣＰＵまたはディジタルコンピュータとのマッ
チングは最適になると思われる。量子化分解能ｎの増加
とともに、本案整数演算プロセッサの計算能力は指数関
数的に増大する。
き、汎用ＣＰＵまたはディジタルコンピュータとのマッ
チングは最適になると思われる。量子化分解能ｎの増加
とともに、本案整数演算プロセッサの計算能力は指数関
数的に増大する。
【００２２】本案整数演算プロセッサの演算速度は、イ
ンストールしたＣＰＵのクロックに依存するが、クロッ
ク周波数１００ＭＨｚのとき、１０２４進数セルのワー
ストケースでの処理時間は１００μｓ程度である。すべ
ての桁について並列処理を行い、１回だけ桁上げまたは
桁下げ処理を行う。高精度で高速に実行できる利点があ
る。
ンストールしたＣＰＵのクロックに依存するが、クロッ
ク周波数１００ＭＨｚのとき、１０２４進数セルのワー
ストケースでの処理時間は１００μｓ程度である。すべ
ての桁について並列処理を行い、１回だけ桁上げまたは
桁下げ処理を行う。高精度で高速に実行できる利点があ
る。
【００２３】本案の異なる順序の整数列は多重通信にお
けるスペクトル拡散器として有用である。
けるスペクトル拡散器として有用である。
Claims (3)
- 【請求項１】 非線形関数と結果として線形となる非線
形量子化区分と量子内で数値を移動する調整を繰り返す
ことにより整数列を生成し整数演算を実行することを特
長とする演算プロセッサ。 - 【請求項２】 ロジスティックマップと同相変換量子化
と量子内調整フィードバックを繰り返すことにより多値
整数列を生成し、ワンチップＣＰＵにインストールして
多値整数演算を実行することを特長とする演算プロセッ
サ。 - 【請求項３】 ロジスティックマップと同相変換量子化
と量子内調整フィードバックを繰り返すことにより多値
整数列を生成し、ルックアップテーブルで順序を入れ換
えたアップカウンタまたはダウンカウンタをワンチップ
ＣＰＵにインストールして多値整数演算を実行すること
を特長とする演算プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36180098A JP2000148723A (ja) | 1998-11-16 | 1998-11-16 | 大きな基数を採用した整数演算プロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36180098A JP2000148723A (ja) | 1998-11-16 | 1998-11-16 | 大きな基数を採用した整数演算プロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000148723A true JP2000148723A (ja) | 2000-05-30 |
Family
ID=18474910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36180098A Pending JP2000148723A (ja) | 1998-11-16 | 1998-11-16 | 大きな基数を採用した整数演算プロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000148723A (ja) |
-
1998
- 1998-11-16 JP JP36180098A patent/JP2000148723A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ziv | Fast evaluation of elementary mathematical functions with correctly rounded last bit | |
| CN1271508C (zh) | 产生具有可变精度的对数信号近似 | |
| Gnanasekaran | On a bit-serial input and bit-serial output multiplier | |
| Pearl | Application of Walsh transform to statistical analysis | |
| US4115867A (en) | Special-purpose digital computer for computing statistical characteristics of random processes | |
| JP2504102B2 (ja) | 逆三角関数演算装置 | |
| US5268857A (en) | Device and method for approximating the square root of a number | |
| JP2822399B2 (ja) | 対数関数演算装置 | |
| JP2508784B2 (ja) | 指数関数演算装置 | |
| JP2000148723A (ja) | 大きな基数を採用した整数演算プロセッサ | |
| KR20000072864A (ko) | 다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서 | |
| EP0546977A2 (en) | Method and apparatus for solving numerical problems that use a plurality of processing elements operating in parallel | |
| EP0166999A2 (en) | Time saving method for computing square roots on a computer having a "one bit at a time" division instruction | |
| Nyland et al. | Fast trigonometric functions using Intel’s SSE2 instructions | |
| Graillat et al. | Numerical validation in quadruple precision using stochastic arithmetic | |
| RU2766990C1 (ru) | Устройство для вычисления модуля комплексного числа | |
| Leong et al. | Lossless FFTs Using Posit Arithmetic | |
| Yeo | Implementation of Digital Filters Using Fermat Number Transform On TMS320C30 Digital Signal Processor | |
| Kneusel et al. | Arbitrary precision floating-point | |
| KR100493010B1 (ko) | 디지탈신호처리를위한고정밀도의제산방법 | |
| Muller et al. | Evaluating Floating-Point Elementary Functions | |
| JP2508286B2 (ja) | 平方根演算装置 | |
| Horspool et al. | Exact arithmetic using a variable-length p-adic representation | |
| Jayanthi et al. | FPGA Implementation of Various Division Algorithms for Image Processing Applications-A Comparative Analysis | |
| Mehdaoui et al. | DSP IMPLEMENTATION OF THE FAST FOURIER TRANSFORM USING THE CORDIC ALGORITHM |