KR20000072864A - 다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서 - Google Patents

다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서 Download PDF

Info

Publication number
KR20000072864A
KR20000072864A KR1019990015793A KR19990015793A KR20000072864A KR 20000072864 A KR20000072864 A KR 20000072864A KR 1019990015793 A KR1019990015793 A KR 1019990015793A KR 19990015793 A KR19990015793 A KR 19990015793A KR 20000072864 A KR20000072864 A KR 20000072864A
Authority
KR
South Korea
Prior art keywords
integer
processor
chaos
chip
cpu
Prior art date
Application number
KR1019990015793A
Other languages
English (en)
Inventor
최규용
소노가츠후사
Original Assignee
최규용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최규용 filed Critical 최규용
Priority to KR1019990015793A priority Critical patent/KR20000072864A/ko
Publication of KR20000072864A publication Critical patent/KR20000072864A/ko

Links

Classifications

    • DTEXTILES; PAPER
    • D21PAPER-MAKING; PRODUCTION OF CELLULOSE
    • D21FPAPER-MAKING MACHINES; METHODS OF PRODUCING PAPER THEREON
    • D21F1/00Wet end of machines for making continuous webs of paper
    • D21F1/66Pulp catching, de-watering, or recovering; Re-use of pulp-water
    • DTEXTILES; PAPER
    • D21PAPER-MAKING; PRODUCTION OF CELLULOSE
    • D21FPAPER-MAKING MACHINES; METHODS OF PRODUCING PAPER THEREON
    • D21F7/00Other details of machines for making continuous webs of paper

Landscapes

  • Multi Processors (AREA)

Abstract

본 발명은 정수연산 능력을 향상시킬 수 있는 다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서에 관한 것이다. 본 발명은 비선형 함수와 결과적으로 선형이 되는 비선형 양자화 구분과 양자 내에서 수치를 이동하는 조정을 반복함으로서 정수열을 생성, 정수연산을 실행한다. 본 발명은 로지스틱 맵과 동상변환 양자화와 양자내 조정 피드백을 반복함으로서 다치 정수 열을 생성하고 원 칩 CPU에 인스톨하여 다치 정수 연산을 실행한다.본 발명은 로지스틱 맵과 동상변환 양자화와 양자내 조정 피드백을 되풀이함으로서 다치 정수 열을 생성하고 룩업 테이블에서 순서를 바꾼 업 카운터 또는 다운 카운터를 원 칩 CPU에 인스톨하여 다치 정수 연산을 실행한다.

Description

다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서{CHAOS SPECTRUM DIFFUSING PROCESSOR OF MULTIPLE COMMUNICATION}
본 발명은 정수연산 능력을 향상시킬 수 있는 다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서에 관한 것이다.
근래, 디지털 계산기의 계산 능력 향상이 요구되고 있다. 명령, 데이터 모두 바이너리 코드 열로 부여하고 순차처리를 기본으로 하는 디지털 컴퓨터는 전자 계산기와 워드 프로세서로는 성공을 거두었지만 원래 목적인 과학 계산 능력이란 점에서는 매우 빈약한 상태이다.
바이너리 코드 열에 논리 연산 (AND, OR, NOT)을 실행하는 컴퓨터 응용은 눈부신 발전을 이루었다. 그러나, 바이너리 코드 열을 수치 데이터로 2진수로 사칙연산을 실행하는 계산능력은 빈약하다. 2진수에서는 항상 자리올림, 자리내림에 쫓겨 2진수로 수치를 표현할 경우 232=4.29 … x109는 정도가 높은 수치 계산이 요구되었을 때 너무도 작은 구분법이다.
처리해야할 정보의 모든 것을 2진수로 전개해 정보 처리를 실행하는 오늘날의 디지털 컴퓨터가 산업기술로 의미가 없다는 것은 아니다. 범용 중앙처리장치(이하, CPU라 한다)에 OS를 얹어 그 위에 방대한 소프트란 자산을 얹은 디지털 컴퓨터는 오늘날의 공업화 사회를 지탱하는 기간 기술이며 이제는 인류가 포기할 수 없는 수준에 이르렀다. 따라서 컴퓨터의 발전은 2진수 32비트 디지털 컴퓨터의 연장선상에서의 발전이라고 할 수 있다.
디지털 컴퓨터간에 매칭이 유지되는 수리계열은 2n(n은 정수)의 다진수, 즉 다치(多値)분야이다. 즉, 큰 기수를 2n으로 부여한 정수연산이 되는 셈이다.
본 발명은 큰 기수를 제대로 재현성 높게 취득할 수 있는 기술을 제공하는데 그 목적이 있다.
n이 정수일 때 (2n과 nn)을 비교해 보자. n=2(22=4, 22=4), n=3(23=8, 33=27), n=4(24=16, 44=256), ····. n=3(8진수), n=4(16진수) 정도로는 그다지 큰 계산능력의 향상을 기대할 수 없다. n의 값을 크게 하면 할수록 컴퓨터의 계산능력을 향상시킬 수 있다.
실수 체계인 카오스의 장래는 예측 불가능한 것으로 이미 알려져 있다. 예측 가능하게 하기 위한 효과적인 방법이 비선형 양자화임은 알려져 있다. 그 지식을 산업 기술화하기 위해서는 양자내에서의 조정이 필요하다. 본 발명은 이미 알려진 지식과 양자내 조정을 범용 CPU에 인스톨한 디지털 컴퓨터의 칩 자신에 실행시키는 것이 특징이다. 물론 본 발명의 방법이 범용 CPU 자신에게 인스톨되어 성과를 올리는 것을 방해하는 것은 아니다.
일차원 비선형 함수에서 잘 알려진 예는 로지스틱 맵이라고 하는 차분 방정식 x(t+1)=4x(t){1-x(t)}이다. 결과적으로 선형이 되도록 비선형 양자화 구분을 부여하는 해석적 방법은 동상변환 양자화 y(t)=[π/2·arcsin(x(t))1/2·2n]이다. 양자내 조정 인자 α{y(t)}를 이용해 피드백 x(t)={sin{(y(t)+α(y(t))·2/π}}2를 부여한다. 여기서 t는 이산시간 t=0, 1, 2, ··· 이다.
조정 인자 α{y(t)}는 양자 내에서의 시프트(이동)를 의미하여 y(t)에 대해 고유하게 부여된다. 정수 n(양자화 분해능)이 부여되면 y(t)-α의 관계가 각 1 스텝 거꾸로 계산함으로서 표로 나타난다.
상기 식 및 조정 인자 α{y(t)}는 본래 실수이기 때문에 무한의 수열을 필요로 하나 실제로는 디지털 컴퓨터(범용 CPU)이외에는 사용을 못하기 때문에 단(單)정도 또는 배(倍)정도로 제한된다. 이 제한은 양자화 분해능 n에 제한을 준다. n=28, 즉 268, 435, 456 진수 정도까지는 충분히 실용할 수 있는 정도로 y(t)-α의 표를 제작할 수 있다.
비선형 함수를 일차원 사상회로로 부여하고 동상 변환 양자화를 비선형 성향이 있는 아날로그/디지털 변환기 및 디지털/아날로그 변환기로 부여하고 양자내 조정 인자를 시프터로 구성한 집적회로 루프의 아날로그/디지털 변환기의 출력으로 다진수 y(t)를 출력한다. 이러한 직접적인 하드웨어화도 가능하지만 상태의 결정 정도라는 점에서는 범용 CPU 의 단정도 또는 배정도 계산이 훨씬 뛰어나다. 따라서 범용 CPU를 활용해 하드웨어화를 하는 것이 보다 큰 정수를 도출하는데 성공할 수 있다. 또한 처리속도는 아날로그/디지털 변환기의 샘플링 레이트로 결정되기 때문에 n=12, 4096 진수 정도까지는 직접적으로 하드웨어화 하는 것이 유리하다.
최소 규모의 공업용 범용 CPU는 4비트 구성 칩이다. UNIX 또는 WINDOWS 상의 C 언어로 만든 프로그램 실행 파일 사이즈는 2.5 KB 정도이다. 개발지원 툴로 준비되어 있는 컴파일러를 이용해 쉽게 인스톨할 수 있다. 원 칩이 한자리수 다치 계산 셀이 된다.
8비트 또는 16비트 구성의 공업용 범용 CPU에 프로그램과 y(t)-α의 표를 데이터 베이스로 인스톨해도 원 칩이 한자리수 다치 정수 연산을 실행하는 셀 이라는 점은 변함없다. 이들 셀을 다수 보드 상에 배치하고 자리올림 또는 자리내림 처리를 실행할 수 있도록 하여 범용 디지털 컴퓨터로 돌아오도록 한 장치가 연산 프로세서이다.
최근의 최첨단 범용 CPU라 하면 아무래도 2비트 RISCCPU가 최고일 것이다. 하나의 CPU에 다수의 정수연산 프로세서를 인스톨해 병렬 연산 처리 능력을 활용 큰 기수를 이용한 큰 정수연산을 고정도 그리고 고속으로 실행할 수 있다. 1024진수(n=10)의 셀을 1024개 인스톨하여 자리올림 자리내림 처리를 실행시켰을 때 (1024)1024 103000과 같은 큰 정수의 사칙연산이 가능해진다.
(실시예)
n=5 인 경우의 조정 인자의 한 예를 표1에 나타냈다. y(t)=0, 1, 2, ···, 31 에 대해, 2에서 30까지의 y(t)에 대해, 조정 인자는 α=-0.25면 된다. y(t)=0, 1, 31에 각각 α=+0.75, +0.25, +0.75로 주어진다.
y(t) 0 1 2 3 4 5 6 7
α +0.75 +0.25 -0.25 -0.25 -0.25 -0.25 -0.25 -0.25
y(t) 8 9 10 11 12 13 14 15
α -0.25 -0.25 -0.25 -0.25 -0.25 -0.25 -0.25 -0.25
y(t) 16 17 18 19 20 21 22 23
α -0.25 -0.25 -0.25 -0.25 -0.25 -0.25 -0.25 -0.25
y(t) 24 25 26 27 28 29 30 31
α -0.25 -0.25 -0.25 -0.25 -0.25 -0.25 -0.25 +0.75
조정 인자 α가 표 1과 같이 주어졌을 때 정수열의 닫힌 루프 y(t)=0, 1, 2, 3, 5, 9, 17, 30, 4, 7, 13, 25, 14, 27, 10, 19, 26, 12, 23, 18, 28, 8, 15, 29, 6, 11, 21, 22, 20, 24, 16, 31을 구할 수 있다. 초기치 y(t)=0에서 출발한 루프를 나타냈으나 초기치는 어디에서 시작해도 상관없다.
서로 다른 조정 인자는 서로 다른 정수 열을 부여한다. 이들 정수 열은 다중 통신에서의 스펙트럼 확산기로 유용하게 쓸 수 있다.
업 카운터로 출력했을 때에는 α{y(t)}=-y(t)/2+0.75, α(2n-1)=+0.75 로 주고 다운 카운터 하기 위해서는 α{y(t)}=-y(t)/2-0.25, α(0)=(2n-1)/2+0.25 로 준다.
양자화 분해능 n=10의 업 카운터로 했을 때 210=1024 진수를 도출할 수 있으며 이를 정수연산의 기수 셀로 한다. 이 셀을 1024개 인스톨해도 실행 파일의 사이즈는 2.5MB 정도이다. (1024)1024 103000의 정수연산을 실행할 수 있다. 기수를 크게 한 연산의 특징은 자리올림 처리 부담이 적어도 된다. 대개의 연산의 경우 자리올림 처리를 하지 않아도 되거나 한 번 실행한다.
본 발명의 2N을 기수로 하는 업 카운터 및 다운 카운터를 이용한 정수 연산 프로세서는 공업용 범용 CPU에 인스톨하여 실현할 수 있으며 계산해야할 데이터 또는 계산 결과 입력을 접속되어 있는 범용 디지털 컴퓨터에 메모리 한다. 상호 인터페이스에 위화감이 생기지는 않는다.
양자화 분해능 n을 8 또는 16으로 했을 때 범용 CPU 또는 디지털 컴퓨터와의 매칭은 최적이 될 것으로 생각된다. 양자화 분해능 n의 증가와 함께 본 발명 정수연산 프로세서의 계산능력은 지수 함수적으로 증대한다.
본 발명 정수연산 프로세서의 연산속도는 인스톨한 CPU의 클록에 따라 달라지는데 클록 주파수가 100MHz 일 때 1024 진수 셀의 워스트 케이스에서의 처리 시간은 100μs 정도이다. 모든 자리에 대해 병렬 처리를 하고 한번 만 자리올림 또는 자리내림 처리를 한다. 고정도에 고속으로 실행할 수 있는 장점이 있다.
본 발명의 서로 다른 순서의 정수 열은 다중 통신에서의 스펙트럼확산기로 유용하게 쓸 수 있다.

Claims (2)

  1. 비선형 함수와 결과적으로 선형이 되는 비선형 양자화 구분과 양자 내에서 수치를 이동하는 조정을 반복함으로서 정수열을 생성, 정수연산을 실행하는 것이 특징인 연산 프로세서.
  2. 로지스틱 맵과 동상변환 양자화와 양자내 조정 피드백을 반복함으로서 다치 정수 열을 생성하고 원 칩 CPU에 인스톨하여 다치 정수 연산을 실행하되, 룩업 테이블에서 순서를 바꾼 업 카운터 또는 다운 카운터를 원 칩 CPU에 인스톨하여 다치 정수 연산을 실행하는 것을 특징으로 하는 연산 프로세서.
KR1019990015793A 1999-05-01 1999-05-01 다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서 KR20000072864A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990015793A KR20000072864A (ko) 1999-05-01 1999-05-01 다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990015793A KR20000072864A (ko) 1999-05-01 1999-05-01 다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서

Publications (1)

Publication Number Publication Date
KR20000072864A true KR20000072864A (ko) 2000-12-05

Family

ID=19583424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015793A KR20000072864A (ko) 1999-05-01 1999-05-01 다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서

Country Status (1)

Country Link
KR (1) KR20000072864A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101902323A (zh) * 2010-07-12 2010-12-01 西安电子科技大学 基于模糊关系熵的混沌扩频序列复杂度测度方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594576A (en) * 1983-06-24 1986-06-10 Matsushita Electric Industrial Company, Limited Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion
KR950034205A (ko) * 1994-02-09 1995-12-26 오오가 노리오 디지탈 신호처리 방법 및 기록매체
JPH08125698A (ja) * 1994-10-24 1996-05-17 Aichi Electron Co Ltd 多値レベル信号通信方式における受信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594576A (en) * 1983-06-24 1986-06-10 Matsushita Electric Industrial Company, Limited Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion
KR950034205A (ko) * 1994-02-09 1995-12-26 오오가 노리오 디지탈 신호처리 방법 및 기록매체
JPH08125698A (ja) * 1994-10-24 1996-05-17 Aichi Electron Co Ltd 多値レベル信号通信方式における受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101902323A (zh) * 2010-07-12 2010-12-01 西安电子科技大学 基于模糊关系熵的混沌扩频序列复杂度测度方法

Similar Documents

Publication Publication Date Title
Aggarwal et al. Scale-free hyperbolic CORDIC processor and its application to waveform generation
Bauke et al. Random numbers for large-scale distributed Monte Carlo simulations
EP3769208B1 (en) Stochastic rounding logic
Gnanasekaran On a bit-serial input and bit-serial output multiplier
US4115867A (en) Special-purpose digital computer for computing statistical characteristics of random processes
Vickers et al. A technique for generating specialized Gray codes
KR20000072864A (ko) 다중통신에 있어서의 카오스 스펙트럼 확산용 프로세서
Merah et al. New and efficient method for extending cycle length of digital chaotic systems
Herring et al. Random number generators are chaotic
CN106502627B (zh) 一种伪随机数种子生成方法
Mascagni Parallel pseudorandom number generation
JP2000148723A (ja) 大きな基数を採用した整数演算プロセッサ
Zanoni Toom-Cook 8-way for long integers multiplication
Banerji On the use of residue arithmetic for computation
Gentle Computer implementation of random number generators
Graillat et al. Numerical validation in quadruple precision using stochastic arithmetic
Horspool et al. Exact arithmetic using a variable-length p-adic representation
CN115374188B (zh) 一种资源状态查询方法、装置、电子设备及存储介质
TWI812524B (zh) 藉由算數及/或逐位元單元執行條件敘述的方法及系統
Hoaglin et al. Remark AS R24: A Remark on Algorithm AS 98: The Spectral Test for the Evaluation of Congruential Pseudo-Random Generators
Böhm et al. Massively parallel random number generation
Ahmad et al. A less complex algorithmic procedure for computing Gray codes
JP2000330470A (ja) べき乗演算装置、べき乗剰余演算装置、楕円べき倍点演算装置、並びのそれらの方法、記録媒体
Lyness et al. Calculating Fourier transforms of long-tailed functions
CN116301712A (zh) 基于十进制乘法的bcd码处理方法、装置、设备及介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee