JP2000148522A - ユークリッド互除演算回路 - Google Patents
ユークリッド互除演算回路Info
- Publication number
- JP2000148522A JP2000148522A JP10322063A JP32206398A JP2000148522A JP 2000148522 A JP2000148522 A JP 2000148522A JP 10322063 A JP10322063 A JP 10322063A JP 32206398 A JP32206398 A JP 32206398A JP 2000148522 A JP2000148522 A JP 2000148522A
- Authority
- JP
- Japan
- Prior art keywords
- polynomial
- register group
- register
- error
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 リード・ソロモン符号を用いて誤り訂正を行
う過程で必要な誤り位置多項式と誤り評価多項式を求め
るユークリッド互除演算回路において、回路規模を縮小
する。 【解決手段】 被除多項式の係数を記憶する第１のレジ
スタ群１０１と、除多項式の係数を記憶する第２のレジ
スタ群１０２は、夫々複数のレジスタから成り、且つ、
夫々のレジスタが記憶している値を上位のレジスタにシ
フトする。第１のレジスタ群１０１に記憶された被除多
項式を第２のレジスタ群１０２に記憶された除多項式で
除算し、その剰余を第２のレジスタ群１０２にシフトさ
せ、次いで、この除多項式の係数を第１のレジスタ群１
０１にシフトさせる。
う過程で必要な誤り位置多項式と誤り評価多項式を求め
るユークリッド互除演算回路において、回路規模を縮小
する。 【解決手段】 被除多項式の係数を記憶する第１のレジ
スタ群１０１と、除多項式の係数を記憶する第２のレジ
スタ群１０２は、夫々複数のレジスタから成り、且つ、
夫々のレジスタが記憶している値を上位のレジスタにシ
フトする。第１のレジスタ群１０１に記憶された被除多
項式を第２のレジスタ群１０２に記憶された除多項式で
除算し、その剰余を第２のレジスタ群１０２にシフトさ
せ、次いで、この除多項式の係数を第１のレジスタ群１
０１にシフトさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、リード・ソロモン
符号の誤り訂正に用いられる、ユークリッド互除演算回
路に関する。
符号の誤り訂正に用いられる、ユークリッド互除演算回
路に関する。
【０００２】
【従来の技術】光磁気ディスクや磁気テープなどの記憶
媒体に、映像や音声などの信号の記録再生を行う場合に
は、記録再生系で発生する情報の誤りを訂正するため
に、リード・ソロモン（Reed-Solomon）符号（以下、Ｒ
Ｓ符号という）が用いられている。
媒体に、映像や音声などの信号の記録再生を行う場合に
は、記録再生系で発生する情報の誤りを訂正するため
に、リード・ソロモン（Reed-Solomon）符号（以下、Ｒ
Ｓ符号という）が用いられている。
【０００３】ＲＳ符号の復号方法として、従来、ピータ
ーソン法，バーレンカンプ・マッシー法，ユークリッド
法等、数種の方法があるが、ここでは、ディスクを媒体
とするシステムなどに用いられるロングディスタンスコ
ードに対して、復号処理を行うことができるユークリッ
ド法によるＲＳ符号の復号について説明する。
ーソン法，バーレンカンプ・マッシー法，ユークリッド
法等、数種の方法があるが、ここでは、ディスクを媒体
とするシステムなどに用いられるロングディスタンスコ
ードに対して、復号処理を行うことができるユークリッ
ド法によるＲＳ符号の復号について説明する。
【０００４】最初に、ＲＳ符号について説明する。ＲＳ
符号はガロア体ＧＦの元で構成される。元の数が２m個
のガロア体ＧＦ（２m）上のＲＳ符号において、符号長
をｎ、最小距離（ハミング距離）をｄ、情報シンボル数
をｋとすると、ＲＳ符号は下記式（１），（２）を満足
する。 ｎ≦２m−１ …（１） ｎ＝ｋ＋（ｄ−１） …（２）
符号はガロア体ＧＦの元で構成される。元の数が２m個
のガロア体ＧＦ（２m）上のＲＳ符号において、符号長
をｎ、最小距離（ハミング距離）をｄ、情報シンボル数
をｋとすると、ＲＳ符号は下記式（１），（２）を満足
する。 ｎ≦２m−１ …（１） ｎ＝ｋ＋（ｄ−１） …（２）
【０００５】このＲＳ符号の訂正能力ｔ（誤り訂正可能
なシンボル数）は下記式（３）によって示すことができ
る。 ｔ＝｜（ｄ−１）／２｜ …（３） なお、｜ｘ｜はｘを越えない最大の整数を表す。
なシンボル数）は下記式（３）によって示すことができ
る。 ｔ＝｜（ｄ−１）／２｜ …（３） なお、｜ｘ｜はｘを越えない最大の整数を表す。
【０００６】生成多項式Ｇ（ｘ）は、符号の検査シンボ
ル数（ｎ−ｋ）（＝ｄ−１）に等しい次数を有し、か
つ、ｘn-1を割り切るものである。ＧＦ（２m）の原始元
をαとすると、ＲＳ符号の生成多項式Ｇ（ｘ）は、下記
式（４）によって表現することができる。 Ｇ（ｘ）＝（ｘ−１）（ｘ−α）…（ｘ−α2t-1） …（４）
ル数（ｎ−ｋ）（＝ｄ−１）に等しい次数を有し、か
つ、ｘn-1を割り切るものである。ＧＦ（２m）の原始元
をαとすると、ＲＳ符号の生成多項式Ｇ（ｘ）は、下記
式（４）によって表現することができる。 Ｇ（ｘ）＝（ｘ−１）（ｘ−α）…（ｘ−α2t-1） …（４）
【０００７】次に、符号化について説明する。符号化後
の符号多項式Ｗ（ｘ）は、生成多項式Ｇ（ｘ）によって
割り切れるものでなければならない。いま、符号化した
いｋ個の情報シンボルをＩとする。この情報を多項式で
表現する情報多項式Ｉ（ｘ）は、 Ｉ（ｘ）＝Ｗn-1ｘn-1＋Ｗn-2ｘn-2＋…＋Ｗn-kｘn-k …（５） となる。
の符号多項式Ｗ（ｘ）は、生成多項式Ｇ（ｘ）によって
割り切れるものでなければならない。いま、符号化した
いｋ個の情報シンボルをＩとする。この情報を多項式で
表現する情報多項式Ｉ（ｘ）は、 Ｉ（ｘ）＝Ｗn-1ｘn-1＋Ｗn-2ｘn-2＋…＋Ｗn-kｘn-k …（５） となる。
【０００８】情報多項式Ｉ（ｘ）を生成多項式Ｇ（ｘ）
で割ったときの剰余多項式Ｐ（ｘ）は、 Ｐ（ｘ）＝Ｉ（ｘ）ｍｏｄＧ（ｘ） …（６） ＝Ｗn-k-1ｘn-k-1＋Ｗn-k-2ｘn-k-2＋…＋Ｗ0 …（７） となり、符号多項式Ｗ（ｘ）は下記式（８）から与えら
れる。 Ｗ（ｘ）＝Ｉ（ｘ）＋Ｐ（ｘ） …（８） 式（８）の符号多項式Ｗ（ｘ）が生成多項式Ｇ（ｘ）で
割り切れることは明らかである。
で割ったときの剰余多項式Ｐ（ｘ）は、 Ｐ（ｘ）＝Ｉ（ｘ）ｍｏｄＧ（ｘ） …（６） ＝Ｗn-k-1ｘn-k-1＋Ｗn-k-2ｘn-k-2＋…＋Ｗ0 …（７） となり、符号多項式Ｗ（ｘ）は下記式（８）から与えら
れる。 Ｗ（ｘ）＝Ｉ（ｘ）＋Ｐ（ｘ） …（８） 式（８）の符号多項式Ｗ（ｘ）が生成多項式Ｇ（ｘ）で
割り切れることは明らかである。
【０００９】次に、ユークリッド法を用いた復号化につ
いて説明する。復号は以下の手順で行う。 （Ｓ１）シンドロームを求める。 （Ｓ２）シンドロームがすべて０であれば、誤りなしと
判定する。 （Ｓ３）ユークリッド互除法を用いて、誤り位置多項式
σ（ｘ）および誤り評価多項式ω（ｘ）を求める。 （Ｓ４）チェンサーチによって、誤り位置多項式σ
（ｘ）の根を求めることによって、誤り位置を求める。 （Ｓ５）誤り位置多項式σ（ｘ）の導関数σ′（ｘ）を
求め、誤り評価多項式ω（ｘ）をσ′（ｘ）で除するこ
とにより、誤り値を求める。
いて説明する。復号は以下の手順で行う。 （Ｓ１）シンドロームを求める。 （Ｓ２）シンドロームがすべて０であれば、誤りなしと
判定する。 （Ｓ３）ユークリッド互除法を用いて、誤り位置多項式
σ（ｘ）および誤り評価多項式ω（ｘ）を求める。 （Ｓ４）チェンサーチによって、誤り位置多項式σ
（ｘ）の根を求めることによって、誤り位置を求める。 （Ｓ５）誤り位置多項式σ（ｘ）の導関数σ′（ｘ）を
求め、誤り評価多項式ω（ｘ）をσ′（ｘ）で除するこ
とにより、誤り値を求める。
【００１０】次に、復号の手順をより詳細に説明する。
式（８）の符号多項式Ｗ（ｘ）が伝送路において雑音の
影響を受けて受信多項式Ｙ（ｘ）に変化するものとす
る。受信多項式Ｙ（ｘ）は符号多項式Ｗ（ｘ）と誤り多
項式Ｅ（ｘ）の和である。
式（８）の符号多項式Ｗ（ｘ）が伝送路において雑音の
影響を受けて受信多項式Ｙ（ｘ）に変化するものとす
る。受信多項式Ｙ（ｘ）は符号多項式Ｗ（ｘ）と誤り多
項式Ｅ（ｘ）の和である。
【００１１】まず、前記復号手順（Ｓ１）において、受
信多項式Ｙ（ｘ）からシンドロームＳ0，Ｓ1，…，Ｓ
2t-1を計算する。α0，α1，α2，…，α2t-1を根とす
るＲＳ符号において、シンドロームを下記式（９）のよ
うに定義する。 Ｓi＝Ｙ（αi） ｉ＝０，１，２，…，２ｔ−１ …（９） Ｗ（αi）＝０（ｉ＝０，１，２，…，２ｔ−１）であ
るので、シンドロームは下記式（１０）のようになる。 Ｓi＝Ｅ（αi） ｉ＝０，１，２，…，２ｔ−１ …（１０）
信多項式Ｙ（ｘ）からシンドロームＳ0，Ｓ1，…，Ｓ
2t-1を計算する。α0，α1，α2，…，α2t-1を根とす
るＲＳ符号において、シンドロームを下記式（９）のよ
うに定義する。 Ｓi＝Ｙ（αi） ｉ＝０，１，２，…，２ｔ−１ …（９） Ｗ（αi）＝０（ｉ＝０，１，２，…，２ｔ−１）であ
るので、シンドロームは下記式（１０）のようになる。 Ｓi＝Ｅ（αi） ｉ＝０，１，２，…，２ｔ−１ …（１０）
【００１２】いま、位置ｊ0，ｊ1，ｊ2，…，ｊf-1に夫
々ｅ0，ｅ1，ｅ2，…，ｅf-1の値をもつ誤りが生じてい
るものとする。但し、ｆ≦ｔとする。このとき、誤り多
項式Ｅ（ｘ）は、
々ｅ0，ｅ1，ｅ2，…，ｅf-1の値をもつ誤りが生じてい
るものとする。但し、ｆ≦ｔとする。このとき、誤り多
項式Ｅ（ｘ）は、
【００１３】
【数１】
【００１４】従って、式（１２）におけるＳ0，Ｓ1，
…，Ｓ2t-1から、誤りの位置ｊ0，ｊ1，…，ｊf-1と誤
りの値ｅ0，ｅ1，…，ｅf-1を求めればよい。
…，Ｓ2t-1から、誤りの位置ｊ0，ｊ1，…，ｊf-1と誤
りの値ｅ0，ｅ1，…，ｅf-1を求めればよい。
【００１５】しかし、シンドロームから直接誤りの位置
及び誤りの値を求めることは困難であるので、まず、下
記式（１３）に示すＧＦ（２m）上のｆ次多項式を求め
る。
及び誤りの値を求めることは困難であるので、まず、下
記式（１３）に示すＧＦ（２m）上のｆ次多項式を求め
る。
【００１６】
【数２】
【００１７】式（１３）は、誤り位置多項式と呼ばれ、
根が誤り位置と１対１に対応する。
根が誤り位置と１対１に対応する。
【００１８】ここで、シンドローム多項式Ｓ（ｚ）を、 Ｓ（ｚ）＝Ｓ0＋Ｓ1ｚ＋…＋Ｓ2t-1ｚ2t-1 …（１４） とおく。このとき、
【００１９】
【数３】
【００２０】式（１６）の両辺にσ（ｚ）を乗じると、
下記式（１７）が導かれる。 σ（ｚ）Ｓ（ｚ）＝ω（ｚ）ｍｏｄｚ2t …（１７） 即ち、適当な多項式Ａ（ｚ）を用いて下記式（１８）の
ように表すことができる。 Ａ（ｚ）・ｚ2t＋σ（ｚ）・Ｓ（ｚ）＝ω（ｚ） …（１８） 式（１８）のω（ｚ）は誤り評価多項式と呼ばれ、下記
式（１９）によって定義される。
下記式（１７）が導かれる。 σ（ｚ）Ｓ（ｚ）＝ω（ｚ）ｍｏｄｚ2t …（１７） 即ち、適当な多項式Ａ（ｚ）を用いて下記式（１８）の
ように表すことができる。 Ａ（ｚ）・ｚ2t＋σ（ｚ）・Ｓ（ｚ）＝ω（ｚ） …（１８） 式（１８）のω（ｚ）は誤り評価多項式と呼ばれ、下記
式（１９）によって定義される。
【００２１】
【数４】
【００２２】ここで、 ｄｅｇσ（ｚ）≦ｔ，ｄｅｇω（ｚ）≦ｔ−１ …（２０） また、ω（α-ji）≠０，（ｉ＝０，１，２…，ｆ−
１）であるので、ω（ｚ）とσ（ｚ）は互いに素である
から、ω（ｚ）とσ（ｚ）はｚ2tとＳ（ｚ）の最大公約
（ＧＣＤ）多項式を求めるユークリッドの互除法の過程
で求めることができる。
１）であるので、ω（ｚ）とσ（ｚ）は互いに素である
から、ω（ｚ）とσ（ｚ）はｚ2tとＳ（ｚ）の最大公約
（ＧＣＤ）多項式を求めるユークリッドの互除法の過程
で求めることができる。
【００２３】次に、手順（Ｓ３）のユークリッド互除法
について説明する。いま、２つの多項式ｒ-1（ｚ），ｒ
0（ｚ）が与えられ、ｄｅｇｒ0≦ｄｅｇｒ -1である時、
次の除算を繰り返す。 ｒ-1(ｚ)＝ｑ1(ｚ)・ｒ0(ｚ)＋ｒ1(ｚ）， ｄｅｇｒ1≦ｄｅｇｒ0 ｒ0(ｚ)＝ｑ2(ｚ)・ｒ1(ｚ)＋ｒ2(ｚ）， ｄｅｇｒ2≦ｄｅｇｒ1 ： ： ｒj-2(ｚ)＝ｑj(ｚ)・ｒj-1(ｚ)＋ｒj(ｚ)， ｄｅｇｒj≦ｄｅｇｒj-1 ｒj-1（ｚ）＝ｑj+1（ｚ）・ｒj（ｚ） …（２１） そして、最後に割り切れた非零のｒj（ｚ）がｒ
-1（ｚ）とｒ0（ｚ）の最大公約多項式になる。
について説明する。いま、２つの多項式ｒ-1（ｚ），ｒ
0（ｚ）が与えられ、ｄｅｇｒ0≦ｄｅｇｒ -1である時、
次の除算を繰り返す。 ｒ-1(ｚ)＝ｑ1(ｚ)・ｒ0(ｚ)＋ｒ1(ｚ）， ｄｅｇｒ1≦ｄｅｇｒ0 ｒ0(ｚ)＝ｑ2(ｚ)・ｒ1(ｚ)＋ｒ2(ｚ）， ｄｅｇｒ2≦ｄｅｇｒ1 ： ： ｒj-2(ｚ)＝ｑj(ｚ)・ｒj-1(ｚ)＋ｒj(ｚ)， ｄｅｇｒj≦ｄｅｇｒj-1 ｒj-1（ｚ）＝ｑj+1（ｚ）・ｒj（ｚ） …（２１） そして、最後に割り切れた非零のｒj（ｚ）がｒ
-1（ｚ）とｒ0（ｚ）の最大公約多項式になる。
【００２４】ここで、以下の定理を用いる。ｒ-1（ｚ）
とｒ0（ｚ）が与えられ、ｄｅｇｒ0≦ｄｅｇｒ-1、か
つ、ＧＣＤがｈ（ｚ）であるとき、２つの多項式 Ｕ（ｚ）・ｒ-1（ｚ）＋Ｖ（ｚ）・ｒ0（ｚ）＝ｈ（ｚ）…（２２） を満足するＵ（ｚ），Ｖ（ｚ）が存在し、ｄｅｇＵ，ｄ
ｅｇＶは共にｄｅｇｒ-1よりも小さい。
とｒ0（ｚ）が与えられ、ｄｅｇｒ0≦ｄｅｇｒ-1、か
つ、ＧＣＤがｈ（ｚ）であるとき、２つの多項式 Ｕ（ｚ）・ｒ-1（ｚ）＋Ｖ（ｚ）・ｒ0（ｚ）＝ｈ（ｚ）…（２２） を満足するＵ（ｚ），Ｖ（ｚ）が存在し、ｄｅｇＵ，ｄ
ｅｇＶは共にｄｅｇｒ-1よりも小さい。
【００２５】この定理を用い、ｒ-1（ｚ）＝ｚ2t，ｒ0
（ｚ）＝Ｓ（ｚ）とおき、下記式（２３）を満足する多
項式ｒi（ｚ），Ａi（ｚ），Ｂi（ｚ）を順に算出す
る。 Ａi（ｚ）・ｒ-1（ｚ）＋Ｂi（ｚ）・ｒ0（ｚ）＝ｒi（ｚ）…（２３） そして、Ｂi（ｚ）がｔ次以下、剰余多項式ｒi（ｚ）が
（ｔ−１）次以下になれば、Ｂi（ｚ），ｒi（ｚ）は夫
々σ（ｚ），ω（ｚ）の候補となる。そこでまず、 Ａ-1（ｚ）＝１， Ａ0（ｚ）＝０ …（２４） Ｂ-1（ｚ）＝０， Ｂ0（ｚ）＝１ …（２５） とおき、ｒi（ｚ），Ａi（ｚ），Ｂi（ｚ）を計算す
る。
（ｚ）＝Ｓ（ｚ）とおき、下記式（２３）を満足する多
項式ｒi（ｚ），Ａi（ｚ），Ｂi（ｚ）を順に算出す
る。 Ａi（ｚ）・ｒ-1（ｚ）＋Ｂi（ｚ）・ｒ0（ｚ）＝ｒi（ｚ）…（２３） そして、Ｂi（ｚ）がｔ次以下、剰余多項式ｒi（ｚ）が
（ｔ−１）次以下になれば、Ｂi（ｚ），ｒi（ｚ）は夫
々σ（ｚ），ω（ｚ）の候補となる。そこでまず、 Ａ-1（ｚ）＝１， Ａ0（ｚ）＝０ …（２４） Ｂ-1（ｚ）＝０， Ｂ0（ｚ）＝１ …（２５） とおき、ｒi（ｚ），Ａi（ｚ），Ｂi（ｚ）を計算す
る。
【００２６】 ｒi（ｚ）＝ｒi-2（ｚ）−ｑi（ｚ）・ｒi-1（ｚ）…（２６） Ａi（ｚ）＝Ａi-2（ｚ）−ｑi（ｚ）・Ａi-1（ｚ）…（２７） Ｂi（ｚ）＝Ｂi-2（ｚ）−ｑi（ｚ）・Ｂi-1（ｚ）…（２８） この演算によってｒi（ｚ）の次数が初めて（ｔ−１）
以下となったときに、 σ1（ｚ）＝Ｂi（ｚ），ω1（ｚ）＝ｒi（ｚ） …（２９） が求められる。
以下となったときに、 σ1（ｚ）＝Ｂi（ｚ），ω1（ｚ）＝ｒi（ｚ） …（２９） が求められる。
【００２７】このとき、σ（ｚ）およびω（ｚ）は定数
ａを用いて、以下のように表される。 σ（ｚ）＝σ1（ｚ）／ａ …（３０） ω（ｚ）＝ω1（ｚ）／ａ …（３１） ただし、上記の定数ａは、次のように定義される。 ａ＝Ｂi（０） …（３２）
ａを用いて、以下のように表される。 σ（ｚ）＝σ1（ｚ）／ａ …（３０） ω（ｚ）＝ω1（ｚ）／ａ …（３１） ただし、上記の定数ａは、次のように定義される。 ａ＝Ｂi（０） …（３２）
【００２８】このように、ユークリッド互除法によって
求めたσ（ｚ），ω（ｚ）を用いて、誤りの値ｅiは、
求めたσ（ｚ），ω（ｚ）を用いて、誤りの値ｅiは、
【００２９】
【数５】
【００３０】ここで、σ′（ｚ）はσ（ｚ）の導関数で
あり、σ（ｚ）を形式的に微分したものである。以上の
ようにして、ＲＳ符号の符号化と復号化が行われる。
あり、σ（ｚ）を形式的に微分したものである。以上の
ようにして、ＲＳ符号の符号化と復号化が行われる。
【００３１】図１４は、上述の復号処理のうち、式（２
６）の演算にあたるユークリッド互除演算回路の従来の
構成を示す図であり、２０１は被除多項式の係数記憶用
の第１のレジスタ群、２０２は除多項式の係数記憶用の
第２のレジスタ群、２０３は剰余多項式の係数記憶用の
第３のレジスタ群、２２は多項式の除算を行う除算回
路、５は初期値Ｓ（ｚ）入力用データバス、６は商多項
式ｑ（ｚ）出力用データバス、７は第３のレジスタ群２
０３より第２のレジスタ群２０２にデータを転送するた
めのデータバス、８は第２のレジスタ群２０２より第１
のレジスタ群２０１、及び、除算回路２２にデータを転
送するためのデータバス、９は第１のレジスタ群２０１
より除算回路２２にデータを転送するためのデータバス
である。
６）の演算にあたるユークリッド互除演算回路の従来の
構成を示す図であり、２０１は被除多項式の係数記憶用
の第１のレジスタ群、２０２は除多項式の係数記憶用の
第２のレジスタ群、２０３は剰余多項式の係数記憶用の
第３のレジスタ群、２２は多項式の除算を行う除算回
路、５は初期値Ｓ（ｚ）入力用データバス、６は商多項
式ｑ（ｚ）出力用データバス、７は第３のレジスタ群２
０３より第２のレジスタ群２０２にデータを転送するた
めのデータバス、８は第２のレジスタ群２０２より第１
のレジスタ群２０１、及び、除算回路２２にデータを転
送するためのデータバス、９は第１のレジスタ群２０１
より除算回路２２にデータを転送するためのデータバス
である。
【００３２】上述の図１４に示した従来のユークリッド
互除演算回路の動作について以下に説明する。ユークリ
ッド互除演算を行う前に、初期値として前記第１のレジ
スタ群２０１にｚ2tがロードされ、データバス５よりシ
ンドローム多項式Ｓ（ｚ）が第２のレジスタ群２０２に
記憶される。そして、式（２６）に従って、ユークリッ
ド互除演算が行われる。このユークリッド互除演算の第
ｉ回目の演算は、以下の手順で行われる。まず、第１の
レジスタ群２０１に記憶されている多項式ｒi-2（ｚ）
の係数と、第２のレジスタ群２０２に記憶されている多
項式ｒi-1（ｚ）の係数が、データバス９及び８を介し
て除算回路２２に入力される。この時、多項式ｒ
i-1（ｚ）の係数が、データバス８を介して、第１のレ
ジスタ群２０１に記憶される。次に、除算回路２２によ
って除算を行い、算出された商多項式ｑi（ｚ）がデー
タバス６より出力され、剰余多項式ｒi（ｚ）が第３の
レジスタ群２０３に記憶される。ここで、剰余多項式ｒ
i（ｚ）が式（２０）で示される終了条件を満たせば、
演算を終了し、第３のレジスタ群２０３に記憶されてい
る多項式ｒ i（ｚ）を、誤り評価多項式ω（ｚ）とし
て、後段の処理へデータを転送する。終了条件を満たさ
なければ、続いて第ｉ＋１回目の演算を行うために、第
３のレジスタ群２０３に記憶されている剰余多項式ｒi
（ｚ）の係数が、データバス７を介して第２のレジスタ
群２０２に転送される。この操作を終了条件を満たすま
で繰り返す。
互除演算回路の動作について以下に説明する。ユークリ
ッド互除演算を行う前に、初期値として前記第１のレジ
スタ群２０１にｚ2tがロードされ、データバス５よりシ
ンドローム多項式Ｓ（ｚ）が第２のレジスタ群２０２に
記憶される。そして、式（２６）に従って、ユークリッ
ド互除演算が行われる。このユークリッド互除演算の第
ｉ回目の演算は、以下の手順で行われる。まず、第１の
レジスタ群２０１に記憶されている多項式ｒi-2（ｚ）
の係数と、第２のレジスタ群２０２に記憶されている多
項式ｒi-1（ｚ）の係数が、データバス９及び８を介し
て除算回路２２に入力される。この時、多項式ｒ
i-1（ｚ）の係数が、データバス８を介して、第１のレ
ジスタ群２０１に記憶される。次に、除算回路２２によ
って除算を行い、算出された商多項式ｑi（ｚ）がデー
タバス６より出力され、剰余多項式ｒi（ｚ）が第３の
レジスタ群２０３に記憶される。ここで、剰余多項式ｒ
i（ｚ）が式（２０）で示される終了条件を満たせば、
演算を終了し、第３のレジスタ群２０３に記憶されてい
る多項式ｒ i（ｚ）を、誤り評価多項式ω（ｚ）とし
て、後段の処理へデータを転送する。終了条件を満たさ
なければ、続いて第ｉ＋１回目の演算を行うために、第
３のレジスタ群２０３に記憶されている剰余多項式ｒi
（ｚ）の係数が、データバス７を介して第２のレジスタ
群２０２に転送される。この操作を終了条件を満たすま
で繰り返す。
【００３３】特開平７−１０６９８４号公報には、上述
の従来例と同様に、被除多項式の係数記憶用の第１のレ
ジスタ群にあたるＡレジスタと、除多項式の係数記憶用
の第２のレジスタ群にあたるＢレジスタと、剰余多項式
の係数記憶用の第３のレジスタ群を内包する除算回路に
よって構成されたユークリッド互除演算回路が記載され
ている。
の従来例と同様に、被除多項式の係数記憶用の第１のレ
ジスタ群にあたるＡレジスタと、除多項式の係数記憶用
の第２のレジスタ群にあたるＢレジスタと、剰余多項式
の係数記憶用の第３のレジスタ群を内包する除算回路に
よって構成されたユークリッド互除演算回路が記載され
ている。
【００３４】
【発明が解決しようとする課題】上述した各回路のレジ
スタ群は、一般的に夫々２ｔ個の係数を記憶するレジス
タが必要であり、例えば、ガロア体ＧＦ（２8）上のＲ
Ｓ符号では、１シンボルを８ビットで表すので、２ｔ×
８個のレジスタが必要となる。ＤＶＤ等のロングディス
タンスコードを採用しているメディアでは、２ｔの値が
大きいため、必要なレジスタ数が増大し、回路規模が大
きくなるという問題があった。
スタ群は、一般的に夫々２ｔ個の係数を記憶するレジス
タが必要であり、例えば、ガロア体ＧＦ（２8）上のＲ
Ｓ符号では、１シンボルを８ビットで表すので、２ｔ×
８個のレジスタが必要となる。ＤＶＤ等のロングディス
タンスコードを採用しているメディアでは、２ｔの値が
大きいため、必要なレジスタ数が増大し、回路規模が大
きくなるという問題があった。
【００３５】また、訂正能力を向上するため、積符号構
成を採ることがある。積符号は最大の訂正数（ｔ）の値
が異なる２種類のＲＳ符号によって符号化されているた
め、同一の誤り訂正回路を用いて復号を行う場合に、ｔ
の値が小さい方のＲＳ符号の復号を行う際に冗長なレジ
スタが発生する。この場合、ｔの値に最も適したレジス
タ数で構成される誤り訂正回路で復号する場合に比べ、
冗長なレジスタをシフトする時間だけ、演算時間が増大
してしまうという問題点があった。
成を採ることがある。積符号は最大の訂正数（ｔ）の値
が異なる２種類のＲＳ符号によって符号化されているた
め、同一の誤り訂正回路を用いて復号を行う場合に、ｔ
の値が小さい方のＲＳ符号の復号を行う際に冗長なレジ
スタが発生する。この場合、ｔの値に最も適したレジス
タ数で構成される誤り訂正回路で復号する場合に比べ、
冗長なレジスタをシフトする時間だけ、演算時間が増大
してしまうという問題点があった。
【００３６】本発明は、上述のごとき実情に鑑みてなさ
れたもので、回路規模を縮小すると共に、積符号のよう
な最大の訂正数が異なる２種類の符号を、同一のハード
ウェアで復号する場合にも、高速性を損なうことなく復
号を行うことができるユークリッド互除演算回路を提供
することを目的とする。
れたもので、回路規模を縮小すると共に、積符号のよう
な最大の訂正数が異なる２種類の符号を、同一のハード
ウェアで復号する場合にも、高速性を損なうことなく復
号を行うことができるユークリッド互除演算回路を提供
することを目的とする。
【００３７】
【課題を解決するための手段】請求項１の発明は、リー
ド・ソロモン符号を用いて誤り訂正を行う過程で必要な
誤り位置多項式と誤り評価多項式を求めるユークリッド
互除演算を行う回路において、夫々複数のレジスタを有
し、且つ、夫々のレジスタが記憶している値を上位のレ
ジスタにシフトする手段を有する、被除多項式の係数を
記憶する第１のレジスタ群と、除多項式の係数を記憶す
る第２のレジスタ群を用いて、前記被除多項式を前記除
多項式で除算した剰余を前記第２のレジスタ群にシフト
させる手段と、前記剰余を前記第２のレジスタ群にシフ
トさせると同時に前記除多項式の係数を前記第１のレジ
スタ群にシフトさせる手段とを備えたことを特徴とした
ものである。
ド・ソロモン符号を用いて誤り訂正を行う過程で必要な
誤り位置多項式と誤り評価多項式を求めるユークリッド
互除演算を行う回路において、夫々複数のレジスタを有
し、且つ、夫々のレジスタが記憶している値を上位のレ
ジスタにシフトする手段を有する、被除多項式の係数を
記憶する第１のレジスタ群と、除多項式の係数を記憶す
る第２のレジスタ群を用いて、前記被除多項式を前記除
多項式で除算した剰余を前記第２のレジスタ群にシフト
させる手段と、前記剰余を前記第２のレジスタ群にシフ
トさせると同時に前記除多項式の係数を前記第１のレジ
スタ群にシフトさせる手段とを備えたことを特徴とした
ものである。
【００３８】請求項２の発明は、請求項１に記載のユー
クリッド互除演算回路において、入力されるリード・ソ
ロモン符号のうち、復号可能な最大の検査シンボル数
（パリティ数）より少ない検査シンボル数（パリティ
数）Ｐの符号語を復号する場合に、前記第１及び第２の
レジスタ群の最上位レジスタ入力部にセレクタ手段を設
け、必要な最上位のレジスタと、最上位以外のレジスタ
を（Ｐ−１）個だけ演算に使用し、直接最上位レジスタ
に前記被除多項式の係数及び前記除多項式の係数を転送
させることを特徴としたものである。
クリッド互除演算回路において、入力されるリード・ソ
ロモン符号のうち、復号可能な最大の検査シンボル数
（パリティ数）より少ない検査シンボル数（パリティ
数）Ｐの符号語を復号する場合に、前記第１及び第２の
レジスタ群の最上位レジスタ入力部にセレクタ手段を設
け、必要な最上位のレジスタと、最上位以外のレジスタ
を（Ｐ−１）個だけ演算に使用し、直接最上位レジスタ
に前記被除多項式の係数及び前記除多項式の係数を転送
させることを特徴としたものである。
【００３９】
【発明の実施の形態】図１は、本発明に係わるユークリ
ッド互除演算回路の第一の実施形態に適用される除算回
路の原理を示すブロック図であり、図中、１０１は被除
多項式の係数記憶用の第１のレジスタ群、１０２は除多
項式の係数記憶用の第２のレジスタ群、２１は除算を行
うための演算器、１は初期値Ｓ（ｚ）入力用データバ
ス、２は商多項式ｑ（ｚ）出力用データバス、３は第１
のレジスタ群１０１より第２のレジスタ群１０２にデー
タを転送するためのデータバス、４は第２のレジスタ群
１０２より第１のレジスタ群１０１にデータを転送する
ためのデータバスである。
ッド互除演算回路の第一の実施形態に適用される除算回
路の原理を示すブロック図であり、図中、１０１は被除
多項式の係数記憶用の第１のレジスタ群、１０２は除多
項式の係数記憶用の第２のレジスタ群、２１は除算を行
うための演算器、１は初期値Ｓ（ｚ）入力用データバ
ス、２は商多項式ｑ（ｚ）出力用データバス、３は第１
のレジスタ群１０１より第２のレジスタ群１０２にデー
タを転送するためのデータバス、４は第２のレジスタ群
１０２より第１のレジスタ群１０１にデータを転送する
ためのデータバスである。
【００４０】上述のごとく構成されたユークリッド互除
演算回路について、その動作を説明する。なお、説明を
容易にするためにガロア体ＧＦ（２8）上の（１２，
８）ＲＳ符号を復号する場合を例に挙げて説明する。
（１２，８）ＲＳ符号は式（１），（２），（３）よ
り、ｔ＝２である。ただし、原始多項式Ｐ（ｘ）をＰ
（ｘ）＝ｘ8＋ｘ4＋ｘ3＋ｘ2＋１とし、生成多項式Ｇ
（ｘ）を下記式（３４）で示すものとする。
演算回路について、その動作を説明する。なお、説明を
容易にするためにガロア体ＧＦ（２8）上の（１２，
８）ＲＳ符号を復号する場合を例に挙げて説明する。
（１２，８）ＲＳ符号は式（１），（２），（３）よ
り、ｔ＝２である。ただし、原始多項式Ｐ（ｘ）をＰ
（ｘ）＝ｘ8＋ｘ4＋ｘ3＋ｘ2＋１とし、生成多項式Ｇ
（ｘ）を下記式（３４）で示すものとする。
【００４１】
【数６】
【００４２】シンドローム多項式Ｓ（Ｚ）が下記式（３
５）で表されているものとして、ユークリッド互除演算
を行う場合について説明する。 Ｓ（ｚ）＝α88ｚ3＋α142ｚ2＋α122ｚ＋α55 …（３５） まず、 ｒ-1（ｚ）＝ｒ1（ｚ）＋ｑ1（ｚ）・ｒ0（ｚ） …（３６） の演算を行う。
５）で表されているものとして、ユークリッド互除演算
を行う場合について説明する。 Ｓ（ｚ）＝α88ｚ3＋α142ｚ2＋α122ｚ＋α55 …（３５） まず、 ｒ-1（ｚ）＝ｒ1（ｚ）＋ｑ1（ｚ）・ｒ0（ｚ） …（３６） の演算を行う。
【００４３】下記式（３７）は、本実施例における第１
回目の除算を数学的解法に基づいて演算を行う場合の演
算過程を示す。また、図２は、式（３７）の演算におけ
る夫々のレジスタ群のデータの流れを示す図である。
回目の除算を数学的解法に基づいて演算を行う場合の演
算過程を示す。また、図２は、式（３７）の演算におけ
る夫々のレジスタ群のデータの流れを示す図である。
【００４４】
【数７】
【００４５】第１ステップでは、演算器２１によってｑ
1（ｚ）の１次の項の係数であるα- 88（＝α167）が計
算され、この値と第２のレジスタ群１０２に記憶されて
いる除多項式の夫々の係数とを乗ずることによって、計
算過程１が求まる。さらに、計算過程１と第１のレジス
タ群に記憶されている被除多項式の夫々の係数との差を
とることで計算過程２が求まる。
1（ｚ）の１次の項の係数であるα- 88（＝α167）が計
算され、この値と第２のレジスタ群１０２に記憶されて
いる除多項式の夫々の係数とを乗ずることによって、計
算過程１が求まる。さらに、計算過程１と第１のレジス
タ群に記憶されている被除多項式の夫々の係数との差を
とることで計算過程２が求まる。
【００４６】第２ステップでは、上記計算過程２が第１
のレジスタ群１０１に記憶され、演算器２１によってｑ
1（ｚ）の０次の項の係数であるα-34（＝α221）が計
算される。この値と第２のレジスタ群１０２に記憶され
ている除多項式の夫々の係数とを乗ずると、計算過程３
が求まる。さらに、計算過程３と第１のレジスタ群１０
１に記憶されている計算過程２の夫々の係数との差をと
ることで剰余多項式ｒ 1（ｚ）が求まる。
のレジスタ群１０１に記憶され、演算器２１によってｑ
1（ｚ）の０次の項の係数であるα-34（＝α221）が計
算される。この値と第２のレジスタ群１０２に記憶され
ている除多項式の夫々の係数とを乗ずると、計算過程３
が求まる。さらに、計算過程３と第１のレジスタ群１０
１に記憶されている計算過程２の夫々の係数との差をと
ることで剰余多項式ｒ 1（ｚ）が求まる。
【００４７】第３ステップでは、前記剰余多項式ｒ
1（ｚ）が第１のレジスタ群１０１に記憶され、剰余多
項式ｒ1（ｚ）が式（２０）で示される終了条件を満た
せば、ユークリッド互除演算を終了し、満たさなければ
第１のレジスタ群１０１と、第２のレジスタ群１０２に
記憶されている多項式の係数のシフトを行う。下記式
（３８）に示すように、剰余多項式ｒ1（ｚ）は終了条
件を満たさないので、下記式（３９）の演算を行うため
のシフトを行う。 ｄｅｇｒ1（ｚ）＝２＞ｔ（＝１） …（３８） ｒ0（ｚ）＝ｒ2（ｚ）＋ｑ2（ｚ）・ｒ1（ｚ） …（３９）
1（ｚ）が第１のレジスタ群１０１に記憶され、剰余多
項式ｒ1（ｚ）が式（２０）で示される終了条件を満た
せば、ユークリッド互除演算を終了し、満たさなければ
第１のレジスタ群１０１と、第２のレジスタ群１０２に
記憶されている多項式の係数のシフトを行う。下記式
（３８）に示すように、剰余多項式ｒ1（ｚ）は終了条
件を満たさないので、下記式（３９）の演算を行うため
のシフトを行う。 ｄｅｇｒ1（ｚ）＝２＞ｔ（＝１） …（３８） ｒ0（ｚ）＝ｒ2（ｚ）＋ｑ2（ｚ）・ｒ1（ｚ） …（３９）
【００４８】図３及び図４は、上述のシフト手段におけ
る１ステップ毎の多項式の係数の流れを示す図である。
一般に、このシフト手段に必要な処理時間は２ｔステッ
プである。上述のシフト手段によって、２回目の除算の
被除多項式の係数が第１のレジスタ群１０１に記憶さ
れ、２回目の除算の除多項式の係数が第２のレジスタ群
１０２に記憶され、２回目の除算が行われる。
る１ステップ毎の多項式の係数の流れを示す図である。
一般に、このシフト手段に必要な処理時間は２ｔステッ
プである。上述のシフト手段によって、２回目の除算の
被除多項式の係数が第１のレジスタ群１０１に記憶さ
れ、２回目の除算の除多項式の係数が第２のレジスタ群
１０２に記憶され、２回目の除算が行われる。
【００４９】下記式（４０）は、式（３７）と同様に、
式（３９）で示される第２回目の除算の過程を示すもの
であり、図５は、式（４０）の演算におけるレジスタ群
のデータの流れを示す図である。
式（３９）で示される第２回目の除算の過程を示すもの
であり、図５は、式（４０）の演算におけるレジスタ群
のデータの流れを示す図である。
【００５０】
【数８】
【００５１】第２回目の演算も、第１回目と同様にして
除算を行い、第９ステップで剰余多項式ｒ2（ｚ）が求
まる。第２回目の除算の結果、ｒ2（ｚ）は下記式（４
１）のように終了条件を満たしている。 ｄｅｇｒ2（ｚ）＝１≦ｔ（＝１） …（４１） 従って、この除算によって求めた剰余多項式ｒ2（ｚ）
を誤り評価多項式ω（ｚ）とし、ユークリッド互除演算
を終了する。
除算を行い、第９ステップで剰余多項式ｒ2（ｚ）が求
まる。第２回目の除算の結果、ｒ2（ｚ）は下記式（４
１）のように終了条件を満たしている。 ｄｅｇｒ2（ｚ）＝１≦ｔ（＝１） …（４１） 従って、この除算によって求めた剰余多項式ｒ2（ｚ）
を誤り評価多項式ω（ｚ）とし、ユークリッド互除演算
を終了する。
【００５２】本実施形態におけるユークリッド互除回路
は、被除多項式と除多項式の係数を夫々記憶する複数の
レジスタを有する第１及び第２のレジスタ群と、前記被
除多項式を除多項式で除した剰余を前記第２のレジスタ
群に記憶させるシフト手段と、前記剰余を前記第２のレ
ジスタ群にシフトさせると同時に、前記除多項式の係数
を前記第１のレジスタ群にシフトさせるシフト手段とを
具備することで、剰余多項式の係数を記憶させる第３の
レジスタ群を設けずに演算を行うことができるので、回
路規模を削減できる。
は、被除多項式と除多項式の係数を夫々記憶する複数の
レジスタを有する第１及び第２のレジスタ群と、前記被
除多項式を除多項式で除した剰余を前記第２のレジスタ
群に記憶させるシフト手段と、前記剰余を前記第２のレ
ジスタ群にシフトさせると同時に、前記除多項式の係数
を前記第１のレジスタ群にシフトさせるシフト手段とを
具備することで、剰余多項式の係数を記憶させる第３の
レジスタ群を設けずに演算を行うことができるので、回
路規模を削減できる。
【００５３】図６は、本発明に係わるユークリッド互除
演算回路の第二の実施形態に適用される除算回路のレジ
スタ群の原理を示すブロック図であり、図中、１０は第
１のレジスタ群１０１より第２のレジスタ群１０２に多
項式の係数を転送するためのデータバス、１１は第２の
レジスタ群１０２より第１のレジスタ群１０１に多項式
の係数を転送するためのデータバス、１２及び１３は冗
長なレジスタを飛ばし直接最上位のレジスタに多項式の
係数を転送するためのデータバス、１１１乃至１１４は
第１のレジスタ群において演算に必要なレジスタ、１２
１乃至１２４は第１のレジスタ群１０１において冗長な
レジスタ、２１１乃至２１４は第２のレジスタ群１０２
において演算必要なレジスタ、２２１乃至２２４は第２
のレジスタ群１０２において冗長なレジスタ、３１及び
３２は入力される符号の最大の訂正数（ｔ）によって多
項式の係数を選択するためのセレクタである。
演算回路の第二の実施形態に適用される除算回路のレジ
スタ群の原理を示すブロック図であり、図中、１０は第
１のレジスタ群１０１より第２のレジスタ群１０２に多
項式の係数を転送するためのデータバス、１１は第２の
レジスタ群１０２より第１のレジスタ群１０１に多項式
の係数を転送するためのデータバス、１２及び１３は冗
長なレジスタを飛ばし直接最上位のレジスタに多項式の
係数を転送するためのデータバス、１１１乃至１１４は
第１のレジスタ群において演算に必要なレジスタ、１２
１乃至１２４は第１のレジスタ群１０１において冗長な
レジスタ、２１１乃至２１４は第２のレジスタ群１０２
において演算必要なレジスタ、２２１乃至２２４は第２
のレジスタ群１０２において冗長なレジスタ、３１及び
３２は入力される符号の最大の訂正数（ｔ）によって多
項式の係数を選択するためのセレクタである。
【００５４】本実施形態は、特に、ＲＳ積符号などの最
大の訂正数（ｔ）の異なる２つ以上の符号を同一のハー
ドウェアで復号する場合に有効である。ガロア体ＧＦ
（２8）上の（２０，１２）ＲＳ符号を復号するための
除算回路を用いて、ガロア体ＧＦ（２8）上の（１２，
８）ＲＳ符号の誤り評価多項式を求める場合を例に挙げ
て説明する。シンドロームは第一の実施形態の場合と同
様、式（３５）で表されているものとする。従って、算
術的な演算過程は、第一の実施形態の場合と同様であ
る。本実施例の場合、除算回路はｔ＝４（（２０，１
２）ＲＳ符号を復号する）なので、第１のレジスタ１０
１，第２のレジスタ群１０２は、夫々８（＝２ｔ）個の
レジスタで構成されている。
大の訂正数（ｔ）の異なる２つ以上の符号を同一のハー
ドウェアで復号する場合に有効である。ガロア体ＧＦ
（２8）上の（２０，１２）ＲＳ符号を復号するための
除算回路を用いて、ガロア体ＧＦ（２8）上の（１２，
８）ＲＳ符号の誤り評価多項式を求める場合を例に挙げ
て説明する。シンドロームは第一の実施形態の場合と同
様、式（３５）で表されているものとする。従って、算
術的な演算過程は、第一の実施形態の場合と同様であ
る。本実施例の場合、除算回路はｔ＝４（（２０，１
２）ＲＳ符号を復号する）なので、第１のレジスタ１０
１，第２のレジスタ群１０２は、夫々８（＝２ｔ）個の
レジスタで構成されている。
【００５５】まず、 ｒ-1（ｚ）＝ｒ1（ｚ）＋ｑ1（ｚ）・ｒ0（ｚ） …（４２） の演算を行う。この場合の第１回目の除算の過程は式
（３７）と同様である。図７は、セレクタを用いた場合
の第１のレジスタ群１０１と第２のレジスタ群１０２の
夫々のレジスタのデータの流れを示す図であり、図８
は、セレクタを用いない場合の第１のレジスタ群１０１
と第２のレジスタ群１０２の夫々のレジスタのデータの
流れを示す図である。セレクタを用いた場合もセレクタ
を用いない場合も、共に第３ステップで剰余多項式ｒ1
（ｚ）が求まるので、１回の除算に必要とする処理時間
は同じである。
（３７）と同様である。図７は、セレクタを用いた場合
の第１のレジスタ群１０１と第２のレジスタ群１０２の
夫々のレジスタのデータの流れを示す図であり、図８
は、セレクタを用いない場合の第１のレジスタ群１０１
と第２のレジスタ群１０２の夫々のレジスタのデータの
流れを示す図である。セレクタを用いた場合もセレクタ
を用いない場合も、共に第３ステップで剰余多項式ｒ1
（ｚ）が求まるので、１回の除算に必要とする処理時間
は同じである。
【００５６】次に、第１のレジスタ群１０１に記憶され
ている多項式ｒ1（ｚ）の係数と、第２のレジスタ群１
０２に記憶されている多項式ｒ0（ｚ）の係数とをシフ
ト手段によって入れ替える。図９及び図１０は、セレク
タを用いた場合のレジスタ群のデータの流れを示す図で
あり、図１１乃至図１３は、セレクタを用いない場合の
レジスタ群のデータの流れを示す図である。
ている多項式ｒ1（ｚ）の係数と、第２のレジスタ群１
０２に記憶されている多項式ｒ0（ｚ）の係数とをシフ
ト手段によって入れ替える。図９及び図１０は、セレク
タを用いた場合のレジスタ群のデータの流れを示す図で
あり、図１１乃至図１３は、セレクタを用いない場合の
レジスタ群のデータの流れを示す図である。
【００５７】シフトに必要とする処理時間は、セレクタ
を用いた場合は、第一の実施形態の実施例と同様に第７
ステップで終了するが、セレクタを用いない場合は、第
１１ステップで終了し、冗長となるレジスタのレジスタ
数と同様の数だけ処理ステップ数を必要とする。つま
り、レジスタにセレクタを設けない場合には、セレクタ
を設けた場合に比べ、シフト手段１回毎に冗長なレジス
タのレジスタ数と同様の数だけ多くの処理ステップを必
要とし、ユークリッド互除演算の高速性を損なう。以
下、第一の実施形態の場合と同様にして、誤り評価多項
式ω（ｚ）が求められる。
を用いた場合は、第一の実施形態の実施例と同様に第７
ステップで終了するが、セレクタを用いない場合は、第
１１ステップで終了し、冗長となるレジスタのレジスタ
数と同様の数だけ処理ステップ数を必要とする。つま
り、レジスタにセレクタを設けない場合には、セレクタ
を設けた場合に比べ、シフト手段１回毎に冗長なレジス
タのレジスタ数と同様の数だけ多くの処理ステップを必
要とし、ユークリッド互除演算の高速性を損なう。以
下、第一の実施形態の場合と同様にして、誤り評価多項
式ω（ｚ）が求められる。
【００５８】本実施形態におけるユークリッド互除回路
は、被除多項式と除多項式の係数を夫々記憶する複数の
レジスタを有する第１及び第２のレジスタ群に、セレク
タ回路を設け、冗長レジスタをスルーしてデータを転送
する手順を具備することで、演算時間の増大を防ぐこと
ができる。
は、被除多項式と除多項式の係数を夫々記憶する複数の
レジスタを有する第１及び第２のレジスタ群に、セレク
タ回路を設け、冗長レジスタをスルーしてデータを転送
する手順を具備することで、演算時間の増大を防ぐこと
ができる。
【００５９】
【発明の効果】請求項１に対応する効果：１回の除算毎
に、被除多項式の係数を記憶させる第１のレジスタ群に
除算後の除多項式の係数を記憶させ、除多項式の係数を
記憶させる第２のレジスタ群に除算後の剰余多項式の係
数を記憶させることで、除算後の剰余多項式の係数を記
憶させるレジスタ群を別個に必要としないため、回路規
模を低減できる。
に、被除多項式の係数を記憶させる第１のレジスタ群に
除算後の除多項式の係数を記憶させ、除多項式の係数を
記憶させる第２のレジスタ群に除算後の剰余多項式の係
数を記憶させることで、除算後の剰余多項式の係数を記
憶させるレジスタ群を別個に必要としないため、回路規
模を低減できる。
【００６０】請求項２に対応する効果：請求項１に対応
する効果に加えて、第１及び第２のレジスタ群の最上位
レジスタ入力部にセレクタ回路を設け、パリティ数Ｐの
符号語を復号する場合に、必要な最上位のレジスタと最
上位以外のレジスタを（Ｐ−１）個だけ演算に使用し、
直接最上位レジスタに被除多項式の係数及び除多項式の
係数を転送させ、誤り位置多項式と誤り評価多項式を演
算することにより、１回のシフト手段に必要とする演算
時間において、冗長なレジスタへのシフトに必要とする
時間を削減できるので、ユークリッド互除演算が持つ高
速性を損なうことなく、同一のハードウェアで最大の訂
正数（ｔ）が異なる２種類以上の符号を復号できる。
する効果に加えて、第１及び第２のレジスタ群の最上位
レジスタ入力部にセレクタ回路を設け、パリティ数Ｐの
符号語を復号する場合に、必要な最上位のレジスタと最
上位以外のレジスタを（Ｐ−１）個だけ演算に使用し、
直接最上位レジスタに被除多項式の係数及び除多項式の
係数を転送させ、誤り位置多項式と誤り評価多項式を演
算することにより、１回のシフト手段に必要とする演算
時間において、冗長なレジスタへのシフトに必要とする
時間を削減できるので、ユークリッド互除演算が持つ高
速性を損なうことなく、同一のハードウェアで最大の訂
正数（ｔ）が異なる２種類以上の符号を復号できる。
【図１】本発明に係わるユークリッド互除演算回路の第
一の実施形態に適用される除算回路の原理を示すブロッ
ク図である。
一の実施形態に適用される除算回路の原理を示すブロッ
ク図である。
【図２】図１に示した除算回路の動作原理を説明するた
めの図である。
めの図である。
【図３】図１に示した除算回路の動作原理を説明するた
めの図２に続く図である。
めの図２に続く図である。
【図４】図１に示した除算回路の動作原理を説明するた
めの図３に続く図である。
めの図３に続く図である。
【図５】図１に示した除算回路の動作原理を説明するた
めの図４に続く図である。
めの図４に続く図である。
【図６】本発明に係わるユークリッド互除演算回路の第
二の実施形態に採用されるレジスタ群の原理を示すブロ
ック図である。
二の実施形態に採用されるレジスタ群の原理を示すブロ
ック図である。
【図７】図６に示した除算回路においてセレクタを用い
た場合の動作原理を説明するための図である。
た場合の動作原理を説明するための図である。
【図８】図６に示した除算回路においてセレクタを用い
ない場合の動作原理を説明するための図である。
ない場合の動作原理を説明するための図である。
【図９】図６に示した除算回路においてセレクタを用い
た場合の動作原理を説明するための図７に続く図であ
る。
た場合の動作原理を説明するための図７に続く図であ
る。
【図１０】図６に示した除算回路においてセレクタを用
いた場合の動作原理を説明するための図９に続く図であ
る。
いた場合の動作原理を説明するための図９に続く図であ
る。
【図１１】図６に示した除算回路においてセレクタを用
いない場合の動作原理を説明するための図８に続く図で
ある。
いない場合の動作原理を説明するための図８に続く図で
ある。
【図１２】図６に示した除算回路においてセレクタを用
いない場合の動作原理を説明するための図１１に続く図
である。
いない場合の動作原理を説明するための図１１に続く図
である。
【図１３】図６に示した除算回路においてセレクタを用
いない場合の動作原理を説明するための図１２に続く図
である。
いない場合の動作原理を説明するための図１２に続く図
である。
【図１４】従来のユークリッド互除演算回路を示すブロ
ック図である。
ック図である。
１〜１３…データバス、２１…除算を行うための演算
器、２２…ユークリッド互除演算を行うための除算回
路、３１，３２…セレクタ、１０１，１０２，２０１〜
２０３…レジスタ群、１１１〜１１４…第１のレジスタ
群において演算に必要なレジスタ、１２１〜１２４…第
１のレジスタ群において演算に冗長なレジスタ、２１１
〜２１４…第２のレジスタ群において演算に必要なレジ
スタ、２２１〜２２４…第２のレジスタ群において演算
に冗長なレジスタ。
器、２２…ユークリッド互除演算を行うための除算回
路、３１，３２…セレクタ、１０１，１０２，２０１〜
２０３…レジスタ群、１１１〜１１４…第１のレジスタ
群において演算に必要なレジスタ、１２１〜１２４…第
１のレジスタ群において演算に冗長なレジスタ、２１１
〜２１４…第２のレジスタ群において演算に必要なレジ
スタ、２２１〜２２４…第２のレジスタ群において演算
に冗長なレジスタ。
Claims (2)
- 【請求項１】 リード・ソロモン符号を用いて誤り訂正
を行う過程で必要な誤り位置多項式と誤り評価多項式を
求めるユークリッド互除演算を行う回路において、夫々
複数のレジスタを有し、且つ、夫々のレジスタが記憶し
ている値を上位のレジスタにシフトする手段を有する、
被除多項式の係数を記憶する第１のレジスタ群と、除多
項式の係数を記憶する第２のレジスタ群を用いて、前記
被除多項式を前記除多項式で除算した剰余を前記第２の
レジスタ群にシフトさせる手段と、前記剰余を前記第２
のレジスタ群にシフトさせると同時に前記除多項式の係
数を前記第１のレジスタ群にシフトさせる手段とを備え
たことを特徴とするユークリッド互除演算回路。 - 【請求項２】 請求項１に記載のユークリッド互除演算
回路において、入力されるリード・ソロモン符号のう
ち、復号可能な最大の検査シンボル数より少ない検査シ
ンボル数Ｐの符号語を復号する場合に、前記第１及び第
２のレジスタ群の最上位レジスタ入力部にセレクタ手段
を設け、必要な最上位のレジスタと、最上位以外のレジ
スタを（Ｐ−１）個だけ演算に使用し、直接最上位レジ
スタに前記被除多項式の係数及び前記除多項式の係数を
転送させることを特徴とするユークリッド互除演算回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10322063A JP2000148522A (ja) | 1998-11-12 | 1998-11-12 | ユークリッド互除演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10322063A JP2000148522A (ja) | 1998-11-12 | 1998-11-12 | ユークリッド互除演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000148522A true JP2000148522A (ja) | 2000-05-30 |
Family
ID=18139509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10322063A Pending JP2000148522A (ja) | 1998-11-12 | 1998-11-12 | ユークリッド互除演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000148522A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009171347A (ja) * | 2008-01-17 | 2009-07-30 | Hitachi Communication Technologies Ltd | 演算ユニット、エラー訂正復号回路及び誤り位置多項式の演算方法 |
-
1998
- 1998-11-12 JP JP10322063A patent/JP2000148522A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009171347A (ja) * | 2008-01-17 | 2009-07-30 | Hitachi Communication Technologies Ltd | 演算ユニット、エラー訂正復号回路及び誤り位置多項式の演算方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525838A (en) | Multibyte error correcting system involving a two-level code structure | |
| JP5300170B2 (ja) | 順方向のチェンサーチ方式のリードソロモンデコーダ回路 | |
| JP3966993B2 (ja) | 積符号の誤り訂正および並行検査 | |
| US7788570B1 (en) | Optimized Reed-Solomon decoder | |
| US6374383B1 (en) | Determining error locations using error correction codes | |
| US20070043997A1 (en) | Reduced complexity error correction encoding techniques | |
| US20030066014A1 (en) | Coding for informed decoders | |
| WO2000057561A1 (en) | Pipelined high speed reed-solomon error/erasure decoder | |
| JP2003516018A (ja) | 加速式リード−ソロモン誤り訂正 | |
| US20010014960A1 (en) | Error-correcting device and decoder enabling fast error correction with reduced circuit scale | |
| US8201061B2 (en) | Decoding error correction codes using a modular single recursion implementation | |
| JP2004032737A (ja) | リード−ソロモン復号器 | |
| US5541937A (en) | Apparatus for uniformly correcting erasure and error of received word by using a common polynomial | |
| EP1102406A2 (en) | Apparatus and method for decoding digital data | |
| US6651214B1 (en) | Bi-directional decodable Reed-Solomon codes | |
| US6470471B1 (en) | Data error correction apparatus | |
| JP2605966B2 (ja) | 誤り訂正回路 | |
| JP2662472B2 (ja) | 誤り訂正処理用シンドローム演算回路 | |
| JP2000148522A (ja) | ユークリッド互除演算回路 | |
| EP0793352B1 (en) | Apparatus for determining the error evaluator polynomial for use in a Reed-Solomon decoder | |
| JPH1117557A (ja) | 誤り訂正方法及び誤り訂正装置 | |
| JP3252515B2 (ja) | 誤り訂正装置 | |
| KR19980027713A (ko) | 이레이저 정정 능력을 갖는 리드-솔로몬 부호의 복호 장치 및 방법 | |
| US7526716B2 (en) | Recording/regenerating device, method of encoding error correction, method of recording data | |
| JP3583905B2 (ja) | 誤り訂正装置 |