JP2000148264A - Power source drop circuit - Google Patents

Power source drop circuit

Info

Publication number
JP2000148264A
JP2000148264A JP10317271A JP31727198A JP2000148264A JP 2000148264 A JP2000148264 A JP 2000148264A JP 10317271 A JP10317271 A JP 10317271A JP 31727198 A JP31727198 A JP 31727198A JP 2000148264 A JP2000148264 A JP 2000148264A
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
voltage
circuit
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10317271A
Other languages
Japanese (ja)
Other versions
JP3766948B2 (en
Inventor
Satoshi Matsubara
聡 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Engineering Corp
Original Assignee
NKK Corp
Nippon Kokan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NKK Corp, Nippon Kokan Ltd filed Critical NKK Corp
Priority to JP31727198A priority Critical patent/JP3766948B2/en
Publication of JP2000148264A publication Critical patent/JP2000148264A/en
Application granted granted Critical
Publication of JP3766948B2 publication Critical patent/JP3766948B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dram (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain the power source drop circuit which stably drives a circuit element, makes the current consumption in standby mode small, and reduces a DC current leak by making it possible to switch an internal source voltage generated from an external source voltage among >=3 voltage values. SOLUTION: The power source drop circuit is set to a desired internal source voltage VDDin such as a source voltage VDD for normal driving, a source voltage for a burn-in test, etc., or a standby source voltage Vstby in standby mode through logical operation wherein voltage-division level signals divided by resistances are selected by switches (Pch transistors Tr1 to Tr3) while the constant external source voltage supplied from outside is maintained without being varied and supplies the desired internal source voltage by stably driving an amplification part 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板上に形
成され、外部から供給される電源電圧を複数の電圧に降
圧した内部電源電圧として回路素子に供給する電源降下
回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply dropping circuit formed on a semiconductor substrate and supplied to a circuit element as an internal power supply voltage obtained by reducing an externally supplied power supply voltage to a plurality of voltages.

【0002】[0002]

【従来の技術】一般に、半導体基板上には種々の回路素
子が形成されており、その回路素子の微細化が要求され
るに従い、素子自体が小型化する、配線幅が狭められる
などによる耐圧低下の関係や消費電流の低減化から低電
圧化が必要となり、外部から供給される電源電圧例えば
5Vを基板上に設けた降圧回路により、3〜4Vに降圧
して、それぞれの回路素子に供給していた。
2. Description of the Related Art In general, various circuit elements are formed on a semiconductor substrate, and with the demand for miniaturization of the circuit elements, the withstand voltage is reduced due to downsizing of the elements themselves and narrowing of the wiring width. It is necessary to lower the voltage in order to reduce the current consumption and the current consumption. The power supply voltage, for example, 5 V supplied from the outside is reduced to 3 to 4 V by a step-down circuit provided on the substrate and supplied to each circuit element. I was

【0003】しかし、単に低圧電源電圧のみしか搭載し
ていない設計にすると、バーンインやエージング等の試
験で大きな電圧を必要とする場合には、その都度、外部
から別途供給して行わなければならなかった。
[0003] However, if a design in which only a low-voltage power supply voltage is merely mounted is used, when a large voltage is required for a test such as burn-in or aging, it must be separately supplied from the outside each time. Was.

【0004】そこで、外部電源電圧と内部で降圧して生
成した低電源電圧とを切り替えて用いる技術、例えば、
特開平7−57472号公報には、外部電源電圧を降圧
して回路素子の駆動に用いられる低電源電圧を新たに生
成し、スイッチ回路で低電源電圧と元の外部電源電圧と
のいずれかに切り替えて内部の回路素子に供給するため
の分圧機能を有する降圧回路が備えられた半導体集積回
路装置が提案されている。
Therefore, a technique for switching between an external power supply voltage and a low power supply voltage generated internally by stepping down is used, for example,
Japanese Patent Application Laid-Open No. 7-57472 discloses that a low power supply voltage used for driving circuit elements is newly generated by stepping down an external power supply voltage, and a switch circuit is used to switch between the low power supply voltage and the original external power supply voltage. There has been proposed a semiconductor integrated circuit device provided with a step-down circuit having a voltage dividing function for switching and supplying the voltage to an internal circuit element.

【0005】[0005]

【発明が解決しようとする課題】しかし前述した公報に
おける降圧回路は、外部端子から与えた通常の信号レベ
ルとは異なる入力レベルの信号を入力して、回路素子に
供給される電源電圧を通常動作時とバーンイン等の試験
動作時との2つの値に切り替えているため、その切り換
え制御が煩雑となる。
However, the step-down circuit disclosed in the above-mentioned publication inputs a signal having an input level different from a normal signal level given from an external terminal and operates a power supply voltage supplied to a circuit element in a normal operation. Since the two values are switched between the time and the time of a test operation such as burn-in, the switching control becomes complicated.

【0006】また通常の駆動時電圧とバーンイン等のテ
スト時電圧の2つの電圧値のみからの選択となるため、
回路がスタンバイ時でも、通常の駆動レベルの電圧を維
持して直流電流のパス分を無駄に消費している。
In addition, since selection is made from only two voltage values, ie, a normal driving voltage and a test voltage such as burn-in,
Even when the circuit is in the standby state, the voltage of the normal drive level is maintained and the direct current path is wasted.

【0007】そこで本発明は、外部電源電圧から生成す
る内部電源電圧を3つ以上の複数の電圧値に切り換え可
能にして、回路素子の安定した駆動とスタンバイ時の低
消費電流化及び、直流電流リークを低減する電源降下回
路を提供することを目的とする。
Accordingly, the present invention provides an internal power supply voltage generated from an external power supply voltage that can be switched to a plurality of voltage values of three or more, thereby stably driving circuit elements, reducing current consumption during standby, and reducing DC current. It is an object of the present invention to provide a power supply drop circuit that reduces leakage.

【0008】[0008]

【課題を解決するための手段】本発明は上記目的を達成
するために、半導体基板上に形成され、外部から供給さ
れた外部電源電圧を降圧して所定の内部電源電圧を該半
導体基板上の回路素子に供給する電源降下回路におい
て、前記外部電源電圧から少なくとも3つ以上の異なる
分圧レベル信号を生成する分圧手段と、前記分圧レベル
信号のうちのいずれか1つを選択的に出力させるスイッ
チング手段と、前記外部電源電圧を選択された分圧レベ
ル信号に基づき、所望する内部電源電圧レベルに降圧す
る降電圧手段とを備えて、少なくとも前記回路素子にお
ける、駆動状態時、スタンバイ状態時若しくは、バーン
イン(エージング)状態時のいずれかに供給するための
電圧値が異なる内部電源電圧を生成する電源降下回路を
提供する。
According to the present invention, in order to attain the above object, the present invention forms an internal power supply voltage on a semiconductor substrate by lowering an external power supply voltage supplied from the outside. A power supply dropping circuit for supplying a circuit element, a voltage dividing means for generating at least three different voltage division level signals from the external power supply voltage, and selectively outputting any one of the voltage division level signals Switching means for reducing the external power supply voltage to a desired internal power supply voltage level based on the selected divided voltage level signal, at least in the drive state and the standby state in the circuit element. Alternatively, there is provided a power supply dropping circuit for generating an internal power supply voltage having a different voltage value to be supplied in any of the burn-in (aging) states.

【0009】以上のような構成の電源降下回路は、外部
から供給される一定電圧の外部電源電圧から生成した少
なくとも3つ以上の分圧レベル信号をスイッチで選択す
る論理的動作により、通常の駆動を行うための駆動用電
源電圧VDD、バーンインやエージングのためのテスト用
電源電圧Vtest若しくは、低消費電流となるスタンバイ
時のスタンバイ電源電圧Vstby等からなる内部電源電圧
VDDinに選択して設定し、安定的に駆動して所望する内
部電源電圧を回路素子に供給する。
The power supply dropping circuit having the above-described configuration performs a normal driving by a logical operation of selecting at least three or more divided level signals generated from an external power supply voltage of a constant voltage supplied from the outside by a switch. And the internal power supply voltage VDDin including the standby power supply voltage Vstby at the time of standby, which is a low power consumption current, and the drive power supply voltage VDD for burn-in and aging. To supply a desired internal power supply voltage to the circuit element.

【0010】[0010]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0011】図1には、本発明による第1の実施形態に
係る電源降下回路の構成を示し、説明する。
FIG. 1 shows and describes the configuration of a power supply dropping circuit according to a first embodiment of the present invention.

【0012】この電源降下回路は、外部から供給される
外部電源電圧VDDを抵抗値の比により分圧する分圧部1
と、分圧部1に外部電源電圧VDDを印加し、選択的に複
数の分圧レベル信号(Vref1〜Vref3)のうちのいずれ
か1つを出力させるスイッチ部2と、選択された分圧レ
ベル信号(Vref1〜Vref3)に基づき、降電圧(Pch)
トランジスタ3から出力される内部電源電圧のレベルを
フィードバック制御するアンプ部4とで構成される。
This power supply dropping circuit includes a voltage dividing section 1 for dividing an external power supply voltage VDD supplied from outside by a resistance value ratio.
A switch unit 2 for applying an external power supply voltage VDD to the voltage dividing unit 1 and selectively outputting any one of a plurality of voltage dividing level signals (Vref1 to Vref3); Voltage drop (Pch) based on signals (Vref1 to Vref3)
An amplifier unit 4 that performs feedback control on the level of the internal power supply voltage output from the transistor 3.

【0013】この分圧部1は、それぞれが異なる値の3
つの抵抗列R1〜R3が並列接続され、抵抗Raとの抵
抗値比により外部電源電圧VDDを分圧する。スイッチ部
2は、電源線(外部電源電圧VDD)に接続され、図示し
ない制御部の指示信号CTL1〜CTL3により、外部電源電圧
VDDを選択的に1つの抵抗列に印加するPchトランジス
タTr1〜Tr3で構成される。
The voltage dividing section 1 has different values of 3
The three resistor rows R1 to R3 are connected in parallel, and divide the external power supply voltage VDD according to a resistance value ratio with the resistor Ra. The switch unit 2 is connected to a power supply line (external power supply voltage VDD), and includes Pch transistors Tr1 to Tr3 that selectively apply the external power supply voltage VDD to one resistor string according to instruction signals CTL1 to CTL3 of a control unit (not shown). Be composed.

【0014】このような構成では、抵抗値比に応じた分
圧レベル信号Vref1、Vref2、Vref3の3つの分圧レベ
ル信号の内のいずれか1つが選択スイッチ部2により選
択され、この選択された分圧レベル信号に基づく内部電
源電圧VDDinがPchトランジスタからなる降電圧トラン
ジスタ3から出力される。
In such a configuration, one of the three divided level signals Vref1, Vref2, and Vref3 corresponding to the resistance value ratio is selected by the selection switch unit 2, and the selected one is selected. The internal power supply voltage VDDin based on the divided level signal is output from the voltage drop transistor 3 including a Pch transistor.

【0015】本実施形態では、例えば、通常に回路素子
を駆動するための駆動用電源電圧を2.5V、バーンイ
ンやエージング等を行うためのテスト電源電圧を外部電
源電圧VDD、さらに回路素子のスタンバイ状態の際に供
給するスタンバイ電源電圧Vstby等が考えられる。勿
論、電源電圧値は、これに限定されるものではない。
In the present embodiment, for example, a drive power supply voltage for normally driving a circuit element is 2.5 V, a test power supply voltage for performing burn-in, aging, and the like is an external power supply voltage VDD, and further, a standby state of the circuit element. The standby power supply voltage Vstby supplied in the state can be considered. Of course, the power supply voltage value is not limited to this.

【0016】以上の構成により、本実施形態の電源降下
回路は、外部から供給される外部電源電圧を変化させる
ことなく維持したまま、スイッチ(PchトランジスタT
r1〜Tr3)のいずれかを選択する論理的動作により、通
常の駆動を行うための駆動用電源電圧VDD、バーンイン
等のテスト用電源電圧若しくは、低消費電流となるスタ
ンバイ時のスタンバイ電源電圧Vstbyというような所望
する内部電源電圧VDDinに設定される。これにより、従
来技術のように切換による電源電圧の変化が無くなり、
一定電圧の環境下で電源降下回路に組み込まれたアンプ
部が安定して駆動することができる。
With the above configuration, the power supply dropping circuit according to the present embodiment can operate the switch (Pch transistor T) while maintaining the external power supply voltage supplied from the outside without changing.
r1 to Tr3), a driving power supply voltage VDD for performing normal driving, a test power supply voltage for burn-in or the like, or a standby power supply voltage Vstby at the time of standby with low current consumption, by a logical operation for selecting any one of r1 to Tr3). Such a desired internal power supply voltage VDDin is set. This eliminates the change in power supply voltage due to switching as in the prior art,
The amplifier unit incorporated in the power supply drop circuit can be driven stably under a constant voltage environment.

【0017】図2には、第2の実施形態に係る電源降下
回路の構成例を示し説明する。
FIG. 2 shows an example of the configuration of the power supply dropping circuit according to the second embodiment.

【0018】この電源降下回路は、外部から供給される
電源電圧VDDを分圧する分圧部11と、分圧された分圧
レベル信号(VDD=Vref0、Vref1〜Vref3)を選択す
る選択スイッチ部12と、選択された分圧レベル信号に
基づき、降電圧トランジスタ13から出力される内部電
源電圧のレベルをフィードバック制御するアンプ部14
とで構成される。
This power supply dropping circuit includes a voltage dividing section 11 for dividing a power supply voltage VDD supplied from the outside, and a selecting switch section 12 for selecting a divided voltage level signal (VDD = Vref0, Vref1 to Vref3). And an amplifier unit 14 that feedback-controls the level of the internal power supply voltage output from the voltage drop transistor 13 based on the selected divided voltage level signal.
It is composed of

【0019】この分圧部11は、直列接続された抵抗R
1,R2,R3,R4からなり、所望する分圧比に応じ
たそれぞれの抵抗値に設定する。選択スイッチ部12
は、図示しないCPU等の制御部からの指示信号により
動作する、インバータ15a〜15d及びトランスファ
ーゲート16a〜16dで構成される。分圧部11によ
る分圧レベル信号は、トランスファーゲート16a〜1
6dのいずれか1つを通り、アンプ部14に入力され
る。
The voltage dividing section 11 includes a resistor R connected in series.
1, R2, R3, and R4, each of which has a resistance value corresponding to a desired voltage division ratio. Selection switch section 12
Are composed of inverters 15a to 15d and transfer gates 16a to 16d, which operate according to an instruction signal from a control unit such as a CPU (not shown). The divided voltage level signal from the voltage dividing unit 11 is transmitted to the transfer gates 16a to 16
6d, and is input to the amplifier unit 14.

【0020】またアンプ部14は、選択スイッチ部12
からの分圧レベル信号に基づき、降電圧トランジスタ1
3を駆動して、供給される外部電源電圧を所望する内部
電源電圧VDDinに変換して図示しない回路素子に供給す
る。
The amplifier section 14 includes a selection switch section 12.
Transistor 1 based on the divided voltage level signal from
3 is driven to convert the supplied external power supply voltage to a desired internal power supply voltage VDDin and supply it to a circuit element (not shown).

【0021】このような構成では、分圧レベル信号Vre
f0と、抵抗値の比に応じた分圧レベル信号Vref1、Vre
f2、Vref3の4つのレベル信号の内のいずれか1つが選
択スイッチ部2により選択され、この選択されたレベル
信号に応じた内部電源電圧VDDinが降電圧トランジスタ
13から出力される。
In such a configuration, the divided voltage level signal Vre
f0 and the divided voltage level signals Vref1 and Vre corresponding to the ratio of the resistance values.
One of the four level signals f2 and Vref3 is selected by the selection switch section 2, and the internal power supply voltage VDDin corresponding to the selected level signal is output from the voltage drop transistor 13.

【0022】本実施形態では、例えば、通常に回路素子
を駆動するための駆動用電源電圧を2.5V、バーンイ
ンやエージング等を行うためのテスト電源電圧を外部電
源電圧VDD、さらに回路素子のスタンバイ状態の際に供
給するスタンバイ電源電圧Vstby等が考えられる。勿
論、これに限定されるものではない。
In the present embodiment, for example, a drive power supply voltage for normally driving a circuit element is 2.5 V, a test power supply voltage for performing burn-in, aging and the like is an external power supply voltage VDD, and further, a standby state of the circuit element is set. The standby power supply voltage Vstby supplied in the state can be considered. Of course, it is not limited to this.

【0023】本実施形態においても前述した第1の実施
形態と同様な作用、効果を得ることができる。
In this embodiment, the same operation and effect as those of the first embodiment can be obtained.

【0024】次に図3には、第3の実施形態に係る電源
降下回路の構成例を示し説明する。この電源降下回路
は、抵抗R1と抵抗R2の比により外部から供給される
電源電圧VDDを分圧する分圧部21と、分圧された分圧
レベル信号を入力し、図示しない制御部からの指示信号
CTL1により、通常の駆動電圧になるように電圧降下を行
うPchトランジスタTr1から出力される内部電源電圧V
DDinのレベルをフィードバック制御するアンプ部22
と、図示しない制御部からの指示信号CTL2により外部電
源電圧VD と同じ電圧値のテスト電源電圧Vtestを内部
電源電圧VDDinとして出力するPchトランジスタTr2
と、常時オン状態を維持してスタンバイ電圧Vstbyを発
生させるキーパー回路として機能するPchトランジスタ
Tr3とで構成される。
Next, FIG. 3 shows an example of the configuration of the power down circuit according to the third embodiment. This power supply dropping circuit receives a voltage dividing unit 21 for dividing a power supply voltage VDD supplied from the outside according to a ratio of the resistors R1 and R2, and a divided voltage level signal, and receives an instruction from a control unit (not shown). signal
The internal power supply voltage V output from the Pch transistor Tr1 which drops the voltage to the normal drive voltage by CTL1
Amplifier section 22 that feedback-controls the level of DDin
And a Pch transistor Tr2 that outputs a test power supply voltage Vtest having the same voltage value as the external power supply voltage VD as an internal power supply voltage VDDin according to an instruction signal CTL2 from a control unit (not shown).
And a P-channel transistor Tr3 functioning as a keeper circuit for generating the standby voltage Vstby while maintaining the always-on state.

【0025】尚、このPchトランジスタTr3によるスタ
ンバイ電圧Vstbyは、図4に示すようにトランジスタを
さらに直列接続することにより、電圧値を調整すること
ができる。
The standby voltage Vstby by the Pch transistor Tr3 can be adjusted by further connecting the transistors in series as shown in FIG.

【0026】本実施形態においても前述した第1の実施
形態と同様な作用、効果を得ることができる。
In this embodiment, the same operation and effect as those of the first embodiment can be obtained.

【0027】図5を参照して、第3の実施形態のように
構成された電源降下回路の動作について説明する。本実
施形態においては、生成する内部電源電圧値として、例
えば、通常の駆動電源電圧(2.5V)、バーンインや
エージング等を行うためのテスト電源電圧を外部電源電
圧VDD、さらに回路素子のスタンバイ状態の際には、比
較的低電圧のスタンバイ電源電圧Vstbyとして説明す
る。
Referring to FIG. 5, the operation of the power down circuit configured as in the third embodiment will be described. In the present embodiment, for example, a normal drive power supply voltage (2.5 V), a test power supply voltage for performing burn-in, aging, or the like, an external power supply voltage VDD, and a standby state of a circuit element are generated as internal power supply voltage values to be generated. In this case, the description will be made assuming that the standby power supply voltage Vstby is relatively low.

【0028】まず、指示信号CTL1がHレベルの時、アン
プ部22が分圧レベル信号に基づく出力信号によりPch
トランジスタTr1は、通常の駆動電源電圧を出力する。
この時、指示信号CTL2はHレベルであり、トランジスタ
Tr2はオフ状態にある。
First, when the instruction signal CTL1 is at the H level, the amplifier section 22 outputs the Pch
The transistor Tr1 outputs a normal drive power supply voltage.
At this time, the instruction signal CTL2 is at the H level, and the transistor Tr2 is off.

【0029】また、指示信号CTL2がLレベルとなった場
合には、トランジスタTr2はオン状態となり、外部電源
電圧VDDを内部電源電圧VDDinとして出力する。この
時、PchトランジスタTr1が出力する通常の駆動電源電
圧VDDinが外部電源電圧VDDに比べて低い電圧であるた
め、PchトランジスタTr1のオン・オフのいずれの状態
であってもよい。
When the instruction signal CTL2 goes low, the transistor Tr2 is turned on and outputs the external power supply voltage VDD as the internal power supply voltage VDDin. At this time, since the normal drive power supply voltage VDDin output from the Pch transistor Tr1 is lower than the external power supply voltage VDD, the Pch transistor Tr1 may be in either ON or OFF state.

【0030】そして、指示信号CTL1がLレベルの時、ア
ンプ部22はHレベルを出力しており、Pchトランジス
タTr1はオフ状態にある。また、指示信号CTL2がHレベ
ルであるとトランジスタTr2はオフ状態にある。従っ
て、常時オン状態にあるPchトランジスタTr3からスタ
ンバイ電圧Vstbyが内部電源電圧VDDinとして出力され
る。
When the instruction signal CTL1 is at the L level, the amplifier 22 outputs the H level, and the Pch transistor Tr1 is off. When the instruction signal CTL2 is at the H level, the transistor Tr2 is off. Therefore, the standby voltage Vstby is output as the internal power supply voltage VDDin from the Pch transistor Tr3 which is always on.

【0031】尚、前述した各実施形態では、Pchトラン
ジスタを一例として説明しているが、これに限定される
ものではなく、他の駆動素子を用いてもよい。
In each of the embodiments described above, a Pch transistor is described as an example. However, the present invention is not limited to this, and another driving element may be used.

【0032】以上説明したように実施形態によれば、外
部から供給される一定電圧の外部電源電圧を維持したま
ま、スイッチのいずれかを選択する論理的動作により、
通常の駆動を行うための駆動用電源電圧VDD、バーンイ
ン等のテスト用電源電圧Vtest若しくは、低消費電流と
なるスタンバイ時のスタンバイ電源電圧Vstbyというよ
うな所望する内部電源電圧VDDinに設定される。これに
より、従来技術のように内部電源電圧を切り換える際に
必要であった電源電圧の変化が無くなり、一定電圧の環
境下で電源降下回路に組み込まれたアンプ部が安定して
駆動することができる。
As described above, according to the embodiment, the logical operation of selecting one of the switches while maintaining the external power supply voltage of a constant voltage supplied from the outside,
It is set to a desired internal power supply voltage VDDin such as a drive power supply voltage VDD for performing normal driving, a test power supply voltage Vtest for burn-in or the like, or a standby power supply voltage Vstby at the time of standby which results in low current consumption. As a result, the change in the power supply voltage required when switching the internal power supply voltage as in the related art is eliminated, and the amplifier unit incorporated in the power supply drop circuit can be driven stably under a constant voltage environment. .

【0033】[0033]

【発明の効果】以上詳述したように本発明によれば、外
部電源電圧から生成する内部電源電圧を3つ以上の複数
の電圧値に切り換え可能にして、回路素子の安定した駆
動とスタンバイ時の低消費電流化及び、直流電流リーク
を低減する電源降下回路を提供することができる。
As described above in detail, according to the present invention, the internal power supply voltage generated from the external power supply voltage can be switched to a plurality of three or more voltage values so that the circuit elements can be driven stably and in standby mode. And a power supply drop circuit that reduces DC current leakage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態に係る電源降下回路の構成を示
す図である。
FIG. 1 is a diagram illustrating a configuration of a power down circuit according to a first embodiment.

【図2】第2の実施形態に係る電源降下回路の構成例を
示す図である
FIG. 2 is a diagram illustrating a configuration example of a power down circuit according to a second embodiment;

【図3】第3の実施形態に係る電源降下回路の構成例を
示す図である
FIG. 3 is a diagram illustrating a configuration example of a power down circuit according to a third embodiment;

【図4】スタンバイ電圧Vstbyを発生させるキーパー回
路の構成例である。
FIG. 4 is a configuration example of a keeper circuit that generates a standby voltage Vstby.

【図5】第3の実施形態の電源降下回路の動作について
説明するための図である。
FIG. 5 is a diagram for explaining an operation of a power down circuit according to a third embodiment;

【符号の説明】[Explanation of symbols]

1…分圧部 2…スイッチ部 3…降電圧(Pch)トランジスタ 4…アンプ部 R1〜R3…抵抗(列) 12CTL1,CTL2,CTL3…指示信号 Tr1〜Tr3…Pchトランジスタ Vref1、Vref2、Vref3…分圧レベル信号 VDD…外部電源電圧 VDDin…内部電源電圧 Vstby…スタンバイ電源電圧 DESCRIPTION OF SYMBOLS 1 ... Division part 2 ... Switch part 3 ... Low voltage (Pch) transistor 4 ... Amplifier part R1-R3 ... Resistance (column) 12CTL1, CTL2, CTL3 ... Instruction signal Tr1-Tr3 ... Pch transistor Vref1, Vref2, Vref3 ... Voltage level signal VDD: External power supply voltage VDDin: Internal power supply voltage Vstby: Standby power supply voltage

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成され、外部から供給
された外部電源電圧を降圧して所定の内部電源電圧を該
半導体基板上の回路素子に供給する電源降下回路におい
て、 前記外部電源電圧から少なくとも3つ以上の異なる分圧
レベル信号を生成する分圧手段と、 前記分圧レベル信号のうちのいずれか1つを選択的に出
力させるスイッチング手段と、 前記外部電源電圧を選択された分圧レベル信号に基づ
き、所望する内部電源電圧レベルに降圧する降電圧手段
と、を具備し、 少なくとも前記回路素子における、駆動状態時、スタン
バイ状態時若しくは、バーンイン(エージング)状態時
のいずれかに供給するための電圧値が異なる内部電源電
圧を生成することを特徴とする電源降下回路。
1. A power supply drop circuit formed on a semiconductor substrate and stepping down an external power supply voltage supplied from the outside to supply a predetermined internal power supply voltage to a circuit element on the semiconductor substrate, comprising: Voltage dividing means for generating at least three or more different voltage dividing level signals; switching means for selectively outputting any one of the voltage dividing level signals; and a selected voltage dividing external power supply voltage Voltage drop means for stepping down to a desired internal power supply voltage level based on a level signal, wherein at least one of the circuit elements is supplied in a driving state, a standby state, or a burn-in (aging) state. A power supply dropping circuit for generating internal power supply voltages having different voltage values.
【請求項2】 半導体基板上に形成され、外部から供給
された外部電源電圧を降圧して所定の内部電源電圧を該
半導体基板上の回路素子に供給する電源降下回路におい
て、 所望の分圧比に基づき、並列接続された抵抗からなる複
数の抵抗列により、前記外部電源電圧から少なくとも3
つ以上の異なる分圧レベル信号を生成する分圧回路と、 与えられた指示信号により前記外部電源電圧をいずれか
1つの前記抵抗列に印加して、前記分圧レベル信号を選
択的に出力させるスイッチングトランジスタ列と、 前記外部電源電圧を選択された分圧レベル信号に基づ
き、供給すべき内部電源電圧のレベルをフィードバック
制御による制御信号として出力するアンプ部と、 前記制御信号に基づき、所望する内部電源電圧レベルに
降圧する降電圧トランジスタと、を具備し、 少なくとも前記回路素子の駆動状態時に供給する第1の
内部電源電圧と、前記回路素子のスタンバイ時に供給す
る第2の内部電源電圧と、前記回路素子をバーンイン若
しくはエージングさせる時に供給する第3の内部電源電
圧を生成し、いずれかを選択的に供給することを特徴と
する電源降下回路。
2. A power down circuit formed on a semiconductor substrate, which reduces an external power supply voltage supplied from the outside and supplies a predetermined internal power supply voltage to a circuit element on the semiconductor substrate. A plurality of resistor strings composed of resistors connected in parallel, and at least 3
A voltage dividing circuit for generating one or more different voltage dividing level signals; and applying the external power supply voltage to any one of the resistor strings according to a given instruction signal to selectively output the voltage dividing level signal. A switching transistor array, an amplifier unit that outputs the level of the internal power supply voltage to be supplied as a control signal by feedback control based on the selected divided voltage level signal, and a desired internal circuit based on the control signal. A voltage drop transistor for stepping down to a power supply voltage level, a first internal power supply voltage supplied at least when the circuit element is driven, a second internal power supply voltage supplied at the time of standby of the circuit element, Generate a third internal power supply voltage to be supplied at the time of burn-in or aging of the circuit element, and selectively supply either of them. A power down circuit characterized by:
【請求項3】 半導体基板上に形成され、外部から供給
された外部電源電圧を降圧して所定の内部電源電圧を該
半導体基板上の回路素子に供給する電源降下回路におい
て、 複数の抵抗を所望の分圧比に基づき、直列接続された抵
抗列により、前記外部電源電圧から少なくとも3つ以上
の異なる分圧レベル信号を生成する分圧回路と、 それぞれに与えられた指示信号により前記分圧回路から
分圧レベル信号を出力させる複数の転送ゲートからな
り、選択的に分圧レベル信号を出力するスイッチング回
路と、 前記外部電源電圧を選択された分圧レベル信号に基づ
き、供給すべき内部電源電圧のレベルをフィードバック
制御による制御信号として出力するアンプ部と、 前記制御信号に基づき、所望する内部電源電圧レベルに
降圧する降電圧トランジスタと、を具備し、 少なくとも前記回路素子の駆動状態時に供給する第1の
内部電源電圧と、前記回路素子のスタンバイ時に供給す
る第2の内部電源電圧と、前記回路素子をバーンイン若
しくはエージングさせる時に供給する第3の内部電源電
圧を生成し、いずれかを選択的に供給することを特徴と
する電源降下回路。
3. A power supply dropping circuit formed on a semiconductor substrate and stepping down an external power supply voltage supplied from the outside and supplying a predetermined internal power supply voltage to a circuit element on the semiconductor substrate, wherein a plurality of resistors are provided. A voltage divider circuit for generating at least three or more different voltage division levels from the external power supply voltage by means of a resistor string connected in series based on the voltage division ratio of the external power supply voltage. A switching circuit comprising a plurality of transfer gates for outputting a divided voltage signal, and selectively outputting a divided voltage signal; and an internal power supply voltage to be supplied based on the selected divided voltage signal. An amplifier section for outputting a level as a control signal by feedback control; and a step-down voltage transformer for stepping down to a desired internal power supply voltage level based on the control signal. A first internal power supply voltage supplied at least when the circuit element is in a driving state, a second internal power supply voltage supplied at the time of standby of the circuit element, and when the circuit element is burned in or aged. A power supply drop circuit for generating a third internal power supply voltage to be supplied and selectively supplying any of the third internal power supply voltage.
【請求項4】 半導体基板上に形成され、外部から供給
された外部電源電圧を降圧して所定の内部電源電圧を該
半導体基板上の回路素子に供給する電源降下回路におい
て、 前記外部電源電圧から所定の分圧レベル信号を生成し、
前記分圧レベル信号を入力し、第1の指示信号により制
御されて、前記回路素子の通常駆動するための電源電圧
を出力する第1の内部電源電圧出力手段と、 第2の指示信号により前記回路素子のバーンイン若しく
はエージングを行うための電源電圧を出力する第2の内
部電源電圧手段と、 常時電源供給状態を維持して、前記第1及び第2の内部
電源電圧出力手段が共に電源を供給しない時に、前記回
路素子をスタンバイ状態に維持させるための電源を出力
する第3の内部電源電圧出力手段と、を具備し、 前記第1、第2及び第3の内部電源電圧出力手段のいず
れか1つから前記第1及び第2の指示信号により、前記
回路素子に内部電源電圧を供給することを特徴とする電
源降下回路。
4. A power supply drop circuit formed on a semiconductor substrate and stepping down an external power supply voltage supplied from the outside to supply a predetermined internal power supply voltage to a circuit element on the semiconductor substrate, wherein: Generating a predetermined partial pressure level signal,
A first internal power supply voltage output unit that receives the divided voltage level signal and is controlled by a first instruction signal to output a power supply voltage for normal driving of the circuit element; A second internal power supply voltage means for outputting a power supply voltage for performing burn-in or aging of the circuit element; and a power supply for both the first and second internal power supply voltage output means, which always maintains a power supply state. And a third internal power supply voltage output means for outputting a power supply for keeping the circuit element in a standby state when the circuit element is not in operation. Any one of the first, second, and third internal power supply voltage output means A power down circuit, wherein an internal power supply voltage is supplied to the circuit element from one of the first and second instruction signals.
【請求項5】 半導体基板上に形成され、外部から供給
された外部電源電圧を降圧して所定の内部電源電圧を該
半導体基板上の回路素子に供給する電源降下回路におい
て、 所望の分圧比に基づき直列接続され、前記外部電源電圧
から所定の分圧レベル信号を生成する抵抗列と、前記分
圧レベル信号を入力し、第1の指示信号により動作する
アンプに制御され、前記回路素子の通常駆動するための
電源電圧を出力する第1のトランジスタと、 第2の指示信号により前記回路素子のバーンイン若しく
はエージングを行うための電源電圧を出力する第2のト
ランジスタと、 常時導通状態を維持して、前記第1及び第2のトランジ
スタが共に電源を供給しない時に、前記回路素子をスタ
ンバイ状態に維持させるための電源を出力する第3のト
ランジスタと、を具備し、前記第1及び第2の指示信号
により、いずれかのトランジスタを駆動して前記回路素
子に内部電源電圧を供給することを特徴とする電源降下
回路。
5. A power supply dropping circuit formed on a semiconductor substrate and stepping down an external power supply voltage supplied from the outside and supplying a predetermined internal power supply voltage to a circuit element on the semiconductor substrate, wherein a desired voltage dividing ratio is obtained. A resistor string that is connected in series based on the external power supply voltage and generates a predetermined divided voltage level signal from the external power supply voltage, and that is controlled by an amplifier that receives the divided voltage level signal and operates according to a first instruction signal; A first transistor that outputs a power supply voltage for driving, a second transistor that outputs a power supply voltage for performing burn-in or aging of the circuit element according to a second instruction signal, A third transistor for outputting power for maintaining the circuit element in a standby state when the first and second transistors do not supply power. A power supply dropping circuit, comprising: driving one of the transistors in response to the first and second instruction signals to supply an internal power supply voltage to the circuit element.
【請求項6】 前記電源降下回路における前記第3の内
部電源電圧出力手段は、前記回路素子に印加される電源
電圧が0になることを防止するキーパー回路として機能
する、1つ若しくは多段直列接続されたトランジスタか
らなることを特徴とする請求項4に記載の電源降下回
路。
6. The one or more multi-stage serial connection, wherein the third internal power supply voltage output means in the power supply drop circuit functions as a keeper circuit for preventing a power supply voltage applied to the circuit element from becoming zero. 5. The power down circuit according to claim 4, wherein said power down circuit comprises a transistor.
JP31727198A 1998-11-09 1998-11-09 Power down circuit Expired - Fee Related JP3766948B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31727198A JP3766948B2 (en) 1998-11-09 1998-11-09 Power down circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31727198A JP3766948B2 (en) 1998-11-09 1998-11-09 Power down circuit

Publications (2)

Publication Number Publication Date
JP2000148264A true JP2000148264A (en) 2000-05-26
JP3766948B2 JP3766948B2 (en) 2006-04-19

Family

ID=18086382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31727198A Expired - Fee Related JP3766948B2 (en) 1998-11-09 1998-11-09 Power down circuit

Country Status (1)

Country Link
JP (1) JP3766948B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940335B2 (en) 2003-05-30 2005-09-06 Oki Electric Industry Co., Ltd. Constant-voltage circuit
JP2009509253A (en) * 2005-09-21 2009-03-05 フリースケール セミコンダクター インコーポレイテッド Integrated circuit and method for selecting a voltage in an integrated circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422924B1 (en) * 2012-10-18 2014-08-13 삼성전기주식회사 Low drop-out regulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940335B2 (en) 2003-05-30 2005-09-06 Oki Electric Industry Co., Ltd. Constant-voltage circuit
JP2009509253A (en) * 2005-09-21 2009-03-05 フリースケール セミコンダクター インコーポレイテッド Integrated circuit and method for selecting a voltage in an integrated circuit
US8461913B2 (en) 2005-09-21 2013-06-11 Freescale Semiconductor, Inc. Integrated circuit and a method for selecting a voltage in an integrated circuit

Also Published As

Publication number Publication date
JP3766948B2 (en) 2006-04-19

Similar Documents

Publication Publication Date Title
JP3500322B2 (en) Constant current drive device and constant current drive semiconductor integrated circuit
US7550958B2 (en) Bandgap voltage generating circuit and relevant device using the same
KR101445194B1 (en) Programmable led driver
US7449873B2 (en) Voltage controlled current source device
KR100706239B1 (en) Voltage regulator capable of decreasing power consumption at standby mode
JP2000081920A (en) Current output circuit
JP2004192743A (en) Voltage generation circuit
JP2925995B2 (en) Substrate voltage regulator for semiconductor devices
JP2000148264A (en) Power source drop circuit
JPH1142809A (en) Circuit device for driving light emitting diode
JP2006222842A (en) Current drive circuit
US7394705B2 (en) Internal voltage supplier for memory device
JP3129480U (en) OLED element
US7425848B2 (en) Integrated driver circuit structure
US6459329B1 (en) Power supply auxiliary circuit
JP2803354B2 (en) Motor drive integrated circuit
JP3142450B2 (en) Drive circuit
WO2022259802A1 (en) Semiconductor device and voltage application method
JPH08152596A (en) Liquid crystal driving circuit
US7075833B2 (en) Circuit for detecting negative word line voltage
US20050104571A1 (en) Power-up signal generating circuit
JP4724486B2 (en) Driving power circuit
JP2948446B2 (en) Integrated circuit device for driving element and light emitting device
KR100230408B1 (en) Low power comparator and control method of comparator
KR940008561B1 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees