JP3766948B2 - Power down circuit - Google Patents
Power down circuit Download PDFInfo
- Publication number
- JP3766948B2 JP3766948B2 JP31727198A JP31727198A JP3766948B2 JP 3766948 B2 JP3766948 B2 JP 3766948B2 JP 31727198 A JP31727198 A JP 31727198A JP 31727198 A JP31727198 A JP 31727198A JP 3766948 B2 JP3766948 B2 JP 3766948B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- circuit
- voltage
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体基板上に形成され、外部から供給される電源電圧を複数の電圧に降圧した内部電源電圧として回路素子に供給する電源降下回路に関する。
【0002】
【従来の技術】
一般に、半導体基板上には種々の回路素子が形成されており、その回路素子の微細化が要求されるに従い、素子自体が小型化する、配線幅が狭められるなどによる耐圧低下の関係や消費電流の低減化から低電圧化が必要となり、外部から供給される電源電圧例えば5Vを基板上に設けた降圧回路により、3〜4Vに降圧して、それぞれの回路素子に供給していた。
【0003】
しかし、単に低圧電源電圧のみしか搭載していない設計にすると、バーンインやエージング等の試験で大きな電圧を必要とする場合には、その都度、外部から別途供給して行わなければならなかった。
【0004】
そこで、外部電源電圧と内部で降圧して生成した低電源電圧とを切り替えて用いる技術、例えば、特開平7−57472号公報には、外部電源電圧を降圧して回路素子の駆動に用いられる低電源電圧を新たに生成し、スイッチ回路で低電源電圧と元の外部電源電圧とのいずれかに切り替えて内部の回路素子に供給するための分圧機能を有する降圧回路が備えられた半導体集積回路装置が提案されている。
【0005】
【発明が解決しようとする課題】
しかし前述した公報における降圧回路は、外部端子から与えた通常の信号レベルとは異なる入力レベルの信号を入力して、回路素子に供給される電源電圧を通常動作時とバーンイン等の試験動作時との2つの値に切り替えているため、その切り換え制御が煩雑となる。
【0006】
また通常の駆動時電圧とバーンイン等のテスト時電圧の2つの電圧値のみからの選択となるため、回路がスタンバイ時でも、通常の駆動レベルの電圧を維持して直流電流のパス分を無駄に消費している。
【0007】
そこで本発明は、外部電源電圧から生成する内部電源電圧を3つ以上の複数の電圧値に切り換え可能にして、回路素子の安定した駆動とスタンバイ時の低消費電流化及び、直流電流リークを低減する電源降下回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は上記目的を達成するために、半導体基板上に形成され、外部から供給された外部電源電圧を降圧して所定の内部電源電圧を該半導体基板上の回路素子に供給する電源降下回路において、所望の分圧比に基づき直列接続され、前記外部電源電圧から固定された分圧レベル信号を生成する抵抗列と、前記分圧レベル信号を入力し、制御部からの第1の指示信号により動作するアンプに制御され、前記回路素子の通常駆動するための電源電圧を出力する第1のトランジスタと、制御部からの第2の指示信号により前記回路素子のバーンイン若しくはエージングを行うための電源電圧を出力する第2のトランジスタと、常時導通状態を維持して、前記第1及び第2のトランジスタが共に電源を供給しない時に、前記回路素子をスタンバイ状態に維持させるための電源を出力する第3のトランジスタと、を具備し、前記第1及び第2の指示信号により、いずれかのトランジスタを駆動して前記回路素子に内部電源電圧を供給する電源降下回路を提供する。
【0009】
以上のような構成の電源降下回路は、外部から供給される一定電圧の外部電源電圧から制御部からの指示信号により、通常の駆動を行なうための駆動用電源電圧VDD、バーンインやエージングのためのテスト用電源電圧Vtest若しくは、低消費電流となるスタンバイ時のスタンバン電源電圧Vstby からなる内部電源電圧VDDinを生成し、安定的に駆動して所望する内部電源電圧を回路素子に供給する。
【0010】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【0011】
図1には、本発明による第1の実施形態に係る電源降下回路の構成を示し、説明する。
【0024】
この電源降下回路は、抵抗R1と抵抗R2の比により外部から供給される電源電圧VDDを分圧する分圧部21と、分圧された分圧レベル信号を入力し、図示しない制御部からの指示信号CTL1により、通常の駆動電圧になるように電圧降下を行なうPchトランジスタTr1から出力される内部電源電圧VDDinのレベルをフィードバック制御するアンプ部22と、図示しない制御部からの指示信号CTL2により外部電源電圧VDDと同じ電圧値のテスト電源電圧Vtestを内部電源電圧VDDinとして出力するPchトランジスタTr2と、常時オン状態を維持してスタンバイ電圧Vstbyを発生させるキーパー回路として機能するPchトランジスタTr3とで構成される。
【0025】
尚、このPchトランジスタTr3によるスタンバイ電圧Vstbyは、図2に示すようにトランジスタをさらに直列接続することにより、電圧値を調整することができる。
【0027】
図3を参照して、第1の実施形態のように構成された電源降下回路の動作について説明する。本実施形態においては、生成する内部電源電圧値として、例えば、通常の駆動電源電圧(2.5V)、バーンインやエージング等を行なうためのテスト電源電圧を外部電源電圧VDD、さらに回路素子のスタンバイ状態の際には、比較的低電圧のスタンバイ電源電圧Vstbyとして説明する。
【0028】
まず、指示信号CTL1がHレベルの時、アンプ部22が分圧レベル信号に基づく出力信号によりPchトランジスタTr1は、通常の駆動電源電圧を出力する。この時、指示信号CTL2はHレベルであり、トランジスタTr2はオフ状態にある。
【0029】
また、指示信号CTL2がLレベルとなった場合には、トランジスタTr2はオン状態となり、外部電源電圧VDDを内部電源電圧VDDinとして出力する。この時、PchトランジスタTr1が出力する通常の駆動電源電圧VDDinが外部電源電圧VDDに比べて低い電圧であるため、PchトランジスタTr1のオン・オフのいずれの状態であってもよい。
【0030】
そして、指示信号CTL1がLレベルの時、アンプ部22はHレベルを出力しており、PchトランジスタTr1はオフ状態にある。また、指示信号CTL2がHレベルであるとトランジスタTr2はオフ状態にある。従って、常時オン状態にあるPchトランジスタTr3からスタンバイ電圧Vstbyが内部電源電圧VDDinとして出力される。
【0031】
尚、この実施形態では、Pchトランジスタを一例として説明しているが、これに限定されるものではなく、他の駆動素子を用いてもよい。
【0032】
以上説明したように実施形態によれば、外部から供給される一定電圧の外部電源電圧を維持したまま、制御部からの指示信号により、通常の駆動を行なうための駆動用電源電圧VDD、バーンイン等のテスト用電源電圧Vtest若しくは、低消費電流となるスタンバイ時のスタンバン電源電圧Vstbyというような所望する内部電源電圧VDDinに設定される。これにより、従来技術のように内部電源電圧を切り換える際に必要であった電源電圧の変化が無くなり、一定電圧の環境下で電源降下回路に組み込まれたアンプ部が安定して駆動することができる。
【0033】
【発明の効果】
以上詳述したように本発明によれば、外部電源電圧から生成する内部電源電圧を3つ以上の複数の電圧値に切り換え可能にして、回路素子の安定した駆動とスタンバイ時の低消費電流化及び、直流電流リークを低減する電源降下回路を提供することができる。
【図面の簡単な説明】
【図1】第1の実施形態に係る電源降下回路の構成を示す図である。
【図2】スタンバイ電圧V stby を発生させるキーパー回路の構成例である。
【図3】第1の実施形態の電源降下回路の動作について説明するための図である。
【符号の説明】
21 分圧部
22 アンプ部
R1,R2 抵抗
CTL1 , CTL2 指示信号
T r1 〜T r3 P ch トランジスタ
V DD 外部電源電圧
V DDin 内部電源電圧 [0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply drop circuit that is formed on a semiconductor substrate and supplies a circuit element as an internal power supply voltage obtained by stepping down a power supply voltage supplied from the outside to a plurality of voltages.
[0002]
[Prior art]
In general, various circuit elements are formed on a semiconductor substrate, and as the circuit elements are required to be miniaturized, the elements themselves are downsized, the relationship with reduced withstand voltage due to the narrowing of the wiring width, and the current consumption Therefore, it is necessary to lower the voltage, and a power supply voltage supplied from the outside, for example, 5 V is stepped down to 3 to 4 V by a step-down circuit provided on the substrate and supplied to each circuit element.
[0003]
However, if the design has only a low-voltage power supply voltage, when a large voltage is required in tests such as burn-in and aging, it must be separately supplied from the outside each time.
[0004]
Therefore, a technique for switching between an external power supply voltage and a low power supply voltage generated by internally stepping down, for example, Japanese Patent Application Laid-Open No. 7-57472 discloses a low power supply voltage used for driving circuit elements by stepping down the external power supply voltage. A semiconductor integrated circuit provided with a step-down circuit having a voltage dividing function for newly generating a power supply voltage and switching it to either a low power supply voltage or an original external power supply voltage by a switch circuit and supplying the same to an internal circuit element A device has been proposed.
[0005]
[Problems to be solved by the invention]
However, the step-down circuit in the above-mentioned publication inputs a signal with an input level different from the normal signal level given from the external terminal, and the power supply voltage supplied to the circuit element is set during normal operation and during test operation such as burn-in. Therefore, the switching control becomes complicated.
[0006]
In addition, since the normal drive voltage and the test voltage such as burn-in can be selected from only two voltage values, the normal drive level voltage is maintained and the DC current path is wasted even when the circuit is on standby. Consuming.
[0007]
Therefore, the present invention makes it possible to switch the internal power supply voltage generated from the external power supply voltage to a plurality of voltage values of three or more, thereby stably driving the circuit elements, reducing the current consumption during standby, and reducing the DC current leakage. An object of the present invention is to provide a power down circuit.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a power drop circuit that is formed on a semiconductor substrate, steps down an external power supply voltage supplied from the outside, and supplies a predetermined internal power supply voltage to circuit elements on the semiconductor substrate. A series of resistors connected in series based on a desired voltage dividing ratio, generating a fixed voltage dividing level signal from the external power supply voltage, and inputting the divided voltage level signal, and operating according to a first instruction signal from the control unit And a first transistor that outputs a power supply voltage for normal driving of the circuit element, and a power supply voltage for performing burn-in or aging of the circuit element by a second instruction signal from the control unit. The circuit element is kept in a standby state when the first transistor and the second transistor are not supplied with power while maintaining the conduction state with the second transistor for output at all times. Comprising a third transistor which outputs a power supply for maintaining the said first and the second indication signal, the power-down circuit for supplying the internal power supply voltage to the circuit element by driving one of the transistors I will provide a.
[0009]
The power supply voltage drop circuit having the above-described configuration is a drive power supply voltage VDD for performing normal driving in response to an instruction signal from a control unit from a constant external power supply voltage supplied from the outside, for burn-in or aging. testing power supply voltage Vtest or generate Sutanban supply voltage Vst by either Ranaru internal supply voltage VDDin during standby as a low current consumption, stably driven to supply the circuit elements internal power supply voltage to be desired.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0011]
FIG. 1 shows and describes the configuration of a power supply dropping circuit according to a first embodiment of the present invention.
[0024]
This power supply drop circuit inputs a
[0025]
Note that the standby voltage Vstby by the Pch transistor Tr3, by further series transistors as shown in FIG. 2, it is possible to adjust the voltage value.
[0027]
With reference to FIG. 3 , the operation of the power drop circuit configured as in the first embodiment will be described. In this embodiment, as the internal power supply voltage value to be generated, for example, a normal drive power supply voltage (2.5 V), a test power supply voltage for performing burn-in, aging, etc., an external power supply voltage VDD, and a circuit element in a standby state In this case, the standby power supply voltage Vstby having a relatively low voltage will be described.
[0028]
First, when the instruction signal CTL1 is at the H level, the Pch transistor Tr1 outputs a normal drive power supply voltage according to the output signal based on the divided voltage level signal by the
[0029]
Further, when the instruction signal CTL2 becomes L level, the transistor Tr2 is turned on and outputs the external power supply voltage VDD as the internal power supply voltage VDDin. At this time, since the normal drive power supply voltage VDDin output from the Pch transistor Tr1 is lower than the external power supply voltage VDD, the Pch transistor Tr1 may be in an on / off state.
[0030]
When the instruction signal CTL1 is at L level, the
[0031]
In this embodiment, the Pch transistor is described as an example. However, the present invention is not limited to this, and other drive elements may be used.
[0032]
As described above, according to the embodiment, the drive power supply voltage VDD, the burn-in, etc. for performing the normal drive according to the instruction signal from the control unit while maintaining the constant external power supply voltage supplied from the outside. Is set to a desired internal power supply voltage VDDin, such as a test power supply voltage Vtest or a standby power supply voltage Vstby during standby. As a result, the power supply voltage change required when switching the internal power supply voltage as in the prior art is eliminated, and the amplifier unit incorporated in the power supply voltage drop circuit can be stably driven under a constant voltage environment. .
[0033]
【The invention's effect】
As described above in detail, according to the present invention, the internal power supply voltage generated from the external power supply voltage can be switched to a plurality of voltage values of three or more, thereby stably driving the circuit elements and reducing the current consumption during standby. Also, it is possible to provide a power supply dropping circuit that reduces DC current leakage.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a power supply dropping circuit according to a first embodiment.
FIG. 2 is a configuration example of a keeper circuit that generates a standby voltage V stby .
FIG. 3 is a diagram for explaining the operation of the power supply dropping circuit according to the first embodiment;
[Explanation of symbols]
21 partial pressure section
22 Amplifier section
R1, R2 resistance
CTL1 , CTL2 instruction signal
T r1 ~T r3 P ch transistor
V DD External power supply voltage
V DDin internal power supply voltage
Claims (2)
所望の分圧比に基づき直列接続され、前記外部電源電圧から固定された分圧レベル信号を生成する抵抗列と、前記分圧レベル信号を入力し、制御部からの第1の指示信号により動作するアンプに制御され、前記回路素子の通常駆動するための電源電圧を出力する第1のトランジスタと、
制御部からの第2の指示信号により前記回路素子のバーンイン若しくはエージングを行うための電源電圧を出力する第2のトランジスタと、
常時導通状態を維持して、前記第1及び第2のトランジスタが共に電源を供給しない時に、前記回路素子をスタンバイ状態に維持させるための電源を出力する第3のトランジスタと、を具備し、
前記第1及び第2の指示信号により、いずれかのトランジスタを駆動して前記回路素子に内部電源電圧を供給することを特徴とする電源降下回路。In a power supply dropping circuit formed on a semiconductor substrate and stepping down an external power supply voltage supplied from the outside and supplying a predetermined internal power supply voltage to a circuit element on the semiconductor substrate,
A resistor string that is connected in series based on a desired voltage division ratio and generates a voltage division level signal fixed from the external power supply voltage, and the voltage division level signal are input, and the first instruction signal from the control unit operates. A first transistor controlled by an amplifier to output a power supply voltage for normal driving of the circuit element;
A second transistor that outputs a power supply voltage for performing burn-in or aging of the circuit element in accordance with a second instruction signal from the control unit;
A third transistor that maintains a constant conduction state and outputs a power supply for maintaining the circuit element in a standby state when both the first and second transistors do not supply power; and
A power supply voltage drop circuit, wherein one of the transistors is driven by the first and second instruction signals to supply an internal power supply voltage to the circuit element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31727198A JP3766948B2 (en) | 1998-11-09 | 1998-11-09 | Power down circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31727198A JP3766948B2 (en) | 1998-11-09 | 1998-11-09 | Power down circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000148264A JP2000148264A (en) | 2000-05-26 |
JP3766948B2 true JP3766948B2 (en) | 2006-04-19 |
Family
ID=18086382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31727198A Expired - Fee Related JP3766948B2 (en) | 1998-11-09 | 1998-11-09 | Power down circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3766948B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101422924B1 (en) * | 2012-10-18 | 2014-08-13 | 삼성전기주식회사 | Low drop-out regulator |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3561716B1 (en) | 2003-05-30 | 2004-09-02 | 沖電気工業株式会社 | Constant voltage circuit |
JP2009509253A (en) * | 2005-09-21 | 2009-03-05 | フリースケール セミコンダクター インコーポレイテッド | Integrated circuit and method for selecting a voltage in an integrated circuit |
-
1998
- 1998-11-09 JP JP31727198A patent/JP3766948B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101422924B1 (en) * | 2012-10-18 | 2014-08-13 | 삼성전기주식회사 | Low drop-out regulator |
Also Published As
Publication number | Publication date |
---|---|
JP2000148264A (en) | 2000-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7550958B2 (en) | Bandgap voltage generating circuit and relevant device using the same | |
US6661279B2 (en) | Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage | |
US7449873B2 (en) | Voltage controlled current source device | |
JP4274786B2 (en) | Voltage generation circuit | |
KR19980071516A (en) | Reference voltage generator | |
KR100247785B1 (en) | Stress mode for an integrated circuit with on-chip voltage down converter | |
GB2285316A (en) | Decision circuit operable at a wide range of voltages | |
JP2004062638A (en) | Reference voltage generation circuit | |
US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
JP3766948B2 (en) | Power down circuit | |
JP2925995B2 (en) | Substrate voltage regulator for semiconductor devices | |
JP2003329735A (en) | Control circuit for internal voltage | |
EP1484659A2 (en) | Variable output-type current source circuit | |
JPH087636B2 (en) | Voltage drop circuit of semiconductor device | |
US6940335B2 (en) | Constant-voltage circuit | |
US6525598B1 (en) | Bias start up circuit and method | |
US7802141B2 (en) | Semiconductor device having one-chip microcomputer and over-voltage application testing method | |
US6975163B2 (en) | Precision margining circuitry | |
US7425848B2 (en) | Integrated driver circuit structure | |
WO2022259802A1 (en) | Semiconductor device and voltage application method | |
JP4295896B2 (en) | CMOS integrated circuit and timing signal generator using the same | |
JP2803354B2 (en) | Motor drive integrated circuit | |
US5708388A (en) | Single current source current generating circit for periodically activating and deactivating portions of an IC | |
US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
US7075833B2 (en) | Circuit for detecting negative word line voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |