JP2000147459A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000147459A JP2000147459A JP10323267A JP32326798A JP2000147459A JP 2000147459 A JP2000147459 A JP 2000147459A JP 10323267 A JP10323267 A JP 10323267A JP 32326798 A JP32326798 A JP 32326798A JP 2000147459 A JP2000147459 A JP 2000147459A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- correction
- counter electrode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
じて、液晶パネルの液晶並びに補償容量を介して、対向
電極並びに補償電極に流れ込む電流量が変化し、この電
流量に応じて対向電極電圧並びに補償電極電圧に電圧歪
みが発生し、この電圧歪みにより、液晶に印加した実効
電圧値が変動することで、画質が劣化していた。 【解決手段】インタフェース回路102に補正電圧を印
加する期間を示す信号を生成する回路を設け、電源回路
105に前記補正期間信号の有効期間に対向電極電圧を
上に凸になる様に制御する対向電極電圧生成回路を設け
ることで、液晶パネル106に入力する正規の対向電極
電圧へ、液晶パネル内部の対向電極電圧を収束させるこ
とで、液晶に印加した実効電圧値を変動させることがな
いので、高画質表示を実現できる。
Description
に係わるものである。特に低電圧駆動回路を用いて、高
画質表示を実現するTFT液晶ディスプレイに関する。
また、その駆動回路に関するものである。
図3を用いて説明する。図2は、従来のTFT液晶ディ
スプレイのブロック図であり、図3は、従来の液晶ディ
スプレイの駆動波形図である。
せず。)から転送される表示データ並びに同期信号を含
むインタフェース信号である。202は、インタフェー
ス回路であり、従来の液晶ディスプレイを駆動する表示
データ並びに制御信号を生成する。203は、信号駆動
回路であり、表示データに対応した階調電圧を生成す
る。204は走査駆動回路であり、走査ラインを順次選
択する。205は、電源回路であり、各ブロックの動作
に必要な電源を生成する。206は、液晶パネルであ
り、ここに入力する表示データに対応した表示がなされ
る。
のうち、207は、信号駆動回路203の制御信号であ
り、表示データ並びに同期信号を含む。208は、走査
駆動回路204の制御信号であり、走査ラインを順次走
査するためのタイミング信号を転送する。209は、電
源回路206に転送する交流化信号“M”である。
10は、信号駆動回路203に転送する階調電圧信号で
あり、液晶パネル206に転送する表示データに応じた
階調電圧の基準となる電圧を転送する。211は、走査
駆動回路204に転送する走査電圧信号であり、212
は、液晶パネル206の液晶に接続する対向電極であ
り、対向電極電圧’Vcom’を転送する。213は、
信号駆動回路203で生成する表示データに対応した階
調電圧を転送する信号線群であり、214は、走査駆動
回路204で生成する走査ラインを選択、非選択状態に
する走査電圧を転送する走査線群である。215は、液
晶パネル205を構成する画素部であり、信号線群21
3と走査線群214の交差部に形成されるので、液晶パ
ネル205はマトリックス構造となっている。また、画
素部215は、水平方向と垂直方向に解像度分の数を有
する。尚、一般的にカラー表示の液晶ディスプレイの場
合、赤色、緑色、青色の3原色で1ピクセルを構成し、
水平方向に各カラー画素部が並ぶ場合、水平方向の画素
数は、解像度の3倍の数となる。また、水平方向に並ん
だ画素部215は、走査線群214のうち一つの走査線
を共有し、垂直方向に並んだ画素部215は、信号線群
213のうち一つの信号線を共有する構成が一般的であ
る。画素部215のうち、216は、スイッチング素子
である薄膜トランジスタ(Thin Film Tra
nsister、以下、TFTと呼ぶ。)であり、21
7は、液晶であり、218は、補償容量であり、219
は、ソース電極であり、220は、走査線(ゲート線と
も呼ぶ。)214とソース電極間に構成されるゲート・
ソース間寄生容量である。
1)とは、図2記載の走査線群214のうち、各々第n
ライン、第n+1ラインを駆動する走査線の駆動波形で
あり、Vgonは選択電圧レベルを示し、Vgoffは
非選択電圧レベルを示している。Vcomとは、対向電
極212の理想駆動波形であり、VcomHは高電位電
圧レベルであり、VcomLは低電位電圧レベルであ
る。Vdとは、信号線群213の階調電圧を示してお
り、対向電極電圧Vcomに対して、負極性側にある場
合、画素215には、負極性の電圧が印加され、正極性
側にある場合、画素215には、正極性の電圧が印加さ
れる。液晶ディスプレイは、この対向電極電圧Vcom
と階調電圧Vdの電位差が液晶217に印加される実効
電圧値となり、輝度が変化する様に動作する。本従来例
では、対向電極電圧Vcomとの電位差が小さい場合、暗表
示(例:黒表示)となり、対向電極電圧Vcomとの電位差
が大きい場合、明表示(例:白表示)となる特性で説明
を行う。図3では、ドレイン電圧Vdは白表示を行う階
調電圧であり、VdWHは正極性白表示ドレイン電圧であ
り、VdWLは負極性白表示ドレイン電圧であり、対向電極
電圧Vcomに対して、ドレイン電圧が負極性側にある
場合、実効電圧値Vrms1が印加され、ドレイン電圧
が正極性側にある場合、実効電圧値Vrms2が印加さ
れる様になる。
動作を詳細に説明する。インタフェース信号201で転
送される表示データ並びに同期信号をインタフェース回
路202で入力し、インタフェース回路202では、信
号駆動回路203に対して制御信号207を、走査駆動
回路204に対して制御信号208を、電源回路205
に対して液晶交流化信号‘M’209を生成し、出力す
る。信号駆動回路203では、制御信号207で転送さ
れる表示データ並びに同期信号を用いて、一水平ライン
分の表示データを順次取り込み、一水平ライン分の表示
データを取り込み終わると、取り込んだ一水平ライン分
の表示データに対応した階調電圧を信号線群213から
同時に出力する。この一水平ライン分の階調電圧を信号
駆動回路203は一水平期間中出力し続ける。また、こ
の時信号駆動回路203は、次の水平ラインの表示デー
タを順次取り込む動作を平行して実施する。
する表示データは、次の水平期間中に液晶パネル206
に階調電圧となって出力されることになる。この動作を
信号駆動回路203は繰り返し行い一フレーム分、つま
り一画面分の表示データに対応した階調電圧を液晶パネ
ル206に出力することになる。また、信号駆動回路2
03の出力する階調電圧は、階調電圧線210で転送さ
れる階調電圧を基準として生成される。一般的に、階調
電圧線210で転送される階調電圧の基準電圧は、黒表
示用の電圧から白表示用の電圧まで、複数レベルの電圧
となっている。走査駆動回路204では、制御信号20
8に同期して第1ラインから順次走査線214に選択電
圧を印加する。この際、各画素部215のTFT216
は、選択電圧が印加されると選択状態になり、信号線群
213から転送される階調電圧を液晶217並びに補償
容量218に印加する。そして、走査線214に非選択
電圧が印加されると次に選択状態となるまで、保持する
ことになる。この様に液晶ディスプレイでは、ライン順
次に走査する制御を行い、液晶217に印加した電圧実
効値の電圧レベルで透過する光量を制御することで、階
調表示を実現している。
る動作に関して、図3を用いて更に詳しく説明する。図
3に示す様に走査線G(n)に選択電圧Vgonが印加
されると、図2記載のTFT216が‘オン’状態とな
り、信号線213で転送するドレイン(階調)電圧Vd
が先に説明したように画素部215の液晶217に印加
され、走査線G(n)に非選択電圧Vgoffが印加さ
れるとこのタイミングでTFT216が‘オフ’状態と
なり、その電圧を保持する。走査線G(n)に選択電圧
Vgonが印加されるタイミングでは、対向電極212
の電圧レベルが低電位電圧VcomL(負極性)なの
で、液晶に印加される電圧は、正極性電圧となる(白表
示ドレイン電圧はVdWH。)。同様に、走査線G(n
+1)に選択電圧Vgonが印加されるタイミングで
は、対向電極212の電圧レベルが高電位電圧Vcom
H(正極性)なので、液晶に印加される電圧は、負極性
電圧となる(白表示ドレイン電圧はVdWL。)。
z)周期で交流電圧を印加する必要があるので、各々の
走査線群214に対応したラインでは、次に電圧を印加
するタイミングでは先に印加した電圧の逆極性の電圧を
印加する必要がある。更に、一画面全体に印加する階調
電圧の極性が一方に片寄るとフリッカと呼ぶちらつき現
象が発生する。従って、本従来例では、1ライン毎に正
極性と負極性の階調電圧を印加する様にライン毎の交流
化駆動を実現している。従って、対向電極212の電圧
レベルがライン毎に高電位電圧VcomH(正極性)と
低電位電圧VcomL(負極性)を交流化させている。
正極性と負極性の階調電圧を印加する場合、図3に示し
た階調電圧Vdの2倍のダイナミックレンジを有する信
号駆動回路が必要になるが、対向電極212の対向電圧
Vcomを交流化していることから、図3に示するダイ
ナミックレンジ、つまり、一方の極性の階調電圧が生成
出来る耐圧を有する信号駆動回路203で構成出来る点
である。
て、従来液晶ディスプレイの課題を説明する。図4は、
従来液晶ディスプレイで白表示を行った場合の各部の駆
動波形図である。図5は、従来液晶ディスプレイで黒表
示を行った場合の各部の駆動波形図である。図6は、従
来液晶ディスプレイで表示した際の表示画面例である。
図7は、従来液晶ディスプレイで図6記載の表示画面例
を表示した場合の駆動波形図である。
る動作を記載したものであり、(a)は、負極性の階調
電圧を印加した例であり、(b)は正極性の階調電圧を
印加した例である。図4(a)のVgは、走査線に印加
する電圧波形であり、Vgonは選択電圧レベルであ
り、Vgoffは非選択電圧レベルである。Vdは、信
号線に印加する階調電圧波形であり、VdWHは正極性
の白表示電圧であり、VdWLは負極性の白表示電圧で
ある。Vcom1は液晶パネル206に入力する対向電
極電圧波形であり、Vcom2は液晶パネル206内部
の対向電極電圧波形である。Vsは液晶パネル206内
部の画素部215のソース電極219のソース電圧波形
である。図4(b)も同様である。
したものであり、(a)は、負極性の階調電圧を印加し
た例であり、(b)は正極性の階調電圧を印加した例で
ある。図5(a)のVdは、信号線に印加する階調電圧
波形であり、VdBHは正極性の黒表示電圧であり、V
dBLは負極性の黒表示電圧である。他の波形は、図4
(a)記載の駆動電圧と同様である。また、図5(b)
も同様である。
し、中央部に白色矩型を表示した場合の例である。白色
矩形を表示していない領域の中間輝度表示領域(A)の
輝度と、白色矩型の左右表示領域(B)の輝度が、異な
っている現象を示してある。これが、従来液晶ディスプ
レイで、対向電極に印加する対向電圧を交流化する低電
圧駆動の場合に発生する横スメアと呼ぶ画質劣化であ
る。
波形を記載したものであり、図7(a)は、図6記載の
中間調表示領域(A)の駆動波形図であり、図7(b)
は、図6記載の中間調表示領域(B)の駆動波形図であ
る。尚、本従来例ではいずれも負極性の階調電圧を印加
した例を記載する。図7(a)のVdは、中間輝度表示
の電圧波形であり、VdGHは正極性の中間輝度表示電
圧であり、VdGLは負極性の中間輝度表示電圧であ
る。他の波形は、図4(a)記載の駆動電圧と同様であ
る。また、図7(b)も同様である。
右領域に輝度変化が発生する横スメアに関して、その発
生メカニズムを詳細に説明する。
低電圧駆動の場合、対向電極がすべての画素部で共通で
あることから、対向電圧が高電位電圧(正極性)の場
合、階調電圧を書込むライン上の全ての画素部では、負
極性の階調電圧が印加されることになる。また、対向電
圧が低電位電圧(負極性)の場合、階調電圧を書込むラ
イン上の全ての画素部では、正極性の電圧が印加される
ことになる。従って、画素部215の液晶217及び補
償容量218を介して、対向電極へは全画素部分の電流
が一方向に流入、流出する様な電流集中が発生すること
になる。この際、対向電極の時定数の影響が発生して、
対向電圧に歪みが生じる。この様子を図4、図5は示し
ている。
記載する様に液晶パネル205の各画素部215には、
ゲート・ソース間寄生容量220が存在する。この寄生
容量220は、TFT216に起因するもので、TFT
216の絶縁膜、シリコン(いずれも図示せず)が関与
する。走査線が選択状態から非選択状態に遷移するとT
FT216は’オン’状態から’オフ’状態になり、こ
の時、液晶217、補償容量218に印加された電圧
が、先の絶縁膜、シリコンも容量とみなされるので、寄
生容量220にも電圧が分配されることになる。
価容量をClc、補償容量218をCstg、走査線の
選択電圧をVgonとすると、(数1)の通りとなる。
印加される電圧がドロップすることになる。これによ
り、対向電極に印加する対向電圧Vcom1は予め、寄生容
量220の影響でドロップする分を低電位レベルにシフ
トしておく必要がある。
して説明する。図4(a)記載の負極性の白表示電圧V
dWLを印加する場合、走査線に選択電圧Vgonが印
加されると’T1’期間では、ソース電圧Vsは、前ラ
インのドレイン電圧Vdの電圧レベルに遷移する(高電
位にシフト。)。その後、’T2’期間で対向電極電圧
が交流化されると、TFT216の書込み速度よりも、
この対向電極電圧の変化は急峻であることから、ソース
電圧Vsの電位は、図4(a)に示すように対向電極電
圧の交流化に応じて高電位にシフトする。その後、’T
3’、’T4’期間でソース電圧Vsは、ドレイン電圧
Vsの電位まで遷移するが、’T3’期間では、ソース
電圧Vsが液晶パネル206内部の対向電極電圧Vco
m2よりも高電位状態であり、’T4’期間では、ソー
ス電圧Vsが液晶パネル206内部の対向電極電圧Vc
om2よりも低電位状態となる。この動作において、ソ
ース電圧電位が対向電極電圧電位に対して、かなり高電
位に位置することから、対向電極電圧の電圧歪みが大き
くなり、その収束率は、鈍化する。従って、’T4’期
間が終了するタイミング、つまり、走査線に非選択電圧
Vgoffが印加されるタイミングでソース電圧Vsと
対向電極電圧Vcom2の電位差が液晶217に印加す
る実効電圧値VrmsWL1となる。本従来例では、所
望する対向電極電圧Vcom1に、液晶パネル206内
部の対向電極電圧Vcom2が到達しないことから、Δ
VcomHの電位差が発生し、これが実効電圧値不足と
なる。また、TFT216が’オフ’状態に遷移する
と、先に記載した寄生容量220への電圧の飛び込み現
象が発生する。この飛び込み電圧レベルは、ΔVgsW
Lとなる。従って、結果的に、液晶217に印加される
実効電圧値は、−VrmsWL2(=−VrmsWL1
−ΔVgsWH)となる。この実効電圧値は、先に記載
した様に、液晶パネル206内部の対向電極電圧Vco
m2が所望する対向電極電圧Vcom1に対して、ΔV
comH不足していることから、ΔVcomHに相当す
る実効電圧値不足が発生している。
電圧VdWHを印加する場合、走査線に選択電圧Vgo
nが印加されると’T1’期間では、ソース電圧Vs
は、前ラインのドレイン電圧Vdの電圧レベルに遷移す
る(高電位にシフト。)。その後、’T2’期間で対向
電極電圧が交流化され、低電位電圧に遷移する。TFT
216の書込み速度よりも、この対向電極電圧の変化は
急峻であることから、ソース電圧Vsの電位は、図4
(b)に示すように対向電極電圧の交流化に応じて低電
位にシフトする。その後、’T3’、’T4’期間でソ
ース電圧Vsは、ドレイン電圧Vsの電位まで遷移する
が、’T3’期間では、ソース電圧Vsが液晶パネル2
06内部の対向電極電圧Vcom2よりも低電位状態で
あり、’T4’期間では、ソース電圧Vsが液晶パネル
206内部の対向電極電圧Vcom2よりも高電位状態
となる。この動作において、対向電極電圧とドレイン電
圧の電位差は、先に説明した図4(a)記載の負極性の
階調電圧を印加するよりも、大きくなっている。従っ
て、’T4’期間での書込み電圧量が増加することか
ら、対向電極電圧Vcom2は、所望する対向電極電圧
Vcom1に到達せず、ΔVcomLの電位差が発生す
る。従って、液晶217に印加される実効電圧値はVr
msWH1となり、ΔVcomLの実効電圧値不足が発
生していることになる。また、TFT216が’オフ’
状態に遷移すると、先に記載した寄生容量220の影響
で、電圧の飛び込みが発生する。この飛び込み電圧レベ
ルは、ΔVgsWHとなる。従って、結果的に、液晶2
17に印加される実効電圧値は、VrmsWH2(=V
rmsWH1−ΔVgsWL)となり、対向電極電圧V
com2の収束不足によるΔVcomLに相当する実効
電圧値不足が発生していることになる。
る様子を説明する。図5(a)記載の負極性の黒表示電
圧VdBLを印加する場合、走査線に選択電圧Vgon
が印加されると’T1’期間では、ソース電圧Vsは、
前ラインのドレイン電圧Vdの電圧レベルに遷移する
(高電位にシフト。)。その後、’T2’期間で対向電
極電圧が交流化され、図5(a)に示すように対向電極
電圧の交流化に応じて高電位にシフトする。その後、’
T3’期間で、ソース電圧Vsは、ドレイン電圧Vsの
電位まで遷移し、’T4’期間ではソース電圧Vsは安
定することになる。その時点での液晶217に印加され
る実効電圧値はVrmsBL1である。ここで、飛び込
み電圧ΔVgsBLを考慮すると、保持状態での液晶2
17に印加された実効電圧値は−VrmsBL2(=V
rmsBL1−ΔVgsBL)となる。つまり、対向電
極電圧Vcom1を低電位側にシフトさせてあることか
ら、TFT216が’オン’状態では、ソース電圧Vs
は、対向電極電圧Vcom1、Vcom2よりも正極性
側に位置するが、TFT216が’オフ’状態に遷移
し、飛び込み電圧が発生することで、負極性の階調電圧
と変化することである。更に、図4(a)記載の白表示
電圧を印加するのに比べて、’T2’期間のソース電圧
Vsの電位変化が微少なことから、対向電極電圧Vco
m2は所望する対向電極電圧Vcom1への収束率が良
くなり、対向電極電圧Vcom2の収束率不足による実
効値変動は発生しない。
dBHを印加する場合、走査線に選択電圧Vgonが印
加されると’T1’期間では、ソース電圧Vsは、前ラ
インのドレイン電圧Vdの電圧レベルに遷移する(高電
位にシフト。)。その後、’T2’期間で対向電極電圧
が交流化され、図5(b)に示すように対向電極電圧の
交流化に応じて低電位にシフトする。その後、’T
3’、’T4’期間で、ソース電圧Vsは、ドレイン電
圧Vsの電位まで遷移し、ソース電圧Vsは安定するこ
とになる。図4(b)記載の白表示電圧を印加するのに
比べて、ソース電圧Vsと対向電極電圧Vcom2の電
位変化が少ないことから、書込み電圧量は少なく、対向
電極電圧Vcom2は所望する対向電極電圧Vcom1
への収束率が良くなる。飛び込み電圧を考慮すると、’
T4’期間での液晶216に印加される電圧実効値をV
rmsBH1とすると、保持状態での実効電圧値は、V
rmsBH2(=VrmsBH1−ΔVgsBH)とな
るが、図5(a)の記載と同様に、対向電極電圧Vco
m2の収束性不足による実効値変動は発生しない。
ン電圧Vdの電位差が大きい状態では、対向電極電圧V
comの電圧歪みが大きくなり、液晶217への実効電
圧値不足が発生する。また、対向電極電圧Vcomとド
レイン電圧Vdの電位差が小さい状態では、対向電極電
圧Vcomの電圧歪みが小さくなり、液晶217への実
効電圧値不足が発生しないことになる。
表示での電圧印加状態を考慮して、図6記載の画質劣化
要因に関して、図7を用いて説明する。
方向の表示データに白表示データが含まれていることか
ら、液晶パネル206内部の対向電圧波形Vcom2は
図7(a)の様な電圧波形となる。つまり、白表示に起
因する対向電極電圧Vcom2の電圧変動が発生して、
所望する対向電極電圧Vcom1に対して、ΔVcom
GHの電圧不足が発生する。
は、水平方向の全表示データが中間調表示データである
ことから、液晶パネル206内部の対向電圧波形Vco
m2は図7(b)の様な電圧波形となる。つまり、対向
電極電圧Vcom2は、所望する対向電極電圧Vcom
1に到達することになる。従って、同じ中間輝度表示に
おいても、保持状態での液晶217に印加される実効電
圧値は、ΔVcomGH分異なり、実効電圧値が不足す
ることから、水平方向の表示データに白表示データが含
まれてラインの中間輝度は、暗い表示となる。従って、
この対向電極電圧の収束不足分の実効値電圧差が輝度変
化として人の目に識別出来て、横スメアとして見えるこ
とになる。
信号駆動回路を用いて、高画質表示を実現する液晶表示
装置を提供することにある。
れたものであり、その第1の形態としては、スイッチン
グ素子と液晶を備えた画素部を水平方向にM個、垂直方
向にN個有する液晶パネルと、表示データを入力し、該
入力した表示データに応じた階調電圧を生成し、これを
該表示データの対応する水平方向の前記画素部に印加す
る信号駆動回路と、上記垂直方向に配列する画素部のう
ちいずれかを順次選択し、その時選択している垂直方向
に配列する画素部には、選択電圧を印加し、一方、その
時選択していない垂直方向に配列する画素部には、非選
択電圧を印加する走査駆動回路とを備え、前記液晶は一
方に前記各画素部で共通の対向電極を有し、前記画素部
の前記スイッチング素子に、前記走査駆動回路に出力す
る選択電圧が印加されると、前記信号駆動回路の生成す
る階調電圧を前記液晶に印加し、前記対向電極に対する
前記階調電圧の実効電圧値で表示輝度を制御する液晶デ
ィスプレイにおいて、前記入力する表示データのデータ
量を検出する回路と、前記検出した表示データ量に応じ
て、前記対向電極に印加する対向電極電圧値に補正電圧
値を加算/減算制御する電源回路を有することである。
例を図1並びに図8から図13を用いて説明する。図1
は、本発明の液晶ディスプレイのブロック図である。図
8は、本発明のインタフェース回路内の交流化信号生成
回路と、補正期間信号生成回路である。図9は、図8記
載の交流化信号生成回路と、補正期間信号生成回路の動
作を説明するタイミングチャート図である。図10は、
対向電圧Vcom生成回路である。図11は、対向電圧
Vcom生成回路が生成する対向電圧Vcomの動作を
説明するタイミングチャート図である。図12、図13
は、本発明の動作を説明する駆動波形図である。
せず。)から転送される表示データ並びに同期信号を含
むインタフェース信号である。102は、インタフェー
ス回路であり、本発明の液晶ディスプレイを駆動する表
示データ並びに制御信号を生成する。103は、信号駆
動回路であり、表示データに対応した階調電圧を生成す
る。104は走査駆動回路であり、走査ラインを順次選
択する。105は、電源回路である。106は、液晶パ
ネルであり、ここに表示データに対応した表示がなされ
ることになる。
信号のうち、107は、信号駆動回路103の制御信号
であり、表示データ並びに制御信号を含む。108は、
走査駆動回路104の制御信号であり、走査ラインを順
次選択するためにタイミング信号を転送する。109
は、電源回路106に転送する交流化信号‘M’であ
り、110、111は、補正電圧を印加する期間を示す
補正期間信号を転送する制御信号である。
ち、112は、信号駆動回路103に転送する階調電圧
信号であり、液晶パネル106に転送する表示データに
応じた階調電圧の基準となる電圧を転送する。113
は、走査駆動回路104に転送する走査電圧信号であ
り、114は、液晶105の液晶に接続する対向電極で
ある。115は、表示データに対応した階調電圧を転送
する信号線群であり、116は、走査ラインを選択、非
選択状態にする走査電圧を転送する走査線群である。1
17は、液晶パネル105を構成する画素部であり、信
号線群115と走査線群116の交差部に形成されるの
で、液晶パネル105はマトリックス構造となってい
る。画素部115のうち、118は、スイッチング素子
である薄膜トランジスタ(Thin Film Tra
nsister、以下、TFTと呼ぶ。)であり、11
9は、液晶であり、120は、補償容量であり、121
は、ソース電極であり、122は、走査線(ゲート線と
も呼ぶ。)116とソース電極間に構成されるゲート・
ソース間寄生容量である。123は、補正電圧を印加す
る期間を設定する設定回路であり、124は、設定回路
123の出力する設定信号である。
Cであり、1フレームに一回の割合で有効になる信号で
ある。802は水平同期信号HSYNCであり、1水平
期間に一回の割合で有効になる信号である。803はド
ットクロックDotCLKであり、表示データに同期し
た動作周波数を有するクロックである。804は、対向
電圧Vcomが正極性の時に有効となる補正電圧期間を
設定する信号PBSTであり、805は、対向電圧Vc
omが負極性の時に有効となる補正電圧期間を設定する
信号NBSTである。
106に正極性階調電圧と、負極性階調電圧を印加する
信号であり、一水平周期毎に反転する。828は、対向
電圧Vcomが正極性の時に有効となる補正電圧期間を
設定する信号PBSTSETであり、830は、対向電
圧Vcomが負極性の時に有効となる補正電圧期間を設
定する信号NBSTSETである。
り、各々垂直同期信号801、水平同期信号802を分
周する機能を有し、各々分周信号807、809を生成
する。810は排他的論理OR回路である。812はカ
ウンタであり、水平同期信号802でリセット状態にな
り、ドットクロック803に同期してカウントアップす
る。813はカウンタ812の出力信号であり、81
4、815は各々PBSTSET804、NBSTSE
T805の設定値をデコードするデコード回路であり、
815、816は各デコード回路の出力信号である。8
18、820は比較回路であり、カウンタ812の出力
するカウント値と、デコード回路814、816の出力
するデコード値が一致した時点で、有効パルスを生成す
る。819、821は各々比較回路818、820の生
成する有効パルスを転送する出力信号である。822、
824はJKフリップフロップであり、水平同期信号8
02が有効になるとセットされ、出力信号819、82
1に有効パルスが出力されるとリセットされる動作を行
う。823、825はJKフリップフロップ822、8
24の出力信号である。827、829はAND回路で
あり、交流化信号811とゲートして、PBST82
8、NBST830の制御信号を生成する。
成する回路の動作を示したタイミングチャート図であ
る。
M’の交流成分のみ有効にし、直流成分をカットするた
めのコンデンサであり、1002はその出力を受ける抵
抗であり、1003は直流成分がカットされた交流化信
号’M’の駆動能力を増幅させるためのバッファアンプ
であり、1004はバッファアンプ1003のフィード
バック系に用いるコンデンサであり、1005、100
6は各々バッファアンプ1003のフィードバック系に
用いるダイオードである。1007はバッファアンプの
出力電流値を決定する抵抗である。1008、1009
は基準電圧を生成する分割用の抵抗である。1010は
対向電極電圧交流化用のバッファアンプであり、101
1は、10121013は対向電圧Vcomの基準電圧
を設定する抵抗並びにボリューム抵抗である。1014
はボリューム抵抗の出力に設けられた抵抗で電流値を決
定する。1015、1016は各々バッファアンプ10
10の電流を増幅する為のバッファトランジスタであ
り、1017、1018は各々バッファアンプ1010
とバッファトランジスタ1015、1016のフィード
バック系に設けた抵抗である。1019は対向電圧Vc
om補正電圧期間信号’PBST’の交流成分のみ有効
にし、直流成分をカットするためのコンデンサであり、
1020はその出力を受ける抵抗であり、1021はダ
イオードであり、1022はスイッチング動作を行うト
ランジスタであり、1023は抵抗である。PBST
が’High’レベルの時トランジスタ1022は’オ
ン’状態になり、バッファアンプ1010とバッファト
ランジスタ1015、1016のフィードバック系の電
流を引き込む動作を行う。
信号’NBST’の交流成分のみ有効にし、直流成分を
カットするためのコンデンサであり、1025はその出
力を受ける抵抗であり、1026はダイオードであり、
1027はスイッチング動作を行うトランジスタであ
り、1028は抵抗である。NBSTが’High’レ
ベルの時トランジスタ1027は’オン’状態になり、
バッファアンプ1010とバッファトランジスタ101
5、1016のフィードバック系の電流を引き込む動作
を行う。
施例を用いた対向電極に印加する対向電圧であり、補正
期間信号’PBST’、’NBST’が’High’レ
ベル時に補正電圧を印加する様子を示している。対向電
極電圧Vcomが高電位電圧に遷移した際、所定の対向
電極電圧レベルであるVcomHに対して、ΔVcom
Hだけ、高電位レベルとなる。また、対向電極電圧Vc
om低電位電圧に遷移した際、所定の対向電極電圧レベ
ルであるVcomLに対して、ΔVcomLだけ、高電
位レベルとなる。
白表示電圧を印加する動作を記載したものであり、
(a)は、負極性の階調電圧を印加した例であり、
(b)は正極性の階調電圧を印加した例である。図12
(a)のVgは、走査線に印加する電圧波形であり、V
gonは選択電圧レベルであり、Vgoffは非選択電
圧レベルである。Vdは、信号線に印加する階調電圧波
形であり、VdWHは正極性の白表示電圧であり、Vd
WLは負極性の白表示電圧である。Vcom1は液晶パ
ネル206に入力する対向電極電圧波形であり、Vco
m2は液晶パネル206内部の対向電極電圧波形であ
る。VcomHBは正規の正極性の対向電極電圧Vco
mHに対して補正電圧ΔVcomHを付加したものであ
り、VcomLBは正規の負極性の対向電極電圧Vco
mLに対して補正電圧ΔVcomLを付加したものであ
る。Vsは液晶パネル206内部の画素部118のソー
ス電極121のソース電圧波形である。図12(b)も
同様である。
黒表示電圧を印加する動作を記載したものであり、
(a)は、負極性の階調電圧を印加した例であり、
(b)は正極性の階調電圧を印加した例である。Vd
は、信号線に印加する階調電圧波形であり、VdBHは
正極性の黒表示電圧であり、VdBLは負極性の黒表示
電圧である。他は、図12記載と同様である。
スプレイの詳細動作を説明する。
示データ及び同期信号をインタフェース回路102で入
力し、インタフェース回路102では、信号駆動回路1
03を制御する制御信号107、走査駆動回路104を
制御する制御信号108、電源回路105を制御する液
晶交流化信号109並びに制御信号110、111を生
成する。
の表示データを順次取り込み、一水平ライン分の表示デ
ータを取り込み終わると、取り込んだ一水平ライン分の
表示データに対応した階調電圧を信号線群114から一
水平ライン分同時に出力する。この一水平ライン分の階
調電圧を信号駆動回路103は一水平期間中出力し続け
る。また、この時信号駆動回路103は、次の水平ライ
ンの表示データを順次取り込む動作を平行して実施す
る。従って、インタフェース回路102で出力する表示
データは、次の水平期間中に液晶パネル106に階調電
圧となって出力されることになる。この動作を信号駆動
回路103は繰り返し行い、一フレーム分、つまり一画
面分の表示データに対応した階調電圧を液晶パネル10
5に出力することになる。また、信号駆動回路103の
出力する階調電圧は、階調電圧線111で転送される階
調電圧を基準として生成される。一般的に、階調電圧線
111で転送される階調電圧の基準電圧は、黒表示用の
電圧から白色表示用の電圧まで、複数レベルの電圧とな
っており、本実施例も同様に記載する。走査駆動回路1
04では、制御信号108に同期して第1ラインから順
次走査線116に選択電圧を印加する。この際、各画素
部117のTFT118は、選択電圧が印加されると選
択状態になり、信号線群115から転送される階調電圧
を液晶119並びに補償容量120に印加する。そし
て、走査線116に非選択電圧が印加されると次に選択
状態となるまで、保持することになる。この様に液晶デ
ィスプレイでは、画素部117がマトリックス構造にな
っているものをライン順次に走査する制御を行い、液晶
119に印加した電圧レベルで透過する光量を制御する
ことで、階調表示を実現している。尚、ここまでの基本
的な動作は、従来の液晶ディスプレイ(図2、図3)と
同様である。
電源回路106に対向電極電圧の補正を行う回路を付加
した点を特徴としている。つまり、図8に示す様にフリ
ップフロップ806は垂直同期信号を分周して、図9記
載のタイミングチャートに示す分周信号807を生成す
る。また、同様にフリップフロップ808は水平同期信
号を分周して、図9記載のタイミングチャートに示す分
周信号809を生成する。この2種類の分周信号を排他
的論理OR回路810に入力して生成したものが、交流
化信号’M’である。
02でリセットがかかり、入力するドットクロック80
3に応じてカウントアップ動作を行う。これに同期し
て、JKフリップフロップ822、824はセットされ
る。このカウンタ812の出力するカウント値とPBS
TSET804をデコーダ回路814でデコードした
値、及びNBSTSET805をデコード回路816で
デコードした値を比較回路822、824で比較し、有
効パルスを信号線823、825に転送する。JKフリ
ップフロップ822、824は、信号線823、825
から有効パルスが入力されるとリセットされる。従っ
て、水平同期信号802が入力されたタイミングから、
信号線823、825に有効パルスが有効になるタイミ
ングまでの期間が補正電圧が印加される期間となる。そ
して、AND回路827、829でマスク処理がなさ
れ、交流化信号811が正極性の場合、PBST828
に反映され、交流化信号811が負極性の場合、NBS
T830に反映される。この様子を図9に示している。
尚、補償信号期間の設定信号PBSTSET804、N
BSTSET805は、いずれも図1記載の信号124
に含まれ、設定回路123で液晶パネル106の負荷条
件に応じて、そのパルス幅は、容易に変更可能となる。
た対向電極電圧Vcomの生成に関して、図10を用い
て説明する。液晶交流化信号’M’に正極性電圧(’H
igh’レベル電圧)が入力されると、コンデンサ10
01で直流成分がカットされる。そして、コンデンサ1
004、抵抗1002を介して電流が流れ、バッファア
ンプ1003の出力は徐々に低下し、コンデンサ100
4の両端の電位差がダイオード1006の順方向電圧を
超えるとダイオード1006が導通することになり、出
力電圧は低電位側の一定の電圧値となる。また、液晶交
流化信号’M’に負極性電圧(’Low’レベル電圧)が
入力されると、コンデンサ1001で直流成分がカット
される。そして、コンデンサ1004、抵抗1002を
介して正極性電圧(’High’レベル電圧)とは逆方
向に電流が流れ、バッファアンプ1003の出力は徐々
に増加し、コンデンサ1004の両端の電位差がダイオ
ード1005の順方向電圧を超えるとダイオード100
5が導通することになり、出力電圧は高電位側の一定の
電圧値となる。以上を繰り返すことで、抵抗1008と
抵抗1009で生成する基準電圧を交流化の中心電圧レ
ベルとして、バッファアンプ1003の出力に交流化さ
れた電圧波形が得られる。また、この電圧波形は抵抗1
007を介することで、電流値として変化する。この変
化した電流値は、バッファアンプ1010の負極性入力
端子に入力され、増幅されて出力されることになる。バ
ッファアンプ1010の負極性入力端子部では、抵抗1
007を流れる電流量と、抵抗1014を流れる電流
と、抵抗1017、1018を流れる電流がイマージナ
リショートの原理により、一致する。従って、バッファ
アンプ1010とバッファトランジスタ1015、10
16のフィードバック系に流れる電流を制御すること
で、対向電極電圧Vcomの電圧値を制御することが可
能になる。つまり、対向電極電圧Vcomが正極性(高
電位)電圧レベルに位置する際に、補正信号PBST
を’High’レベル電圧にすることで、トランジスタ
1022は選択状態になり、抵抗1023に電流が流れ
ることになる。この際、抵抗1017に流れる電流は抵
抗1018と抵抗1023に流れる電流とに分離される
ことから、抵抗1018の電流量が減少する。従って、
対向電極電圧Vcomは、より多くの電流を流そうと対
向電極電圧レベルを高電位にシフトする、これにより、
対向電極電圧Vcomに補正電圧が印加出来ることにな
る。また、補正信号PBST1019を’Low’レベ
ル電圧にすることで、トランジスタ1022は非選択状
態になり、抵抗1023には電流が流れなくなる。この
際、抵抗1018に流れる電流を低減する動作が発生
し、対向電極電圧Vcomは、正規の電圧レベルにシフ
トすることになる。また、補正信号NBSTの極性によ
るその動作も同様である。
詳細動作に関して、図12、図13の駆動波形図を用い
て説明する。
明する。図12(a)記載の負極性の白表示電圧VdW
Lを印加する場合、走査線に選択電圧Vgonが印加さ
れると’T1’期間では、ソース電圧Vsは、前ライン
のドレイン電圧Vdの電圧レベルに遷移する(高電位に
シフト。)。その後、’T2’期間で対向電極電圧が交
流化されると、TFT118の書込み速度よりも、この
対向電極電圧の変化は急峻であることから、ソース電圧
Vsの電位は、図12(a)に示すように対向電極電圧
の交流化に応じて高電位にシフトする。この時対向電極
電圧Vcomの電圧レベルは歪みを補正するために、予
め高電位電圧レベル(VcomHB)に補正しておく。
その後、’T3’、’T4’期間でソース電圧Vsは、
ドレイン電圧Vsの電位まで遷移するが、’T3’期間
では、ソース電圧Vsが液晶パネル106内部の対向電
極電圧Vcom2よりも高電位状態であり、’T4’期
間では、ソース電圧Vsが液晶パネル106内部の対向
電極電圧Vcom2よりも低電位状態となる。この動作
において、ソース電圧電位が対向電極電圧電位に対し
て、かなり高電位に位置するが、対向電極電圧Vcom
1,Vcom2に補正電圧を付加することで、電圧歪み
量を低減し、その収束率を向上させる効果を狙う。次
に、’T5’期間で、対向電極電圧Vcom1,Vco
m2が正規の対向電極電圧レベルに遷移する(低電圧レ
ベル側にシフト)ことから、ソース電極電圧Vsは、一
旦、低電位側に遷移する。その後、対向電極電圧Vco
m1,Vcom2が安定すると、再びソース電圧Vsは
入力されるドレイン電圧VdWLまで、遷移する。そし
て、’T7’期間では、対向電極電圧Vcom2及びソ
ース電圧Vsは所望する電圧レベルに遷移することにな
る。この際の液晶119に印加される実効電圧値は−V
rmsWL3となる。また、走査線に非選択電圧が印加
されて、TFT118が’オフ’状態に遷移すると、先
に記載した寄生容量122への電圧の飛び込み現象が発
生する。この飛び込み電圧レベルは、ΔVgsWLとな
る。従って、結果的に、液晶119に印加される実効電
圧値は、−VrmsWL4(=−VrmsWL3−ΔV
gsWL)となる。この実効電圧値は、先に記載した様
に、液晶パネル206内部の対向電極電圧Vcom2と
所望する対向電極電圧Vcom1が一致していることか
ら、所望する実効電圧値である。
位)の対向電極電圧Vcomに上に凸の補正電圧を印加
することは、液晶パネル106内部の対向電極電圧Vc
om2の収束率を向上する効果がある。
電圧VdWHを印加する場合、走査線に選択電圧Vgo
nが印加されると’T1’期間では、ソース電圧Vs
は、前ラインのドレイン電圧Vdの電圧レベルに遷移す
る(高電位にシフト。)。その後、’T2’期間で対向
電極電圧が交流化されると、TFT118の書込み速度
よりも、この対向電極電圧の変化は急峻であることか
ら、ソース電圧Vsの電位は、図12(b)に示すよう
に対向電極電圧の交流化に応じて低電位にシフトする。
この時対向電極電圧Vcomの電圧レベルは歪みを補正
するために、予め高電位電圧レベル(VcomLB)に
補正しておく。その後、’T3’、’T4’期間でソー
ス電圧Vsは、ドレイン電圧Vsの電位まで遷移する
が、’T3’期間では、ソース電圧Vsが液晶パネル1
06内部の対向電極電圧Vcom2よりも低電位状態で
あり、’T4’期間では、ソース電圧Vsが液晶パネル
106内部の対向電極電圧Vcom2よりも低電位状態
となる。この動作において、対向電極電圧電位は正規の
対向電極電圧レベルに対して、高電位に位置させるよう
に、対向電極電圧Vcom1,Vcom2に補正電圧を
付加することで、ソース電圧Vsの収束率をはやくして
いる。この結果、対向電極電圧の収束率を向上させる効
果を狙う。次に、’T5’期間で、対向電極電圧Vco
m1,Vcom2が正規の対向電極電圧レベルに遷移す
る(低電圧レベル側にシフト)ことから、ソース電極電
圧Vsは、一旦、低電位側に遷移する。その後、対向電
極電圧Vcom1,Vcom2が安定すると、再びソー
ス電圧Vsは入力されるドレイン電圧VdWHまで、遷
移する。そして、’T7’期間では、対向電極電圧Vc
om2及びソース電圧Vsは所望する電圧レベルに遷移
することになる。この際の液晶119に印加される実効
電圧値はVrmsWH3となる。また、走査線に非選択
電圧が印加されて、TFT118が’オフ’状態に遷移
すると、先に記載した寄生容量122への電圧の飛び込
み現象が発生する。この飛び込み電圧レベルは、ΔVg
sWHとなる。従って、結果的に、液晶119に印加さ
れる実効電圧値は、VrmsWL4(=VrmsWL3
−ΔVgsWL)となる。この実効電圧値は、先に記載
した様に、液晶パネル206内部の対向電極電圧Vco
m2と所望する対向電極電圧Vcom1が一致している
ことから、所望する実効電圧値である。
位)の対向電極電圧Vcomに上に凸の補正電圧を印加
することは、書込み速度を向上させることで、液晶パネ
ル106内部の対向電極電圧Vcom2の収束率を向上
する効果がある。
dBLを印加する場合、走査線に選択電圧Vgonが印
加されると’T1’期間では、ソース電圧Vsは、前ラ
インのドレイン電圧Vdの電圧レベルに遷移する(高電
位にシフト。)。その後、’T2’期間で対向電極電圧
が交流化されると、TFT118の書込み速度よりも、
この対向電極電圧の変化は急峻であることから、ソース
電圧Vsの電位は、図13(a)に示すように対向電極
電圧の交流化に応じて高電位にシフトするとともに、ド
レイン電圧Vdの電位まで遷移し安定する。この時対向
電極電圧Vcomの電圧レベルは白表示電圧を印加する
際の電圧補正を行うために、予め高電位電圧レベル(V
comHB)に補正しておく。その後、’T3’期間で
対向電極電圧Vcom1,Vcom2が正規の対向電極
電圧レベルに遷移する(低電圧レベル側にシフト)こと
から、ソース電極電圧Vsは、一旦、低電位側に遷移す
る。その後、対向電極電圧Vcom1,Vcom2が安
定すると、再びソース電圧Vsは入力されるドレイン電
圧VdBLまで、遷移する。そして、’T4’期間で
は、対向電極電圧Vcom2及びソース電圧Vsは所望
する電圧レベルに遷移することになる。この際の液晶1
19に印加される実効電圧値はVrmsBL3となる。
また、走査線に非選択電圧が印加されて、TFT118
が’オフ’状態に遷移すると、先に記載した寄生容量1
22への電圧の飛び込み現象が発生する。この飛び込み
電圧レベルは、ΔVgsBLとなる。従って、結果的
に、液晶119に印加される実効電圧値は、−Vrms
BL4(=VrmsBL3−ΔVgsBL)となる。こ
の実効電圧値は、先に記載した様に、液晶パネル106
内部の対向電極電圧Vcom2と所望する対向電極電圧
Vcom1が一致していることから、所望する実効電圧
値である。
位)の対向電極電圧Vcomに上に凸の補正電圧を印加
しても、書込み電圧量が少ないことから、電圧実効値に
対する影響は発生しない。
電圧VdBHを印加する場合、走査線に選択電圧Vgo
nが印加されると’T1’期間では、ソース電圧Vs
は、前ラインのドレイン電圧Vdの電圧レベルに遷移す
る(高電位にシフト。)。その後、’T2’期間で対向
電極電圧が交流化されると、TFT118の書込み速度
よりも、この対向電極電圧の変化は急峻であることか
ら、ソース電圧Vsの電位は、図13(b)に示すよう
に対向電極電圧の交流化に応じて低電位にシフトすると
ともに、ドレイン電圧Vdレベルに遷移する。この時対
向電極電圧Vcomの電圧レベルは、白表示電圧を印加
する為に、予め高電位電圧レベル(VcomLB)に補
正しておく。その後、ソース電圧Vsは、ドレイン電圧
Vdの電位まで遷移する。その後、’T3’期間で対向
電極電圧Vcom1,Vcom2が正規の対向電極電圧
レベルに遷移する(低電圧レベル側にシフト)ことか
ら、ソース電極電圧Vsは、一旦、低電位側に遷移す
る。その後、対向電極電圧Vcom1,Vcom2が安
定すると、再びソース電圧Vsは入力されるドレイン電
圧VdBLまで、遷移する。そして、’T4’期間で
は、対向電極電圧Vcom2及びソース電圧Vsは所望
する電圧レベルに遷移することになる。この際の液晶1
19に印加される実効電圧値はVrmsBH3となる。
また、走査線に非選択電圧が印加されて、TFT118
が’オフ’状態に遷移すると、先に記載した寄生容量1
22への電圧の飛び込み現象が発生する。この飛び込み
電圧レベルは、ΔVgsBLとなる。従って、結果的
に、液晶119に印加される実効電圧値は、VrmsB
H4(=VrmsBH3−ΔVgsBH)となる。この
実効電圧値は、先に記載した様に、液晶パネル106内
部の対向電極電圧Vcom2と所望する対向電極電圧V
com1が一致していることから、所望する実効電圧値
である。
位)の対向電極電圧Vcomに上に凸の補正電圧を印加
しても、書込み電圧量が少ないことから、電圧実効値に
対する影響は発生しない。
電圧に補正電圧を加えることで、対向電極電圧の波形歪
みを補正出来、表示データに依存することなく、良好な
表示画面を得ることが可能になる。
目的の対向電極電圧レベルよりも高電位の対向電極電圧
を印加する際の、高電位の対向電極電圧を印加する時間
と輝度変化量の関係を図14に記載し、最終目的の対向
電極電圧レベルと一旦高電位電圧にした対向電極電圧レ
ベルの電位差と、輝度変化量の関係を図15に記載す
る。
り、従来例の図6で記載した’A’領域の白表示矩形の
左右の背景表示輝度’BA’と’B’領域の背景表示輝
度’BB’との輝度差から以下の様に求められる。
右の背景表示輝度’BA’が’B’領域の背景表示輝
度’BB’よりも暗くなる場合、正の値が絶対値換算さ
れる。また、このスメアレベルは3%以内が人の目に輝
度差として見えないレベルである。更に、横軸は、1水
平期間の内、最終目的の対向電極電圧レベルよりも高電
位電圧にした対向電極電圧を印加している時間の比率で
あり、例えば、水平解像度1024ドット、垂直ライン
数768ラインの液晶パネルでは、1水平時間は、約1
6μsであることから、50%は約8μsとなる。ま
た、この際の最終目的の対向電極電圧レベルと一旦高電
位電圧にした対向電極電圧レベルの電位差は1.5Vと
して記載している。図14から言えば、補正電圧を約5
0%(8μs)から75%(12μs)の期間印加する
ことで、スメアレベルは3%以内に抑えることが可能に
なる。従って、補正電圧印加期間が短いと、補正電圧を
印加する効果が無く、且つ、補正電圧印加期間が長いと
対向電極電圧が最終目的の対向電極電圧レベルに到達し
ないことを意味する。
り、横軸は最終目的の対向電極電圧レベルと一旦高電位
電圧にした対向電極電圧レベルの電位差であり、補正電
圧印加期間を10μsとした場合の例である。図15か
ら言えば、補正電圧を1Vから2V印加することで、ス
メアレベルは3%以内に抑えることが可能になる。従っ
て、補正電圧の電圧レベルが低いと、補正電圧を印加す
る効果が無く、且つ、補正電圧の電圧レベルが高いと対
向電極電圧が最終目的の対向電極電圧レベルに到達しな
いことを意味する。
いて、正極性(高電位)の対向電極電圧Vcomに、一
旦最終目的の対向電極電圧レベルよりも高電位の対向電
極電圧を印加することと、負極性(負電位)の対向電極
電圧Vcomに、一旦最終目的の対向電極電圧レベルよ
りも高電位の対向電極電圧を印加することで、従来で問
題となっている横スメアを解決することが可能になる訳
だが、本発明が最も効果を現す例として挙げるならば、
液晶容量の小さいTFT液晶パネルである。つまり、液
晶容量が小さいとソースゲート間寄生容量に飛び込む飛
び込み電圧量ΔVgsが増加し、図12(b)で記載し
た負極性(低電位)の対向電極電圧に遷移する際にソー
ス電極電圧レベルの書き込みマージンが不足するからで
ある。
一基板上に構成した2つの電極の間の基板面にほぼ平行
な電界により液晶を動作させ、2つの電極の隙間から液
晶に入射した光を変調して表示する方式である横電界方
式の液晶を採用したTFT液晶ディスプレイに効果があ
るものと考える。
液晶ディスプレイに関して、説明する。
ス方式カラー液晶表示装置の一画素とその周辺を示す平
面図である。図16に示すように、各画素は走査信号線
(ゲート信号線または水平信号線)GLと、対向電圧信
号線(対向電極配線)CLと、隣接する2本の映像信号
線(ドレイン信号線または垂直信号線)DLとの交差領
域内(4本の信号線で囲まれた領域内)に配置されてい
る。各画素は薄膜トランジスタTFT、蓄積容量Cst
g、画素電極PXおよび対向電極CTを含む。走査信号
線GL、対向電圧信号線CLは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線DL
は上下方向に延在し、左右方向に複数本配置されてい
る。画素電極PXは薄膜トランジスタTFTと接続さ
れ、対向電極CTは対向電圧信号線CLと一体になって
いる。
し、各画素電極PXと対向電極CTとの間の電界により
液晶LCの光学的な状態を制御し、表示を制御する。画
素電極PXと対向電極CTは櫛歯状に構成され、それぞ
れ、図の上下方向に長細い電極となっている。
面を示す図、図18は図16の4−4切断線における薄
膜トランジスタTFTの断面図、図19は図16の5−
5切断線における蓄積容量Cstgの断面を示す図であ
る。図17から図19に示すように、液晶層LCを基準
にして下部透明ガラス基板SUB1側には薄膜トランジ
スタTFT、蓄積容量Cstgおよび電極群が形成され、
上部透明ガラス基板SUB2側にはカラーフィルタFI
L、遮光用ブラックマトリクスパターンBMが形成され
ている。
のそれぞれの内側(液晶LC側)の表面には、液晶の初
期配向を制御する配向膜ORI1、ORI2が設けられ
ており、透明ガラス基板SUB1、SUB2のそれぞれ
の外側の表面には、偏光軸が直交して配置された(クロ
スニコル配置)偏光板が設けられている。
基板上に構成した2つの電極の間の基板面にほぼ平行な
電界により液晶を動作させ、2つの電極の隙間から液晶
に入射した光を変調して表示することが可能になる。
もモジュール構造図を記載する。
構成部品を示す分解斜視図である。SHDは金属板から
成る枠状のシールドケース(メタルフレーム)、LCW
その表示窓、PNLは液晶表示パネルであり、PCB1
は信号駆動回路、PCB2は走査駆動回路、MCAは中
間ケース、SPBは光拡散板、LCBは導光体、BL
1、BL2はバックライト蛍光管、LCAはバックライ
トケース、IFPCBはインタフェース回路基板であ
り、図に示すような上下の配置関係で各部材が積み重ね
られてモジュールMDLが組み立てられる。
Dに設けられた爪とフックによって全体が固定されるよ
うになっている。バックライトケースLCAはバックラ
イト蛍光管BL、光拡散板SPB、導光体LCBを収納
する形状になっており、導光体LCBの側面に配置され
たバックライト蛍光管BLの光を、導光体LCB、反射
板RM、光拡散板SPBにより表示面で一様なバックラ
イトにし、液晶表示パネルPNL側に出射する。IFP
CBに本発明の図1記載のインタフェース回路102、
電源回路105が搭載される。
の後ろ側から見た例を記載する。
のインタフェース回路102、電源回路105が搭載さ
れることになる。
る。本発明の実施例によれば、対向電極電圧が、正極性
(高電位)の対向電極電圧へ遷移する際に、上に凸の補
正電圧を印加することで、液晶パネル内部の対向電極電
圧の電圧レベルを規定時間内に正規の電圧レベルに遷移
させることが可能になり、負極性(低電位)の対向電極
電圧へ遷移する際に、上に凸の補正電圧を印加すること
で、ソース電圧をドレイン電圧レベルへ高速に遷移させ
ることで、液晶パネル内部の対向電極電圧の電圧レベル
を規定時間内に正規の電圧レベルに遷移させることが可
能になるので、表示データに依存することなく液晶に印
加する電圧実効値を安定させることが可能になり、低電
圧駆動対応の信号駆動回路を用いても高画質表示が実現
出来る効果がある。
定でき、可変とすることが出来るので、負荷の異なる液
晶パネルにも容易に対応することが可能になり、各種仕
様の液晶パネルを高画質表示出来る効果がある。
アンプのフィードバック系を構成する電流引き込み用の
抵抗値を変化させることで、対向電極電圧の補正電圧レ
ベルを容易に変化させることが可能になるので、負荷の
異なる液晶パネルにも容易に対応することが可能にな
り、各種仕様の液晶パネルを高画質表示出来る効果があ
る。
動対応の信号駆動回路を用いることが可能になり、低価
格な汎用のLSIプロセスで信号駆動回路が構成出来る
ので、液晶ディスプレイ全体を低価格で構成できる効果
がある。
汎用のLSIプロセスで信号駆動回路が構成出来、この
信号駆動回路は少チップ化が可能であることから、液晶
ディスプレイの額縁を狭くすること出来る効果がある。
号駆動回路を用いても高画質表示が実現出来る効果があ
る。
タイミングチャート図
駆動波形図
係を示したグラフ
示したグラフ
示す平面図
スタTFTの断面図
gの断面を示す図
部品を示す分解斜視図
見た図
回路、103:信号駆動回路、104:走査駆動回路、
105:電源回路、106:液晶パネル、107:制御
信号、108:制御信号、109:交流化信号‘M’、
110:補正期間信号、111:補正期間信号、11
2:階調電圧信号、113:走査電圧信号、114:対
向電極、115:信号線群、116:走査線群、11
7:画素部、118:薄膜トランジスタ(Thin F
ilm Transister、TFT)、119:液
晶、120:補償容量、121:ソース電極、122:
ゲート・ソース間寄生容量、123:設定回路、12
4:設定信号、201:インタフェース信号、202:
インタフェース回路、203:信号駆動回路、204:
走査駆動回路、205:電源回路、206:液晶パネ
ル、207:制御信号、208:制御信号、209:交
流化信号“M”、210:階調電圧信号、211:走査
電圧信号、212:対向電極、213:信号線群、21
4:走査線群、215:画素部、216:薄膜トランジ
スタ(Thin FilmTransister、TF
T)、217:液晶、218:補償容量、219:ソー
ス電極、220:ゲート・ソース間寄生容量、801:
垂直同期信号VSYNC、802:水平同期信号HSYN
C、803:ドットクロックDotCLK、804:対
向電極電圧正極性の補正信号PBST、805:対向電
極電圧負極性の補正信号NBST、811:交流化信号
M、828:対向電極電圧正極性の補正期間設定信号P
BSTSET、830:対向電極電圧負極性の補正期間
設定信号NBSTSET、806:フリップフロップ、
808:フリップフロップ、807:分周信号、80
9:分周信号、810:排他的論理OR回路、812:
カウンタ、813:出力信号、814:デコード回路、
815:デコード回路、815:出力信号、816:出
力信号、818:比較回路、820:比較回路、81
9:出力信号、821:出力信号、822:JKフリッ
プフロップ、824:JKフリップフロップ、823:
出力信号、825:出力信号、827:AND回路、8
29:AND回路、1001:コンデンサ、1002:
抵抗、1003:バッファアンプ、1004:コンデン
サ、1005:ダイオード、1006:ダイオード、1
007:抵抗、1008:抵抗、1009:抵抗、10
10:バッファアンプ、1011:抵抗、1012:ボ
リューム抵抗、1013:抵抗、1014:抵抗、10
15:バッファトランジスタ、1016:バッファトラ
ンジスタ、、1017:抵抗、1018:抵抗、101
9:コンデンサ、1020:抵抗、1021:ダイオー
ド、1022:トランジスタ、1023:抵抗、102
4:コンデンサ、1025:抵抗、1026:ダイオー
ド、1027:トランジスタ、1028:抵抗。
Claims (10)
- 【請求項1】スイッチング素子と液晶を備えた画素部を
水平方向にM個、垂直方向にN個有する液晶パネルと、
表示データを入力し、該入力した表示データに応じた階
調電圧を生成し、これを該表示データの対応する水平方
向の前記画素部に印加する信号駆動回路と、上記垂直方
向に配列する画素部のうちいずれかを順次選択し、その
時選択している垂直方向に配列する画素部には、選択電
圧を印加し、一方、その時選択していない垂直方向に配
列する画素部には、非選択電圧を印加する走査駆動回路
とを備え、 前記液晶は一方に前記各画素部で共通の対向電極を有
し、前記画素部の前記スイッチング素子に、前記走査駆
動回路に出力する選択電圧が印加されると、前記信号駆
動回路の生成する階調電圧を前記液晶に印加し、前記対
向電極に対する前記階調電圧の実効電圧値で表示輝度を
制御する液晶表示装置において、 前記対向電極に印加する対向電圧の交流化を示す交流化
信号と、前記対向電極に印加する対向電圧に補正電圧を
印加する期間を示す補正期間信号を生成する回路と、 前記交流化信号と補正期間信号とで、対向電極に印加す
る交流化した対向電極電圧と、対向電極電圧が正極性電
圧の場合、上に凸の補正電圧を加え、対向電極電圧が負
極性電圧の場合、上に凸の補正電圧を減じる対向電極生
成回路を有することを特徴とする液晶表示装置。 - 【請求項2】前記対向電極に印加する対向電圧に補正電
圧を印加する期間を示す補正期間信号を生成する回路
は、一水平期間をカウントするカウンタと、補正期間を
示す設定値とを比較して生成することを特徴とする液晶
表示装置。 - 【請求項3】前記交流化信号と補正期間信号とで、対向
電極に印加する交流化した対向電極電圧と、対向電極電
圧が正極性電圧の場合、上に凸の補正電圧を加え、対向
電極電圧が負極性電圧の場合、上に凸の補正電圧を減じ
る対向電極生成回路は、対向電極電圧を、前記補正期間
信号が有効な時に、正規の対向電極電圧よりも高電位電
圧レベルにシフトさせることを特徴とする液晶表示装
置。 - 【請求項4】前記補正期間信号は、一水平期間の前半で
有効になり、補正電圧を付加することを特徴とする請求
項1記載の液晶表示装置。 - 【請求項5】前記補正期間を示す設定回路は、液晶パネ
ルの特性に応じて、可変とすることを特徴とする請求項
2記載の液晶表示装置。 - 【請求項6】前記対向電極電圧生成回路における補正電
圧生成回路は、 前記交流化信号を増幅するバッファ回路と抵抗を用いた
フィードバック回路と、フィードバック回路にスイッチ
回路と抵抗を付加し、 上記補正期間信号が有効な状態で、スイッチ回路を動作
させて、フィードバック回路の電流量を制御すること
で、補正電圧を付加することを特徴とする請求項3記載
の液晶表示装置。 - 【請求項7】前記補正期間信号は、正極性の対向電極電
圧と、前記正極性の対向電極電圧より低位電位の負極性
の対向電極電圧とで、その補正期間が異なることを特徴
とする請求項2記載の液晶表示装置。 - 【請求項8】前記補正電圧は、前記正極性の対向電極電
圧時の補正電圧レベルと、前記負極性の補正電圧レベル
とが異なることを特徴とする請求項3記載の液晶表示装
置。 - 【請求項9】液晶パネルと、前記液晶パネルの前記各画
素部で共通の対向電極と、前記画素部に前記走査駆動回
路に出力する選択電圧が印加されると、前記信号駆動回
路の生成する階調電圧を前記液晶に印加し、前記対向電
極に対する前記階調電圧の実効電圧値で表示輝度を制御
する液晶表示装置において、 前記対向電極に印加する対向電圧に補正電圧を印加する
期間を示す補正期間信号を生成する回路と、 前記交流化信号が印可された期間において、前記対向電
極電圧が正極性電圧の場合、より正極側に値が大きくな
るように補正電圧を加え、対向電極電圧が負極性電圧の
場合、負極側の値が小さくなるように補正電圧を減じる
対向電極生成回路を有することを特徴とする液晶表示装
置。 - 【請求項10】液晶パネルの前記各画素部で共通の対向
電極と、前記画素部に前記走査駆動回路に出力する選択
電圧が印加されると、前記信号駆動回路の生成する階調
電圧を前記液晶に印加し、前記対向電極に対する前記階
調電圧の実効電圧値で表示輝度を制御する液晶表示装置
の電圧補正回路において、 前記対向電極に印加する対向電圧に補正電圧を印加する
期間を示す補正期間信号を生成する回路と、 前記交流化信号が印可された期間において、前記対向電
極電圧が正極性電圧の場合、より正極側に値が大きくな
るように補正電圧を加え、対向電極電圧が負極性電圧の
場合、負極側の値が小さくなるように補正電圧を減じる
対向電極生成回路を有することを特徴とする補正回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32326798A JP3704976B2 (ja) | 1998-11-13 | 1998-11-13 | 液晶表示装置及び電圧補正回路 |
TW088119379A TW490580B (en) | 1998-11-13 | 1999-11-05 | Liquid crystal display apparatus and its drive method |
US09/437,315 US6492970B1 (en) | 1998-11-13 | 1999-11-10 | Liquid crystal display and driving method therefor |
KR1019990050459A KR100349429B1 (ko) | 1998-11-13 | 1999-11-13 | 액정 표시 장치 및 그 구동 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32326798A JP3704976B2 (ja) | 1998-11-13 | 1998-11-13 | 液晶表示装置及び電圧補正回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000147459A true JP2000147459A (ja) | 2000-05-26 |
JP3704976B2 JP3704976B2 (ja) | 2005-10-12 |
Family
ID=18152887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32326798A Expired - Fee Related JP3704976B2 (ja) | 1998-11-13 | 1998-11-13 | 液晶表示装置及び電圧補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3704976B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002029483A1 (fr) * | 2000-10-04 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Afficheur et son procede d'entrainement |
JP2012098400A (ja) * | 2010-10-29 | 2012-05-24 | Hitachi Displays Ltd | 表示装置 |
-
1998
- 1998-11-13 JP JP32326798A patent/JP3704976B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002029483A1 (fr) * | 2000-10-04 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Afficheur et son procede d'entrainement |
EP1335240A1 (en) * | 2000-10-04 | 2003-08-13 | Matsushita Electric Industrial Co., Ltd. | Display and its driving method |
EP1335240A4 (en) * | 2000-10-04 | 2004-09-08 | Matsushita Electric Ind Co Ltd | DISPLAY AND DRIVE METHOD THEREOF |
US7499115B2 (en) | 2000-10-04 | 2009-03-03 | Panasonic Corporation | Display and its driving method |
JP2012098400A (ja) * | 2010-10-29 | 2012-05-24 | Hitachi Displays Ltd | 表示装置 |
US9001090B2 (en) | 2010-10-29 | 2015-04-07 | Japan Display Inc. | Display device |
US9378710B2 (en) | 2010-10-29 | 2016-06-28 | Japan Display Inc. | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP3704976B2 (ja) | 2005-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7106350B2 (en) | Display method for liquid crystal display device | |
JP4497067B2 (ja) | 電気光学装置、電気光学装置用駆動回路および電気光学装置用駆動方法 | |
US6683595B2 (en) | Liquid crystal display apparatus and driving method | |
US7142185B2 (en) | Liquid crystal display, image data compensation circuit, image data compensation method, and electronic apparatus | |
US8952879B2 (en) | Hold type image display system | |
KR100349429B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR100510621B1 (ko) | 개량된 프리차지 회로를 갖는 액정 표시장치 및 그 구동방법 | |
US7050035B2 (en) | Drive method of an electro-optical device, a drive circuit and an electro-optical device and electronic apparatus | |
US7864150B2 (en) | Driving method for a liquid crystal display | |
KR101310379B1 (ko) | 액정표시장치와 그 구동방법 | |
KR101350398B1 (ko) | 표시 장치 및 구동 방법 | |
US20060001628A1 (en) | Flat display panel driving method and flat display device | |
KR100299637B1 (ko) | 액정표시장치 | |
US20070013643A1 (en) | Liquid crystal display and driving method therefor | |
JP2003131635A (ja) | 液晶表示装置 | |
KR20080074036A (ko) | 전기 광학 장치, 구동 방법 및 전자 기기 | |
KR101752003B1 (ko) | 액정표시장치 | |
JP2007199418A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP3704976B2 (ja) | 液晶表示装置及び電圧補正回路 | |
JP2002169514A (ja) | 液晶表示装置及びその表示方法 | |
KR101386570B1 (ko) | 액정표시장치 | |
KR101177581B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
KR20070121284A (ko) | 액정표시장치 및 그의 구동 방법 | |
KR20160094513A (ko) | 표시장치용 표시패널 | |
JP2001255508A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |