JP2000138865A - Ｃｃｄ撮像器ダイナミックレンジ拡張の為の方法及びシステム - Google Patents
Ｃｃｄ撮像器ダイナミックレンジ拡張の為の方法及びシステムInfo
- Publication number
- JP2000138865A JP2000138865A JP11272866A JP27286699A JP2000138865A JP 2000138865 A JP2000138865 A JP 2000138865A JP 11272866 A JP11272866 A JP 11272866A JP 27286699 A JP27286699 A JP 27286699A JP 2000138865 A JP2000138865 A JP 2000138865A
- Authority
- JP
- Japan
- Prior art keywords
- low voltage
- level
- voltage
- well
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000009825 accumulation Methods 0.000 claims description 28
- 238000003384 imaging method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 229920006395 saturated elastomer Polymers 0.000 claims description 8
- ORFPWVRKFLOQHK-UHFFFAOYSA-N amicarbazone Chemical compound CC(C)C1=NN(C(=O)NC(C)(C)C)C(=O)N1N ORFPWVRKFLOQHK-UHFFFAOYSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000009416 shuttering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
- H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＣＣＤ撮像器のダイナミックレンジ拡張の方
法とシステムの提供。 【解決手段】 ピクセル信号電荷ウェルのゲート電極上
のポテンシャル電圧を電荷蓄積の間に変化させる電荷オ
ーバフロー構造で実施する。ウェルは、ａ）過負荷照射
による信号電荷拡散の制御用とｂ）信号蓄積時間の制御
手段として、縦形の電荷オーバフロー・ドレイン（ＶＯ
Ｄ）として機能すべく形成する。２つの異なるＶGレベ
ルを該ゲート電極に印加する。低い方のレベル即ちＶG
−ＬＯＷを長い持続時間で印加し高い方の電圧、即ちＶ
G−ＨＩＧＨを電荷蓄積中より短い持続時間で印加す
る。ＣＣＤ表面上への入射光強度が低いレベルでは、電
荷信号は不飽和で蓄積されるが、ゲート上に電圧ＶG−
ＬＯＷの印加中に極く高強度レベルの光入射で該ピクセ
ルウェルが電荷蓄積の終了以前に飽和し、該基板へ過剰
電荷を捨てるように動作するＶＯＤを生じる。
法とシステムの提供。 【解決手段】 ピクセル信号電荷ウェルのゲート電極上
のポテンシャル電圧を電荷蓄積の間に変化させる電荷オ
ーバフロー構造で実施する。ウェルは、ａ）過負荷照射
による信号電荷拡散の制御用とｂ）信号蓄積時間の制御
手段として、縦形の電荷オーバフロー・ドレイン（ＶＯ
Ｄ）として機能すべく形成する。２つの異なるＶGレベ
ルを該ゲート電極に印加する。低い方のレベル即ちＶG
−ＬＯＷを長い持続時間で印加し高い方の電圧、即ちＶ
G−ＨＩＧＨを電荷蓄積中より短い持続時間で印加す
る。ＣＣＤ表面上への入射光強度が低いレベルでは、電
荷信号は不飽和で蓄積されるが、ゲート上に電圧ＶG−
ＬＯＷの印加中に極く高強度レベルの光入射で該ピクセ
ルウェルが電荷蓄積の終了以前に飽和し、該基板へ過剰
電荷を捨てるように動作するＶＯＤを生じる。
Description
【０００１】
【発明の属する技術分野】本発明は、電荷結合素子（Ｃ
ＣＤ）撮像器に関し、特にかかる撮像器のダイナミック
レンジを拡張し、従来の動作条件ではＣＣＤ信号飽和に
到る場合よりも著しく強い入射光条件において信号検出
を可能とする方法と手段に関し、これによりデータ欠損
が生じてもおかしくない程の飽和レベル以上の信号の情
報取得を可能とする。
ＣＤ）撮像器に関し、特にかかる撮像器のダイナミック
レンジを拡張し、従来の動作条件ではＣＣＤ信号飽和に
到る場合よりも著しく強い入射光条件において信号検出
を可能とする方法と手段に関し、これによりデータ欠損
が生じてもおかしくない程の飽和レベル以上の信号の情
報取得を可能とする。
【０００２】
【従来の技術】低信号レスポンスを損なうことなくＣＣ
Ｄ撮像器のダイナミックレンジを拡張する必要性が、か
かる装置における非線形レスポンスを作り出す多様な方
法の発展を生んできた。そのような方法としては、１９
９４年１１月２９日にミッチェル・セイヤグ（Michel S
ayag）に付与された米国再発行特許第３４，８０２号に
示されるものが典型的である。ＣＣＤの検出表面はゲー
ト制御された電荷蓄積ポテンシャル井戸（以下ウェル
（well）と称する）からなる複数のピクセルを含んでい
るが、該検出表面上のピクセルのダイナミックレンジ
は、本質的に信号電荷蓄積ウェルサイト（well site）
の電荷処理容量により制限される。このＣＣＤ表面上に
高強度の照射が入射された場合、該ウェルが電荷蓄積終
了以前に飽和するはずであり、高強度シーン情報に対す
る信号レスポンス上において大きい欠損の原因となる。
従って、照射レベルにおいて非常に大きいシーン内の変
化を伴うシーンを検出する場合、かようなＣＣＤ検出表
面は満足に機能しない場合がある。
Ｄ撮像器のダイナミックレンジを拡張する必要性が、か
かる装置における非線形レスポンスを作り出す多様な方
法の発展を生んできた。そのような方法としては、１９
９４年１１月２９日にミッチェル・セイヤグ（Michel S
ayag）に付与された米国再発行特許第３４，８０２号に
示されるものが典型的である。ＣＣＤの検出表面はゲー
ト制御された電荷蓄積ポテンシャル井戸（以下ウェル
（well）と称する）からなる複数のピクセルを含んでい
るが、該検出表面上のピクセルのダイナミックレンジ
は、本質的に信号電荷蓄積ウェルサイト（well site）
の電荷処理容量により制限される。このＣＣＤ表面上に
高強度の照射が入射された場合、該ウェルが電荷蓄積終
了以前に飽和するはずであり、高強度シーン情報に対す
る信号レスポンス上において大きい欠損の原因となる。
従って、照射レベルにおいて非常に大きいシーン内の変
化を伴うシーンを検出する場合、かようなＣＣＤ検出表
面は満足に機能しない場合がある。
【０００３】
【発明が解決しようとする課題】以上のように、これら
の撮像装置のダイナミックレンジを制限するかかるＣＣ
Ｄの環境下において、信号レスポンスにおける電荷飽和
及び欠損という問題が生ずる。
の撮像装置のダイナミックレンジを制限するかかるＣＣ
Ｄの環境下において、信号レスポンスにおける電荷飽和
及び欠損という問題が生ずる。
【０００４】
【発明の目的】従って、本発明の目的は、ＣＣＤ撮像器
における蓄積ウェルサイトの電荷飽和問題を克服する方
法と手段を提供することである。本発明の他の目的は、
ＣＣＤ撮像器のダイナミックレンジを拡張し、かかる撮
像器における電荷蓄積問題を克服する構造と動作方法を
提供することである。
における蓄積ウェルサイトの電荷飽和問題を克服する方
法と手段を提供することである。本発明の他の目的は、
ＣＣＤ撮像器のダイナミックレンジを拡張し、かかる撮
像器における電荷蓄積問題を克服する構造と動作方法を
提供することである。
【０００５】
【発明の概要】本発明においては、ＣＣＤ撮像器におけ
るダイナミックレンジの拡張（ＤＲＥ）を、ゲート電極
のポテンシャルＶGを変化させることにより達成するこ
とが指向されている。この場合の「ゲート電極」とは、
電荷蓄積の間においてピクセル信号電荷を形成するに用
いられるゲートである。電荷蓄積の終了に至って、ピク
セルフォーマットエリアを含むＣＤＤ表面には、オーバ
フローの形態にて、即ち、縦形オーバフロー・ドレイン
（ＶＯＤ）又は横形オーバフロー・ドレイン（ＬＯＤ）
の形態にて電荷オーバフロー構造が備えられる。これ
は、ａ）過負荷照射に起因する信号電荷を制御する、及
び／又は、ｂ）一般に電気的遮蔽として知られる信号蓄
積時間を制御する手段として機能する。
るダイナミックレンジの拡張（ＤＲＥ）を、ゲート電極
のポテンシャルＶGを変化させることにより達成するこ
とが指向されている。この場合の「ゲート電極」とは、
電荷蓄積の間においてピクセル信号電荷を形成するに用
いられるゲートである。電荷蓄積の終了に至って、ピク
セルフォーマットエリアを含むＣＤＤ表面には、オーバ
フローの形態にて、即ち、縦形オーバフロー・ドレイン
（ＶＯＤ）又は横形オーバフロー・ドレイン（ＬＯＤ）
の形態にて電荷オーバフロー構造が備えられる。これ
は、ａ）過負荷照射に起因する信号電荷を制御する、及
び／又は、ｂ）一般に電気的遮蔽として知られる信号蓄
積時間を制御する手段として機能する。
【０００６】好ましくはＶＯＤのオーバフロー・ドレイ
ン構造が、フレーム転送型ＣＣＤの如き通常の電荷結合
素子（ＣＣＤ）の画像エリアに実施化される。具体的に
は、ｎ−Ｓｉ基板内にｐ−ウェル部分を形成することに
より、オーバフロー・ドレイン構造が形成される。結局
この構造は、該ウェルの上部表面に形成されたｎ−領域
の両側部に形成された２つのｐ＋領域を有することにな
る。ゲート電極は、上部表面上のｐ＋及びｐ−領域上方
の誘電体層上に形成され、ポテンシャルＶGが印加され
る。
ン構造が、フレーム転送型ＣＣＤの如き通常の電荷結合
素子（ＣＣＤ）の画像エリアに実施化される。具体的に
は、ｎ−Ｓｉ基板内にｐ−ウェル部分を形成することに
より、オーバフロー・ドレイン構造が形成される。結局
この構造は、該ウェルの上部表面に形成されたｎ−領域
の両側部に形成された２つのｐ＋領域を有することにな
る。ゲート電極は、上部表面上のｐ＋及びｐ−領域上方
の誘電体層上に形成され、ポテンシャルＶGが印加され
る。
【０００７】本発明に従えば、ダイナミックレンジの著
しい拡大を提供する手段として、２つの異なるＶGレベ
ルが、１つは長い持続時間にて、引き続いた更なる１つ
は短い持続時間にて該ゲートに印加される。具体的に
は、蓄積ウェルサイトに亘る各ゲートに対して，２つの
電圧レベルのうち低い方、即ちＶG−ＬＯＷが長い持続
時間にて印加され、そして、高いレベル即ちＶG−ＨＩ
ＧＨが、短い持続時間にて印加される。ＶG−ＬＯＷが
印加される間においてのウェルサイトの電荷処理容量
は、ＶG−ＨＩＧＨの場合よりも小さい。通常の場合、
電圧ＶG−ＬＯＷのレベルは、電圧ＶG−ＨＩＧＨにて達
成可能な完全１００％のウェル全容量の２５％から５０
％に等しい最大ピクセルウェル容量を達成するように設
定される。又、ＶG−ＬＯＷに対する持続時間は総蓄積
時間の大部分であることが理想的であり、通常９０％以
上である。
しい拡大を提供する手段として、２つの異なるＶGレベ
ルが、１つは長い持続時間にて、引き続いた更なる１つ
は短い持続時間にて該ゲートに印加される。具体的に
は、蓄積ウェルサイトに亘る各ゲートに対して，２つの
電圧レベルのうち低い方、即ちＶG−ＬＯＷが長い持続
時間にて印加され、そして、高いレベル即ちＶG−ＨＩ
ＧＨが、短い持続時間にて印加される。ＶG−ＬＯＷが
印加される間においてのウェルサイトの電荷処理容量
は、ＶG−ＨＩＧＨの場合よりも小さい。通常の場合、
電圧ＶG−ＬＯＷのレベルは、電圧ＶG−ＨＩＧＨにて達
成可能な完全１００％のウェル全容量の２５％から５０
％に等しい最大ピクセルウェル容量を達成するように設
定される。又、ＶG−ＬＯＷに対する持続時間は総蓄積
時間の大部分であることが理想的であり、通常９０％以
上である。
【０００８】この構造化された配置及び電圧パターンに
より、該ゲートに電圧ＶG−ＬＯＷが印加されている間
にＣＣＤ表面上へ極く高強度の入射光の衝突があると、
ピクセル信号電荷が通常ＣＣＤのウェル容量を超え、ピ
クセルウェルが電荷蓄積の終了以前に飽和し、過剰電荷
を基板中に捨てる動作する縦形オーバフロー・ドレイン
（ＶＯＤ）を生じる。従って、高強度領域において又は
その近傍において画像信号の変調は、大きく減衰せしめ
られるか、又は完全に消失してしまう。しかし、該蓄積
期間の終了間際における短い期間のＶG−ＨＩＧＨの引
き続く印加により、即ち本発明により、高強度に対応す
る信号は、ＶGが高く維持される短い期間に蓄積される
ことから失われることはない。同時に、全ての低レベル
信号、即ち３０％ＶG−ＬＯＷレベル以下の信号は、ほ
ぼ全蓄積期間中に維持されているＶGが低い状態の間に
飽和することなしに蓄積される。従って、該蓄積間隔の
終了近くの短い時間の間にＶGをＶG−ＨＩＧＨに電圧シ
フトし、（ａ）ピクセル電荷蓄積容量を増大せしめ、
（ｂ）露出時間を短くする。この効果の組み合わせは、
高強度情報が消失又は飽和をすることなしに蓄積される
ことを可能とする。
より、該ゲートに電圧ＶG−ＬＯＷが印加されている間
にＣＣＤ表面上へ極く高強度の入射光の衝突があると、
ピクセル信号電荷が通常ＣＣＤのウェル容量を超え、ピ
クセルウェルが電荷蓄積の終了以前に飽和し、過剰電荷
を基板中に捨てる動作する縦形オーバフロー・ドレイン
（ＶＯＤ）を生じる。従って、高強度領域において又は
その近傍において画像信号の変調は、大きく減衰せしめ
られるか、又は完全に消失してしまう。しかし、該蓄積
期間の終了間際における短い期間のＶG−ＨＩＧＨの引
き続く印加により、即ち本発明により、高強度に対応す
る信号は、ＶGが高く維持される短い期間に蓄積される
ことから失われることはない。同時に、全ての低レベル
信号、即ち３０％ＶG−ＬＯＷレベル以下の信号は、ほ
ぼ全蓄積期間中に維持されているＶGが低い状態の間に
飽和することなしに蓄積される。従って、該蓄積間隔の
終了近くの短い時間の間にＶGをＶG−ＨＩＧＨに電圧シ
フトし、（ａ）ピクセル電荷蓄積容量を増大せしめ、
（ｂ）露出時間を短くする。この効果の組み合わせは、
高強度情報が消失又は飽和をすることなしに蓄積される
ことを可能とする。
【０００９】好ましくは、ＶG−ＬＯＷは、ＣＣＤ画像
器又はカメラシステムにおいて自動光量制御（通常、ウ
ェル全飽和の１／４から１／２）において用いられる基
準信号よりも高く設定される。というのは、もしＶG−
ＬＯＷがあまりに低く設定されていたとすると、低レベ
ル信号による低レベルのピクセルは飽和し、低光源情報
における欠損の原因となるからである。もしあまりに高
い場合には、高強度信号は飽和し、高強度の光シーン情
報における欠損の原因となる。又、本発明が露出制御ゲ
ート動作によるＣＣＤカメラに用いられた場合には、該
ＤＲＥ波形は、変化する蓄積時間の持続時間の変更に作
用されるべきものである。
器又はカメラシステムにおいて自動光量制御（通常、ウ
ェル全飽和の１／４から１／２）において用いられる基
準信号よりも高く設定される。というのは、もしＶG−
ＬＯＷがあまりに低く設定されていたとすると、低レベ
ル信号による低レベルのピクセルは飽和し、低光源情報
における欠損の原因となるからである。もしあまりに高
い場合には、高強度信号は飽和し、高強度の光シーン情
報における欠損の原因となる。又、本発明が露出制御ゲ
ート動作によるＣＣＤカメラに用いられた場合には、該
ＤＲＥ波形は、変化する蓄積時間の持続時間の変更に作
用されるべきものである。
【００１０】
【実施例の詳細な説明】本発明は、ＣＣＤ撮像器におい
てダイナミックレンジの拡張（ＤＲＥ）を達成する方法
と手段に関する。この拡張は、ゲート制御された電荷蓄
積ウェルサイトを画定する改善された電荷オーバフロー
構造が組み込まれたピクセルにより検出表面を構成する
こと、及び、ＣＣＤ表面に入射する高強度の入射光の蓄
積の間に、該信号蓄積ウェルサイトのゲートにかかるポ
テンシャル電圧ＶGを変化させることによりなされる。
本発明は、ＣＣＤ撮像器のダイナミックレンジの拡張が
指向され、従来の動作条件においてはＣＣＤ信号飽和に
至っていた条件から更に著しく高い入射光条件において
も信号検出を可能とし、入射光のレベルにおいて非常に
大きいシーン内変動を持つシーンの観測者に、本来デー
タ欠損が生じていた飽和レベル以上の信号情報を取得可
能とするものである。
てダイナミックレンジの拡張（ＤＲＥ）を達成する方法
と手段に関する。この拡張は、ゲート制御された電荷蓄
積ウェルサイトを画定する改善された電荷オーバフロー
構造が組み込まれたピクセルにより検出表面を構成する
こと、及び、ＣＣＤ表面に入射する高強度の入射光の蓄
積の間に、該信号蓄積ウェルサイトのゲートにかかるポ
テンシャル電圧ＶGを変化させることによりなされる。
本発明は、ＣＣＤ撮像器のダイナミックレンジの拡張が
指向され、従来の動作条件においてはＣＣＤ信号飽和に
至っていた条件から更に著しく高い入射光条件において
も信号検出を可能とし、入射光のレベルにおいて非常に
大きいシーン内変動を持つシーンの観測者に、本来デー
タ欠損が生じていた飽和レベル以上の信号情報を取得可
能とするものである。
【００１１】改善された電荷オーバフロー構造は、オー
バフロー・ドレイン構造、好ましくは縦形オーバフロー
・ドレイン（ＶＯＤ）を伴う、ＶＯＤの使用は、ＣＣＤ
開発者により考案されたいくつかの方法の１つであり、
近接する非過負荷状態のピクセルサイトに過負荷の信号
が拡散するのを阻止するものであり、通常はカラム方向
に拡散する電荷を阻止するものである。
バフロー・ドレイン構造、好ましくは縦形オーバフロー
・ドレイン（ＶＯＤ）を伴う、ＶＯＤの使用は、ＣＣＤ
開発者により考案されたいくつかの方法の１つであり、
近接する非過負荷状態のピクセルサイトに過負荷の信号
が拡散するのを阻止するものであり、通常はカラム方向
に拡散する電荷を阻止するものである。
【００１２】従って、ＶＯＤ構成は、焦点ぼけ（bloomi
ng）防止の為の手段として知られるものであり、ここで
言う縦形（vertical）とは感光部下方の基板ドレインに
過剰電荷を分流することを意味している。焦点ぼけ防止
機能に加えて、ＶＯＤは、又、露出制御即ち電気的シャ
ッタ動作の為の手段として使用される。ＶＯＤの構成と
機能のより完璧な理解の為には、１９９５年のクリュー
ワ学術出版社によるＡ．チューウィセン著の「電荷結合
素子による固体素子撮像」１７６頁乃至１８９頁がテキ
ストとして参照され得る。最も重要な従来技術は、前述
のテキスト１７７頁及び前述にて注記されたＭ．セイヤ
グに付与された米国特許に示されたように、横形オーバ
フロー・ドレイン（ＬＯＤ）を使用するものである。本
発明は、ＶＯＤ又はＬＯＤの何れによっても実現され得
るが、ＬＯＤ構造は光量子検出可能な領域が制限される
という理由から、ＶＯＤとするのが好ましい。
ng）防止の為の手段として知られるものであり、ここで
言う縦形（vertical）とは感光部下方の基板ドレインに
過剰電荷を分流することを意味している。焦点ぼけ防止
機能に加えて、ＶＯＤは、又、露出制御即ち電気的シャ
ッタ動作の為の手段として使用される。ＶＯＤの構成と
機能のより完璧な理解の為には、１９９５年のクリュー
ワ学術出版社によるＡ．チューウィセン著の「電荷結合
素子による固体素子撮像」１７６頁乃至１８９頁がテキ
ストとして参照され得る。最も重要な従来技術は、前述
のテキスト１７７頁及び前述にて注記されたＭ．セイヤ
グに付与された米国特許に示されたように、横形オーバ
フロー・ドレイン（ＬＯＤ）を使用するものである。本
発明は、ＶＯＤ又はＬＯＤの何れによっても実現され得
るが、ＬＯＤ構造は光量子検出可能な領域が制限される
という理由から、ＶＯＤとするのが好ましい。
【００１３】本発明による使用にとって、 電荷オーバフ
ロー構造即ち縦形オーバフロー・ドレイン（ＶＯＤ）
が、通常の電荷結合素子（ＣＣＤ）画像検出表面のフレ
ーム転送ピクセルに形成され、入射過負荷に起因する信
号電荷の拡散、及び／又は信号蓄積時間の制御、即ち一
般に電気的シャッター動作として知られる機能の手段と
して機能する。ＶＯＤ構造は、図２におけるカラム方向
に沿った断面において示される。各ピクセルは、ｐ型ウ
ェル部位１２を形成することによりｎ型Ｓｉ基板１０内
に形成される。 これは、結局、該ウェルの上部表面に形
成されたｎ−領域１６の両側部に形成された２つのｐ＋
領域１４を有する。ｐ＋領域１４は、それらの間にチャ
ネル領域内の電荷移送即ちフローを囲むチャネルストッ
プとして動作する。ゲート電極１８は、上部表面のｐ＋
及びｎ−領域上方の誘電体層上に形成され、ポテンシャ
ルＶGが印加される。
ロー構造即ち縦形オーバフロー・ドレイン（ＶＯＤ）
が、通常の電荷結合素子（ＣＣＤ）画像検出表面のフレ
ーム転送ピクセルに形成され、入射過負荷に起因する信
号電荷の拡散、及び／又は信号蓄積時間の制御、即ち一
般に電気的シャッター動作として知られる機能の手段と
して機能する。ＶＯＤ構造は、図２におけるカラム方向
に沿った断面において示される。各ピクセルは、ｐ型ウ
ェル部位１２を形成することによりｎ型Ｓｉ基板１０内
に形成される。 これは、結局、該ウェルの上部表面に形
成されたｎ−領域１６の両側部に形成された２つのｐ＋
領域１４を有する。ｐ＋領域１４は、それらの間にチャ
ネル領域内の電荷移送即ちフローを囲むチャネルストッ
プとして動作する。ゲート電極１８は、上部表面のｐ＋
及びｎ−領域上方の誘電体層上に形成され、ポテンシャ
ルＶGが印加される。
【００１４】図１は、縦形オーバフロー・ドレイン動作
におけるかかるフレーム転送ピクセルのその中心領域を
通るＸ軸上のポテンシャルの様子を示している。曲線１
は、空ウェルの場合、即ち信号の蓄積を開始する時点の
状態の該領域を通したポテンシャルの様子を示してい
る。電荷キャリアが該表面に入射するフォトンにより生
成された時、ｎ−領域におけるディップ降下として示さ
れる電子ウェルポケットが電子で充填され、結局、曲線
２で見られるような近フル状態にまで満たされる。これ
は、ウェルの近飽和状態の様子である。フルのウェルの
過剰なキャリアは、該ポケットの縁からｎ−Ｓｉ基板１
０で集められるように溢れ信号となって、信号電荷の過
負荷から生じた信号電荷拡散の制御を提供する。
におけるかかるフレーム転送ピクセルのその中心領域を
通るＸ軸上のポテンシャルの様子を示している。曲線１
は、空ウェルの場合、即ち信号の蓄積を開始する時点の
状態の該領域を通したポテンシャルの様子を示してい
る。電荷キャリアが該表面に入射するフォトンにより生
成された時、ｎ−領域におけるディップ降下として示さ
れる電子ウェルポケットが電子で充填され、結局、曲線
２で見られるような近フル状態にまで満たされる。これ
は、ウェルの近飽和状態の様子である。フルのウェルの
過剰なキャリアは、該ポケットの縁からｎ−Ｓｉ基板１
０で集められるように溢れ信号となって、信号電荷の過
負荷から生じた信号電荷拡散の制御を提供する。
【００１５】ＶＯＤ構造を組み込んでいるＣＣＤ撮像器
の好ましい実現においては、４つのゲート電極が各ピク
セル部位の表面に並置され、電荷移送のカラム方向に直
角をなして配置される。電荷蓄積の間において、１つ又
は２つのこれらのゲート電極には、低い電圧即ち曲線２
の＋８Ｖよりも負側にバイアス電圧が加えられる。十分
に低いバイアス、即ち曲線３の０Ｖ程度に低いバイアス
により、過剰電荷は基板側に溢れるだけのはずである。
曲線３は、０Ｖにバイアスされたゲート電極１８の様子
を示しており、カラム方向に沿った過剰電荷の溢れを阻
止するに必要なゲートバイアス状態を示している。全て
のピクセル電荷の溢れの完了は、ＶGバイアスが負側に
まで移行した場合に達成されるＶGが−４Ｖであること
を曲線４は示している。曲線４は、ウェルを空にするゲ
ートポテンシャルを示している。全ての電荷を基板に溢
れさせるこの状態は、電気的シャッタ動作に用いられ
る。
の好ましい実現においては、４つのゲート電極が各ピク
セル部位の表面に並置され、電荷移送のカラム方向に直
角をなして配置される。電荷蓄積の間において、１つ又
は２つのこれらのゲート電極には、低い電圧即ち曲線２
の＋８Ｖよりも負側にバイアス電圧が加えられる。十分
に低いバイアス、即ち曲線３の０Ｖ程度に低いバイアス
により、過剰電荷は基板側に溢れるだけのはずである。
曲線３は、０Ｖにバイアスされたゲート電極１８の様子
を示しており、カラム方向に沿った過剰電荷の溢れを阻
止するに必要なゲートバイアス状態を示している。全て
のピクセル電荷の溢れの完了は、ＶGバイアスが負側に
まで移行した場合に達成されるＶGが−４Ｖであること
を曲線４は示している。曲線４は、ウェルを空にするゲ
ートポテンシャルを示している。全ての電荷を基板に溢
れさせるこの状態は、電気的シャッタ動作に用いられ
る。
【００１６】図２に示されるピクセルのダイナミックレ
ンジは、蓄積ウェルサイトの電荷処理能力により制限さ
れる。留意されるように、蓄積サイトのゲートに比較的
低いＶGポテンシャルが与えられた複数のピクセルから
なるＣＣＤ表面上へ高強度の入射光がある場合には、当
該ウェルが蓄積の終了以前に飽和し、ピクセルウェルサ
イトが飽和し、生じる縦形オーバフロー・ドレイン（Ｖ
ＯＤ）は、過剰の電荷を基板に捨てるように動作する。
しかし、本発明に従った方法では、即ちピクセル信号蓄
積ウェルサイトのゲートに異なる例えば２つのポテンシ
ャルＶGの使用によるダイナミックレンジ拡張が達成さ
れ、ＣＣＤ表面上への高強度入射光の蓄積を可能にして
いる。より詳細には、図３が如何にＶG電圧レベル、例
えば２つのＶG電圧レベル、即ち、持続時間として長い
もの、及び持続時間として短いものがダイナミックレン
ジにおける著しい拡張を提供する手段として用いられる
かを示している。低電圧レベルＶG−ＬＯＷは、ＶG−Ｈ
ＩＧＨ電圧が印加される短い持続時間に比較して長い持
続時間の間に該ピクセルゲートに印加される。図３の点
線は、ＣＣＤ表面上に入る入射光強度についての時間傾
斜に対応している。ここで、低傾斜は、低入射光により
生成されるピクセル電荷の生成速度を示し、高傾斜は、
高入射光により生成されるピクセル電荷の生成速度を示
している。レベルＶG−ＬＯＷ及びＶG−ＨＩＧＨは、蓄
積を行うウェルサイトに亘るピクセル部位に印加される
電圧レベルを表している。この電圧の印加は、ピクセル
電荷ポケットを形成し発生点から該ポケットを出力信号
検出器に移行せしめる電圧波形を供給する駆動回路にＣ
ＣＤゲート電極を接続することにより達成される。通
常、ピクセルフォーマット領域へのＶG電圧は、電荷蓄
積の期間一定に保たれる。しかし、本発明によるＤＲＥ
を達成する為には、２つ以上のレベルからなる時間変化
波形又は成形されたアナログ波形が図６に示されたよう
に蓄積間隔の間のＤＲＥ制御の為に使用され得る。多様
な多値レベル波形を含む成形された波形は、ダイナミッ
クレンジを拡張する為にＤＲＥが動作する領域に対する
照射／信号出力転送特性の形状を改める手段を提供す
る。ゲートに印加される電圧ＶG−ＬＯＷによって、当
該ウェルサイトの電荷処理容量は、電圧ＶG−ＨＩＧＨ
の状態の領域よりも小さい。通常の場合、電圧ＶG−Ｌ
ＯＷは、電圧ＶG−ＨＩＧＨで達成される１００％ウェ
ル全容量の例えば３０％に等しい又は２５％から５０％
の範囲の最大ピクセルウェル容量を達成されるように設
定される。また、低信号情報に対する能力を維持しつつ
ＤＲＥの効果を最大化する為に、ＶG−ＬＯＷの持続時
間は、理想的には総蓄積時間の大部分を占め、例えばフ
ィールド蓄積時間間隔に対する繰り返しレイトが６０Ｈ
ｚのＴＶシステムにおいて１５ミリ秒、即ち通常９０％
以上である。
ンジは、蓄積ウェルサイトの電荷処理能力により制限さ
れる。留意されるように、蓄積サイトのゲートに比較的
低いＶGポテンシャルが与えられた複数のピクセルから
なるＣＣＤ表面上へ高強度の入射光がある場合には、当
該ウェルが蓄積の終了以前に飽和し、ピクセルウェルサ
イトが飽和し、生じる縦形オーバフロー・ドレイン（Ｖ
ＯＤ）は、過剰の電荷を基板に捨てるように動作する。
しかし、本発明に従った方法では、即ちピクセル信号蓄
積ウェルサイトのゲートに異なる例えば２つのポテンシ
ャルＶGの使用によるダイナミックレンジ拡張が達成さ
れ、ＣＣＤ表面上への高強度入射光の蓄積を可能にして
いる。より詳細には、図３が如何にＶG電圧レベル、例
えば２つのＶG電圧レベル、即ち、持続時間として長い
もの、及び持続時間として短いものがダイナミックレン
ジにおける著しい拡張を提供する手段として用いられる
かを示している。低電圧レベルＶG−ＬＯＷは、ＶG−Ｈ
ＩＧＨ電圧が印加される短い持続時間に比較して長い持
続時間の間に該ピクセルゲートに印加される。図３の点
線は、ＣＣＤ表面上に入る入射光強度についての時間傾
斜に対応している。ここで、低傾斜は、低入射光により
生成されるピクセル電荷の生成速度を示し、高傾斜は、
高入射光により生成されるピクセル電荷の生成速度を示
している。レベルＶG−ＬＯＷ及びＶG−ＨＩＧＨは、蓄
積を行うウェルサイトに亘るピクセル部位に印加される
電圧レベルを表している。この電圧の印加は、ピクセル
電荷ポケットを形成し発生点から該ポケットを出力信号
検出器に移行せしめる電圧波形を供給する駆動回路にＣ
ＣＤゲート電極を接続することにより達成される。通
常、ピクセルフォーマット領域へのＶG電圧は、電荷蓄
積の期間一定に保たれる。しかし、本発明によるＤＲＥ
を達成する為には、２つ以上のレベルからなる時間変化
波形又は成形されたアナログ波形が図６に示されたよう
に蓄積間隔の間のＤＲＥ制御の為に使用され得る。多様
な多値レベル波形を含む成形された波形は、ダイナミッ
クレンジを拡張する為にＤＲＥが動作する領域に対する
照射／信号出力転送特性の形状を改める手段を提供す
る。ゲートに印加される電圧ＶG−ＬＯＷによって、当
該ウェルサイトの電荷処理容量は、電圧ＶG−ＨＩＧＨ
の状態の領域よりも小さい。通常の場合、電圧ＶG−Ｌ
ＯＷは、電圧ＶG−ＨＩＧＨで達成される１００％ウェ
ル全容量の例えば３０％に等しい又は２５％から５０％
の範囲の最大ピクセルウェル容量を達成されるように設
定される。また、低信号情報に対する能力を維持しつつ
ＤＲＥの効果を最大化する為に、ＶG−ＬＯＷの持続時
間は、理想的には総蓄積時間の大部分を占め、例えばフ
ィールド蓄積時間間隔に対する繰り返しレイトが６０Ｈ
ｚのＴＶシステムにおいて１５ミリ秒、即ち通常９０％
以上である。
【００１７】ＣＣＤセンシング表面へ極高又は高強度の
入射光の衝突においては、図３の左側の高傾斜の点線に
より示されるように、ＶG−ＬＯＷレベルが蓄積期間の
終了以前に、過剰電荷を基板に捨てるように動作する縦
形オーバフロー・ドレイン（ＶＯＤ）の原因をなすピク
セルウェルの飽和を生じる。しかし、本発明に従えば、
短い持続期間において該ゲートにＶG−ＨＩＧＨが印加
されることにより、高傾斜の状態に対応する信号は、Ｖ
Gが高く設定された短い時間の間に蓄積されることから
欠損を生じない。このことは、容量を増大せしめ、長時
間の蓄積では発生したであろう飽和を阻止する。更に、
全ての低レベル信号、即ち３０％以下のＶG−ＬＯＷレ
ベルの信号が、全蓄積時間に近い間で維持されるＶGの
低い状態の間に飽和すること無しに蓄積される。
入射光の衝突においては、図３の左側の高傾斜の点線に
より示されるように、ＶG−ＬＯＷレベルが蓄積期間の
終了以前に、過剰電荷を基板に捨てるように動作する縦
形オーバフロー・ドレイン（ＶＯＤ）の原因をなすピク
セルウェルの飽和を生じる。しかし、本発明に従えば、
短い持続期間において該ゲートにＶG−ＨＩＧＨが印加
されることにより、高傾斜の状態に対応する信号は、Ｖ
Gが高く設定された短い時間の間に蓄積されることから
欠損を生じない。このことは、容量を増大せしめ、長時
間の蓄積では発生したであろう飽和を阻止する。更に、
全ての低レベル信号、即ち３０％以下のＶG−ＬＯＷレ
ベルの信号が、全蓄積時間に近い間で維持されるＶGの
低い状態の間に飽和すること無しに蓄積される。
【００１８】好ましくは、ＶG−ＬＯＷは、自動光量制
御の為の基準信号レベル以上に設定される。この制御
は、通常ウェル全飽和の通常１／４から１／２の範囲で
あり、本発明が実現されるＣＣＤカメラシステムにおい
て用いられる。というのは、もしＶG−ＬＯＷがあまり
に低く設定されていると、低レベル信号のピクセルは飽
和し、低光量のシーン情報におけるデータ欠損の原因と
なるからである。また、本発明が露出制御ゲート動作に
よるカメラシステムにおいて用いられた場合、該ＤＲＥ
波形が、蓄積時間の変化する持続期間における変動に適
合されるべきである。
御の為の基準信号レベル以上に設定される。この制御
は、通常ウェル全飽和の通常１／４から１／２の範囲で
あり、本発明が実現されるＣＣＤカメラシステムにおい
て用いられる。というのは、もしＶG−ＬＯＷがあまり
に低く設定されていると、低レベル信号のピクセルは飽
和し、低光量のシーン情報におけるデータ欠損の原因と
なるからである。また、本発明が露出制御ゲート動作に
よるカメラシステムにおいて用いられた場合、該ＤＲＥ
波形が、蓄積時間の変化する持続期間における変動に適
合されるべきである。
【００１９】図４は、テレビカメラに用いられるような
フレーム転送型ＣＣＤ撮像器の為の本発明に従ったＤＲ
Ｅ回路の実現例を示す全体図である。該ＣＣＤアレイ２
０は、通常、撮像されているシーンの光源画像を受信す
る撮像エリア２１と、受信光により生成されて撮像エリ
アから周期的に転送される電荷を蓄積するストレージエ
リア２２とを有する。該蓄積された電荷は、周期的に出
力レジスタ２３にシフトされ、代表画像信号として出力
される。エリア２１及び２２の両方は、ＤＲＥ電子ユニ
ット２４からの入力を有し、このユニットは、システム
タイミング信号発生器２６から直接及びライン転送ゲー
トドライバユニット２５を介した入力を有する。システ
ムタイミング信号発生器２６は、又、レジスタ２３によ
る画像信号出力の周期的なタイミングを、ピクセル転送
ゲートドライバユニット２７を通して制御する。本発明
は、又、分離した蓄積エリアが要求されないことから回
路が単純なデジタル写真応用において実現され得る。
フレーム転送型ＣＣＤ撮像器の為の本発明に従ったＤＲ
Ｅ回路の実現例を示す全体図である。該ＣＣＤアレイ２
０は、通常、撮像されているシーンの光源画像を受信す
る撮像エリア２１と、受信光により生成されて撮像エリ
アから周期的に転送される電荷を蓄積するストレージエ
リア２２とを有する。該蓄積された電荷は、周期的に出
力レジスタ２３にシフトされ、代表画像信号として出力
される。エリア２１及び２２の両方は、ＤＲＥ電子ユニ
ット２４からの入力を有し、このユニットは、システム
タイミング信号発生器２６から直接及びライン転送ゲー
トドライバユニット２５を介した入力を有する。システ
ムタイミング信号発生器２６は、又、レジスタ２３によ
る画像信号出力の周期的なタイミングを、ピクセル転送
ゲートドライバユニット２７を通して制御する。本発明
は、又、分離した蓄積エリアが要求されないことから回
路が単純なデジタル写真応用において実現され得る。
【００２０】図５は、電荷蓄積周期の間における比較タ
イミング図であり、ＤＲＥゲート電圧，及び図４に示さ
れたタイミング信号発生器２６の制御の基にあるＶクロ
ックを示している。Ｖクロック電圧がＶG−ＬＯＷから
ＶG−ＨＩＧＨに、例えば＋６Ｖから＋１０Ｖに上昇し
た場合、該ＤＲＥ電圧がそれに追従することが図から見
いだされる。より高いゲート電圧が、既存の電荷蓄積周
期の終了を過ぎても保たれるが、後に次の蓄積周期の始
めに従って低レベル＋６Ｖに復帰降下する。減縮された
容量の為の時間間隔は、電圧降下＋６Ｖから次の上昇＋
１０Ｖの間にある。ウェル全容量の為の時間間隔は、減
縮されたウェル容量時間間隔の終わり、即ち＋１０Ｖへ
の上昇から次の蓄積周期の終わり迄である。この周期
は、画像エリアから蓄積エリアへ画像電荷をシフトする
に要求される高スピードＶクロック動作の始まりに一致
する。上述しように、減縮されたウェル容量時間間隔
は、ウェル全容量時間間隔の為に１０％以下を残すよう
にして、電荷蓄積周期の９０％よりも大きいことが好ま
しい。
イミング図であり、ＤＲＥゲート電圧，及び図４に示さ
れたタイミング信号発生器２６の制御の基にあるＶクロ
ックを示している。Ｖクロック電圧がＶG−ＬＯＷから
ＶG−ＨＩＧＨに、例えば＋６Ｖから＋１０Ｖに上昇し
た場合、該ＤＲＥ電圧がそれに追従することが図から見
いだされる。より高いゲート電圧が、既存の電荷蓄積周
期の終了を過ぎても保たれるが、後に次の蓄積周期の始
めに従って低レベル＋６Ｖに復帰降下する。減縮された
容量の為の時間間隔は、電圧降下＋６Ｖから次の上昇＋
１０Ｖの間にある。ウェル全容量の為の時間間隔は、減
縮されたウェル容量時間間隔の終わり、即ち＋１０Ｖへ
の上昇から次の蓄積周期の終わり迄である。この周期
は、画像エリアから蓄積エリアへ画像電荷をシフトする
に要求される高スピードＶクロック動作の始まりに一致
する。上述しように、減縮されたウェル容量時間間隔
は、ウェル全容量時間間隔の為に１０％以下を残すよう
にして、電荷蓄積周期の９０％よりも大きいことが好ま
しい。
【００２１】以上、改善された電荷オーバフロー構造、
即ち、通常の電荷結合素子（ＣＣＤ）のフレーム転送型
ピクセルのセンシング表面に形成されたオーバフロー・
ドレイン、例えば縦形（ＶＯＤ）又は横形（ＬＯＤ）が
示された。これは、ピクセル信号電荷蓄積ウェルサイト
のゲートへのＶGポテンシャルを変化させることによ
り、かかるピクセルのダイナミックレンジを拡張し、Ｃ
ＣＤ表面上への高強度入射光の蓄積を可能とする技術に
従うものである。
即ち、通常の電荷結合素子（ＣＣＤ）のフレーム転送型
ピクセルのセンシング表面に形成されたオーバフロー・
ドレイン、例えば縦形（ＶＯＤ）又は横形（ＬＯＤ）が
示された。これは、ピクセル信号電荷蓄積ウェルサイト
のゲートへのＶGポテンシャルを変化させることによ
り、かかるピクセルのダイナミックレンジを拡張し、Ｃ
ＣＤ表面上への高強度入射光の蓄積を可能とする技術に
従うものである。
【図１】 本発明に従ったＣＣＤフレーム転送型ピクセ
ルの画像フォーマット領域における縦形オーバフロー・
ドレイン（ＶＯＤ）動作のポテンシャルの様子を示す図
であり、フレーム転送ピクセルの中心を通るポテンシャ
ルを示している。
ルの画像フォーマット領域における縦形オーバフロー・
ドレイン（ＶＯＤ）動作のポテンシャルの様子を示す図
であり、フレーム転送ピクセルの中心を通るポテンシャ
ルを示している。
【図２】 図１と同様の図であり、ピクセル構造の断面
を示している。
を示している。
【図３】 本発明に従った電荷蓄積時間に対するピクセ
ル飽和レベルを示す図であり、ＤＲＥ電荷の上塗り（sk
imming）の為のプログラム化ＶＯＤ動作を示すものであ
る。本図は、又、如何に２つのＶＧレベル、即ち持続時
間で長いもの、及び、持続時間で短いものの使用が、ダ
イナミックレンジにおける著しい拡張を提供し得るかを
示す図てある。
ル飽和レベルを示す図であり、ＤＲＥ電荷の上塗り（sk
imming）の為のプログラム化ＶＯＤ動作を示すものであ
る。本図は、又、如何に２つのＶＧレベル、即ち持続時
間で長いもの、及び、持続時間で短いものの使用が、ダ
イナミックレンジにおける著しい拡張を提供し得るかを
示す図てある。
【図４】 本発明に従ったＤＲＥ装置の回路実現を示す
全体図であり、テレビジョンカメラにおいて用いられる
フレーム転送型ＣＣＤ撮像器におけるものである。
全体図であり、テレビジョンカメラにおいて用いられる
フレーム転送型ＣＣＤ撮像器におけるものである。
【図５】 本発明に従った、蓄積周期、ＤＲＥゲート電
圧、及びＶクロック出力についての比較タイム図であ
る。
圧、及びＶクロック出力についての比較タイム図であ
る。
【図６】 本発明において、時刻に対してウェル電荷波
形を比較する図であり、電荷蓄積間隔の間において、単
純な２値波形の替わりの成形波形が如何に使用され、Ｄ
ＲＥ制御を達成するかを示している。
形を比較する図であり、電荷蓄積間隔の間において、単
純な２値波形の替わりの成形波形が如何に使用され、Ｄ
ＲＥ制御を達成するかを示している。
ＣＣＤ 電荷結合素子 ＤＲＥ ダイナミックレンジ拡張 ＶＯＤ 縦形オーバフロー・ドレイン ＶG−ＬＯＷ 低ゲート電圧 ＶG−ＨＩＧＨ 高ゲート電圧
Claims (17)
- 【請求項１】 入射光を電荷に変換するＣＣＤ撮像面
と、印加された電圧Ｖ Gを有して前記撮像面に作用し、
前記撮像面下方のウェルサイトに電荷蓄積の間にピクセ
ル信号電荷ウェルを形成する複数のゲート電極と、を有
する低及び高強度の組み合わせられた入射光によって露
光されるＣＣＤ撮像器においてダイナミックレンジの拡
張（dinamic range extension: ＤＲＥ）を達成する方
法であって、 ピクセル信号電荷蓄積ウェルサイトにおける前記ゲート
電極にＶG−ＬＯＷ電圧を印加するステップであり、前
記ＶG−ＬＯＷ電圧がＣＣＤ撮像システムにおいて用い
られる自動光量制御の為の基準信号レベル以上の信号電
荷ウェルを生ぜしめるレベルにあり、且つ、前記ＶG−
ＬＯＷ電圧の持続時間が電荷蓄積総時間に対して大きい
割合を占めるステップと、 前記ピクセル信号電荷蓄積ウェルサイトにおける前記ゲ
ート電極にＶG−ＨＩＧＨ電圧を印加するステップであ
り、前記ＶG−ＨＩＧＨ電圧が、ＶG−ＬＯＷ電圧以上で
あり、前記ＶG−ＨＩＧＨ電圧の持続時間が、電荷蓄積
総時間に対して比較的短時間であるステップと、 を含むことを特徴とする方法。 - 【請求項２】 請求項１に記載の方法であって、ＶG−
ＬＯＷ電圧が、ＶG−ＨＩＧＨ電圧にて達成される１０
０％のウェル全容量の２５％から５０％に等しい最大ピ
クセルウェル容量を達成するレベルに設定されているこ
とを特徴とする方法。 - 【請求項３】 請求項１に記載の方法であって、ＣＣＤ
撮像器システムにおいて用いられる自動光量制御の為の
基準信号レベルが、該ＶG−ＬＯＷ電圧レベル以下に設
定され、且つ、ウェル全飽和の１／４から１／２に該当
することを特徴とする方法。 - 【請求項４】 請求項１に記載の方法であって、総電荷
蓄積時間の約９０％に該当する時間よりも長い持続時間
でＶG−ＬＯＷ電圧が印加されることを特徴とする方
法。 - 【請求項５】 請求項１に記載の方法であって、前記ピ
クセル信号電荷蓄積ウェルサイトがオーバフロー・ドレ
イン（ＯＤ）を含むことを特徴とする方法。 - 【請求項６】 請求項５に記載のシステムあって、前記
オーバフロー・ドレインが縦形オーバフロー・ドレイン
（ＶＯＤ）を含むことを特徴とする方法。 - 【請求項７】 入射光を電荷に変換するＣＣＤ撮像面
と、印加される電圧Ｖ Gを有して前記撮像面に作用し前
記撮像面下方のウェルサイトに電荷蓄積の間にピクセル
信号電荷ウェルを形成する複数のゲート電極と、を有す
るＣＣＤ撮像器においてダイナミックレンジの拡張（Ｄ
ＲＥ）を達成するシステムであって、 ピクセル信号電荷蓄積ウェルサイトにおける前記ゲート
電極に、前記ＣＣＤ撮像面上に高強度の入射光のある間
にＶG−ＬＯＷ電圧を印加する方法であり、前記ＶG−Ｌ
ＯＷ電圧がＣＣＤ撮像システムにおいて用いられる自動
光量制御の為の基準信号レベル以上の信号電荷ウェルを
生じるレベルであり、且つ、前記ＶG−ＬＯＷ電圧の持
続時間が電荷蓄積総時間に対して大きい割合を占める方
法と、 前記ピクセル信号電荷蓄積ウェルサイトにおける前記ゲ
ート電極に、前記ＣＣＤ撮像面上に高強度の入射光のあ
る間にＶG−ＨＩＧＨ電圧を印加するステップであり、
前記ＶG−ＨＩＧＨ電圧が、ＶG−ＬＯＷ電圧以上であ
り、前記ＶG−ＨＩＧＨ電圧の持続時間が、電荷蓄積総
時間に対して比較的短時間である方法と、 を更に含むことを特徴とするシステム。 - 【請求項８】 請求項７に記載のシステムであって、Ｖ
G−ＨＩＧＨ電圧により達成されるウェル全容量の２５
％から５０％に等しい最大ピクセルウェル容量を達成す
るレベルにＶG−ＬＯＷ電圧を設定する手段を更に含む
ことを特徴とするシステム。 - 【請求項９】 請求項７に記載のシステムであって、Ｃ
ＣＤ撮像器システムにおいて使用される自動光量制御の
為の基準信号以上にＶG−ＬＯＷ電圧のレベルの設定に
おいて、ＶG−ＬＯＷ電圧をかける前記手段が、ウェル
全飽和の１／４から１／２のレベルにＶG−ＬＯＷ電圧
を設定することを特徴とするシステム。 - 【請求項１０】 請求項７に記載のシステムであって、
総電荷蓄積時間の約９０％に該当する時間よりも長い持
続時間にてＶG−ＬＯＷ電圧を印加する手段を含むこと
を特徴とするシステム。 - 【請求項１１】 請求項７に記載のシステムであって、
前記ピクセル信号電荷の蓄積ウェルサイトがオーバフロ
ー・ドレイン（ＯＤ）を含むことを特徴とするシステ
ム。 - 【請求項１２】 請求項７に記載のシステムあって、前
記オーバフロー・ドレイン電流が縦形オーバフロー・ド
レイン（ＶＯＤ）を含むことを特徴とするシステム。 - 【請求項１３】 ＣＣＤのダイナミックレンジを、ピク
セル信号の電荷蓄積ウェルを含むそのピクセル構造中に
組み込まれたオーバフロー・ドレイン（ＯＤ）により拡
張するシステムであって、 前記ピクセル構造が、 １つの導電性タイプの基板と、 前記ピクセル信号の電荷蓄積ウェルから溢れる過剰信号
電荷を集める様に成形された、前記基板上の非導電性タ
イプの領域と、 前記ピクセル信号電荷蓄積ウェルを含む前記ピクセル構
造の上部表面に配置された前記１つの導電性タイプの領
域と、 前記１つの導電性タイプの前記領域の両側部に配置され
た強非導電性タイプの２つのチャネルストップ領域と、 前記ウェルサイトの前記上部表面上の前記領域の上方に
置かれた誘電体質層上のゲート電極と、 とを含み、 前記システムが、 前記ＣＣＤ撮像器へ高強度の入射光のある間において、
前記ゲート電極にＶG−ＬＯＷ電圧を印加する手段であ
り、前記ＶG−ＬＯＷ電圧レベルが、ＣＣＤ撮像器シス
テムに用いられる自動光量制御の為の基準信号レベル以
上の信号電荷レベルを生じるレベルであり、前記ＶG−
ＬＯＷ電圧の持続時間が，電荷蓄積総時間に対して大き
い割合を占める手段と、 前記ＣＣＤ撮像器に高強度の入射光がある間において、
前記ゲート電極にＶG−ＨＩＧＨ電圧を印加する手段で
あり、前記ＶG−ＨＩＧＨ電圧が前記ＶG−ＬＯＷ電圧以
上であり、且つ、前記ＶG−ＬＯＷ電圧の印加に追従す
る電荷蓄積の総時間に比較して短い持続時間に印加され
る手段と、 を更に含むことを特徴とするシステム。 - 【請求項１４】 請求項１３に記載のシステムであっ
て、ＶG−ＨＩＧＨ電圧の印加により１００％達成され
るウェル全容量の２５％から５０％に等しい最大ピクセ
ルウェル容量を達成するレベルにＶG−ＬＯＷ電圧を設
定する手段を更に含むことを特徴とするシステム。 - 【請求項１５】 請求項１３に記載のシステムであっ
て、ＣＣＤ撮像器システムにおいて使用される自動光量
制御の為の基準信号以上にＶG−ＬＯＷ電圧を設定する
手段が、ウェル全飽和の１／４から１／２のレベルに該
当するＶG−ＬＯＷ電圧を設定することを特徴とするシ
ステム。 - 【請求項１６】 請求項１３に記載のシステムであっ
て、総電荷蓄積時間の約９０％に該当する時間よりも長
い持続時間においてＶG−ＬＯＷ電圧を印加する手段を
含むことを特徴とするシステム。 - 【請求項１７】 請求項１３に記載のシステムあって、
前記オーバフロー・ドレインが縦形オーバフロー・ドレ
イン（ＶＯＤ）を含むことを特徴とするシステム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10184598P | 1998-09-25 | 1998-09-25 | |
| US09/236,543 US6180935B1 (en) | 1999-01-25 | 1999-01-25 | Dynamic range extension of CCD imagers |
| US60/101845 | 1999-01-25 | ||
| US09/236543 | 1999-01-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000138865A true JP2000138865A (ja) | 2000-05-16 |
Family
ID=26798698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11272866A Pending JP2000138865A (ja) | 1998-09-25 | 1999-09-27 | Ｃｃｄ撮像器ダイナミックレンジ拡張の為の方法及びシステム |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0991128B1 (ja) |
| JP (1) | JP2000138865A (ja) |
| DE (1) | DE69941659D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007166609A (ja) * | 2005-12-12 | 2007-06-28 | Swatch Group Research & Development Ltd | 広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法 |
| CN1324718C (zh) * | 2003-07-17 | 2007-07-04 | 三洋电机株式会社 | 半导体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909459B2 (en) | 2002-08-21 | 2005-06-21 | Alpha Innotech Corporation | Method of and apparatus for extending signal ranges of digital images |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5339211B2 (ja) * | 1973-10-26 | 1978-10-20 | ||
| US3953733A (en) * | 1975-05-21 | 1976-04-27 | Rca Corporation | Method of operating imagers |
| JPS6020687A (ja) * | 1983-07-15 | 1985-02-01 | Nippon Kogaku Kk <Nikon> | 電子スチルカメラ |
| US5055667A (en) * | 1990-06-21 | 1991-10-08 | Loral Fairchild Corporation | Non-linear photosite response in CCD imagers |
| US5295001A (en) * | 1990-11-01 | 1994-03-15 | Canon Kabushiki Kaisha | Image sensing apparatus having tone control function |
| KR100259063B1 (ko) * | 1992-06-12 | 2000-06-15 | 김영환 | Ccd 영상소자 |
| DE69517375T2 (de) * | 1994-08-31 | 2001-03-01 | Matsushita Electric Ind Co Ltd | Bildaufnahmevorrichtung mit weitem Dynamikbereich |
| JP2816824B2 (ja) * | 1995-09-11 | 1998-10-27 | エルジイ・セミコン・カンパニイ・リミテッド | Ｃｃｄ固体撮像素子 |
-
1999
- 1999-09-09 EP EP99117470A patent/EP0991128B1/en not_active Expired - Lifetime
- 1999-09-09 DE DE69941659T patent/DE69941659D1/de not_active Expired - Lifetime
- 1999-09-27 JP JP11272866A patent/JP2000138865A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324718C (zh) * | 2003-07-17 | 2007-07-04 | 三洋电机株式会社 | 半导体装置 |
| JP2007166609A (ja) * | 2005-12-12 | 2007-06-28 | Swatch Group Research & Development Ltd | 広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0991128A2 (en) | 2000-04-05 |
| EP0991128B1 (en) | 2009-11-25 |
| EP0991128A3 (en) | 2004-02-04 |
| DE69941659D1 (de) | 2010-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3862850B2 (ja) | Ｃｃｄイメージャ | |
| US3969634A (en) | Bucket background subtraction circuit for charge-coupled devices | |
| EP0854516B1 (en) | Partially pinned photodiode for solid state image sensors | |
| US3953733A (en) | Method of operating imagers | |
| CA1049122A (en) | Blooming control for charge coupled imager | |
| US6180935B1 (en) | Dynamic range extension of CCD imagers | |
| JPH0381351B2 (ja) | ||
| US4688098A (en) | Solid state image sensor with means for removing excess photocharges | |
| CA1169529A (en) | Solid state imaging apparatus | |
| JPH10505724A (ja) | Ｃｃｄイメージャの動作方法及び当該方法の実施に適するｃｃｄイメージャ | |
| JPH06101553B2 (ja) | 電荷転送形撮像装置 | |
| US6259124B1 (en) | Active pixel sensor with high fill factor blooming protection | |
| JPH05137072A (ja) | 固体撮像装置 | |
| US6778215B1 (en) | Driving method of solid-state image pickup device and image pickup system | |
| US6770860B1 (en) | Dual line integrating line scan sensor | |
| EP1624492A2 (en) | Virtual phase charge coupled device image sensor | |
| JPH0360159A (ja) | 固体撮像素子 | |
| US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
| EP0399551A2 (en) | Frame interline transfer type ccd imager | |
| JP2000138865A (ja) | Ｃｃｄ撮像器ダイナミックレンジ拡張の為の方法及びシステム | |
| US6433369B2 (en) | Solid state imaging device for achieving enhanced zooming characteristics and method of making the same | |
| US4958207A (en) | Floating diode gain compression | |
| JPS62157479A (ja) | 固体撮像装置の駆動方法 | |
| JPS6058779A (ja) | 固体撮像装置 | |
| JPS59105779A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040823 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090727 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100112 |