JP2000138254A - Wiring device, wiring structure, semiconductor device and manufacture thereof - Google Patents

Wiring device, wiring structure, semiconductor device and manufacture thereof

Info

Publication number
JP2000138254A
JP2000138254A JP30907098A JP30907098A JP2000138254A JP 2000138254 A JP2000138254 A JP 2000138254A JP 30907098 A JP30907098 A JP 30907098A JP 30907098 A JP30907098 A JP 30907098A JP 2000138254 A JP2000138254 A JP 2000138254A
Authority
JP
Japan
Prior art keywords
wire
wire member
electrode
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30907098A
Other languages
Japanese (ja)
Inventor
Kyohei Tamaki
京平 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30907098A priority Critical patent/JP2000138254A/en
Publication of JP2000138254A publication Critical patent/JP2000138254A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/4813Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

PROBLEM TO BE SOLVED: To simplify manufacturing processes and reduce cost, regarding a wiring device and a wiring structure, where an outer connection electrode and wiring are formed on a board (or a semiconductor element), or an outer connection electrode and wiring are installed, and regarding a semiconductor device and the manufacturing method of the semiconductor device. SOLUTION: A ball part 11, which is formed on the tip part of a wire member 10 and turned into an outer connection terminal, is fixed temporarily on a specified outer connection electrode forming position of a semiconductor chip 1 by the use of using a clamp head 25. The wire member 10 is pulled out from the outer connection electrode forming position to an electrode 2 formed on the semiconductor chip 1 by using a wire feeder 21. The wire member 10 is wire-bonded to the electrode 2, by using a bonder head 24 and cut at a specified position. After that, sealing resin sealing is formed on at least the bonding position of the wire member 10 and the electrode 2 on the semiconductor chip 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は配線装置及び配線構
造及び半導体装置及び半導体装置の製造方法に係り、特
に基板(または半導体素子)上に外部接続電極及び配線
を配設する、或いは外部接続電極及び配線を有した配線
装置及び配線構造及び半導体装置及び半導体装置の製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring device, a wiring structure, a semiconductor device and a method of manufacturing a semiconductor device, and more particularly to arranging external connection electrodes and wiring on a substrate (or a semiconductor element), or external connection electrodes. The present invention relates to a wiring device having a wiring, a wiring structure, a semiconductor device, and a method for manufacturing a semiconductor device.

【0002】近年、半導体装置の高密度化,小型化が急
速に行なわれている。これに伴い、半導体チップに形成
される電極、或いは半導体装置にインターポーザとして
配設される基板の高密度化が進められている。また一方
において、半導体装置は低コスト化及び高信頼性化も望
まれている。よって、高密度で高い信頼性を有する半導
体装置を効率よく、かつ低コストで製造する必要があ
る。
In recent years, the density and size of semiconductor devices have been rapidly increased. Accordingly, the density of electrodes formed on a semiconductor chip or a substrate provided as an interposer in a semiconductor device has been increased. On the other hand, semiconductor devices are also required to have lower cost and higher reliability. Therefore, it is necessary to efficiently manufacture a semiconductor device having high density and high reliability at low cost.

【0003】[0003]

【従来の技術】従来より、高密度化,小型化に対応しう
る半導体装置として、CSP(Chip Size Package),BG
A(Ball Grid Array),FBGA(Fine pitch Ball Grid
Array)等のパッケージ構造が知られている。このCS
P, BGA及びFBGAにも種々の構造のものが提案さ
れているが、何れのパッケージ構造も、半導体素子(半
導体チップ)に形成された電極(パッド)を外部接続端
子となるバンプまで引き出すインターポーザを有した構
成とさされている。
2. Description of the Related Art Conventionally, CSP (Chip Size Package), BG
A (Ball Grid Array), FBGA (Fine pitch Ball Grid)
Array) and other package structures are known. This CS
Various structures have been proposed for P, BGA, and FBGA, but each package structure has an interposer that leads out an electrode (pad) formed on a semiconductor element (semiconductor chip) to a bump serving as an external connection terminal. It is configured to have.

【0004】一般に、このインターポーザとして用いら
れるのは基板が多く、基板の種類としては樹脂基板,T
AB(Tape Automated Bonding)フィルム,セラミック基
板等が用いられている。この基板は、基板本体と、半導
体チップと接続されるチップ接続用電極と、外部接続端
子となるバンプが接合されるバンプ用電極と、このチッ
プ接続用電極とバンプ用電極とを接続する配線等を有し
た構成とされている。
In general, many substrates are used as the interposer.
AB (Tape Automated Bonding) films, ceramic substrates and the like are used. This substrate includes a substrate body, a chip connection electrode connected to the semiconductor chip, a bump electrode to which a bump serving as an external connection terminal is joined, and wiring for connecting the chip connection electrode and the bump electrode. Is provided.

【0005】従来では、基板本体にチップ接続用電極,
バンプ用電極,及び配線等を形成する手段として、メッ
キ法,エッチング法,蒸着法,スパッタリング法等の薄
膜形成技術を用いていた。
Conventionally, chip connection electrodes,
As means for forming bump electrodes, wiring, and the like, thin film forming techniques such as plating, etching, vapor deposition, and sputtering have been used.

【0006】[0006]

【発明が解決しようとする課題】しかるに、従来のよう
にメッキ法,エッチング法,蒸着法,スパッタリング法
等の薄膜形成技術を用いてチップ接続用電極,バンプ用
電極,及び配線等を形成する方法では、基板を製造する
工程が複雑となり製造効率が低下してしまうという問題
点があった。また、製造工程の複雑化に伴い製造設備も
複雑化し、設備コストの上昇、延いては製品コストが上
昇してしまうという問題点もある。
However, a method for forming a chip connection electrode, a bump electrode, a wiring, and the like by using a thin film forming technique such as a plating method, an etching method, a vapor deposition method, and a sputtering method as in the prior art. Then, there was a problem that the process of manufacturing the substrate became complicated and the manufacturing efficiency was reduced. In addition, there is also a problem that the manufacturing equipment becomes complicated as the manufacturing process becomes more complicated, so that the equipment cost increases, and in turn, the product cost increases.

【0007】本発明は上記の点に鑑みてなされたもので
あり、製造工程の簡略化及びコスト低減を図りうる配線
装置及び配線構造及び半導体装置及び半導体装置の製造
方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has as its object to provide a wiring device, a wiring structure, a semiconductor device, and a method of manufacturing a semiconductor device, which can simplify a manufacturing process and reduce costs. I do.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に本発明では、次に述べる各手段を講じたことを特徴と
するものである。請求項1記載の発明に係る配線装置
は、ワイヤー部材にボール部を形成するボール形成部
と、前記ボール形成部を基板上に押し付けてクランプす
るクランプ部と、前記クランプ部により前記ボール部を
クランプした状態を維持しつつ、前記ワイヤー部材を前
記基板上の電極まで引き出すワイヤー部材引出し部と、
前記ワイヤー部材を前記電極にボンディングすると共
に、前記ワイヤー部材を切断するボンディングツール部
とを具備するすることを特徴とするものである。
Means for Solving the Problems In order to solve the above problems, the present invention is characterized by taking the following means. The wiring device according to claim 1, wherein the ball portion is formed on the wire member, a clamp portion pressing the ball portion onto a substrate and clamped, and the ball portion is clamped by the clamp portion. While maintaining the state, the wire member withdrawing portion to pull out the wire member to the electrode on the substrate,
A bonding tool for bonding the wire member to the electrode and cutting the wire member.

【0009】また、請求項2記載の発明に係る配線構造
は、電極が形成されてなる基板と、この基板の電極形成
側面に配設されており、一端部が前記電極にボンディン
グされると共に、他端部に一体的に形成され外部接続端
子として機能するボール部が形成されてなるワイヤー部
材と、前記ワイヤー部材を固定する封止樹脂とを具備す
ることを特徴とするものである。
According to a second aspect of the present invention, the wiring structure is provided on a substrate on which electrodes are formed, and on a side of the substrate on which the electrodes are formed. One end of the wiring structure is bonded to the electrodes. It is characterized by comprising a wire member having a ball portion formed integrally with the other end portion and functioning as an external connection terminal, and a sealing resin for fixing the wire member.

【0010】また、請求項3記載の発明に係る半導体装
置は、電極が形成されてなる半導体素子と、この半導体
素子の電極形成側面に配設されており、一端部が前記電
極にボンディングされると共に、他端部に一体的に形成
され外部接続端子として機能するボール部が形成されて
なるワイヤー部材と、前記ワイヤー部材を固定する封止
樹脂とを具備することを特徴とするものである。
According to a third aspect of the present invention, there is provided a semiconductor device in which an electrode is formed, and the semiconductor device is provided on an electrode forming side surface of the semiconductor element, and one end is bonded to the electrode. In addition, a wire member having a ball portion formed integrally with the other end portion and functioning as an external connection terminal is provided, and a sealing resin for fixing the wire member is provided.

【0011】また、請求項4記載の発明は、前記請求項
3記載の半導体装置において、前記ワイヤー部材として
被覆線を用いたことを特徴とするものである。また、請
求項5記載の発明は、前記請求項3または4記載の半導
体装置において、前記ワイヤー部材の前記封止樹脂から
露出した部分が変位可能な構成とされていることを特徴
とするものである。
According to a fourth aspect of the present invention, in the semiconductor device of the third aspect, a covered wire is used as the wire member. According to a fifth aspect of the present invention, in the semiconductor device according to the third or fourth aspect, a portion of the wire member exposed from the sealing resin is configured to be displaceable. is there.

【0012】また、請求項6記載の発明に係る半導体装
置の製造方法は、予めワイヤー部材の先端部に形成され
ている外部接続端子となるボール部を半導体素子の所定
外部接続電極形成位置に仮固定する仮固定工程と、前記
ワイヤー部材を前記外部接続電極形成位置から前記半導
体素子に形成された電極まで引き出すワイヤー引出し工
程と、前記ワイヤー部材を前記電極にワイヤーボンディ
ングすると共に、このワイヤーボンディング後に前記ワ
イヤー部材を切断するワイヤー配設工程と、前記ワイヤ
ー部材を固定する封止樹脂を形成する樹脂形成工程とを
有することを特徴とするものである。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device, a ball portion serving as an external connection terminal formed in advance at a tip portion of the wire member is temporarily placed at a predetermined external connection electrode forming position of the semiconductor element. A temporary fixing step of fixing, a wire drawing step of drawing the wire member from the external connection electrode forming position to an electrode formed on the semiconductor element, and wire bonding the wire member to the electrode, and after the wire bonding, The method includes a wire disposing step for cutting the wire member, and a resin forming step for forming a sealing resin for fixing the wire member.

【0013】更に、請求項7記載の発明は、前記請求項
6記載の半導体装置の製造方法において、前記ワイヤー
配設工程で実施するワイヤーボンディング方法としてウ
ェッジボンディングを用いたことを特徴とするものであ
る。上記した各手段は、次のように作用する。
Further, the invention according to claim 7 is characterized in that, in the method of manufacturing a semiconductor device according to claim 6, wedge bonding is used as a wire bonding method performed in the wire arranging step. is there. Each of the means described above operates as follows.

【0014】請求項1記載の発明によれば、ボール形成
部においてボール部が形成されたワイヤー部材は、この
ボール部をクランプ部により基板上の所定位置にクラン
プされた状態でワイヤー部材引出し部により電極まで引
き出される。そして、ワイヤー部材はボンディングツー
ル部により電極にボンディングされ、これによりワイヤ
ー部材は基板と電気的に接続される。
According to the first aspect of the present invention, the wire member having the ball portion formed in the ball forming portion is clamped at a predetermined position on the substrate by the clamp portion by the wire member drawing portion. It is pulled out to the electrode. Then, the wire member is bonded to the electrode by a bonding tool portion, whereby the wire member is electrically connected to the substrate.

【0015】上記のように、電極にボンディングされた
ワイヤー部材にはボール部が形成されてるいるため、こ
のボール部を外部接続端子として機能させることができ
る。また、ワイヤー部材は電極と外部接続端子として機
能するボール部を接続する配線として機能する。よっ
て、上記構成とされた配線装置を用いることにより、外
部接続端子及び配線の形成処理を一括的に行なうことが
でき、基板上への配線処理及び外部接続端子の形成処理
を効率よく短時間で行なうことが可能となる。また、従
来の外部接続端子及び配線の形成処理で用いていた蒸
着,スパッタリング,エッチング等の面倒でかつランニ
ングコストが高い処理が不要となるため、コスト低減及
び工程の簡略化を図ることができる。
As described above, since the ball portion is formed on the wire member bonded to the electrode, the ball portion can function as an external connection terminal. Further, the wire member functions as a wiring for connecting the electrode and a ball portion functioning as an external connection terminal. Therefore, by using the wiring device having the above configuration, the processing of forming the external connection terminals and the wiring can be performed collectively, and the wiring processing and the formation of the external connection terminals on the substrate can be efficiently performed in a short time. It is possible to do. In addition, since complicated and high running cost processes such as vapor deposition, sputtering, and etching used in the conventional process of forming external connection terminals and wiring are not required, cost reduction and simplification of the process can be achieved.

【0016】また、請求項2及び請求項3記載の発明に
よれば、基板(半導体素子)上に配設されたワイヤー部
材は、一端部が電極にボンディングされると共に他端部
に外部接続端子として機能するボール部が一体的に形成
された構成となっているため、基板(半導体素子)上に
外部接続端子を形成するためのパッドを別個設ける必要
はなく、構成の簡単化,小型化,及び低コスト化を図る
ことができる。また、基板(半導体素子)上の配線はワ
イヤー部材により行なわれるため、基板(半導体素子)
上におけるワイヤー部材の引き廻しの自由度が高く、よ
って配線設計の容易化を図ることができる。
According to the second and third aspects of the invention, the wire member provided on the substrate (semiconductor element) has one end bonded to the electrode and the other end connected to the external connection terminal. Since the ball portion functioning as a unit is integrally formed, it is not necessary to separately provide a pad for forming an external connection terminal on a substrate (semiconductor element). And cost reduction can be achieved. In addition, since wiring on the substrate (semiconductor element) is performed by wire members,
The wire member on the upper side has a high degree of freedom in routing, and thus the wiring design can be facilitated.

【0017】また、請求項4記載の発明によれば、ワイ
ヤー部材として被覆線を用いたことにより、被覆線はそ
の外周部分が絶縁材で覆われているため、ワイヤー部材
を直接接した状態で交差させることが可能となり、更に
ワイヤー部材の引き廻しの自由度を高めることができ
る。また、請求項5記載の発明によれば、ワイヤー部材
の封止樹脂から露出した部分が変位可能な構成としたこ
とにより、半導体装置が実装される実装基板と半導体素
子との間に熱膨張差が存在しても、この熱膨張差に起因
して発生する応力はワイヤー部材が変位することにより
吸収されるため、実装信頼性の向上を図ることができ
る。
According to the fourth aspect of the present invention, since the outer periphery of the covered wire is covered with the insulating material by using the covered wire as the wire member, the wire member is in direct contact with the wire member. The wires can be crossed with each other, and the degree of freedom in drawing the wire members can be further increased. According to the fifth aspect of the present invention, since a portion of the wire member exposed from the sealing resin is configured to be displaceable, a difference in thermal expansion between the mounting board on which the semiconductor device is mounted and the semiconductor element is provided. However, since the stress generated due to the difference in thermal expansion is absorbed by the displacement of the wire member, the mounting reliability can be improved.

【0018】また、請求項6記載の発明によれば、予め
ボール部が形成されたワイヤー部材は、仮固定工程にお
いてボール部を半導体素子の所定外部接続電極形成位置
に仮固定される。続くワイヤー引出し工程では、ボール
部を仮固定した状態を維持しつつ、ワイヤー部材を前記
外部接続電極形成位置から半導体素子に形成された電極
まで引き出す。この際、ボール部は仮固定されているた
め、ワイヤー部材の引出し処理を容易かつ確実に行なう
ことができる。
According to the sixth aspect of the present invention, in the wire member having the ball portion formed in advance, the ball portion is temporarily fixed to a predetermined external connection electrode forming position of the semiconductor element in the temporary fixing step. In the subsequent wire drawing step, the wire member is drawn from the position where the external connection electrode is formed to the electrode formed on the semiconductor element while maintaining the ball portion temporarily fixed. At this time, since the ball portion is temporarily fixed, the wire member can be easily and reliably drawn out.

【0019】続いて実施されるワイヤー配設工程では、
ワイヤー部材を電極にワイヤーボンディングすると共
に、ワイヤーボンディング後にワイヤー部材を切断す
る。この状態において、ワイヤー部材は一端部が仮止め
され、他端部が電極にワイヤーボンディングされた状態
となっているため、ワイヤー部材は半導体素子上に仮固
定された状態を維持する。
In the subsequent wire arranging step,
The wire member is wire-bonded to the electrode, and the wire member is cut after the wire bonding. In this state, the wire member is temporarily fixed at one end and is wire-bonded at the other end to the electrode, so that the wire member maintains a state temporarily fixed on the semiconductor element.

【0020】続いて実施される樹脂形成工程では、ワイ
ヤー部材を封止樹脂により固定し、これによりワイヤー
部材は半導体素子上に本固定される。上記した方法を用
いて半導体装置を製造することにより、外部接続端子
(ボール部)と配線の形成処理を一括的に行なうことが
でき、製造工程の簡略化を図ることができる。また、従
来の外部接続端子及び配線の形成処理で用いていた蒸
着,スパッタリング,エッチング等の面倒でかつランニ
ングコストが高い処理が不要となるためコスト低減を図
ることができる。
In the subsequent resin forming step, the wire member is fixed with a sealing resin, whereby the wire member is permanently fixed on the semiconductor element. By manufacturing a semiconductor device using the above-described method, external connection terminals (ball portions) and wiring can be formed collectively, and the manufacturing process can be simplified. Further, since complicated and high running cost processes such as vapor deposition, sputtering, and etching used in the conventional process of forming external connection terminals and wirings are not required, cost can be reduced.

【0021】更に、請求項7記載の発明によれば、ワイ
ヤー配設工程で実施するワイヤーボンディング方法とし
てウェッジボンディングを用いたことにより、ウェッジ
ボンディングはボンディングに要する面積を小さくで
き、よってパッドの面積を小さくできるため、高密度化
された半導体装置に対応することが可能となる。
Further, according to the present invention, since wedge bonding is used as a wire bonding method performed in the wire arranging step, the area required for the wedge bonding can be reduced, and the area of the pad can be reduced. Since the size can be reduced, it is possible to cope with a semiconductor device with high density.

【0022】[0022]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図1は、本発明の一実施例であ
る配線装置20を示している。この配線装置20は、後
に詳述するように基板上に外部接続端子と配線とを一括
的に形成するものである。以下、配線装置20の構成に
ついて詳述する。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a wiring device 20 according to one embodiment of the present invention. The wiring device 20 forms external connection terminals and wiring collectively on a substrate as described later in detail. Hereinafter, the configuration of the wiring device 20 will be described in detail.

【0023】尚、以下の説明では、基板として半導体チ
ップ1(半導体素子)を用いた例について説明するが、
他の構成の基板(例えば、樹脂基板,セラミック基板,
フィルム状基板等)に対しても適用できるものである。
配線装置20は、大略するとワイヤーフィダー21,ワ
イヤークランパー22,テンションクランパー23,ボ
ンダーヘッド24,クランプヘッド25,及びトーチ2
6等により構成されている。この各構成要素は、駆動装
置により、所定方向に移動可能な構成とされている。
In the following description, an example using a semiconductor chip 1 (semiconductor element) as a substrate will be described.
Substrates of other configurations (eg, resin substrates, ceramic substrates,
(A film-like substrate or the like).
The wiring device 20 generally includes a wire feeder 21, a wire clamper 22, a tension clamper 23, a bonder head 24, a clamp head 25, and a torch 2.
6 and the like. These components are configured to be movable in a predetermined direction by a driving device.

【0024】尚、ワイヤーフィダー21,ワイヤークラ
ンパー22,及びテンションクランパー23は前記した
ワイヤー部材引出し部を構成し、ボンダーヘッド24は
前記したボンディングツール部を構成し、クランプヘッ
ド25は前記したクランプ部を構成し、トーチ26はボ
ール形成部を構成する。ワイヤーフィダー21は、ワイ
ヤー部材10(例えば、金線よりなる)を内部に挿通し
ており、このワイヤー部材10の繰り出しを案内するも
のである。ワイヤークランパー22及びテンションクラ
ンパー23は、ワイヤーフィダー21の側部位置にワイ
ヤー部材10と対向するよう配設されている。
The wire feeder 21, the wire clamper 22, and the tension clamper 23 constitute the above-described wire member pull-out portion, the bonder head 24 constitutes the above-described bonding tool portion, and the clamp head 25 constitutes the above-described clamp portion. The torch 26 constitutes a ball forming part. The wire feeder 21 has the wire member 10 (for example, made of a gold wire) inserted thereinto, and guides the wire member 10 to be fed out. The wire clamper 22 and the tension clamper 23 are disposed at side positions of the wire feeder 21 so as to face the wire member 10.

【0025】ワイヤークランパー22は、ワイヤー部材
10をクランプすることによりワイヤー部材10の繰り
出しを規制し、また後述するワイヤー配設工程において
ワイヤーフィダー21と共にワイヤ部材10を切断する
機能を奏するものである。また、テンションクランパー
23は、ワイヤ部材10を所定の圧力でクランプするこ
とにより、ワイヤ部材10を繰り出す際に所定のテンシ
ョンを与える機能を奏する。
The wire clamper 22 functions to clamp the wire member 10 so as to restrict the feeding of the wire member 10 and to cut the wire member 10 together with the wire feeder 21 in a wire arranging step described later. Further, the tension clamper 23 has a function of clamping the wire member 10 at a predetermined pressure to give a predetermined tension when the wire member 10 is fed out.

【0026】ボンダーヘッド24は例えば熱圧着と超音
波を併用するボンディングを行ないうる構成とされてお
り、後述するワイヤー配設工程においてワイヤー部材1
0を電極2に溶接(ワイヤーボンディング)する機能を
奏するものである。また、ボンダーヘッド24は、ワイ
ヤへ部材10の先端部に形成されているボール部11を
半導体チップ1上に押し付けることにより、これを半導
体チップ1上に仮固定する機能を奏する。
The bonder head 24 is configured to perform bonding using, for example, both thermocompression bonding and ultrasonic waves.
0 is welded to the electrode 2 (wire bonding). Further, the bonder head 24 has a function of temporarily fixing the ball portion 11 formed at the tip of the member 10 to the wire on the semiconductor chip 1 by pressing the ball portion 11 onto the semiconductor chip 1.

【0027】更に、トーチ26は、例えば放電電極によ
り構成されており、ワイヤーフィダー21の先端部に出
たワイヤー部材10の端部を放電エネルギーにより溶融
しボール部11を形成する機能を奏する。続いて、上記
構成とされた配線装置20を用いて半導体装置40A
(図8参照)を製造する方法について、図2乃至図7を
用いて説明する。尚、ワイヤー部材10の先端部には、
予めボール部11が形成されているものとする。
Further, the torch 26 is formed of, for example, a discharge electrode, and has a function of melting the end of the wire member 10 at the tip of the wire feeder 21 by discharge energy to form the ball portion 11. Subsequently, using the wiring device 20 having the above configuration, the semiconductor device 40A is used.
A method of manufacturing the semiconductor device (see FIG. 8) will be described with reference to FIGS. In addition, at the tip of the wire member 10,
It is assumed that the ball portion 11 is formed in advance.

【0028】半導体装置40Aを製造するには、先ず配
線装置20に半導体チップ1を装着する。この半導体チ
ップ1は、別工程においてその表面に回路及び電極2が
形成されている。また、半導体チップ1の上面には、外
部接続端子が形成される外部接続端子形成位置3(図1
参照)が設定されている。配線装置20に半導体チップ
1が装着されると、示しない駆動装置によりワイヤーフ
ィダー21は、ボール部11が半導体チップ1の外部接
続端子形成位置3と対向する位置まで移動する(図2に
示す状態)。
To manufacture the semiconductor device 40A, first, the semiconductor chip 1 is mounted on the wiring device 20. The circuit and the electrodes 2 are formed on the surface of the semiconductor chip 1 in another process. On the upper surface of the semiconductor chip 1, an external connection terminal forming position 3 where external connection terminals are formed (see FIG. 1).
See). When the semiconductor chip 1 is mounted on the wiring device 20, the wire feeder 21 is moved to a position where the ball portion 11 faces the external connection terminal forming position 3 of the semiconductor chip 1 by a driving device not shown (the state shown in FIG. 2). ).

【0029】このようにボール部11が外部接続端子形
成位置3と対向した状態となると、続いてクランプヘッ
ド25が駆動装置により下動され、クランプヘッド25
はボール部11を半導体チップ1の外部接続端子形成位
置3に押し付ける。これにより、ボール部11は半導体
チップ1に仮固定された状態となる(仮固定工程)。上
記のようにボール部11がクランプヘッド25により仮
固定されると、続いてワイヤーフィダー21は半導体チ
ップ1上に形成された所定の電極2に向けワイヤー部材
10を繰り出しつつ移動し、電極2を若干量通り過ぎた
位置で停止する(図3に示す状態)。これにより、ワイ
ヤー部材10は、外部接続端子形成位置3から電極2ま
で引き出された構成となる(引き出すワイヤー引出し工
程)。
When the ball portion 11 faces the external connection terminal forming position 3 as described above, the clamp head 25 is subsequently moved downward by the driving device, and the clamp head 25 is moved downward.
Presses the ball portion 11 against the external connection terminal forming position 3 of the semiconductor chip 1. Thereby, the ball portion 11 is temporarily fixed to the semiconductor chip 1 (temporary fixing step). When the ball portion 11 is temporarily fixed by the clamp head 25 as described above, subsequently, the wire feeder 21 moves while paying out the wire member 10 toward a predetermined electrode 2 formed on the semiconductor chip 1, and moves the electrode 2. It stops at a position where it has passed slightly (a state shown in FIG. 3). As a result, the wire member 10 is pulled out from the external connection terminal formation position 3 to the electrode 2 (a wire drawing step of drawing out).

【0030】尚、上記のようにワイヤー部材10をワイ
ヤーフィダー21により繰り出す際、テンションクラン
パー23はワイヤー部材10を適当なクランプ力でクラ
ンプしているため、ワイヤー部材10に弛みが生じるよ
うなことはない。続いて、駆動装置によりボンダーヘッ
ド24が電極2に向け下動し、図4に示されるように、
ワイヤー部材10を電極2にボンディングする。この
際、本実施例ではワイヤー部材10を繰り出すワイヤー
フィダー21によりボンディング処理を行なわず、ワイ
ヤーフィダー21と別体とされたボンダーヘッド24は
ボンディング処理を行なうため、このボンディング処理
はウエッジボンディングとなる。
When the wire member 10 is fed out by the wire feeder 21 as described above, since the tension clamper 23 clamps the wire member 10 with an appropriate clamping force, the wire member 10 may not be loosened. Absent. Subsequently, the bonder head 24 is moved downward toward the electrode 2 by the driving device, and as shown in FIG.
The wire member 10 is bonded to the electrode 2. At this time, in the present embodiment, the bonding process is not performed by the wire feeder 21 that feeds out the wire member 10, and the bonding process is performed on the bonder head 24 that is separate from the wire feeder 21. Therefore, the bonding process is wedge bonding.

【0031】周知のように、ウェッジボンディングは、
他のボンディング方法に比べてボンディングに要する面
積を小さくできる。よって、本実施例のようにワイヤー
部材10と電極2の接合方法としてウェッジボンディン
グを用いることにより、電極2の面積を小さくすること
ができ、従って高密度化された半導体チップ1に対応す
ることが可能となる。
As is well known, wedge bonding is
The area required for bonding can be reduced as compared with other bonding methods. Therefore, by using wedge bonding as a method for joining the wire member 10 and the electrode 2 as in the present embodiment, the area of the electrode 2 can be reduced, and accordingly, the semiconductor chip 1 with a higher density can be accommodated. It becomes possible.

【0032】上記のようにワイヤー部材10が電極2に
ボンディングされると、ワイヤークランパー22はワイ
ヤー部材10を強くクランプし、この状態を維持しつつ
ワイヤーフィダー21は図5に矢印で示す方向に移動す
る。この際、ボンダーヘッド24はワイヤー部材10を
押圧した状態を維持している。よって、ワイヤーフィダ
ー21が移動することにより、図5に示すように、ワイ
ヤー部材10はボンダーヘッド24の外側位置(即ち、
ボンダーヘッド24とワイヤーフィダー21との間位
置)において切断される(図4及び図5を用いて説明し
た以上の処理をワイヤー配設工程という)。
When the wire member 10 is bonded to the electrode 2 as described above, the wire clamper 22 strongly clamps the wire member 10, and the wire feeder 21 moves in the direction shown by the arrow in FIG. I do. At this time, the bonder head 24 maintains the state where the wire member 10 is pressed. Therefore, as shown in FIG. 5, the wire member 10 moves the wire feeder 21 so that the wire member 10 is positioned outside the bonder head 24 (i.e.,
Cutting is performed at a position between the bonder head 24 and the wire feeder 21 (the processing described above with reference to FIGS. 4 and 5 is referred to as a wire disposing step).

【0033】上記のようにワイヤー配設工程が終了する
と、トーチ26がワイヤ部材10の切断位置近傍まで移
動し、図6に示すように、放電を行なうことによりワイ
ヤ部材10の先端部を溶融し、次のボンディング処理で
使用する新たなボール部11を形成する(ボール形成工
程)。一方、ワイヤー部材10が配設された半導体チッ
プ1は樹脂形成装置に搬送され、半導体チップ1の上面
(ワイヤー部材10の配設面)には封止樹脂28が形成
される(樹脂形成工程)。
When the wire arranging step is completed as described above, the torch 26 moves to a position near the cutting position of the wire member 10, and discharges the tip of the wire member 10 by discharging as shown in FIG. Then, a new ball portion 11 to be used in the next bonding process is formed (ball forming step). On the other hand, the semiconductor chip 1 on which the wire members 10 are provided is conveyed to a resin forming apparatus, and a sealing resin 28 is formed on the upper surface of the semiconductor chip 1 (the surface on which the wire members 10 are provided) (resin forming step). .

【0034】この際、少なくともワイヤー部材10と電
極2とのボンディング位置が封止樹脂28により封止さ
れるように、かつ少なくともボール部11が封止樹脂2
8から露出するよう、樹脂形成処理が行なわれる。ま
た、ボール部11は封止樹脂28から露出した構成とな
るため、半導体装置40Aを実装基板(図示せず)に実
装する際の外部接続端子として機能する。
At this time, at least the bonding position between the wire member 10 and the electrode 2 is sealed by the sealing resin 28, and at least the ball portion 11 is
A resin forming process is performed so as to be exposed from 8. Further, since the ball portion 11 has a configuration exposed from the sealing resin 28, it functions as an external connection terminal when the semiconductor device 40A is mounted on a mounting board (not shown).

【0035】本実施例では、図7に示すように、封止樹
脂28の形成方法としてノズル27を用いたポッティン
グ法を用いてる。ポッティング法では、封止樹脂28を
安価に形成することができるが、より精度よく封止樹脂
28を形成するために、金型を用いたトランスファーモ
ールド法にて封止樹脂28を形成する方法を採用しても
よい。以上説明した製造工程を得ることにより、図8に
示す半導体装置40Aが完成する。
In this embodiment, as shown in FIG. 7, a potting method using a nozzle 27 is used as a method for forming the sealing resin 28. In the potting method, the sealing resin 28 can be formed at a low cost. However, in order to form the sealing resin 28 with higher accuracy, a method of forming the sealing resin 28 by a transfer molding method using a mold is required. May be adopted. By obtaining the manufacturing steps described above, the semiconductor device 40A shown in FIG. 8 is completed.

【0036】上記のように、配線装置20を用いて半導
体装置40Aを製造することにより、ボール部11を一
体的に形成してなるワイヤー部材10は、外部接続端子
としての機能と、配線としての機能の双方をひとつ部材
で奏することとなる。また、このワイヤー部材10の形
成処理は、配線装置20を用いることにより一括的に行
なうことができる。よって、半導体チップ1上への配線
処理及び外部接続端子の形成処理(即ち、ワイヤー部材
10の形成処理)を効率よく短時間で行なうことが可能
となる。
As described above, by manufacturing the semiconductor device 40A using the wiring device 20, the wire member 10 integrally formed with the ball portion 11 has a function as an external connection terminal and a function as a wiring. Both functions will be performed by one member. Further, the forming process of the wire member 10 can be performed collectively by using the wiring device 20. Therefore, it is possible to efficiently perform the wiring process on the semiconductor chip 1 and the forming process of the external connection terminal (that is, the forming process of the wire member 10) in a short time.

【0037】また、従来において用いられていた蒸着
法,スパッタリング法,エッチング法等の面倒でかつラ
ンニングコストが高い処理が不要となるため、コスト低
減及び工程の簡略化を図ることができる。また、半導体
チップ1上に配設されたワイヤー部材10は、一端部が
電極2にボンディングされると共に他端部に外部接続端
子として機能するボール部11が一体的に形成された構
成となっているため、従来では必要とされていた外部接
続端子(例えば、バンプ)を形成するためのパッドを半
導体チップ1上に別個設ける必要はなく、よって半導体
チップ1の構成の簡単化,小型化,及び低コスト化を図
ることができる。
In addition, since complicated and high-running processes such as a vapor deposition method, a sputtering method, and an etching method which are conventionally used are not required, the cost can be reduced and the process can be simplified. Further, the wire member 10 disposed on the semiconductor chip 1 has a configuration in which one end is bonded to the electrode 2 and the ball 11 which functions as an external connection terminal is integrally formed on the other end. Therefore, there is no need to separately provide pads for forming external connection terminals (for example, bumps) on the semiconductor chip 1 which have been conventionally required. Therefore, the configuration of the semiconductor chip 1 is simplified, downsized, and Cost reduction can be achieved.

【0038】また、半導体チップ1上の配線引き廻しは
ワイヤー部材10により行なわれるため、半導体チップ
1上におけるワイヤー部材10は、従来のように基板に
パターン形成する配線に比べての引き廻しの自由度が高
く、よって配線設計の容易化を図ることができる。更
に、樹脂形成工程において、少なくともワイヤー部材1
0が電極2と接合されるボンディング位置は封止樹脂2
8により封止されているため、ボンディング位置が変質
してしまうことを防止でき、よって配線構造及び半導体
装置40Aの信頼性を高めることができる。
Further, since the wiring on the semiconductor chip 1 is routed by the wire member 10, the wire member 10 on the semiconductor chip 1 is more freely routed than the wiring formed on the substrate as in the conventional case. Therefore, the wiring design can be facilitated. Further, in the resin forming step, at least the wire member 1
0 is bonded to the electrode 2 at the sealing resin 2
8, the bonding position can be prevented from being deteriorated, so that the reliability of the wiring structure and the semiconductor device 40A can be improved.

【0039】続いて、本発明の第2乃至5実施例である
半導体装置について図9乃至図16を用いて説明する。
尚、図9乃至図16において、先に図1乃至図8を用い
て説明した第1実施例に係る半導体装置40A及び配線
装置20の構成と同一構成については同一符号を付し
て、その説明を省略する。
Next, semiconductor devices according to second to fifth embodiments of the present invention will be described with reference to FIGS.
In FIGS. 9 to 16, the same components as those of the semiconductor device 40A and the wiring device 20 according to the first embodiment described above with reference to FIGS. Is omitted.

【0040】図9及び図10は、第2実施例である半導
体装置40Bを説明するための図である。図9は封止樹
脂28を形成する前の半導体チップ1を示しており、図
10は封止樹脂28を形成することにより完成した半導
体装置40Bを示している。本実施例に係る半導体装置
40Bは、外部接続電極形成位置3を半導体チップ1の
外側面4より外側に設けると共に、この外部接続電極形
成位置3の下部に支持部材29を配設したことを特徴と
するものである。
FIGS. 9 and 10 are views for explaining a semiconductor device 40B according to the second embodiment. FIG. 9 shows the semiconductor chip 1 before the sealing resin 28 is formed, and FIG. 10 shows a semiconductor device 40B completed by forming the sealing resin 28. The semiconductor device 40B according to the present embodiment is characterized in that the external connection electrode formation position 3 is provided outside the outer surface 4 of the semiconductor chip 1 and the support member 29 is disposed below the external connection electrode formation position 3. It is assumed that.

【0041】この支持部材29は、樹脂,金属或いはセ
ラミックを半導体チップ1の外側面4に接着した構成と
されている。また、この支持部材29は、配線装置20
によりワイヤ部材10を配設する前に、予め形成してお
く。本実施例のように、外部接続電極形成位置3の設定
位置は必ずしも半導体チップ1上に限定されるものでは
なく、半導体チップ1の外部に設定することも可能であ
る。よって、高密度化により半導体チップ1上に全ての
外部接続電極形成位置3を設定できない場合であって
も、本実施例の構成によれば、これに対応することがで
きる。
The support member 29 has a structure in which resin, metal or ceramic is adhered to the outer surface 4 of the semiconductor chip 1. The support member 29 is connected to the wiring device 20.
Before disposing the wire member 10, the wire member 10 is formed in advance. As in the present embodiment, the setting position of the external connection electrode formation position 3 is not necessarily limited to the position on the semiconductor chip 1, but may be set outside the semiconductor chip 1. Therefore, even if all the external connection electrode formation positions 3 cannot be set on the semiconductor chip 1 due to the high density, the configuration of the present embodiment can cope with this.

【0042】図11及び図12は、第3実施例である半
導体装置40Cを説明するための図である。図11は封
止樹脂28を形成する前の半導体チップ1を示してお
り、図12は封止樹脂28を形成することにより完成し
た半導体装置40Cを示している。本実施例に係る半導
体装置40Cは、ワイヤー部材10の少なくともボール
部11を含む所定部分が半導体チップ1の外側面4より
外側に延出するよう構成したことを特徴とするものであ
る。
FIGS. 11 and 12 are views for explaining a semiconductor device 40C according to the third embodiment. FIG. 11 shows the semiconductor chip 1 before the sealing resin 28 is formed, and FIG. 12 shows a semiconductor device 40C completed by forming the sealing resin 28. The semiconductor device 40C according to the present embodiment is characterized in that a predetermined portion including at least the ball portion 11 of the wire member 10 extends outside the outer surface 4 of the semiconductor chip 1.

【0043】本実施例に係る半導体装置40Cは、TA
B方式で実装する場合に利益がある。即ち、本実施例に
係る半導体装置40Cは、半導体チップ1の外側面4よ
り外側に延出するようワイヤー部材10が配設されてい
るため、このワイヤー部材10が従来のTABにおける
銅箔(配線)と等価の機能を奏する。よって、従来のT
AB方式の場合には、樹脂フィルムに形成された開口内
に延出した薄い銅箔上に半導体装置(或いは、半導体チ
ップ)をフェイスダウンボンディングする必要があった
が、本実施例では樹脂フィルムにパターン形成された配
線に直接ボール部11を接合することにより実装を行な
うことができる。これにより、従来に比べて実装処理を
容易に行なうことができる。
The semiconductor device 40C according to this embodiment has a TA
There is a benefit when implementing in the B method. That is, in the semiconductor device 40C according to the present embodiment, since the wire member 10 is provided so as to extend outside the outer surface 4 of the semiconductor chip 1, the wire member 10 is formed of a copper foil (wiring) in a conventional TAB. ) Has a function equivalent to). Therefore, the conventional T
In the case of the AB system, the semiconductor device (or semiconductor chip) needs to be face-down bonded on a thin copper foil extending into an opening formed in the resin film. Mounting can be performed by directly bonding the ball portion 11 to the patterned wiring. As a result, the mounting process can be easily performed as compared with the related art.

【0044】図13及び図14は、第4実施例である半
導体装置40Dを説明するための図である。図13は封
止樹脂28を形成する前の半導体チップ1を示してお
り、図14は封止樹脂28を形成することにより完成し
た半導体装置40Dを示している。本実施例に係る半導
体装置40Dは、ワイヤー部材として被覆ワイヤー12
を用いたことを特徴とするものである。この被覆ワイヤ
ー12は、導電性金属よりなるワイヤー本体の外周部分
が絶縁材で被覆したものである。
FIGS. 13 and 14 are views for explaining a semiconductor device 40D according to the fourth embodiment. FIG. 13 shows the semiconductor chip 1 before the sealing resin 28 is formed, and FIG. 14 shows a semiconductor device 40D completed by forming the sealing resin 28. The semiconductor device 40D according to the present embodiment includes a covering wire 12 as a wire member.
Is used. The covered wire 12 is obtained by covering an outer peripheral portion of a wire body made of a conductive metal with an insulating material.

【0045】このように、外周部分が絶縁材で覆われた
被覆ワイヤー12を用いることにより、図13(B),
図14(B)に示すように、被覆ワイヤー12を直接接
した状態で交差させても短絡することはない。即ち、本
実施例の構成によれば、被覆ワイヤー12を直接交差さ
せることが可能となり、よって被覆ワイヤー12(ワイ
ヤー部材)の引き廻しの自由度を高めることができる。
As described above, by using the covered wire 12 whose outer peripheral portion is covered with the insulating material, the structure shown in FIG.
As shown in FIG. 14 (B), even if the covered wires 12 are crossed in a state of being in direct contact, no short circuit occurs. That is, according to the configuration of the present embodiment, the covered wires 12 can be directly crossed with each other, and therefore, the degree of freedom of drawing the covered wires 12 (wire members) can be increased.

【0046】図15及び図16は、第5及び第6実施例
である半導体装置40E,40Fを説明するための図で
ある。尚、図16に示す第6実施例に係る半導体装置4
0Fは、ワイヤー部材として被覆ワイヤー12を用いて
る点でのみ図15に示す第5実施例に係る半導体装置4
0Eと相違している。各実施例に係る半導体装置40
E,40Fは、ワイヤー部材16或いは被覆ワイヤー1
2の封止樹脂28から露出した部分を長く形成し、これ
によりワイヤー部材16,被覆ワイヤー12が半導体チ
ップ1に対して変位可能な構成としたことを特徴とする
ものである。
FIGS. 15 and 16 are views for explaining the semiconductor devices 40E and 40F of the fifth and sixth embodiments. The semiconductor device 4 according to the sixth embodiment shown in FIG.
0F is the semiconductor device 4 according to the fifth embodiment shown in FIG. 15 only in that the coated wire 12 is used as a wire member.
0E. Semiconductor device 40 according to each embodiment
E, 40F is the wire member 16 or the coated wire 1
The portion exposed from the second sealing resin 28 is formed long so that the wire member 16 and the covering wire 12 can be displaced with respect to the semiconductor chip 1.

【0047】周知のように、半導体チップ1の基材とな
るシリコン基板と半導体装置40E,40Fを実装する
実装基板は、熱膨張係数が異なっている。よって、実装
時に加熱処理が実施されると、半導体チップ1と実装基
板との間に熱膨張差が発生する。よって、この熱膨張差
に起因した応力を吸収する構成が存在しないと、半導体
装置40E,40Fと実装基板の接合位置等でクラック
等の損傷が発生するおそれがある。
As is well known, the silicon substrate as the base material of the semiconductor chip 1 and the mounting substrate on which the semiconductor devices 40E and 40F are mounted have different coefficients of thermal expansion. Therefore, if a heat treatment is performed during mounting, a difference in thermal expansion occurs between the semiconductor chip 1 and the mounting substrate. Therefore, if there is no structure that absorbs the stress caused by the difference in thermal expansion, damage such as cracks may occur at the joint position between the semiconductor devices 40E and 40F and the mounting board.

【0048】しかるに、本実施例のようにワイヤー部材
16,被覆ワイヤー12が半導体チップ1に対して変位
可能な構成とすることにより、上記の熱膨張差に起因し
て発生する応力はワイヤー部材16或いは被覆ワイヤー
12が変位することにより吸収される。よって、本実施
例に係る半導体装置40E,40Fによれば、実装信頼
性の向上を図ることができる。
However, with the configuration in which the wire member 16 and the covering wire 12 can be displaced with respect to the semiconductor chip 1 as in the present embodiment, the stress generated due to the difference in thermal expansion is reduced. Or it is absorbed by the displacement of the covering wire 12. Therefore, according to the semiconductor devices 40E and 40F according to the present embodiment, mounting reliability can be improved.

【0049】尚、上記した各実施例では、本発明を半導
体装置及び半導体装置を製造する際用いる配線装置に適
用した例について説明したが、本発明の適用は半導体装
置に限定されるものではなく、配線及び外部接続端子を
有した種々の基板及びその製造方法、及び種々の電子装
置及びその製造方法に適用できるものである。
In each of the embodiments described above, examples have been described in which the present invention is applied to a semiconductor device and a wiring device used for manufacturing the semiconductor device. However, the application of the present invention is not limited to the semiconductor device. The present invention can be applied to various substrates having wirings and external connection terminals and methods for manufacturing the same, and various electronic devices and methods for manufacturing the same.

【0050】[0050]

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項1記載の発
明によれば、外部接続端子及び配線の形成処理を一括的
に行なうことができ、基板上への配線処理及び外部接続
端子の形成処理を効率よく短時間で行なうことが可能と
なる。
According to the present invention as described above, the following various effects can be realized. According to the first aspect of the present invention, the process of forming the external connection terminal and the wiring can be performed collectively, and the process of forming the wiring on the substrate and the process of forming the external connection terminal can be efficiently performed in a short time. Becomes

【0051】また、従来の外部接続端子及び配線の形成
処理で用いていた蒸着,スパッタリング,エッチング等
の面倒でかつランニングコストが高い処理が不要となる
ため、コスト低減及び工程の簡略化を図ることができ
る。また、請求項2及び請求項3記載の発明によれば、
基板(半導体素子)上に外部接続端子を形成するための
パッドを別個設ける必要はなく、構成の簡単化,小型
化,及び低コスト化を図ることができる。
In addition, since complicated and high running cost processes such as vapor deposition, sputtering, and etching used in the conventional process of forming external connection terminals and wiring are not required, cost reduction and simplification of the process can be achieved. Can be. According to the second and third aspects of the present invention,
It is not necessary to separately provide a pad for forming an external connection terminal on the substrate (semiconductor element), and the configuration can be simplified, downsized, and reduced in cost.

【0052】また、基板(半導体素子)上の配線はワイ
ヤー部材により行なわれるため、基板(半導体素子)上
におけるワイヤー部材の引き廻しの自由度が高く、よっ
て配線設計の容易化を図ることができる。また、請求項
4記載の発明によれば、ワイヤー部材を直接接した状態
で交差させることが可能となり、ワイヤー部材の引き廻
しの自由度を高めることができる。
Further, since the wiring on the substrate (semiconductor element) is performed by the wire member, the degree of freedom of the wiring of the wire member on the substrate (semiconductor element) is high, so that the wiring design can be facilitated. . Further, according to the invention described in claim 4, it is possible to cross the wire members in a state where they are directly in contact with each other, and it is possible to increase the degree of freedom of drawing the wire members.

【0053】また、請求項5記載の発明によれば、半導
体装置が実装される実装基板と半導体素子との間に熱膨
張差が存在しても、この熱膨張差に起因して発生する応
力はワイヤー部材が変位することにより吸収されるた
め、実装信頼性の向上を図ることができる。また、請求
項6記載の発明によれば、外部接続端子(ボール部)と
配線の形成処理を一括的に行なうことができ、製造工程
の簡略化を図ることができる。また、従来の外部接続端
子及び配線の形成処理で用いていた蒸着,スパッタリン
グ,エッチング等の面倒でかつランニングコストが高い
処理が不要となるためコスト低減を図ることができる。
According to the fifth aspect of the present invention, even if there is a difference in thermal expansion between the mounting substrate on which the semiconductor device is mounted and the semiconductor element, the stress generated due to the difference in thermal expansion. Is absorbed by the displacement of the wire member, so that the mounting reliability can be improved. According to the invention of claim 6, the process of forming the external connection terminal (ball portion) and the wiring can be performed collectively, and the manufacturing process can be simplified. Further, since complicated and high running cost processes such as vapor deposition, sputtering, and etching used in the conventional process of forming external connection terminals and wirings are not required, cost can be reduced.

【0054】更に、請求項7記載の発明によれば、ボン
ディングに要する面積を小さくでき、よってパッドの面
積を小さくできるため、高密度化された半導体装置に対
応することが可能となる。
Further, according to the present invention, the area required for bonding can be reduced, and the area of the pad can be reduced, so that it is possible to cope with a semiconductor device with a higher density.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例である配線装置を説明するた
めの斜視図である。
FIG. 1 is a perspective view illustrating a wiring device according to an embodiment of the present invention.

【図2】本発明の一実施例である半導体装置の製造方法
を説明するための図であり、仮固定工程を示す図であ
る。
FIG. 2 is a diagram for explaining a method of manufacturing a semiconductor device according to one embodiment of the present invention, and is a diagram illustrating a temporary fixing step.

【図3】本発明の一実施例である半導体装置の製造方法
を説明するための図であり、ワイヤー引出し工程を示す
図である。
FIG. 3 is a view for explaining the method for manufacturing the semiconductor device according to one embodiment of the present invention, and is a view showing a wire drawing step.

【図4】本発明の一実施例である半導体装置の製造方法
を説明するための図であり、ワイヤー配設工程を示す図
である(その1)。
FIG. 4 is a diagram for explaining the method for manufacturing the semiconductor device according to one embodiment of the present invention, and is a diagram illustrating a wire disposing step (part 1).

【図5】本発明の一実施例である半導体装置の製造方法
を説明するための図であり、ワイヤー配設工程を示す図
である(その2)。
FIG. 5 is a view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention, and is a view illustrating a wire disposing step (part 2).

【図6】本発明の一実施例である半導体装置の製造方法
を説明するための図であり、ボール部形成工程を示す図
である。
FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to one embodiment of the present invention, and is a view showing a ball portion forming step.

【図7】本発明の一実施例である半導体装置の製造方法
を説明するための図であり、樹脂形成工程を示す図であ
る。
FIG. 7 is a diagram for explaining the method for manufacturing the semiconductor device according to one embodiment of the present invention, and is a diagram illustrating a resin forming step.

【図8】本発明の第1実施例である半導体装置を説明す
るための図である。
FIG. 8 is a diagram illustrating a semiconductor device according to a first embodiment of the present invention.

【図9】本発明の第2実施例である半導体装置を説明す
るための図である(その1)。
FIG. 9 is a view for explaining a semiconductor device according to a second embodiment of the present invention (part 1);

【図10】本発明の第2実施例である半導体装置を説明
するための図である(その2)。
FIG. 10 is a view for explaining a semiconductor device according to a second embodiment of the present invention (part 2);

【図11】本発明の第3実施例である半導体装置を説明
するための図である(その1)。
FIG. 11 is a view for explaining a semiconductor device according to a third embodiment of the present invention (part 1);

【図12】本発明の第3実施例である半導体装置を説明
するための図である(その2)。
FIG. 12 is a view for explaining a semiconductor device according to a third embodiment of the present invention (part 2);

【図13】本発明の第4実施例である半導体装置を説明
するための図である(その1)。
FIG. 13 is a view for explaining a semiconductor device according to a fourth embodiment of the present invention (part 1);

【図14】本発明の第4実施例である半導体装置を説明
するための図である(その2)。
FIG. 14 is a view for explaining a semiconductor device according to a fourth embodiment of the present invention (part 2);

【図15】本発明の第5実施例である半導体装置を説明
するための図である。
FIG. 15 is a diagram illustrating a semiconductor device according to a fifth embodiment of the present invention.

【図16】本発明の第6実施例である半導体装置を説明
するための図である。
FIG. 16 is a diagram illustrating a semiconductor device according to a sixth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 電極 3 外部接続電極形成位置 4 外側面 10 ワイヤー部材 11 ボール部 12 被覆ワイヤー 13 露出部 20 配線装置 21 ワイヤーフィダー 22 ワイヤークランパー 23 テンションクランパー 24 ボンダーヘッド 25 クランプヘッド 26 トーチ 27 ノズル 28 封止樹脂 29 支持部材 40A〜40F 半導体装置 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Electrode 3 External connection electrode formation position 4 Outer side surface 10 Wire member 11 Ball part 12 Covering wire 13 Exposed part 20 Wiring device 21 Wire feeder 22 Wire clamper 23 Tension clamper 24 Bonder head 25 Clamp head 26 Torch 27 Nozzle 28 Sealing Stop resin 29 Support member 40A-40F Semiconductor device

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 ワイヤー部材にボール部を形成するボー
ル形成部と、 前記ボール形成部を基板上に押し付けてクランプするク
ランプ部と、 前記クランプ部により前記ボール部をクランプした状態
を維持しつつ、前記ワイヤー部材を前記基板上の電極ま
で引き出すワイヤー部材引出し部と、 前記ワイヤー部材を前記電極にボンディングすると共
に、前記ワイヤー部材を切断するボンディングツール部
とを具備するすることを特徴とする配線装置。
1. A ball forming part for forming a ball part on a wire member, a clamp part for pressing the ball forming part onto a substrate and clamping the same, and a state where the ball part is clamped by the clamp part, A wiring device, comprising: a wire member lead-out portion that pulls out the wire member to an electrode on the substrate; and a bonding tool portion that bonds the wire member to the electrode and cuts the wire member.
【請求項2】 電極が形成されてなる基板と、 該基板の電極形成側面に配設されており、一端部が前記
電極にボンディングされると共に、他端部に一体的に形
成され外部接続端子として機能するボール部が形成され
てなるワイヤー部材と、 前記ワイヤー部材を固定する封止樹脂とを具備すること
を特徴とする配線構造。
2. A substrate on which electrodes are formed, and an external connection terminal disposed on the electrode forming side surface of the substrate and having one end bonded to the electrode and integrally formed with the other end. A wiring structure, comprising: a wire member formed with a ball portion functioning as a sealing member; and a sealing resin for fixing the wire member.
【請求項3】 電極が形成されてなる半導体素子と、 該半導体素子の電極形成側面に配設されており、一端部
が前記電極にボンディングされると共に、他端部に一体
的に形成され外部接続端子として機能するボール部が形
成されてなるワイヤー部材と、 前記ワイヤー部材を固定する封止樹脂とを具備すること
を特徴とする半導体装置。
3. A semiconductor element having electrodes formed thereon, and disposed on a side face of the semiconductor element on which the electrodes are formed, one end of which is bonded to the electrodes and the other end of which is integrally formed with the electrodes. A semiconductor device, comprising: a wire member formed with a ball portion functioning as a connection terminal; and a sealing resin for fixing the wire member.
【請求項4】 請求項3記載の半導体装置において、 前記ワイヤー部材として被覆線を用いたことを特徴とす
る半導体装置。
4. The semiconductor device according to claim 3, wherein a covered wire is used as said wire member.
【請求項5】 請求項3または4記載の半導体装置にお
いて、 前記ワイヤー部材の前記封止樹脂から露出した部分が変
位可能な構成とされていることを特徴とする半導体装
置。
5. The semiconductor device according to claim 3, wherein a portion of the wire member exposed from the sealing resin is configured to be displaceable.
【請求項6】 予めワイヤー部材の先端部に形成されて
いる外部接続端子となるボール部を半導体素子の所定外
部接続電極形成位置に仮固定する仮固定工程と、 前記ワイヤー部材を前記外部接続電極形成位置から前記
半導体素子に形成された電極まで引き出すワイヤー引出
し工程と、 前記ワイヤー部材を前記電極にワイヤーボンディングす
ると共に、該ワイヤーボンディング後に前記ワイヤー部
材を切断するワイヤー配設工程と、 前記ワイヤー部材を固定する封止樹脂を形成する樹脂形
成工程とを有することを特徴とする半導体装置の製造方
法。
6. A temporary fixing step of temporarily fixing a ball portion serving as an external connection terminal previously formed at a tip portion of a wire member to a predetermined external connection electrode forming position of a semiconductor element, and attaching the wire member to the external connection electrode. A wire drawing step of drawing from a formation position to an electrode formed on the semiconductor element, wire bonding the wire member to the electrode, and a wire arranging step of cutting the wire member after the wire bonding; and And a resin forming step of forming a sealing resin to be fixed.
【請求項7】 請求項6記載の半導体装置の製造方法に
おいて、 前記ワイヤー配設工程で実施するワイヤーボンディング
方法としてウェッジボンディングを用いたことを特徴と
する半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 6, wherein wedge bonding is used as a wire bonding method performed in the wire arranging step.
JP30907098A 1998-10-29 1998-10-29 Wiring device, wiring structure, semiconductor device and manufacture thereof Withdrawn JP2000138254A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30907098A JP2000138254A (en) 1998-10-29 1998-10-29 Wiring device, wiring structure, semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30907098A JP2000138254A (en) 1998-10-29 1998-10-29 Wiring device, wiring structure, semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000138254A true JP2000138254A (en) 2000-05-16

Family

ID=17988528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30907098A Withdrawn JP2000138254A (en) 1998-10-29 1998-10-29 Wiring device, wiring structure, semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000138254A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140002677A (en) * 2010-11-22 2014-01-08 센스에어 아베 Method for the wafer integration of shape memory alloy wires

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140002677A (en) * 2010-11-22 2014-01-08 센스에어 아베 Method for the wafer integration of shape memory alloy wires
JP2014502422A (en) * 2010-11-22 2014-01-30 センスエア アーベー Method of incorporating shape memory alloy wire at wafer level

Similar Documents

Publication Publication Date Title
JP4860128B2 (en) Wire bonding method
US6946380B2 (en) Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
KR100219791B1 (en) Semiconductor device manufacture thereof and manufacture of leadframe
US7064425B2 (en) Semiconductor device circuit board, and electronic equipment
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP2558976B2 (en) Method of joining electrodes and leads of electronic parts
JP2004336043A (en) Ribbon bonding
JPH0455341B2 (en)
JPH10512399A (en) Method for electrically connecting a semiconductor chip to at least one contact surface
JPH11102928A (en) Csp-type semiconductor device and manufacture thereof
JP2000150560A (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit substrate and electronic machine
JP2000138254A (en) Wiring device, wiring structure, semiconductor device and manufacture thereof
JPH11354569A (en) Method and device for bonding wire and manufacture of semiconductor device
JP2000012598A (en) Capillary, wire bonding method and apparatus using the same, and manufacture thereof
JPH11251357A (en) Wire bonding method and apparatus
JP4006900B2 (en) Substrate, connection structure thereof, and method of manufacturing substrate
JP2008218703A (en) Semiconductor device and its production process
JPH07106466A (en) Printed-wiring board for mounting of multichip module
KR200292328Y1 (en) Semiconductor package
JP2000012608A (en) Manufacture of semiconductor device
JP3550946B2 (en) TAB type semiconductor device
JP3548671B2 (en) Semiconductor device and manufacturing method thereof
JP2755032B2 (en) Semiconductor device
JP2000012621A (en) Semiconductor device and its manufacture
JPH11204582A (en) Manufacture of tape with bump, manufacture of semiconductor chip, and bump forming apparatus

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110