JP2000138229A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2000138229A JP2000138229A JP10313434A JP31343498A JP2000138229A JP 2000138229 A JP2000138229 A JP 2000138229A JP 10313434 A JP10313434 A JP 10313434A JP 31343498 A JP31343498 A JP 31343498A JP 2000138229 A JP2000138229 A JP 2000138229A
- Authority
- JP
- Japan
- Prior art keywords
- region
- pad
- diode
- semiconductor device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】この発明は、半導体装置に関
し、詳しくは、モータ駆動回路、スイッチングレギュレ
ータあるいはDC−DCコンバータなどの、負荷として
コイル成分(インダクタンス成分)を有していて、これ
に電流を供給する回路において、インダクタンス成分の
慣性電流の環流によるIC基板側の基準電圧の変動を抑
制し、内部回路の誤動作を防止することができるような
半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a coil component (inductance component) as a load, such as a motor drive circuit, a switching regulator, or a DC-DC converter, and supplying a current to the coil component. The present invention relates to a semiconductor device capable of suppressing a fluctuation of a reference voltage on an IC substrate side due to a circulation of an inertia current of an inductance component in a circuit to be supplied, and preventing a malfunction of an internal circuit.
【0002】[0002]
【従来の技術】近年では、音響機器のモータ駆動回路や
スイッチングレギュレータあるいはDC−DCコンバー
タ、さらにスピーカの駆動回路などがLSI化されて1
個のICになってきている。この場合のモータやコイル
などのインダクタンス成分(以下L成分)あるいはコン
デンサ等のギャパシタンス成分(以下C成分)は、通
常、IC回路に対して外付けされる。この種の半導体装
置は、図5(a)に示されるように、駆動トランジスタ
20が、例えば、P型サブストレート21にP+アイソ
レーションを設けて形成され、図5(b)に示されるよ
うな等価のトランジスタ回路22においてモータ等の駆
動電流が出力される。この場合に、Dkとして示すよう
に、P型サブストレート21を介してエミッタとベース
間あるいはエミッタとコレクタ間には逆方向に寄生ダイ
オードが同時に形成されている。2. Description of the Related Art In recent years, motor drive circuits, switching regulators or DC-DC converters for audio equipment, and drive circuits for loudspeakers have been integrated into LSIs.
Individual ICs. In this case, an inductance component (hereinafter, an L component) of a motor or a coil or a capacitance component (hereinafter, a C component) of a capacitor or the like is usually externally attached to an IC circuit. In this type of semiconductor device, as shown in FIG. 5A, a drive transistor 20 is formed by providing a P-type substrate 21 with P + isolation, for example, as shown in FIG. 5B. A drive current for a motor or the like is output from the equivalent transistor circuit 22. In this case, as indicated by Dk, a parasitic diode is simultaneously formed between the emitter and the base or between the emitter and the collector via the P-type substrate 21 in the opposite direction.
【0003】このようなダイオードなどの寄生素子は、
ICの構造上必然的にできるものであり、入力端子にグ
ランドより低い電圧が印加されたときに、前記の寄生ダ
イオードがONとなり、半導体サブストレート側(以下
単に基板側あるいは基板という)から各トランジスタ形
成層に電流が流れる問題がある。そこで、通常は、基板
(グランドGND)より低い電圧を入力端子にかけるこ
とはない。図6は、前記のIC化されたトランジスタを
駆動回路として利用したDCモータ駆動回路である。1
は、ドライブ段のOPアンプとこれによりドライブされ
る出力段のトランジスタQ等で構成されるドライブ回路
であり、これは、抵抗R1,R2で出力電圧を分圧してド
ライブ回路1へと帰環して分圧電圧が基準電圧Vrefに
なるように制御する。これによりICの出力端子2Aに
一定の電圧の出力を発生し、DCモータ3を駆動する。
なお、ドライブ回路1は、電源ラインVDDにスイッチ回
路4を介して接続され、その動作電流が供給されて、そ
の動作が制御される。[0003] Parasitic elements such as such diodes are
When a voltage lower than the ground is applied to the input terminal, the parasitic diode is turned on, and each transistor is turned on from the semiconductor substrate side (hereinafter simply referred to as the substrate side or the substrate). There is a problem that current flows through the formation layer. Therefore, normally, a voltage lower than the substrate (ground GND) is not applied to the input terminal. FIG. 6 shows a DC motor drive circuit using the above-described IC-made transistor as a drive circuit. 1
Is a drive circuit composed of a drive stage OP amplifier and an output stage transistor Q or the like driven by the drive stage. The drive circuit divides the output voltage by the resistors R1 and R2 and returns to the drive circuit 1. Thus, the divided voltage is controlled so as to become the reference voltage Vref. As a result, a constant voltage output is generated at the output terminal 2A of the IC, and the DC motor 3 is driven.
The drive circuit 1 is connected to the power supply line VDD via the switch circuit 4, and its operation current is supplied to control its operation.
【0004】[0004]
【発明が解決しようとする課題】しかし、前記のような
モータ等の駆動回路をIC化した場合に、モータ等によ
るL成分等により逆起電力が発生し、駆動回路の電流供
給が停止されたときなどに、L成分からの慣性電流が元
に戻る電流(環流電流)と基板側を経てコイル側に戻す
ことになる。このような場合には、基板に対してモータ
等が接続された駆動電流の出力端子が大きな負電圧にな
る。このとき基板に環流電流が流れることで、基板の電
圧が基準電位(例えばグランドGND)から変動する。
この基板電位の変動は、同時に同じ集積化された各種回
路の動作に影響を与え、その回路が誤動作する問題が生
じる。特に、最近では、集積率が高くなり、コントロー
ラ等の制御回路も同時に集積化されることが多いため
に、この誤動作が大きな問題となる。また、このような
コイル駆動の場合の慣性電流を環流させる電流路を形成
するために、フライホイールダイオードあるいは転流ダ
イオード等(以下フライホイールダイオードで代表して
説明する)がIC外部に外付け回路として設けられてい
る場合もあるが、外付けのディスクリートのダイオード
は、製造コストを上昇させ、かつ、軽薄短小の機器には
問題となる。この発明の目的は、このような従来技術の
問題点を解決するものであって、L成分に電流を供給し
た場合にその慣性電流の環流によるIC基板側の基準電
圧の変動を抑制し、内部回路の誤動作を防止することが
できる半導体装置を提供することにある。However, when the driving circuit of the motor or the like as described above is formed into an IC, a back electromotive force is generated due to an L component of the motor or the like, and the current supply to the driving circuit is stopped. In some cases, the inertial current from the L component returns to the original side (reflux current) and returns to the coil side via the substrate side. In such a case, the output terminal of the drive current to which the motor or the like is connected to the substrate has a large negative voltage. At this time, when a circulating current flows through the substrate, the voltage of the substrate changes from a reference potential (for example, ground GND).
The fluctuation of the substrate potential simultaneously affects the operation of the same integrated circuits and causes a problem that the circuits malfunction. In particular, recently, the integration ratio has been increased, and control circuits such as a controller have often been integrated at the same time, so this malfunction has become a serious problem. Further, in order to form a current path for circulating the inertial current in the case of such a coil drive, a flywheel diode or a commutation diode (to be described as a flywheel diode hereinafter) is externally connected to an external circuit. However, an externally mounted discrete diode increases the manufacturing cost and is problematic for light, thin and small devices. SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem of the related art. When an electric current is supplied to the L component, the fluctuation of the reference voltage on the IC substrate side due to the recirculation of the inertial current is suppressed. An object of the present invention is to provide a semiconductor device capable of preventing a malfunction of a circuit.
【0005】[0005]
【課題を解決するための手段】この目的を達成するため
のこの発明の半導体装置の構成は、L成分に電流を供給
するトランジスタの出力が接続される第1のバッドとグ
ランド端子に接続されて半導体基板を接地する第2のパ
ッドとを有する半導体装置において、半導体基板に形成
されたウエル領域と、このウエル領域に設けられカソー
ド側が第1のパッドに接続されたダイオードと有し、こ
のダイオードのアノード側が第2のパッドあるいはこの
第2のパッドとは異なる第3のパッドを介して接地され
ダイオードによりL成分からの慣性電流を環流させるも
のである。In order to achieve this object, a semiconductor device according to the present invention comprises a first pad connected to an output of a transistor for supplying a current to an L component and a ground terminal. A semiconductor device having a second pad for grounding a semiconductor substrate, comprising: a well region formed in the semiconductor substrate; and a diode provided in the well region and having a cathode side connected to the first pad. The anode side is grounded via a second pad or a third pad different from the second pad, and a diode circulates inertial current from the L component by a diode.
【0006】[0006]
【発明の実施の形態】このような構成のこの発明の半導
体装置にあっては、半導体基板に設けられたウエル領域
にダイオードが形成されて、このダイオードが電流出力
の出力端子に接続されるパッドに接続されているので、
このダイオードがL成分からの慣性電流を基板側を通さ
ないで環流させるフライホイールダイオードとなる。こ
れにより、L成分等により逆起電力が発生し、その電流
供給が停止されたときなどにパッドの電位が負になる
が、この負側になったときには、パッドに対して基板側
の手前側となるダイオードが基板側より優先してグラン
ドGND,第2あるいは第3のパッドを介して第1のパ
ッドへとL成分からの慣性電流を前記のウエル領域に形
成したダイオードを介して流すことができる。このダイ
オードに流れる電流は、基板側を経由することないの
で、基板側に環流電流が流れることはなく、基板の電位
変動が抑制されあるいは低減されて基板の電位は安定し
た電位に保持される。DESCRIPTION OF THE PREFERRED EMBODIMENTS In a semiconductor device according to the present invention having such a structure, a diode is formed in a well region provided on a semiconductor substrate, and the diode is connected to an output terminal of a current output. Connected to
This diode is a flywheel diode that circulates the inertial current from the L component without passing through the substrate side. As a result, a back electromotive force is generated due to the L component and the like, and the potential of the pad becomes negative when the current supply is stopped. The inertia current from the L component flows through the diode formed in the well region to the first pad via the ground GND, the second or third pad, with priority over the substrate side. it can. Since the current flowing through the diode does not pass through the substrate side, no circulating current flows on the substrate side, and the fluctuation in the potential of the substrate is suppressed or reduced, and the potential of the substrate is maintained at a stable potential.
【0007】特に、前記ダイオードとしてバイポーラト
ランジスタをウエル領域に形成してダイオード接続して
利用することにより、バイポーラトランジスタの増幅効
果により基板側からは環流電流がほとんど流れない状態
にすることができる。これにより基板の電位変動をほと
んどなくすことができる。さらに、前記のウエル領域を
トランジスタのコレクタとしてコレクタウオールを形成
して、ウエル領域にベース領域を形成し、さらにこのベ
ース領域にエミッタ領域を形成してベース領域をフロー
ティング状態にし、コレクタウオールを電源ラインVDD
あるいはグランドGNDに接続するようにすることがで
きる。また、コレクタウオールを電源ラインに接続した
場合には、電源側から第1のパッドに電流を流すこと
で、基板の電位変動を抑制することができる。そして、
このようにダイオード形成領域(ウエル領域)をフロー
ティング状態にすることで、基板側と形成したダイオー
ドとを確実に分離することができるので、基板の電位変
動をいっそう抑制することができる。In particular, by forming a bipolar transistor in the well region as the diode and using it in diode connection, almost no circulating current flows from the substrate due to the amplification effect of the bipolar transistor. As a result, the potential fluctuation of the substrate can be almost eliminated. Further, a collector wall is formed using the well region as a collector of the transistor, a base region is formed in the well region, and an emitter region is formed in the base region to make the base region in a floating state. VDD
Alternatively, it can be connected to the ground GND. Further, when the collector wall is connected to the power supply line, a current is supplied from the power supply side to the first pad, so that the potential fluctuation of the substrate can be suppressed. And
By setting the diode formation region (well region) in a floating state in this manner, the substrate side and the formed diode can be reliably separated from each other, so that the potential fluctuation of the substrate can be further suppressed.
【0008】[0008]
【実施例】図1は、この発明の半導体装置を適用した半
導体装置のフライホイールダイオード形成領域の断面図
であり、図2は、その、他の実施例の断面図、図3は、
さらにその、他の実施例の断面図、そして、図4は、フ
ライホイールダイオードとして形成されたダイオード接
続されたトランジスタの動作を説明する説明図である。
なお、図中、1は図6のドライブ回路であり、2Aはそ
の出力端子である。図1は、L成分に電流供給をする端
子に接続されるパッドを有するフライホイールダイオー
ド形成領域の断面図であって、フライホイールダイオー
ド形成領域10として、P−sub(P型サブストレー
ト)基板5に、Nの埋込み層(B/L)6をエピタキシ
ャル成長により形成し、次にPエピタキシャル層として
P−sub基板5上にP層形成領域にP+イオン打ち込みあ
るいは塗布して、その後に酸化膜を除去してN-エピタ
キシャル層としてP領域7とこれの外側にN-領域とを
形成してNの埋込み層6の範囲の内側にP型のウエル領
域7に対応させて形成し、さらにその外側に埋込み層6
の範囲に対応させてN-領域を形成する。1 is a sectional view of a flywheel diode forming region of a semiconductor device to which the semiconductor device of the present invention is applied, FIG. 2 is a sectional view of another embodiment thereof, and FIG.
FIG. 4 is a sectional view of still another embodiment, and FIG. 4 is an explanatory diagram for explaining the operation of a diode-connected transistor formed as a flywheel diode.
In the figure, 1 is the drive circuit of FIG. 6, and 2A is its output terminal. FIG. 1 is a cross-sectional view of a flywheel diode forming region having a pad connected to a terminal for supplying a current to the L component. As a flywheel diode forming region 10, a P-sub (P-type substrate) substrate 5 is shown. Then, an N buried layer (B / L) 6 is formed by epitaxial growth, and then a P + ion implantation or application is performed as a P epitaxial layer on the P-sub substrate 5 in a P layer forming region, and then an oxide film is formed. The P-region 7 and the N - region are formed outside the P-region 7 as an N - epitaxial layer, and are formed inside the area of the N buried layer 6 so as to correspond to the P-type well region 7. Embedded layer 6
N − region is formed corresponding to the range.
【0009】さらにP領域7の外側に形成されたN-領
域にN型不純物をドーピングして拡散し拡散分離領域と
してNの拡散分離領域8を形成して、拡散分離領域8が
P領域7に対して平面からみて円形あるいは矩形の側面
外周のウオールとなり、Nの埋込み層6を底面としてフ
ローティングされたP型のウエル領域7とする。これに
よりこのP領域7は、N型層を介在させてP−sub基板
5に浮くように形成される。すなわち、Pウエル領域7
は、動作状態ではN−P接合という逆バイアスによる空
間電荷層の形成により分離された状態となるので、フロ
ーティングされる。なお、図中、9は、素子分離酸化膜
層(LOCOS)である。2は、図6に示す出力端子2
Aに接続されるパッドである。また、拡散分離領域8
は、Nの埋込み層6の幅に対応させてP領域7の側面周
囲に設けられるものであって、ここでは、P領域7に対
してコレクタウオール(collector wal
l,C/W)となっている。Furthermore N formed outside the P region 7 - to form N diffusion isolation region 8 of N-type impurity region as a diffusion doped diffusion isolation region, diffusion separation region 8 to the P region 7 On the other hand, when viewed from a plane, the wall becomes a circular or rectangular side wall outer periphery, and a floating P-type well region 7 is formed with the N buried layer 6 as a bottom surface. Thus, P region 7 is formed so as to float on P-sub substrate 5 with the N-type layer interposed. That is, the P well region 7
Are separated by the formation of the space charge layer due to the reverse bias of the NP junction in the operating state, so that they are floating. In the figure, reference numeral 9 denotes an element isolation oxide film layer (LOCOS). 2 is an output terminal 2 shown in FIG.
A pad connected to A. Also, the diffusion isolation region 8
Is provided around the side surface of the P region 7 corresponding to the width of the N buried layer 6. Here, a collector wall (collector wall) is provided for the P region 7.
1, C / W).
【0010】さて、P領域7の内側には、表面側に拡散
形成されたN型のカソード領域7aとP領域7をアノー
ドとするその取出領域としてP+の取出領域7bがカソ
ード領域7aに隣接してP領域7の表面側に形成されて
いる。また、カソード領域7aには同様にこれの取出領
域としてN+の取出領域7cがカソード領域7aの表面
側に形成されている。これにより、このウエル領域に
は、点線で示すようなダイオードDがフローティングさ
れた状態で形成される。カソード領域7aの取出領域7
dは、Al配線を介して出力端子2A(図6参照)に接
続されるパッド2に接続される。また、アノードのP領
域7の取出領域7bは、Al配線を介してパッド2aに
接続され、これがグランドGNDの端子に接続され接地
される。そして、拡散分離領域8は、取出領域8a、A
l配線、パッド2cを介して電源ラインVDDに接続され
る。なお、基板5自体は、これの取出領域として拡散分
離領域8の外側表面に形成されたP+の取出領域5aと
Al配線とを介して別なパッド2bに接続され、これを
介して同様にグランドGNDに接続する端子に接続され
て接地される。On the inner side of the P region 7, an N type cathode region 7a diffused and formed on the surface side and a P + extraction region 7b as an extraction region having the P region 7 as an anode are adjacent to the cathode region 7a. And is formed on the surface side of the P region 7. Similarly, in the cathode region 7a, an N + extraction region 7c is formed on the front surface side of the cathode region 7a as an extraction region for the cathode region 7a. Thus, a diode D as shown by a dotted line is formed in a floating state in the well region. Extraction area 7 of cathode area 7a
d is connected to the pad 2 connected to the output terminal 2A (see FIG. 6) via the Al wiring. The extraction region 7b of the anode P region 7 is connected to the pad 2a via the Al wiring, and this is connected to the terminal of the ground GND and grounded. Then, the diffusion separation region 8 includes an extraction region 8a, A
1 and connected to the power supply line VDD via the pad 2c. The substrate 5 itself is connected to another pad 2b through a P + extraction region 5a formed on the outer surface of the diffusion isolation region 8 and an Al wiring as an extraction region of the substrate 5, and similarly through this. Connected to a terminal connected to ground GND and grounded.
【0011】このような構成によりP領域7は、拡散分
離領域8のウオールとNの埋込み層6が電源ラインに接
続されることにより逆バイアスされ、完全にフローティ
ング状態となる。したがって、その内部に形成されるダ
イオードDもフローティング状態になって、基板とは独
立に動作する。この場合、パッド2に直接接続されてい
るのは、このウエル領域内のダイオードであるので、ド
ライブ回路1の駆動停止に応じてパッド2がL成分の逆
起電力によりあるいは慣性電流によりグランドGNDに
対して負になったときには、グランドGNDに接続され
た基板5よりも優先してグランドGNDに接続されたパ
ッド2aからダイオードD、そしてパッド2へとL成分
による慣性電流が環流して流れる。これにより基板5に
流れるL成分による環流電流が抑制され、あるいは低減
するので、基板5の電位変動が抑えられる。With such a structure, the P region 7 is reverse-biased by connecting the wall of the diffusion isolation region 8 and the N buried layer 6 to the power supply line, and is completely in a floating state. Therefore, the diode D formed therein is also in a floating state, and operates independently of the substrate. In this case, it is the diode in this well region that is directly connected to the pad 2, so that the pad 2 is connected to the ground GND by the back electromotive force of the L component or by the inertial current according to the stop of the drive of the drive circuit 1. On the other hand, when it becomes negative, the inertial current due to the L component flows back from the pad 2a connected to the ground GND to the diode D and to the pad 2 in preference to the substrate 5 connected to the ground GND. Thus, the circulating current due to the L component flowing through the substrate 5 is suppressed or reduced, so that the potential fluctuation of the substrate 5 is suppressed.
【0012】図2は、図1のダイオードDに対して、ダ
イオード接続のバイポーラトランジスタをフライホイー
ルダイオードとして形成する形成領域の断面図である。
なお、パッド2に接続される図6の出力端子2Aとドラ
イブ回路1は図では省略してある。フライホイールダイ
オードの形成領域10として、P−sub(P型サブスト
レート)基板5に図1と同様に、N+の埋込み層(B/
L)6をエピタキシャル成長により形成し、次にN-エ
ピタキシャル層としてN-領域12が形成される領域を
酸化膜で覆って、P−sub基板5上にP層型成領域にP+
イオン打ちち込みあるいは塗布して、その後に酸化膜を
除去してN-エピタキシャル層としてN-領域12とこれ
の外側にP領域12aとを形成してN+の埋込み層6の
範囲に対応させてN型のウエル領域を形成する。さらに
N-領域12の外周側面に拡散分離領域としてN+の拡散
分離領域11が形成されて、拡散分離領域11がN-領
域12に対して平面からみて円形あるいは矩形の側面外
周のウオールとなり、N+の埋込み層6を底面としてフ
ローティングされたウエル領域を形成する。これにより
この領域12の内部に形成されるベース領域13(後
述)のP領域がP−sub基板5に対してフローティング
された状態になる。FIG. 2 is a sectional view of a formation region where a diode-connected bipolar transistor is formed as a flywheel diode with respect to the diode D of FIG.
The output terminal 2A and the drive circuit 1 of FIG. 6 connected to the pad 2 are omitted in the figure. As a flywheel diode forming region 10, an N + buried layer (B / B) is formed on a P-sub (P-substrate) substrate 5 in the same manner as in FIG.
L) 6 is formed by epitaxial growth, and then a region where the N − region 12 is formed as an N − epitaxial layer is covered with an oxide film, and a P + type formed region is formed on the P-sub substrate 5 in a P layer type region.
After ion implantation or application, the oxide film is removed thereafter to form an N − region 12 as an N − epitaxial layer and a P region 12a outside the N − region 12 so as to correspond to the range of the N + buried layer 6. To form an N-type well region. Further, an N + diffusion separation region 11 is formed on the outer peripheral side surface of the N − region 12 as a diffusion separation region, and the diffusion separation region 11 becomes a circular or rectangular outer peripheral wall with respect to the N − region 12 when viewed from a plane. A floating well region is formed with the N + buried layer 6 as a bottom surface. As a result, a P region of a base region 13 (described later) formed inside this region 12 is brought into a floating state with respect to the P-sub substrate 5.
【0013】なお、拡散分離領域11は、N+の埋込み
層6の幅に対応させてN-領域12の側面周囲に設けら
れるものであって、ここでは、N-領域12をコレクタ
とするトランジスタのコレクタウオール(collec
tor wall)となっている。さらに、N-領域1
2の内側には、表面側に拡散形成されたP型のベース領
域13とこのP型のベース領域13の内側で表面側に拡
散形成されたN+のエミッタ領域14とが設けられてい
る。そして、ベース領域13には、ベース領域13につ
いてのP+の取出領域13aが拡散形成されている。一
方、P−sub基板5に対する取出領域としてP+の取出領
域5aが拡散分離領域11の外側に形成されている。ま
た、拡散分離領域11にも取出領域としてN+の取出領
域11aがその表面上部に拡散形成されている。The diffusion isolation region 11 is provided around the side surface of the N − region 12 corresponding to the width of the N + buried layer 6. Here, a transistor having the N − region 12 as a collector is used. Collector wall
to wall). Further, N - region 1
Inside P 2, a P-type base region 13 diffused on the surface side and an N + emitter region 14 diffused on the surface side inside the P-type base region 13 are provided. In the base region 13, a P + extraction region 13a for the base region 13 is formed by diffusion. On the other hand, a P + extraction region 5 a is formed outside the diffusion isolation region 11 as an extraction region for the P-sub substrate 5. In addition, an N + extraction region 11a is formed as an extraction region in the diffusion isolation region 11 in the upper part of the diffusion region.
【0014】これによりN-領域12がコレクタとな
り、ベース領域13とエミッタ領域14とによりN型の
トランジスタが形成される。エミッタ領域14がAl配
線15により信号端子に接続されるパッド2に接続さ
れ、ベース領域13とN+の拡散分離領域11がAl配
線16によりそれぞれ取出領域を介して接続されること
で、形成されたN型のトランジスタ(図4(a)のトラ
ンジスタQ1参照)がダイオード接続されるとともに、
パッド2aに接続されている。パッド2aは、リード線
を介してグランドGNDに接続されて接地される。これ
によりベース領域13とN+の拡散分離領域11が接地
されることになる。また、P−sub基板5は、取出領域
5a,Al配線16aを介してパッド2bに接続されて
取出され、接地される。なお、この場合、パッド2bは
先に接続されたパッド2aが使用されてもよい。パッド
2a,2bは、多数のパッドのうちの1つが割当てられ
る。Thus, N − region 12 becomes a collector, and base region 13 and emitter region 14 form an N-type transistor. The emitter region 14 is formed by connecting to the pad 2 connected to the signal terminal by the Al wiring 15, and the base region 13 and the N + diffusion isolation region 11 are connected by the Al wiring 16 via the extraction region. N-type transistor (see transistor Q1 in FIG. 4A) is diode-connected,
It is connected to the pad 2a. The pad 2a is connected to the ground GND via a lead wire and is grounded. As a result, the base region 13 and the N + diffusion isolation region 11 are grounded. The P-sub substrate 5 is connected to the pad 2b via the extraction region 5a and the Al wiring 16a, is extracted, and is grounded. In this case, the pad 2a connected earlier may be used as the pad 2b. The pads 2a and 2b are assigned one of a number of pads.
【0015】さて、ドライブ回路14の駆動停止に応じ
てパッド2がL成分の逆起電力によりあるいは慣性電流
によりグランドGNDに対して所定値以上負になったと
きには、例えば0.7V以上低下した電圧が発生したと
きには、パッド2に対して図4(a)に示すような関係
で先のトランジスタQ1が形成されているので、このト
ランジスタQ1がON状態となり、グランドGNDから
パッド2に向かって環流電流が流れる。このときの電流
は、ベースに流れる電流のほぼβ倍の電流がコレクタ側
から供給され、P−sub基板5からの電流の供給が抑制
されあるいは低減される。ただし、このトランジスタの
βは電流増幅率である。この関係を図2に戻って説明す
ると、パッド2が負になると、まず、PN接合のベース
・エミッタ間に微少な電流が優先して流れ、これにより
コレクタ・エミッタ間にほぼβ倍の電流が流れる。この
とき、埋込み層6とP−sub基板5は、グランドGND
電位であって、P−sub基板5と埋込み層6との間の電
圧が0.7V以上にならない限り、この間に形成される
ダイオードはONにならないので、P−sub基板5から
の電流の流はれない。When the pad 2 becomes negative with respect to the ground GND by a predetermined value or more due to the back electromotive force of the L component or the inertial current in response to the stop of the driving of the drive circuit 14, for example, a voltage reduced by 0.7V or more is applied. 4A, the transistor Q1 is formed in the relationship shown in FIG. 4A with respect to the pad 2, so that the transistor Q1 is turned on, and the circulating current flows from the ground GND toward the pad 2. Flows. At this time, a current approximately β times the current flowing through the base is supplied from the collector side, and the supply of the current from the P-sub substrate 5 is suppressed or reduced. Here, β of this transistor is a current amplification factor. Referring back to FIG. 2, when the pad 2 becomes negative, first, a small current flows preferentially between the base and the emitter of the PN junction, whereby an approximately β-fold current flows between the collector and the emitter. Flows. At this time, the buried layer 6 and the P-sub substrate 5 are connected to the ground GND.
Unless the voltage between the P-sub substrate 5 and the buried layer 6 becomes 0.7 V or more, the diode formed between them does not turn on. I can't.
【0016】以上の動作は、パッド2に対してP−sub
基板5側がコレクタの外側に位置して、かつ、拡散分離
領域11がP−sub基板5の手前でグランドGND電位
に設定されていることによる。そのため、このとき流れ
るコレクタ・エミッタ間の電流は、グランドGND−N
+の拡散分離領域11−N-領域12(コレクタ)−ベー
ス領域13−エミッタ領域14−パッド2と流れる。そ
の結果、L成分の逆起電力によりあるいは慣性電流によ
りパッド2が負になってもP−sub基板5の電位はほと
んど影響を受けることがない。これにより内部回路は、
L成分の電流供給による駆動により影響を受けずに安定
に動作することができる。The above operation is performed when the P-sub
This is because the substrate 5 side is located outside the collector and the diffusion isolation region 11 is set to the ground GND potential in front of the P-sub substrate 5. Therefore, the current flowing between the collector and the emitter at this time is equal to the ground GND-N
+ Diffusion separation region 11 -N - region 12 (collector)-base region 13-emitter region 14-pad 2 As a result, even if the pad 2 becomes negative due to the back electromotive force of the L component or the inertial current, the potential of the P-sub substrate 5 is hardly affected. This allows the internal circuit to:
It is possible to operate stably without being affected by the driving by the current supply of the L component.
【0017】図3は、図2と同様な断面図であって、図
2におけるフライホイールダイオードの形成領域10と
しての構造は同じであるが、トランジスタQ1のコレク
タ側(アノード側)を電源ラインVDD側に接続した回路
である。そのため拡散分離領域11の配線先がグランド
GNDから電源ラインVDDへに変わっている。すなわ
ち、この例では、拡散分離領域11は、パッド2aに接
続されずに、Al配線17を介して電源ラインVDDに接
続されているパッド2cに接続されている。その他の構
成は、図2と同じであるので説明は割愛する。これによ
り図2において形成されているトランジスタQ1は、パ
ッド2に対して図4(b)に示すような関係で接続され
ることになる。その結果、パッド2側がグランドGND
の電位より所定値、0.7V以上負側に低下したときに
は、電源ラインVDDからパッド2に向かって逆起電力に
よりあるいは慣性電流により発生した電流が流れる。こ
のときの電流も前記の図1の場合と同様に、ベースに流
れる電流のほぼβ倍の電流がコレクタ側から供給される
ことになるので、P−sub基板5からの電流の供給が抑
制される。ただし、この場合には、拡散分離領域11が
グランドGNDより高い電圧になるので、P−sub基板
5と埋込み層6との間は逆バイアスになり、電流が流れ
ない。FIG. 3 is a cross-sectional view similar to FIG. 2 and has the same structure as the flywheel diode forming region 10 in FIG. 2, except that the collector side (anode side) of the transistor Q1 is connected to the power supply line VDD. It is a circuit connected to the side. Therefore, the wiring destination of the diffusion isolation region 11 has been changed from the ground GND to the power supply line VDD. That is, in this example, the diffusion isolation region 11 is not connected to the pad 2a, but is connected to the pad 2c connected to the power supply line VDD via the Al wiring 17. The other configuration is the same as that of FIG. As a result, the transistor Q1 formed in FIG. 2 is connected to the pad 2 in a relationship as shown in FIG. As a result, the pad 2 side is connected to the ground GND.
When the voltage drops to a predetermined value, that is, 0.7V or more, from the power supply line VDD, a current generated by a back electromotive force or an inertial current flows from the power supply line VDD toward the pad 2. As in the case of FIG. 1, the current at this time is supplied from the collector side by approximately β times the current flowing to the base, so that the supply of the current from the P-sub substrate 5 is suppressed. You. However, in this case, since the voltage of the diffusion isolation region 11 is higher than the ground GND, a reverse bias is applied between the P-sub substrate 5 and the buried layer 6, and no current flows.
【0018】その結果、パッド2が負になったとき流れ
るコレクタ・エミッタ間の電流は、この回路の電源ある
いは電池を介して行われる。すなわち、グランドGND
−(電池あるいは電源)−電源ラインVDD−N+の拡散
分離領域11−N-領域12(コレクタ)−ベース領域
13−エミッタ領域14−パッド2と流れる。その結
果、L成分の逆起電力によりあるいは慣性電流によりグ
ランドGNDに対してパッド2が所定値以上に負になっ
ても図2の場合と同様に、P−sub基板5側からの電流
供給がなくなる。As a result, the current between the collector and the emitter, which flows when the pad 2 becomes negative, is generated via the power source of this circuit or the battery. That is, ground GND
-(Battery or power supply)-diffusion separation region 11-N - region 12 (collector) of power supply line VDD-N + -base region 13-emitter region 14-pad 2 flows. As a result, even when the pad 2 becomes more negative than the predetermined value with respect to the ground GND by the back electromotive force of the L component or by the inertial current, the current supply from the P-sub substrate 5 side is performed similarly to the case of FIG. Disappears.
【0019】以上説明してきたが、この発明は、P−su
b基板に対してフローティング状態にして信号を受ける
パッドに対してP−sub基板手前でグランドGNDから
順方向になるように接続されたダイオードを形成すれば
よく、必ずしもダイオード接続のトランジスタ形態によ
る必要はない。さらに、ウエル領域は、基板側より信号
入力のパッドに対して手前となり、そこにダイオードが
形成されていればよいので、この発明では、必ずしもフ
ローティングする必要はない。さらに、実施例では、P
型の半導体基板を例としているが、N型の半導体基板で
あってもよい。この場合に、電源側を基準とするときに
は、図1,図2,図3の各実施例において、N型の領域
は、P型となり、P型の領域はN型となって、グランド
GNDが電源ラインVDDに置き換わり、電源側がグラン
ドGNDに変わって基準電圧となってこれの安定化を図
ることができる。この場合のフライホイールダイオード
形成領域は、半導体基板が電源電圧基準となるので、こ
れに形成されたウエル領域と、このウエル領域に設けら
れるダイオードのアノード側が電流出力端子に接続され
たパッドに接続され、ダイオードのカソード側が電源に
接続されたパッドに接続されることになる。As described above, the present invention provides a P-su
It is sufficient to form a diode connected to the pad receiving the signal in a floating state with respect to the substrate in front of the P-sub substrate so as to be in a forward direction from the ground GND, and it is not always necessary to use a diode-connected transistor form. Absent. Further, the well region is located closer to the signal input pad than the substrate side, and it is only necessary that a diode is formed there. Therefore, in the present invention, it is not always necessary to float the well region. Further, in the embodiment, P
Although an N-type semiconductor substrate is taken as an example, an N-type semiconductor substrate may be used. In this case, when the power supply side is used as a reference, in each of the embodiments of FIGS. 1, 2 and 3, the N-type region becomes the P-type, the P-type region becomes the N-type, and the ground GND becomes The power supply line is replaced with the power supply line VDD, and the power supply side is changed to the ground GND and becomes a reference voltage, which can be stabilized. In this case, in the flywheel diode forming region, since the semiconductor substrate is used as a power supply voltage reference, the well region formed in this region and the anode side of the diode provided in this well region are connected to the pad connected to the current output terminal. , The cathode side of the diode is connected to the pad connected to the power supply.
【0020】[0020]
【発明の効果】以上の説明から理解できるように、この
発明にあっては、半導体基板に設けられたウエル領域に
ダイオードが形成されて、このダイオードが電流出力の
出力端子に接続されるパッドに接続されているので、こ
のダイオードがL成分からの慣性電流を基板側を通さな
いで環流させるフライホイールダイオードとなる。その
結果、ダイオードに流れる電流は、基板側を経由するこ
とないので、基板側に環流電流が流れることはなく、基
板の電位変動が抑制されあるいは低減されて基板の電位
は安定した電位に保持される。As can be understood from the above description, according to the present invention, a diode is formed in a well region provided on a semiconductor substrate, and this diode is connected to a pad connected to an output terminal for current output. Since the connection is made, this diode becomes a flywheel diode that circulates the inertial current from the L component without passing through the substrate side. As a result, the current flowing through the diode does not pass through the substrate side, so that no circulating current flows on the substrate side, and fluctuations in the substrate potential are suppressed or reduced, and the substrate potential is maintained at a stable potential. You.
【図1】図1は、この発明の半導体装置を適用した半導
体装置のフライホイールダイオード形成領域の断面図で
ある。FIG. 1 is a sectional view of a flywheel diode forming region of a semiconductor device to which the semiconductor device of the present invention is applied.
【図2】図2は、他の実施例のフライホイールダイオー
ド形成領域の断面図である。FIG. 2 is a cross-sectional view of a flywheel diode forming region according to another embodiment.
【図3】図3は、さらに他の実施例のフライホイールダ
イオード形成領域の断面図である。FIG. 3 is a cross-sectional view of a flywheel diode forming region according to still another embodiment.
【図4】図4は、フライホイールダイオードとして形成
されたダイオード接続されたトランジスタの動作を説明
する説明図である。FIG. 4 is an explanatory diagram illustrating the operation of a diode-connected transistor formed as a flywheel diode.
【図5】図5は、このような従来の半導体装置における
駆動トランジスタ素子の説明図であり、(a)は、その
形成領域の断面図、(b)は、その等価回路図である。FIGS. 5A and 5B are explanatory diagrams of a driving transistor element in such a conventional semiconductor device. FIG. 5A is a cross-sectional view of a formation region thereof, and FIG. 5B is an equivalent circuit diagram thereof.
【図6】図6は、従来の半導体装置によるDCモータ駆
動回路の説明図である。FIG. 6 is an explanatory diagram of a DC motor drive circuit using a conventional semiconductor device.
1…ドライブ回路、2,2a,2b,2c…パッド、2
A…出力端子、3…DCモータ、4…スイッチ回路、5
…半導体基板(P−sub)、6…埋込み層(B/
L)、7…ウエル領域(P領域)、7a…カソード領
域、7b,7c,7d、11a…取出領域、…取出領
域、7…N-領域、7a,18…素子分離領域、8,1
1…拡散分離領域、9…素子分離酸化膜層(LOCO
S)、10…フライホイールダイオード形成領域、12
…ウエル領域(N-領域)、14…N+のエミッタ領域、
13…ベース領域、14…エミッタ領域、15,15,
16,21…Al配線、17…電源ライン、VDD…電源
ライン、GND…グランド、D…ダイオード、Q1…ト
ランジスタ。1: Drive circuit, 2, 2a, 2b, 2c: Pad, 2
A: output terminal, 3: DC motor, 4: switch circuit, 5
... semiconductor substrate (P-sub), 6 ... buried layer (B /
L), 7 well region (P region), 7a cathode region, 7b, 7c, 7d, 11a extraction region, extraction region, 7 N - region, 7a, 18 element isolation region, 8, 1
1 ... Diffusion isolation region, 9 ... Element isolation oxide film layer (LOCO
S) 10, 10: flywheel diode forming region, 12
... well region (N - region), 14 ... N + emitter region,
13 ... base region, 14 ... emitter region, 15, 15,
16, 21 ... Al wiring, 17 ... power supply line, VDD ... power supply line, GND ... ground, D ... diode, Q1 ... transistor.
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/861 Fターム(参考) 5F003 AP04 BA97 BB08 BC08 BE08 BF03 BG03 BH16 BJ12 BJ99 BP01 BP21 BP31 5F064 BB28 CC02 DD32 EE53 FF22 FF23 FF36 FF45 GG01 GG05 5F082 AA33 BA02 BA16 BA17 BC01 BC11 EA01 EA21 FA13 GA04 HA37 HA67 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 29/861 F term (Reference) 5F003 AP04 BA97 BB08 BC08 BE08 BF03 BG03 BH16 BJ12 BJ99 BP01 BP21 BP31 5F064 BB28 CC02 DD32 EE53 FF22 FF23 FF36 FF45 GG01 GG05 5F082 AA33 BA02 BA16 BA17 BC01 BC11 EA01 EA21 FA13 GA04 HA37 HA67
Claims (6)
ンジスタの出力が接続される第1のバッドとグランド端
子に接続されて半導体基板を接地する第2のパッドとを
有する半導体装置において、前記半導体基板に形成され
たウエル領域と、このウエル領域に設けられカソード側
が前記第1のパッドに接続されたダイオードと有し、こ
のダイオードのアノード側が前記第2のパッドあるいは
この第2のパッドとは異なる第3のパッドを介して接地
され前記ダイオードにより前記インダクタンス成分から
の慣性電流を環流させる半導体装置。1. A semiconductor device comprising: a first pad connected to an output of a transistor for supplying a current to an inductance component; and a second pad connected to a ground terminal and grounding the semiconductor substrate. A well region formed, and a diode provided in the well region and having a cathode connected to the first pad, and an anode of the diode having a third electrode different from the second pad or the second pad. A semiconductor device which is grounded through a pad of (1) and circulates an inertial current from the inductance component by the diode.
により形成されたウオール領域を有するフローティング
領域として形成され、前記ウオール領域が前記第2また
は第3のパッドに接続されている請求項1記載の半導体
装置。2. The semiconductor device according to claim 1, wherein the well region is formed as a floating region having a wall region formed by impurity diffusion around a side surface, and the wall region is connected to the second or third pad. Semiconductor device.
バイポーラトランジスタであり、このバイポーラトラン
ジスタは、前記ウエル領域をコレクタとして前記ウオー
ル領域がコレクタウオールとなっている請求項2記載の
半導体装置。3. The semiconductor device according to claim 2, wherein the diode is a diode-connected bipolar transistor, and the bipolar transistor has the well region as a collector and the wall region as a collector wall.
と同型の埋込み層が前記ウオール領域の底部と結合する
形で設けられ、前記バイポーラトランジスタは、前記ウ
エル領域にベース領域が形成され、このベース領域にエ
ミッタ領域が形成されたものであって、前記ベース領域
と前記コレクタウオールとが前記第2あるいは前記第3
のパッドに共通に接続され、前記エミッタ領域が前記第
1のパッドに接続された請求項3記載の半導体装置。4. A buried layer of the same type as that of the well region is provided at the bottom of the well region so as to be coupled to the bottom of the wall region. In the bipolar transistor, a base region is formed in the well region. An emitter region is formed in a base region, wherein the base region and the collector wall are connected to the second or third region.
4. The semiconductor device according to claim 3, wherein said emitter region is connected to said first pad, and said emitter region is connected to said first pad.
と同型の埋込み層が前記ウオール領域の底部と結合する
形で設けられ、前記バイポーラトランジスタは、前記ウ
エル領域にベース領域が形成され、このベース領域にエ
ミッタ領域が形成されたものであって、前記コレクタウ
オールが電源ラインに接続され、前記ベース領域が前記
第2あるいは第3のパッドに接続され、前記エミッタ領
域が前記第1のパッドに接続された請求項3記載の半導
体装置。5. A buried layer of the same type as the well region is provided at the bottom of the well region so as to be coupled to the bottom of the wall region. In the bipolar transistor, a base region is formed in the well region. An emitter region is formed in a base region, wherein the collector wall is connected to a power supply line, the base region is connected to the second or third pad, and the emitter region is connected to the first pad. The semiconductor device according to claim 3, wherein the semiconductor device is connected.
ンジスタの出力が接続される第1のバッドと電源端子に
接続されて半導体基板を電源に接続する第2のパッドと
を有し、前記電源の電位を基準として動作する半導体装
置において、前記半導体基板に形成されたウエル領域
と、このウエル領域に設けられアノード側が前記第1の
パッドに接続されたダイオードと有し、このダイオード
のカソード側が前記第2のパッドあるいはこの第2のパ
ッドとは異なる第3のパッドを介して電源に接続され前
記ダイオードにより前記インダクタンス成分からの慣性
電流を環流させる半導体装置。6. A power supply having a first pad connected to an output of a transistor for supplying a current to an inductance component and a second pad connected to a power supply terminal and connecting a semiconductor substrate to a power supply, wherein a potential of the power supply is provided. A semiconductor device that operates on the basis of: a well region formed in the semiconductor substrate; a diode provided in the well region, the anode side of which is connected to the first pad; and the cathode side of the diode is the second side. A semiconductor device connected to a power supply through a third pad different from the second pad or the second pad, wherein the diode circulates inertial current from the inductance component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10313434A JP2000138229A (en) | 1998-11-04 | 1998-11-04 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10313434A JP2000138229A (en) | 1998-11-04 | 1998-11-04 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000138229A true JP2000138229A (en) | 2000-05-16 |
Family
ID=18041255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10313434A Pending JP2000138229A (en) | 1998-11-04 | 1998-11-04 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000138229A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109050A (en) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | Semiconductor integrated circuit device |
CN100338780C (en) * | 2003-12-10 | 2007-09-19 | 上海华虹Nec电子有限公司 | Structure of catching diode (four) |
-
1998
- 1998-11-04 JP JP10313434A patent/JP2000138229A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109050A (en) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | Semiconductor integrated circuit device |
CN100338780C (en) * | 2003-12-10 | 2007-09-19 | 上海华虹Nec电子有限公司 | Structure of catching diode (four) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100621273B1 (en) | Electrostatic discharge protection circuit | |
JPH06110567A (en) | Dc stabilized power unit | |
KR20040081055A (en) | Semiconductor device | |
US20020079555A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
JPH09129741A (en) | Semiconductor integrated circuit and manufacture thereof | |
US7067899B2 (en) | Semiconductor integrated circuit device | |
US7782637B2 (en) | Switched-mode electronic power device | |
US6972476B2 (en) | Diode and diode string structure | |
JP2000138229A (en) | Semiconductor device | |
US8536655B2 (en) | Semiconductor device with power element and circuit element formed within the same semiconductor substrate | |
US5578862A (en) | Semiconductor integrated circuit with layer for isolating elements in substrate | |
US7381998B2 (en) | Semiconductor integrated circuit device | |
US4933573A (en) | Semiconductor integrated circuit | |
US20020117732A1 (en) | Integrated power device with improved efficiency and reduced overall dimensions | |
JP3179630B2 (en) | Epitaxial tub bias structure and integrated circuit | |
US7741694B2 (en) | Semiconductor integrated circuit device | |
JP3439042B2 (en) | Semiconductor integrated circuit | |
US6573582B2 (en) | Semiconductor device | |
EP0607474B1 (en) | Semiconductor integrated circuit with layer for isolating elements in substrate | |
JP2995778B2 (en) | Integrated circuit | |
US6275095B1 (en) | Semiconductor amplifier circuit | |
JPS59189665A (en) | Semiconductor device | |
JPS6051273B2 (en) | semiconductor output circuit | |
JPH01147855A (en) | Semiconductor device | |
JPH11214708A (en) | Semiconductor integrated circuit |