JP2000137802A - Filter arithmetic unit - Google Patents
Filter arithmetic unitInfo
- Publication number
- JP2000137802A JP2000137802A JP10308508A JP30850898A JP2000137802A JP 2000137802 A JP2000137802 A JP 2000137802A JP 10308508 A JP10308508 A JP 10308508A JP 30850898 A JP30850898 A JP 30850898A JP 2000137802 A JP2000137802 A JP 2000137802A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- coefficients
- storage unit
- filter
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Studio Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、画像を拡大縮小す
る際に用いられるフィルタ演算装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a filter operation device used for scaling an image.
【0002】[0002]
【従来の技術】近年になって、テレビジョン受像機や投
射型表示装置(プロジェクタ装置)においては、複数の
画像を1つの画面内に表示する多画面表示を行ったり、
画像の一部を拡大して表示する等、画像表示方法が多様
化している。また、テレビジョン信号のみならず、パー
ソナルコンピュータ信号(パソコン信号)も表示するよ
うになってきた。さらに、陰極線管を用いたディスプレ
イ装置に加え、プラズマディスプレイ装置(PDP)や
液晶表示装置(LCD)のような非ラスタ型の表示パネ
ルを用いたマトリクス型表示装置も登場している。2. Description of the Related Art In recent years, a television receiver or a projection display device (projector device) performs a multi-screen display in which a plurality of images are displayed on one screen,
Image display methods are diversifying, such as displaying a part of an image in an enlarged manner. In addition, not only television signals but also personal computer signals (personal computer signals) have been displayed. Further, in addition to a display device using a cathode ray tube, a matrix type display device using a non-raster type display panel such as a plasma display device (PDP) or a liquid crystal display device (LCD) has appeared.
【0003】このような画像表示方法及び入力映像フォ
ーマットの多様化や画像表示装置の多様化等に伴って、
テレビジョン画像あるいはコンピュータ画像を、ハード
ウェアを用いたデジタル信号処理によって拡大縮小する
画像拡大縮小装置が必須の構成要素となっている。画像
拡大縮小装置は、デジタル信号処理装置であるフィルタ
演算装置によって画像を拡大縮小する。With such diversification of image display methods and input video formats and diversification of image display devices,
An image scaling device for scaling a television image or a computer image by digital signal processing using hardware is an essential component. The image enlargement / reduction device enlarges or reduces an image using a filter operation device that is a digital signal processing device.
【0004】図3は従来のフィルタ演算装置の一例を示
すブロック図である。この図3の例では、フィルタ演算
装置のタップ数を2としている。図3において、アドレ
ス発生器1には、フィルタ演算の開始位置、即ち、画像
を拡大もしくは縮小する際の先頭位置を示す開始信号が
入力される。アドレス発生器1は、その開始信号を基に
してアドレスを発生し、係数記憶部2に入力する。FIG. 3 is a block diagram showing an example of a conventional filter operation device. In the example of FIG. 3, the number of taps of the filter operation device is two. 3, a start signal indicating a start position of a filter operation, that is, a start position when an image is enlarged or reduced is input to the address generator 1. The address generator 1 generates an address based on the start signal and inputs the address to the coefficient storage unit 2.
【0005】係数記憶部2は、複数の係数組を記憶する
ものであり、記憶内容を更新することができるランダム
・アクセス・メモリ(RAM)より構成される。RAM
は、通常、データの書き込み端子と読み出し端子を共用
する。係数記憶部2には、係数記憶部2に記憶する係数
データと、この係数データを書き込むアドレスを指定す
る書き込みアドレスと、係数データを書き込むことを許
可する書き込み制御信号(書き込みイネーブル信号)が
入力される。係数記憶部2に係数データが書き込まれた
後、アドレス発生器1よりアドレスが入力されると、係
数記憶部2はそのアドレスで指定された係数データを発
生し、フィルタ部3に入力する。この例では、フィルタ
演算装置のタップ数が2であるので、係数記憶部2は係
数Cnと係数Dnの2つの係数を発生する。[0005] The coefficient storage unit 2 stores a plurality of coefficient sets, and is composed of a random access memory (RAM) whose storage contents can be updated. RAM
Usually share a data write terminal and a data read terminal. The coefficient storage unit 2 receives coefficient data to be stored in the coefficient storage unit 2, a write address for specifying an address for writing the coefficient data, and a write control signal (write enable signal) for permitting writing of the coefficient data. You. When an address is input from the address generator 1 after the coefficient data is written into the coefficient storage unit 2, the coefficient storage unit 2 generates the coefficient data specified by the address and inputs the coefficient data to the filter unit 3. In this example, since the number of taps of the filter operation device is 2, the coefficient storage unit 2 generates two coefficients, a coefficient Cn and a coefficient Dn.
【0006】フィルタ部3には、フィルタ演算の対象と
されている映像信号が入力データとして入力される。フ
ィルタ部3は、係数記憶部2より入力された2つの係数
Cn,Dnを用い、入力された映像信号をフィルタ演算
して出力する。フィルタ部3の具体的構成及び動作は、
後述する。[0006] To the filter section 3, a video signal to be subjected to a filter operation is input as input data. The filter unit 3 uses the two coefficients Cn and Dn input from the coefficient storage unit 2 to perform a filter operation on the input video signal and output the result. The specific configuration and operation of the filter unit 3 are as follows.
It will be described later.
【0007】ここで、図4を用いて、フィルタ演算装置
による補間演算の動作について説明する。図4におい
て、(A)は入力映像信号(以下、入力データ)を示し
ており、(B)は出力映像信号(以下、出力データ)を
示している。入力データは、画素A0,A1,A2,A
3,A4,A5…よりなり、出力データは、B1,B
2,B3,B4,B5,B6…よりなる。図4(A)に
おけるxは、入力データの画素より補間して得る出力デ
ータの画素までの距離(位相)を示している。Here, the operation of the interpolation operation by the filter operation device will be described with reference to FIG. 4A illustrates an input video signal (hereinafter, input data), and FIG. 4B illustrates an output video signal (hereinafter, output data). The input data is pixels A0, A1, A2, A
3, A4, A5..., And the output data is B1, B
2, B3, B4, B5, B6,... X in FIG. 4A indicates a distance (phase) to a pixel of output data obtained by interpolation from a pixel of input data.
【0008】出力データは、B1,B2,B3,B4,
B5…は、以下の演算によって得られる。 B1=A0×C1+A1×D1,B2=A1×C2+A2
×D2,B3=A2×C3+A3×D3,B4=A3×
C4+A4×D4,B5=A4×C5+A5×D5…
(これを(1)式と呼ぶ) C1,C2,C3…は係数記憶部2が発生する係数Cn
であり、D1,D2,D3…は係数記憶部2が発生する
係数Dnである。The output data is B1, B2, B3, B4
B5... Are obtained by the following calculation. B1 = A0 × C1 + A1 × D1, B2 = A1 × C2 + A2
× D2, B3 = A2 × C3 + A3 × D3, B4 = A3 ×
C4 + A4 × D4, B5 = A4 × C5 + A5 × D5 ...
(This is referred to as Expression (1).) C1, C2, C3... Are coefficients Cn generated by the coefficient storage unit 2.
, And D1, D2, D3,... Are coefficients Dn generated by the coefficient storage unit 2.
【0009】係数Cn,Dnは画素の補間位置と大きな
相関関係があり、入力データの画素3周期で出力データ
の画素4周期を生成する場合、係数Cn,Dnは位置情
報として次のように表される。 (C1,D1)=(1,0),(C2,D2)=(0.2
5,0.75),(C3,D3)=(0.5,0.
5),(C4,D4)=(0.75,0.25),(C
5,D5)=(0,1)…(これを(2)式と呼ぶ)The coefficients Cn and Dn have a great correlation with the pixel interpolation position. When three cycles of the input data and four cycles of the pixel of the output data are generated, the coefficients Cn and Dn are represented as position information as follows. Is done. (C1, D1) = (1, 0), (C2, D2) = (0.2
5, 0.75), (C3, D3) = (0.5, 0.
5), (C4, D4) = (0.75, 0.25), (C
(5, D5) = (0, 1) (this is called equation (2))
【0010】この(2)式より、実際の係数Cn,Dn
を得る手法は種々あるが、最も簡易な例として直線補間
法がある。直線補間法では、位置情報をフィルタ係数と
するものであり、入力データの画素から出力データの画
素までの距離xによって重み付けすると、次のようにな
る。 (C1,D1)=(0,1),(C2,D2)=(0.7
5,0.25),(C3,D3)=(0.5,0.
5),(C4,D4)=(0.25,0.75),(C
5,D5)=(1,0)…(これを(3)式と呼ぶ)From the equation (2), the actual coefficients Cn, Dn
Although there are various methods for obtaining, the simplest example is a linear interpolation method. In the linear interpolation method, position information is used as a filter coefficient. When weighted by a distance x from a pixel of input data to a pixel of output data, the following is obtained. (C1, D1) = (0, 1), (C2, D2) = (0.7
5, 0.25), (C3, D3) = (0.5, 0.
5), (C4, D4) = (0.25, 0.75), (C
(5, D5) = (1, 0) (this is called equation (3))
【0011】以上の(1)式と(3)式によって、出力
データを得ることができる。図5は、係数記憶部2に記
憶する係数Cn,Dnの例である。上記の例では、簡略
化のため、入力データの画素3周期で出力データの画素
4周期を生成する場合について示したが、実際には、画
素の間隔をさらに細かく細分化して係数を決定する。図
5の例では、入力データの画素間隔を32分割した場合
の係数Cn,Dnを示している。補間画素を生成すべき
出力データの位置情報をアドレスとして与えることによ
って、フィルタ演算に必要な係数Cn,Dnを発生する
ことができる。このとき、係数Cn,Dnは正規化して
おく必要があり、Cn+Dnは必ず1としなければなら
ない。これは、Cn+Dnが1でないと、フィルタ演算
の結果に直流分の変動を生じ、出力映像に妨害が発生す
るからである。Output data can be obtained from the above equations (1) and (3). FIG. 5 is an example of the coefficients Cn and Dn stored in the coefficient storage unit 2. In the above example, for the sake of simplicity, a case has been described in which four cycles of pixels of output data are generated with three cycles of pixels of input data. However, in actuality, coefficients are determined by further subdividing pixel intervals. In the example of FIG. 5, the coefficients Cn and Dn when the pixel interval of the input data is divided into 32 are shown. By giving the position information of the output data for generating the interpolation pixel as an address, the coefficients Cn and Dn required for the filter operation can be generated. At this time, the coefficients Cn and Dn need to be normalized, and Cn + Dn must always be 1. This is because if Cn + Dn is not 1, a change in the DC component occurs in the result of the filter operation, causing interference in the output video.
【0012】図3中のフィルタ部3は、図6に示すよう
に構成される。図6において、入力データはDフリップ
フロップ(以下、DFF)31及び乗算器32に入力さ
れる。DFF31は入力データを1画素分遅延し、乗算
器33に入力する。入力データをAn(n=0,1,2
…)とすると、DFF31の出力はA(n+1)とな
る。乗算器32は入力データAnと係数Cnとを乗算
し、信号M1を出力する。乗算器33は入力データA
(n+1)と係数Dnとを乗算し、信号M2を出力す
る。加算器34は信号M1と信号M2とを加算し、信号
M3を出力する。この信号M3がフィルタ演算装置の出
力データである。The filter section 3 in FIG. 3 is configured as shown in FIG. 6, input data is input to a D flip-flop (hereinafter, DFF) 31 and a multiplier 32. The DFF 31 delays the input data by one pixel and inputs the data to the multiplier 33. When the input data is An (n = 0, 1, 2,
..), The output of the DFF 31 is A (n + 1). The multiplier 32 multiplies the input data An by the coefficient Cn and outputs a signal M1. Multiplier 33 receives input data A
(N + 1) is multiplied by the coefficient Dn to output a signal M2. The adder 34 adds the signal M1 and the signal M2, and outputs a signal M3. This signal M3 is the output data of the filter operation device.
【0013】[0013]
【発明が解決しようとする課題】上記のように、係数記
憶部2がRAMで構成されている場合、RAMはデータ
の書き込み端子と読み出し端子を共用しているので、係
数記憶部2に記憶する係数Cn,Dnを更新する際、係
数記憶部2に書き込んでいる最中の係数Cn,Dnはそ
のままフィルタ部3へと出力されてしまう。通常、係数
記憶部2への係数Cn,Dnの書き込みは、外部のマイ
クロコンピュータ等の指示により行われるが、その速さ
は画像のサンプルレートと比較してはるかに遅い。As described above, when the coefficient storage unit 2 is composed of a RAM, since the RAM shares a data write terminal and a read terminal, the data is stored in the coefficient storage unit 2. When updating the coefficients Cn and Dn, the coefficients Cn and Dn being written into the coefficient storage unit 2 are output to the filter unit 3 as they are. Usually, the writing of the coefficients Cn and Dn into the coefficient storage unit 2 is performed according to an instruction from an external microcomputer or the like, but the speed is much slower than the sample rate of the image.
【0014】このように、係数記憶部2に記憶する係数
Cn,Dnを更新する際、係数記憶部2に書き込んでい
る最中の係数Cn,Dnはそのままフィルタ部3へと出
力されてしまうと、係数Cn,Dnを更新している間
中、誤った係数Cn,Dnがフィルタ部3に順次切り換
わって入力されてしまうことになる。As described above, when updating the coefficients Cn and Dn stored in the coefficient storage unit 2, if the coefficients Cn and Dn being written into the coefficient storage unit 2 are output to the filter unit 3 as they are. , While updating the coefficients Cn and Dn, erroneous coefficients Cn and Dn are sequentially switched and input to the filter unit 3.
【0015】すると、フィルタ部3における補間位相が
乱れ、画面上で震えとして表示されることになる。上記
のように、係数Cn,Dnの更新に要する時間は画像の
サンプルレートと比較してはるかに遅いので、これは視
覚上、大きな問題となる。これを回避するため、係数C
n,Dnの更新時は画像を表示しないようにしたり、外
部からの係数Cn,Dnを一旦バッファメモリにため込
み、映像のブランキング期間等の非表示期間に係数記憶
部2にその係数Cn,Dnを高速で転送する方法があ
る。しかしながら、前者の方法では、映像が途切れて見
づらくなり、また、後者の方法ではバッファメモリを必
要としその制御も複雑となってしまう。Then, the interpolation phase in the filter unit 3 is disturbed, and the image is displayed as shaking on the screen. As described above, since the time required to update the coefficients Cn and Dn is much slower than the sample rate of the image, this is a serious problem visually. To avoid this, the coefficient C
When updating n and Dn, the image is not displayed or the coefficients Cn and Dn from the outside are temporarily stored in the buffer memory, and the coefficients Cn and Dn are stored in the coefficient storage unit 2 during a non-display period such as a video blanking period. There is a method of transferring Dn at high speed. However, in the former method, the video is interrupted and it is difficult to see, and in the latter method, a buffer memory is required and the control thereof is complicated.
【0016】本発明はこのような問題点に鑑みなされた
ものであり、書き換え可能な係数記憶部を備えたフィル
タ演算装置において、係数更新時の映像の乱れを抑える
ことができるフィルタ演算装置を提供することを目的と
する。The present invention has been made in view of such a problem, and provides a filter operation device having a rewritable coefficient storage unit, which can suppress disturbance of video at the time of updating a coefficient. The purpose is to do.
【0017】[0017]
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、入力データに所定の係数
を用いたフィルタ演算を行って出力するフィルタ部
(3)と、前記フィルタ部に供給する係数を複数のアド
レスに対応させて書き込む書き換え可能な係数記憶部
(2)とを備えたフィルタ演算装置において、前記係数
記憶部に記憶しない固定の補助係数を発生する補助係数
発生部(5)と、前記係数記憶部に記憶する係数を書き
換えて更新する間、前記係数記憶部からの係数に代えて
前記補助係数発生部からの補助係数を前記フィルタ部に
供給する選択部(4)とを設けて構成したことを特徴と
するフィルタ演算装置を提供するものである。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems of the prior art, the present invention provides a filter unit (3) for performing a filter operation using a predetermined coefficient on input data and outputting the result. And a rewritable coefficient storage unit (2) for writing a coefficient to be supplied to the unit in correspondence with a plurality of addresses, wherein an auxiliary coefficient generation unit for generating a fixed auxiliary coefficient not stored in the coefficient storage unit And (5) a selection unit (4) that supplies the auxiliary coefficient from the auxiliary coefficient generation unit to the filter unit instead of the coefficient from the coefficient storage unit while rewriting and updating the coefficient stored in the coefficient storage unit. ) Is provided to provide a filter operation device.
【0018】[0018]
【発明の実施の形態】以下、本発明のフィルタ演算装置
について、添付図面を参照して説明する。図1は本発明
のフィルタ演算装置の一実施例を示すブロック図、図2
は本発明のフィルタ演算装置の具体的構成例を示すブロ
ック図である。なお、図1において、図3と同一部分に
は同一符号を付し、その説明を適宜省略することがあ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A filter operation device according to the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a block diagram showing an embodiment of a filter operation device according to the present invention.
FIG. 2 is a block diagram illustrating a specific configuration example of a filter operation device according to the present invention. In FIG. 1, the same portions as those in FIG. 3 are denoted by the same reference numerals, and the description thereof may be omitted as appropriate.
【0019】図1において、アドレス発生器1には、フ
ィルタ演算の開始位置、即ち、画像を拡大もしくは縮小
する際の先頭位置を示す開始信号が入力される。アドレ
ス発生器1は、その開始信号を基にしてアドレスを発生
し、係数記憶部2に入力する。係数記憶部2は、複数の
係数組を記憶するものであり、記憶内容を更新すること
ができるランダム・アクセス・メモリ(RAM)より構
成される。係数記憶部2は、データの書き込み端子と読
み出し端子を共用する。In FIG. 1, a start signal indicating a start position of a filter operation, that is, a start position when an image is enlarged or reduced is input to an address generator 1. The address generator 1 generates an address based on the start signal and inputs the address to the coefficient storage unit 2. The coefficient storage unit 2 stores a plurality of coefficient sets, and is composed of a random access memory (RAM) whose storage contents can be updated. The coefficient storage unit 2 shares a data write terminal and a data read terminal.
【0020】係数記憶部2には、係数記憶部2に記憶す
る係数データと、この係数データを書き込むアドレスを
指定する書き込みアドレスと、係数データを書き込むこ
とを許可する書き込み制御信号(書き込みイネーブル信
号)が入力される。係数記憶部2に係数データが書き込
まれた後、アドレス発生器1よりアドレスが入力される
と、係数記憶部2はそのアドレスで指定された係数デー
タを発生し、選択部4に入力する。この例では、フィル
タ演算装置のタップ数が2であるので、係数記憶部2は
係数Cnと係数Dnの2つの係数を発生する。The coefficient storage unit 2 stores coefficient data to be stored in the coefficient storage unit 2, a write address for specifying an address for writing the coefficient data, and a write control signal (write enable signal) for permitting writing of the coefficient data. Is entered. When an address is input from the address generator 1 after the coefficient data is written into the coefficient storage unit 2, the coefficient storage unit 2 generates coefficient data specified by the address and inputs the coefficient data to the selection unit 4. In this example, since the number of taps of the filter operation device is 2, the coefficient storage unit 2 generates two coefficients, a coefficient Cn and a coefficient Dn.
【0021】選択部4には、補助係数発生部5より、係
数Cn′と係数Dn′の2つの係数が入力される。選択
部4には、また、係数記憶部2に入力する書き込み制御
信号も入力される。選択部4は、書き込み制御信号が入
力されている間、即ち、係数記憶部2の係数Cn,Dn
を更新している間は、係数Cnに代えて係数Cn′を選
択し、係数Dnに代えて係数Dn′を選択する。係数記
憶部2に入力する制御信号として、ハイレベルを書き込
み制御信号(書き込みイネーブル信号)、ローレベルを
読み出し制御信号(読み出しイネーブル信号)とすれ
ば、選択部4はハイレベルが入力している間中、係数C
n′,Dn′を出力するよう構成すればよい。The selector 4 receives two coefficients Cn 'and Dn' from the auxiliary coefficient generator 5. A write control signal input to the coefficient storage unit 2 is also input to the selection unit 4. The selection unit 4 keeps the coefficients Cn and Dn in the coefficient storage unit 2 while the write control signal is being input.
Is updated, the coefficient Cn 'is selected instead of the coefficient Cn, and the coefficient Dn' is selected instead of the coefficient Dn. If the high level is a write control signal (write enable signal) and the low level is a read control signal (read enable signal) as the control signals to be input to the coefficient storage unit 2, the selection unit 4 will be able to operate while the high level is being input. Medium, coefficient C
What is necessary is just to comprise so that n 'and Dn' may be output.
【0022】以上のようにして、選択部4は、通常は係
数記憶部2からの係数Cn,Dnをフィルタ部3に入力
し、係数記憶部2の係数Cn,Dnを更新している間だ
けは係数Cn′,Dn′をフィルタ部3に入力する。な
お、係数Cn′,Dn′は正規化していることが必要で
あり、Cn′+Dn′は1とする。As described above, the selection unit 4 normally inputs the coefficients Cn and Dn from the coefficient storage unit 2 to the filter unit 3 and only updates the coefficients Cn and Dn in the coefficient storage unit 2 Inputs the coefficients Cn 'and Dn' to the filter unit 3. The coefficients Cn 'and Dn' need to be normalized, and Cn '+ Dn' is 1.
【0023】フィルタ部3には、フィルタ演算の対象と
されている映像信号が入力データとして入力される。フ
ィルタ部3は、係数記憶部2より入力された2つの係数
Cn,DnもしくはCn′,Dn′を用い、入力された
映像信号をフィルタ演算して出力する。フィルタ部3の
具体的構成及び動作は、図6で説明した通りである。The video signal to be subjected to the filter operation is input to the filter unit 3 as input data. The filter unit 3 uses the two coefficients Cn and Dn or Cn 'and Dn' input from the coefficient storage unit 2 to perform a filter operation on the input video signal and output it. The specific configuration and operation of the filter unit 3 are as described with reference to FIG.
【0024】ここで、図2を用いて、選択部4及び補助
係数発生部5の具体的構成例について説明する。補助係
数発生部5は、係数Cn′を発生する補助係数発生器5
1と、係数Dn′を発生する補助係数発生器52とより
なる。選択部4は、係数Cnと係数Cn′とを選択する
セレクタ41と、係数Dnと係数Dn′とを選択するセ
レクタ42とよりなる。Here, a specific configuration example of the selection unit 4 and the auxiliary coefficient generation unit 5 will be described with reference to FIG. The auxiliary coefficient generator 5 includes an auxiliary coefficient generator 5 for generating a coefficient Cn '.
1 and an auxiliary coefficient generator 52 for generating a coefficient Dn '. The selector 4 includes a selector 41 for selecting the coefficient Cn and the coefficient Cn ', and a selector 42 for selecting the coefficient Dn and the coefficient Dn'.
【0025】このように、係数記憶部2の係数Cn,D
nを更新している間は、固定の係数Cn′,Dn′をフ
ィルタ部3に入力するので、補間位相が一定となる。従
って、画面上で震え(映像の乱れ)として表示されるこ
とがなく、視覚上の悪影響を大きく低減させることがで
きる。なお、係数Cn′,Dn′は正規化されていれば
任意でよいが、例えば0と1もしくはその逆とすればよ
い。係数Cn′,Dn′を0や1とすることは、ただ単
に、ローレベル(グランドレベル),ハイレベルとする
だけでよいので、補助係数発生器51,52は極めて簡
単な構成とすることができる。また、フィルタ部3にお
ける演算処理においても丸め誤差が発生しないので、好
ましい係数であると言える。係数Cn′,Dn′を適宜
可変してもよい。As described above, the coefficients Cn, D in the coefficient storage unit 2
While n is being updated, fixed coefficients Cn 'and Dn' are input to the filter unit 3, so that the interpolation phase is constant. Therefore, the image is not displayed as shaking (image distortion) on the screen, and the adverse effect on the visual can be greatly reduced. The coefficients Cn 'and Dn' may be arbitrary as long as they are normalized, but may be 0 and 1 or vice versa. Setting the coefficients Cn 'and Dn' to 0 or 1 simply requires a low level (ground level) or a high level. Therefore, the auxiliary coefficient generators 51 and 52 may have an extremely simple configuration. it can. Further, since no rounding error occurs in the arithmetic processing in the filter unit 3, it can be said that the coefficient is a preferable coefficient. The coefficients Cn 'and Dn' may be changed as appropriate.
【0026】本発明は、以上説明した本実施例に限定さ
れることはなく、本発明の要旨を逸脱しない範囲におい
て種々変更可能である。本実施例では、フィルタ演算装
置を拡大縮小装置に用いた例を示したが、他の用途に用
いてもよい。The present invention is not limited to the above-described embodiment, and can be variously modified without departing from the gist of the present invention. In the present embodiment, an example is shown in which the filter operation device is used for a scaling device. However, the filter operation device may be used for other purposes.
【0027】[0027]
【発明の効果】以上詳細に説明したように、本発明のフ
ィルタ演算装置は、係数記憶部に記憶しない固定の補助
係数を発生する補助係数発生部と、係数記憶部に記憶す
る係数を書き換えて更新する間、係数記憶部からの係数
に代えて補助係数発生部からの補助係数をフィルタ部に
供給する選択部とを設けて構成したので、係数更新時の
映像の乱れを抑えることができる。As described above in detail, the filter operation device of the present invention rewrites the coefficient stored in the coefficient storage section and the auxiliary coefficient generation section for generating a fixed auxiliary coefficient not stored in the coefficient storage section. During the update, a selector is provided to supply the auxiliary coefficient from the auxiliary coefficient generator to the filter instead of the coefficient from the coefficient storage, so that the disturbance of the video image at the time of updating the coefficient can be suppressed.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図2】本発明の具体的構成例を示すブロック図であ
る。FIG. 2 is a block diagram showing a specific configuration example of the present invention.
【図3】従来例を示すブロック図である。FIG. 3 is a block diagram showing a conventional example.
【図4】フィルタ演算装置による補間演算の動作を説明
するための図である。FIG. 4 is a diagram for explaining an operation of an interpolation operation by the filter operation device.
【図5】図1,図3中の係数記憶部2に記憶するフィル
タ係数の例を示す図である。FIG. 5 is a diagram showing an example of filter coefficients stored in a coefficient storage unit 2 in FIGS. 1 and 3;
【図6】図1,図3中のフィルタ部3の具体的構成を示
すブロック図である。FIG. 6 is a block diagram showing a specific configuration of a filter unit 3 in FIGS. 1 and 3;
1 アドレス発生器 2 係数記憶部 3 フィルタ部 4 選択部 5 補助係数発生部 41,42 セレクタ 51,52 補助係数発生器 DESCRIPTION OF SYMBOLS 1 Address generator 2 Coefficient storage part 3 Filter part 4 Selection part 5 Auxiliary coefficient generation part 41,42 Selector 51,52 Auxiliary coefficient generator
Claims (1)
演算を行って出力するフィルタ部と、 前記フィルタ部に供給する係数を複数のアドレスに対応
させて書き込む書き換え可能な係数記憶部とを備えたフ
ィルタ演算装置において、 前記係数記憶部に記憶しない固定の補助係数を発生する
補助係数発生部と、 前記係数記憶部に記憶する係数を書き換えて更新する
間、前記係数記憶部からの係数に代えて前記補助係数発
生部からの補助係数を前記フィルタ部に供給する選択部
とを設けて構成したことを特徴とするフィルタ演算装
置。1. A filter unit for performing a filter operation using a predetermined coefficient on input data and outputting the result, and a rewritable coefficient storage unit for writing a coefficient to be supplied to the filter unit in correspondence with a plurality of addresses. An auxiliary coefficient generating unit that generates a fixed auxiliary coefficient that is not stored in the coefficient storage unit, and replaces a coefficient stored in the coefficient storage unit with a coefficient from the coefficient storage unit while updating the updated coefficient. And a selector for supplying an auxiliary coefficient from the auxiliary coefficient generator to the filter unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10308508A JP2000137802A (en) | 1998-10-29 | 1998-10-29 | Filter arithmetic unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10308508A JP2000137802A (en) | 1998-10-29 | 1998-10-29 | Filter arithmetic unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000137802A true JP2000137802A (en) | 2000-05-16 |
Family
ID=17981877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10308508A Pending JP2000137802A (en) | 1998-10-29 | 1998-10-29 | Filter arithmetic unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000137802A (en) |
-
1998
- 1998-10-29 JP JP10308508A patent/JP2000137802A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6914606B2 (en) | Video output controller and video card | |
US6067071A (en) | Method and apparatus for expanding graphics images for LCD panels | |
US20050105001A1 (en) | Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device | |
JP2005114773A (en) | Controller driver, display device, and operating method therefor | |
CA2130050C (en) | Method and apparatus for constructing a frame buffer with a fast copy means | |
US5854641A (en) | Method and apparatus for display image rotation | |
EP0312720A2 (en) | Double buffered graphics design system | |
JP3384659B2 (en) | Reduced video signal processing circuit | |
JP4006482B2 (en) | Multi-sync circuit of monitor device | |
JP2000137802A (en) | Filter arithmetic unit | |
JP2001136412A (en) | Gamma correction circuit for a plurality of video display devices | |
JP2005346044A (en) | Image signal processing circuit and image display apparatus | |
JP4987230B2 (en) | Driving method, driving circuit, and driving apparatus for display system | |
KR100472478B1 (en) | Method and apparatus for controlling memory access | |
JPH08220510A (en) | Display controller | |
KR19990007860A (en) | Circuit, system and method for modifying data stored in memory using logical operations | |
JP2000020713A (en) | Image processor and projection display device | |
JP2000231364A (en) | Image display device | |
JP3227200B2 (en) | Display control device and method | |
JP2934277B2 (en) | Display control device and display control method | |
JP2007071940A (en) | Memory for display | |
JPH05313645A (en) | Image composing and display device | |
JP2998417B2 (en) | Multimedia information processing device | |
JP2000132538A (en) | Filter arithmetic unit | |
JP3303923B2 (en) | Image display control device and image display control method |