JP2000134916A - Switching power circuit - Google Patents

Switching power circuit

Info

Publication number
JP2000134916A
JP2000134916A JP10308465A JP30846598A JP2000134916A JP 2000134916 A JP2000134916 A JP 2000134916A JP 10308465 A JP10308465 A JP 10308465A JP 30846598 A JP30846598 A JP 30846598A JP 2000134916 A JP2000134916 A JP 2000134916A
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
switching
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10308465A
Other languages
Japanese (ja)
Other versions
JP4013011B2 (en
Inventor
Takahisa Koyasu
貴久 子安
Yukihide Niimi
新見  幸秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP30846598A priority Critical patent/JP4013011B2/en
Publication of JP2000134916A publication Critical patent/JP2000134916A/en
Application granted granted Critical
Publication of JP4013011B2 publication Critical patent/JP4013011B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a switching power circuit capable of operating, even when a source voltage such as a battery voltage, etc., is lower, and being a small circuit scale. SOLUTION: This is a power circuit which has, in a route from a battery voltage VB up to a terminal J OUT for supplying an operating voltage VO to a CPU, a driving circuit 16 which turns on/off a P-channel MOSFET 7 whose source and drain are connected in series according to a driving signal, a smoothing circuit 15 which smoothes the drain voltage of the FBT 7 and outputs it to the above-mentioned terminal J OUT, and a driving signal outputting circuit 30 which outputs a driving signal to the driving circuit 16 so that the voltage VO of the terminal J OUT may be a set voltage. The driving circuit 16 has two transistors 25, 27 which connect a negative-side charge pump circuit 23 which generates a negative voltage, and the gate of the FET 7 to the output terminal J PO of the negative-side charge pump curcuit 23 and a ground voltage through two diodes 19, 21 respectively, as a turn-on driving unit which turns the FET 7 on.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電源電圧を予め定
められた設定電圧に変換して、マイクロコンピュータ等
の電源供給対象へ供給するスイッチング電源回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply circuit for converting a power supply voltage into a predetermined set voltage and supplying the same to a power supply target such as a microcomputer.

【0002】[0002]

【従来の技術】近年、電子制御装置等に搭載されるマイ
クロコンピュータ(以下、CPUという)の動作可能電
圧は、従来の5V前後から3.3V或いは2.5Vとい
った具合に下がる傾向にある。
2. Description of the Related Art In recent years, the operable voltage of a microcomputer (hereinafter referred to as a CPU) mounted on an electronic control unit or the like tends to decrease from about 5 V to 3.3 V or 2.5 V.

【0003】このため、CPUに動作用電圧を供給する
電源回路においては、電力源としての電源電圧(バッテ
リ電圧など)が低い場合でも、安定して動作用電圧を供
給可能なことが望まれている。また、CPUの消費電流
は、動作クロックの高周波数化に伴って増加する傾向に
あるため、電源回路のタイプとしては、シリーズ型電源
回路(シリーズ型レギュレータ)に代わって、スイッチ
ング電源回路(スイッチングレギュレータ)が主流にな
ってきている。
For this reason, it is desired that a power supply circuit for supplying an operating voltage to a CPU can stably supply an operating voltage even when a power supply voltage (such as a battery voltage) as a power source is low. I have. In addition, since the current consumption of the CPU tends to increase with an increase in the frequency of the operation clock, the type of the power supply circuit is a switching power supply circuit (switching regulator) instead of a series power supply circuit (series regulator). ) Is becoming mainstream.

【0004】つまり、シリーズ型電源回路では、電源電
圧から電源供給対象へ至る電源供給経路に直列に設けら
れた電源供給用トランジスタを、電源供給対象に供給さ
れる電圧が所定電圧となるようにリニアに動作させるた
め、その電源供給用トランジスタの熱損失(消費電力)
が大きくなってしまう。
That is, in a series type power supply circuit, a power supply transistor provided in series in a power supply path from a power supply voltage to a power supply target is linearly controlled so that a voltage supplied to the power supply target becomes a predetermined voltage. Loss due to the power supply transistor (power consumption)
Becomes large.

【0005】これに対して、スイッチング電源回路は、
一般に、電源電圧から電源供給対象へ至る電源供給経路
に直列に設けられた電源供給用トランジスタと、その電
源供給用トランジスタを駆動信号に応じてオン/オフさ
せるスイッチング駆動回路と、電源供給用トランジスタ
と電源供給対象との間の経路に設けられ、電源供給用ト
ランジスタの出力電圧を平滑して電源供給対象へ供給す
るコイルやコンデンサ等からなる平滑回路と、その平滑
回路によって平滑された電圧が予め定められた設定電圧
となるように、上記スイッチング駆動回路へ駆動信号を
出力する駆動信号出力回路とから構成される。そして、
この種のスイッチング電源回路では、電源供給用トラン
ジスタを繰り返しオン/オフさせることで電源供給対象
へ所定の動作用電圧を供給することとなるため、電源供
給対象の消費電流が大きくても、電源供給用トランジス
タの熱損失を小さく抑えることができる。
On the other hand, a switching power supply circuit is
Generally, a power supply transistor provided in series in a power supply path from a power supply voltage to a power supply target, a switching drive circuit for turning on / off the power supply transistor in accordance with a drive signal, and a power supply transistor A smoothing circuit that is provided on a path between the power supply target and a coil or a capacitor that smoothes the output voltage of the power supply transistor and supplies the output voltage to the power supply target, and the voltage smoothed by the smoothing circuit is predetermined. And a drive signal output circuit that outputs a drive signal to the switching drive circuit so that the set voltage is obtained. And
In this type of switching power supply circuit, a predetermined operating voltage is supplied to the power supply target by repeatedly turning on / off the power supply transistor. Heat loss of the transistor can be suppressed.

【0006】[0006]

【発明が解決しようとする課題】ここで、上記のような
スイッチング電源回路において、電源電圧が低い時にで
も動作させようとした場合、電源供給用トランジスタと
しては、PNP形のバイポーラトランジスタ(PNPト
ランジスタ)を用いることが考えられる。
Here, in the above-mentioned switching power supply circuit, when it is intended to operate even when the power supply voltage is low, a PNP-type bipolar transistor (PNP transistor) is used as a power supply transistor. It is conceivable to use.

【0007】ところが、バイポーラトランジスタは、ス
イッチング動作時の過渡損失が大きいという欠点があ
り、また、大きな電流を流すことのできるバイポーラト
ランジスタは、非常に高い周波数でスイッチング動作さ
せることができない。このため、電源供給用トランジス
タとしては、電界効果トランジスタ(以下、FETとい
う)が有効である。
However, the bipolar transistor has a drawback that the transient loss at the time of the switching operation is large, and the bipolar transistor capable of flowing a large current cannot perform the switching operation at a very high frequency. Therefore, a field effect transistor (hereinafter, referred to as an FET) is effective as a power supply transistor.

【0008】しかしながら、電源供給用トランジスタと
して、ただ単にPNPトランジスタに代えてPチャネル
FETを用いると、電源電圧が低い時に、そのFETの
ゲート−ソース間電圧を十分に確保することができず、
動作しなくなるか、或いは、FETのオン抵抗が非常に
大きくなってしまう。
However, if a P-channel FET is simply used as a power supply transistor instead of a PNP transistor, a sufficient gate-source voltage of the FET cannot be secured when the power supply voltage is low.
Either the operation stops, or the on-resistance of the FET becomes extremely large.

【0009】つまり、この場合、PチャネルFETは、
上記電源供給経路にてソースが電源電圧側に接続され、
ドレインが平滑回路側に接続されることとなる。そし
て、電源電圧が、そのPチャネルFETのオン可能なゲ
ート−ソース間しきい値電圧VGS(Pth) よりも低くなる
と、上記PチャネルFETは、ゲート電圧がスイッチン
グ駆動回路によって接地電圧(0V)にまで下げられた
としても、オンしなくなるからである。
That is, in this case, the P-channel FET is
The source is connected to the power supply voltage side in the power supply path,
The drain is connected to the smoothing circuit side. Then, when the power supply voltage becomes lower than the gate-source threshold voltage VGS (Pth) at which the P-channel FET can be turned on, the gate voltage of the P-channel FET is reduced to the ground voltage (0 V) by the switching drive circuit. Even if it is lowered, it will not turn on.

【0010】また、電源供給用トランジスタとして、N
チャネルFETを用いた場合には、そのドレインが上記
電源供給経路の電源電圧側に接続され、ソースが平滑回
路側に接続されることとなるため、電源電圧を昇圧して
NチャネルFETのゲートに供給する必要があり、特に
電源電圧が低い時にでも動作させようとすると、電源電
圧を昇圧するためのチャージポンプ回路を構成するコン
デンサやインバータ等の接続段数が増えて、回路の大型
化やコストアップが顕著になる。
Further, as a power supply transistor, N
When a channel FET is used, its drain is connected to the power supply voltage side of the power supply path, and its source is connected to the smoothing circuit side. If it is necessary to supply power, especially if it is to be operated even when the power supply voltage is low, the number of connection stages such as capacitors and inverters that compose the charge pump circuit for boosting the power supply voltage increases, resulting in an increase in circuit size and cost. Becomes noticeable.

【0011】例えば、NチャネルFETのオン可能なゲ
ート−ソース間しきい値電圧VGS(Nth) が5Vであり、
電源電圧が3Vであるとすると、NチャネルFETをオ
ンさせるためには、そのゲートに、少なくとも電源電圧
より上記ゲート−ソース間しきい値電圧VGS(Nth) だけ
高い電圧(=8V=3V+5V)を生成して与えなけれ
ばならない。
For example, a threshold voltage VGS (Nth) between the gate and the source at which the N-channel FET can be turned on is 5 V,
Assuming that the power supply voltage is 3 V, in order to turn on the N-channel FET, a voltage (= 8 V = 3 V + 5 V) higher than the power supply voltage by at least the gate-source threshold voltage VGS (Nth) is applied to the gate. Must be generated and given.

【0012】本発明は、こうした問題に鑑みなされたも
のであり、電源電圧がより低い場合でも動作可能で且つ
小回路規模のスイッチング電源回路を提供することを目
的としている。
The present invention has been made in view of such a problem, and has as its object to provide a small-scale switching power supply circuit that can operate even when the power supply voltage is lower.

【0013】[0013]

【課題を解決するための手段、及び発明の効果】上記目
的を達成するためになされた請求項1に記載の本発明の
スイッチング電源回路においては、スイッチング駆動回
路が、電源電圧から電源供給対象へ至る電源供給経路に
直列に設けられた電源供給用トランジスタを、駆動信号
出力回路からの駆動信号に応じてオン/オフさせ(スイ
ッチング動作させ)、その電源供給用トランジスタと電
源供給対象との間の経路に設けられた平滑回路が、電源
供給用トランジスタの出力電圧(即ち、電源供給用トラ
ンジスタのスイッチング動作に伴うパルス状の電圧)を
平滑して電源供給対象へ供給する。そして、上記駆動信
号出力回路は、平滑回路により平滑されて電源供給対象
へ供給される電圧が予め定められた設定電圧となるよう
に、スイッチング駆動回路へ駆動信号を出力する。
Means for Solving the Problems and Effects of the Invention In order to achieve the above object, in the switching power supply circuit of the present invention according to the first aspect, the switching drive circuit changes the power supply voltage to the power supply target. A power supply transistor provided in series in a power supply path leading to the power supply transistor is turned on / off (switching operation) in response to a drive signal from a drive signal output circuit, and the power supply transistor is connected between the power supply transistor and a power supply target. A smoothing circuit provided in the path smoothes the output voltage of the power supply transistor (that is, a pulse-like voltage accompanying the switching operation of the power supply transistor) and supplies the output voltage to the power supply target. Then, the drive signal output circuit outputs a drive signal to the switching drive circuit such that the voltage smoothed by the smoothing circuit and supplied to the power supply target becomes a predetermined set voltage.

【0014】ここで特に、本発明のスイッチング電源回
路では、電源供給用トランジスタとして、PチャネルF
ET(Pチャネル電界効果トランジスタ)を用いてお
り、そのPチャネルFETは、上記電源供給経路にてソ
ースが電源電圧側に接続され、ドレインが平滑回路側に
接続されている。
In particular, in the switching power supply circuit of the present invention, a P-channel F
An ET (P-channel field-effect transistor) is used. The P-channel FET has a source connected to the power supply voltage side and a drain connected to the smoothing circuit side in the power supply path.

【0015】そして更に、スイッチング駆動回路は、上
記PチャネルFETをオンさせるためのオン駆動部とし
て、電源電圧を受けて接地電圧よりも低い負電圧を生成
し、その負電圧を出力端子から出力する負側チャージポ
ンプ回路と、上記PチャネルFETのゲートを、駆動信
号出力回路からの駆動信号に応じて負側チャージポンプ
回路の出力端子に接続させるスイッチング素子とを備え
ている。
Further, the switching drive circuit serves as an ON drive section for turning on the P-channel FET, receives a power supply voltage, generates a negative voltage lower than the ground voltage, and outputs the negative voltage from an output terminal. A negative-side charge pump circuit; and a switching element for connecting a gate of the P-channel FET to an output terminal of the negative-side charge pump circuit in response to a drive signal from a drive signal output circuit.

【0016】つまり、負側チャージポンプ回路によって
接地電圧(=0V)よりも低い負電圧を生成し、電源供
給用トランジスタとしてのPチャネルFETのゲート
を、スイッチング素子を介して、負側チャージポンプ回
路で生成される負電圧に接続することにより、そのPチ
ャネルFETをオンさせるようにしている。
That is, a negative voltage lower than the ground voltage (= 0 V) is generated by the negative charge pump circuit, and the gate of the P-channel FET as a power supply transistor is connected to the negative charge pump circuit via the switching element. The P-channel FET is turned on by connecting to the negative voltage generated by

【0017】このため、本発明のスイッチング電源回路
によれば、電源電圧が、PチャネルFETのオン可能な
ゲート−ソース間しきい値電圧VGS(Pth) より低くなっ
ても、そのPチャネルFETのゲート−ソース間電圧を
十分に確保して、該PチャネルFETを確実にオンさせ
ることができ、電源電圧がより低い場合でも動作可能と
なる。
Therefore, according to the switching power supply circuit of the present invention, even if the power supply voltage becomes lower than the gate-source threshold voltage VGS (Pth) at which the P-channel FET can be turned on, the P-channel FET can be turned on. The P-channel FET can be reliably turned on by sufficiently securing the gate-source voltage, and can operate even when the power supply voltage is lower.

【0018】そして特に、本発明のスイッチング電源回
路では、電源供給用トランジスタとしてPチャネルFE
Tを用いているため、負側チャージポンプ回路は、接地
電圧を基準にして、PチャネルFETのオン可能なゲー
ト−ソース間しきい値電圧VGS(Pth) の値よりも小さい
負側の電圧を生成すれば良いため、その負側チャージポ
ンプ回路を構成するコンデンサやインバータ等の接続段
数を少なくすることができ、回路の大型化やコストアッ
プを最小限に抑えることができる。
In particular, in the switching power supply circuit of the present invention, a P-channel FE is used as a power supply transistor.
Since T is used, the negative-side charge pump circuit supplies a negative-side voltage smaller than the value of the gate-source threshold voltage VGS (Pth) that can be turned on of the P-channel FET with reference to the ground voltage. Since it is sufficient to generate the negative charge pump circuit, the number of connection stages such as capacitors and inverters constituting the negative side charge pump circuit can be reduced, and the circuit size and cost can be minimized.

【0019】つまり、前述したように、電源供給用トラ
ンジスタとしてNチャネルFETを用いた場合には、電
源電圧を基準にして、そのNチャネルFETのオン可能
なゲート−ソース間しきい値電圧VGS(Nth) の分だけ正
側に昇圧した電圧を生成し、その電圧をNチャネルFE
Tのゲートに供給しなければならないが、本発明のスイ
ッチング電源回路によれば、動作可能な電源電圧の最低
値をVmin (<VGS(Pth) )とすると、接地電圧を基準
にして、ゲート−ソース間しきい値電圧VGS(Pth) と上
記電源電圧の最低値Vmin との差分(=VGS(Pth) −V
min )だけ負側に昇圧した電圧を生成し、その電圧をP
チャネルFETのゲートに供給すれば、電源供給用トラ
ンジスタとしてのPチャネルFETを確実にオンさせる
ことができ、接地電圧から負側への昇圧分が小さくて済
むのである。
That is, as described above, when an N-channel FET is used as a power supply transistor, the gate-source threshold voltage VGS ( Nth), and generates a voltage boosted to the positive side by the amount of
However, according to the switching power supply circuit of the present invention, assuming that the minimum value of the operable power supply voltage is Vmin (<VGS (Pth)), the gate power supply is controlled with respect to the ground voltage. The difference between the source-to-source threshold voltage VGS (Pth) and the minimum value Vmin of the power supply voltage (= VGS (Pth) −V
min) to generate a voltage boosted to the negative side, and
If the power is supplied to the gate of the channel FET, the P-channel FET as the power supply transistor can be reliably turned on, and the amount of boost from the ground voltage to the negative side can be reduced.

【0020】具体例を挙げて説明すると、例えば、Pチ
ャネルFETのオン可能なゲート−ソース間しきい値電
圧VGS(Pth) と、NチャネルFETのオン可能なゲート
−ソース間しきい値電圧VGS(Nth) とが、両方共に5V
であるとすると、電源電圧が3Vの時にでも動作させよ
うとした場合、NチャネルFETでは、電源電圧を基準
にして5V昇圧した電圧(=8V)を、ゲートに与えな
ければオンしない。これに対して、PチャネルFETで
は、接地電圧(=0)を基準にして、ゲート−ソース間
しきい値電圧VGS(Pth) と電源電圧との差分(2V=5
V−3V)だけ負側に昇圧した−2Vの電圧を、ゲート
に与えればオンさせることができる。
To be more specific, for example, a gate-source threshold voltage VGS (Pth) that can turn on a P-channel FET and a gate-source threshold voltage VGS that can turn on an N-channel FET will be described. (Nth) and both are 5V
If it is assumed that the operation is performed even when the power supply voltage is 3 V, the N-channel FET does not turn on unless a voltage (= 8 V) boosted by 5 V with respect to the power supply voltage is applied to the gate. On the other hand, in the case of the P-channel FET, the difference between the gate-source threshold voltage VGS (Pth) and the power supply voltage (2V = 5) with reference to the ground voltage (= 0).
V-3V), the gate can be turned on by applying a voltage of -2V raised to the negative side to the gate.

【0021】よって、本発明のスイッチング電源回路に
よれば、小規模な回路構成にも拘わらず、電源電圧がよ
り低い場合でも動作可能となる。次に、請求項2に記載
のスイッチング電源回路では、スイッチング駆動回路の
オン駆動部は、PチャネルFETのゲートを、駆動信号
出力回路からの駆動信号に応じて接地電圧に接続させる
第2のスイッチング素子を備えている。そして、このス
イッチング電源回路によれば、負側チャージポンプ回路
の電流引き込み能力が小さくても、PチャネルFETの
ターンオン時間(オフ状態からオン状態になるまでの時
間)を短くすることができ、延いては、PチャネルFE
Tのスイッチング速度を向上させることができる。
Therefore, according to the switching power supply circuit of the present invention, it is possible to operate even when the power supply voltage is lower despite the small-scale circuit configuration. Next, in the switching power supply circuit according to the second aspect, the ON drive section of the switching drive circuit connects the gate of the P-channel FET to the ground voltage according to the drive signal from the drive signal output circuit. Device. According to this switching power supply circuit, the turn-on time (time from the OFF state to the ON state) of the P-channel FET can be shortened even if the current-drawing ability of the negative-side charge pump circuit is small. And P channel FE
The switching speed of T can be improved.

【0022】つまり、前述した請求項1に記載のスイッ
チング電源回路において、PチャネルFETをオフ状態
からオンさせる時には、オン駆動部のスイッチング素子
をオンさせて、PチャネルFETのゲートから負側チャ
ージポンプ回路の出力端子側へ電流(電荷)を引き込む
ことにより、PチャネルFETのゲート−ソース間容量
CGSを充電することとなるが、この場合、負側チャージ
ポンプ回路の電流引き込み能力が小さいと、ゲート−ソ
ース間容量CGSを十分に且つ素早く充電することができ
ず、PチャネルFETのターンオン時間が長くなってし
まう。
That is, in the switching power supply circuit according to claim 1, when the P-channel FET is turned on from the off state, the switching element of the on-drive unit is turned on, and the gate of the P-channel FET is connected to the negative side charge pump. By drawing the current (charge) to the output terminal side of the circuit, the gate-source capacitance CGS of the P-channel FET is charged. In this case, if the current drawing ability of the negative side charge pump circuit is small, the gate will -The source-to-source capacitance CGS cannot be charged sufficiently and quickly, and the turn-on time of the P-channel FET becomes long.

【0023】これに対して、請求項2に記載の如く第2
のスイッチング素子を設ければ、PチャネルFETをオ
フ状態からオンさせる時に、その第2のスイッチング素
子と請求項1に記載のスイッチング素子(以下、第1の
スイッチング素子という)とが共にオンすることとな
り、PチャネルFETのゲート電圧が接地電圧付近の所
定電圧となるまでは、ゲート−ソース間容量CGSが第2
のスイッチング素子を介して急速に充電され(つまり、
PチャネルFETのゲートから第2のスイッチング素子
を介して接地電圧へゲート−ソース間容量CGSの充電電
流が流れ)、ゲート電圧が上記所定電圧に達してから
は、ゲート−ソース間容量CGSが第1のスイッチング素
子を介して充電される(つまり、PチャネルFETのゲ
ートから第1のスイッチング素子を介して負側チャージ
ポンプ回路の出力端子へ充電電流が流れる)こととな
る。そして、上記のように、PチャネルFETのゲート
−ソース間容量CGSを第2のスイッチング素子を介して
急速に充電できることから、負側チャージポンプ回路の
電流引き込み能力が小さくても、PチャネルFETのタ
ーンオン時間を短くすることができるのである。
On the other hand, as described in claim 2, the second
2. When the P-channel FET is turned on from the off state, the second switching element and the switching element according to claim 1 (hereinafter, referred to as the first switching element) are both turned on. Until the gate voltage of the P-channel FET reaches a predetermined voltage near the ground voltage, the gate-source capacitance CGS becomes the second voltage.
Rapidly charged through the switching element of
The charging current of the gate-source capacitance CGS flows from the gate of the P-channel FET to the ground voltage via the second switching element), and after the gate voltage reaches the predetermined voltage, the gate-source capacitance CGS becomes the second voltage. The charging is performed via the first switching element (that is, the charging current flows from the gate of the P-channel FET to the output terminal of the negative-side charge pump circuit via the first switching element). As described above, since the gate-source capacitance CGS of the P-channel FET can be rapidly charged via the second switching element, even if the current drawing ability of the negative-side charge pump circuit is small, the P-channel FET is not charged. The turn-on time can be shortened.

【0024】ところで、請求項2に記載のスイッチング
電源回路において、第2のスイッチング素子としては、
NPN形のバイポーラトランジスタ(NPNトランジス
タ)やNチャネルFET、或いは、アナログスイッチ等
を用いることができる。尚、このことは、第1のスイッ
チング素子についても同様である。
By the way, in the switching power supply circuit according to claim 2, as the second switching element,
An NPN-type bipolar transistor (NPN transistor), an N-channel FET, an analog switch, or the like can be used. This is the same for the first switching element.

【0025】そして、例えば、第2のスイッチング素子
として、NPNトランジスタを用いた場合には、そのコ
レクタをPチャネルFETのゲートに接続し、エミッタ
を接地電圧に接続することとなり、また、第2のスイッ
チング素子として、NチャネルFETを用いた場合に
は、そのドレインをPチャネルFETのゲートに接続
し、ソースを接地電圧に接続することとなる。
For example, when an NPN transistor is used as the second switching element, its collector is connected to the gate of the P-channel FET, and its emitter is connected to the ground voltage. When an N-channel FET is used as a switching element, its drain is connected to the gate of the P-channel FET, and its source is connected to the ground voltage.

【0026】但し、第2のスイッチング素子として、エ
ミッタとコレクタとの間に順方向に寄生ダイオードを有
しているNPNトランジスタや、ソースとドレインとの
間に順方向に寄生ダイオードを有しているNチャネルF
ETを用いた場合には、以下の問題が生じる。
However, as the second switching element, an NPN transistor having a forward parasitic diode between the emitter and the collector and a forward parasitic diode between the source and the drain are provided. N channel F
When ET is used, the following problem occurs.

【0027】即ち、前述したように、電源供給用トラン
ジスタとしてのPチャネルFETをオンさせる時には、
第1のスイッチング素子と第2のスイッチング素子とが
共にオンし、PチャネルFETのゲート電圧は最終的に
は第1のスイッチング素子を介して負側チャージポンプ
回路による負電圧になろうとするが、第2のスイッチン
グ素子が上記のような寄生ダイオードを有していると、
接地電圧から第2のスイッチング素子の寄生ダイオード
及び第1のスイッチング素子を経由して、負側チャージ
ポンプ回路の出力端子へ回り込み電流が流れてしまい、
その結果、PチャネルFETのゲート電圧は、接地電圧
よりも上記寄生ダイオードの順方向降下電圧VF (約
0.6V)だけ低い電圧(−VF )までしか下がらなく
なってしまう。しかも、接地電圧から第2のスイッチン
グ素子の寄生ダイオード及び第1のスイッチング素子を
経由して、負側チャージポンプ回路の出力端子へ余分な
電流が流れるため、負側チャージポンプ回路における負
電圧の出力能力が低下してしまう。そして、このような
問題は、第2のスイッチング素子としてアナログスイッ
チを用いた場合も同様である。
That is, as described above, when turning on the P-channel FET as the power supply transistor,
The first switching element and the second switching element are both turned on, and the gate voltage of the P-channel FET finally tries to become a negative voltage by the negative side charge pump circuit via the first switching element. When the second switching element has a parasitic diode as described above,
A sneak current flows from the ground voltage to the output terminal of the negative side charge pump circuit via the parasitic diode of the second switching element and the first switching element,
As a result, the gate voltage of the P-channel FET drops only to a voltage (-VF) lower than the ground voltage by a forward drop voltage VF (about 0.6 V) of the parasitic diode. Moreover, since an extra current flows from the ground voltage to the output terminal of the negative charge pump circuit via the parasitic diode of the second switching element and the first switching element, the output of the negative voltage in the negative charge pump circuit Ability will be reduced. Such a problem also applies to a case where an analog switch is used as the second switching element.

【0028】そこで、請求項2に記載のスイッチング電
源回路において、請求項3に記載の如く、PチャネルF
ETのゲートと、前記第2のスイッチング素子との間の
経路に、ダイオードを順方向に設けるようにすれば、第
2のスイッチング素子として、どのような構成のものを
用いたとしても、第1のスイッチング素子と第2のスイ
ッチング素子とが共にオンした際に、接地電圧から第2
のスイッチング素子及び第1のスイッチング素子を経由
して負側チャージポンプ回路の出力端子へ回り込み電流
が流れてしまうことを確実に防止することができ、上記
問題を解決することができる。
Therefore, in the switching power supply circuit according to the second aspect, the P-channel F
If a diode is provided in the path between the gate of the ET and the second switching element in the forward direction, the first switching element may be used regardless of the configuration of the second switching element. When both the switching element and the second switching element are turned on, the second
It is possible to reliably prevent current from flowing to the output terminal of the negative side charge pump circuit via the switching element and the first switching element, and to solve the above problem.

【0029】尚、こうした回り込み電流の防止は、基本
的には、PチャネルFETのゲートと第2のスイッチン
グ素子との間の経路だけにダイオードを設ければ実現で
きるが、第2のスイッチング素子側だけにダイオードを
設けたのでは、PチャネルFETをオンさせるべく第1
のスイッチング素子と第2のスイッチング素子とをオン
させた時に、上記追加したダイオードにおける順方向降
下電圧の影響で、第2のスイッチング素子がPチャネル
FETのゲートから十分に電流を引き込むことができな
くなる可能性がある。そこで、請求項3に記載のスイッ
チング電源回路に対し、PチャネルFETのゲートと第
1のスイッチング素子との間の経路にもダイオードを設
けることにより、第2のスイッチング素子側の経路と第
1のスイッチング素子側の経路とのバランスを取り、請
求項2に記載のスイッチング電源回路と同様の作用及び
効果をより確実なものにできる。即ち、PチャネルFE
Tのゲート電圧が概ねダイオードの順方向降下電圧VF
となるまでは、PチャネルFETのゲートから第2のス
イッチング素子を介して接地電圧へ、PチャネルFET
のゲート−ソース間容量CGSの充電電流が流れて、その
ゲート−ソース間容量CGSが急速に充電され、その結
果、負側チャージポンプ回路の電流引き込み能力が小さ
くても、PチャネルFETのターンオン時間を短くする
ことができるのである。
Incidentally, such a sneak current can be prevented basically by providing a diode only in the path between the gate of the P-channel FET and the second switching element. Only a diode is provided in order to turn on the P-channel FET.
When the first switching element and the second switching element are turned on, the second switching element cannot sufficiently draw current from the gate of the P-channel FET due to the effect of the forward drop voltage of the added diode. there is a possibility. Therefore, in the switching power supply circuit according to the third aspect, a diode is also provided in a path between the gate of the P-channel FET and the first switching element, so that the path on the second switching element side and the first switching element are connected to each other. The operation and effects similar to those of the switching power supply circuit according to the second aspect can be further ensured by balancing the path with the switching element. That is, the P channel FE
The gate voltage of T is approximately the forward drop voltage VF of the diode
Until the P-channel FET reaches the ground voltage through the second switching element from the gate of the P-channel FET
The charging current of the gate-source capacitance CGS flows, and the gate-source capacitance CGS is rapidly charged. As a result, even if the current drawing capability of the negative side charge pump circuit is small, the turn-on time of the P-channel FET is small. Can be shortened.

【0030】一方、負側チャージポンプ回路は、電源電
圧を受けて所定周波数の発振信号を出力する発振回路を
備え、その発振回路から出力される発振信号の電圧から
負電圧を生成すると共に、その負電圧を複数段のコンデ
ンサに順次累積して蓄積するように構成されるが、負電
圧を生成するための発振信号に起因して、外部への放射
ノイズが発生する虞がある。
On the other hand, the negative-side charge pump circuit includes an oscillating circuit that receives a power supply voltage and outputs an oscillating signal of a predetermined frequency, and generates a negative voltage from the voltage of the oscillating signal output from the oscillating circuit. Although the negative voltage is sequentially accumulated and accumulated in the capacitors of a plurality of stages, radiation noise to the outside may be generated due to the oscillation signal for generating the negative voltage.

【0031】そこで、請求項4に記載のスイッチング電
源回路では、請求項2又は請求項3に記載のスイッチン
グ電源回路において、負側チャージポンプ回路は、電源
電圧が予め定められたしきい値電圧VTH以上の場合に、
負電圧の生成動作を停止するように構成されている。
Therefore, in the switching power supply circuit according to the fourth aspect, in the switching power supply circuit according to the second or third aspect, the negative side charge pump circuit includes a power supply voltage having a predetermined threshold voltage VTH. In these cases,
It is configured to stop the operation of generating the negative voltage.

【0032】つまり、電源電圧がPチャネルFETのオ
ン可能なゲート−ソース間しきい値電圧VGS(Pth) より
も高く、PチャネルFETのゲートを第2のスイッチン
グ素子を介して接地電圧に接続するだけでPチャネルF
ETをオンさせることができる状態であれば、負側チャ
ージポンプ回路は不要であるため、その様な状態の場合
は、負側チャージポンプ回路の動作を停止させているの
である。そして、請求項4に記載のスイッチング電源回
路によれば、当該スイッチング電源回路からの放射ノイ
ズを低減するのに非常に有利である。
That is, the power supply voltage is higher than the gate-source threshold voltage VGS (Pth) at which the P-channel FET can be turned on, and the gate of the P-channel FET is connected to the ground voltage via the second switching element. Just P channel F
If the ET can be turned on, the negative charge pump circuit is unnecessary, and in such a state, the operation of the negative charge pump circuit is stopped. According to the switching power supply circuit of the fourth aspect, it is very advantageous to reduce radiation noise from the switching power supply circuit.

【0033】尚、上記しきい値電圧VTHは、Pチャネル
FETのゲート−ソース間しきい値電圧VGS(Pth) より
も、ある程度の余裕分αだけ高い電圧(=VGS(Pth) +
α)に設定しておけば良い。次に、請求項5に記載のス
イッチング電源回路では、請求項1〜請求項4に記載の
スイッチング電源回路において、少なくとも負側チャー
ジポンプ回路が、ICとして半導体基板に形成されてい
ると共に、その負側チャージポンプ回路を構成する各素
子は、絶縁物で分離されている。つまり、請求項5に記
載のスイッチング電源回路では、負側チャージポンプ回
路を、各素子が絶縁物で分離される絶縁分離工程によっ
てIC化している。
The threshold voltage VTH is higher than the gate-source threshold voltage VGS (Pth) of the P-channel FET by a margin α (= VGS (Pth) +
α). Next, in a switching power supply circuit according to a fifth aspect, in the switching power supply circuit according to the first to fourth aspects, at least a negative side charge pump circuit is formed on a semiconductor substrate as an IC, and the negative side charge pump circuit is connected to the negative side. Each element constituting the side charge pump circuit is separated by an insulator. That is, in the switching power supply circuit according to the fifth aspect, the negative side charge pump circuit is formed into an IC by an insulation separation step in which each element is separated by an insulator.

【0034】この理由を以下に説明する。まず、前述し
たように、負側チャージポンプ回路は、発振回路から出
力される発振信号の電圧から負電圧を生成すると共に、
その負電圧を複数段のコンデンサに蓄積するように構成
されるが、例えば接合分離工程で形成されたコンデンサ
の断面構造を表す図7に示すように、負側チャージポン
プ回路を接合分離工程で形成すると、接地電圧に接続さ
れるアイソレーションとしてのP+ 部と、コンデンサの
マイナス側アルミ電極に接続されるN+ 部(エミッタ拡
散層)との間に、寄生ダイオードDk1が生じてしまう。
The reason will be described below. First, as described above, the negative-side charge pump circuit generates a negative voltage from the voltage of the oscillation signal output from the oscillation circuit,
The negative voltage is stored in a plurality of stages of capacitors. For example, as shown in FIG. 7 showing a cross-sectional structure of the capacitor formed in the junction separation step, a negative side charge pump circuit is formed in the junction separation step. Then, a parasitic diode Dk1 is generated between the P + part serving as isolation connected to the ground voltage and the N + part (emitter diffusion layer) connected to the negative aluminum electrode of the capacitor.

【0035】このため、コンデンサのマイナス側アルミ
電極の電位が−VF (但し、VF は、上記寄生ダイオー
ドDk1の順方向降下電圧)までしか下がらなくなり、P
チャネルFETをオンさせるのに必要な負電圧を生成す
ることができなくなってしまう。
For this reason, the potential of the negative aluminum electrode of the capacitor is reduced only to -VF (where VF is the forward voltage drop of the parasitic diode Dk1).
The negative voltage required to turn on the channel FET cannot be generated.

【0036】これに対して、負側チャージポンプ回路を
絶縁分離工程で形成すれば、各素子が絶縁物(所謂トレ
ンチ)で分離されることとなり、接合分離工程を用いた
場合のような寄生ダイオードDk1は自動的に形成されな
いため、所望の負電圧を生成可能な負側チャージポンプ
回路を得ることができる。
On the other hand, if the negative-side charge pump circuit is formed in the insulation separation step, each element is separated by an insulator (so-called trench), and the parasitic diode as in the case of using the junction separation step. Since Dk1 is not automatically formed, a negative-side charge pump circuit capable of generating a desired negative voltage can be obtained.

【0037】また、請求項6に記載のように、請求項1
〜請求項4に記載のスイッチング電源回路において、少
なくともスイッチング駆動回路及び駆動信号出力回路
を、ICとして半導体基板に形成する場合に、そのスイ
ッチング駆動回路及び駆動信号出力回路を、各素子が絶
縁物で分離されるように、絶縁分離工程で形成すれば、
請求項5に記載のスイッチング電源回路と同様に、所望
の負電圧を生成可能な負側チャージポンプ回路を得るこ
とができ、しかも、負側チャージポンプ回路以外の各部
についても、負電圧が発生すべき部分に不要な寄生ダイ
オードが形成されることがないため、当該スイッチング
電源回路を確実にIC化することができる。
Also, as described in claim 6, claim 1
In the switching power supply circuit according to any one of claims 1 to 4, when at least the switching drive circuit and the drive signal output circuit are formed on a semiconductor substrate as an IC, the switching drive circuit and the drive signal output circuit are each made of an insulator. If it is formed in the insulation separation process so that it is separated,
Similarly to the switching power supply circuit according to the fifth aspect, it is possible to obtain a negative charge pump circuit capable of generating a desired negative voltage, and a negative voltage is generated in each unit other than the negative charge pump circuit. Since an unnecessary parasitic diode is not formed in a portion to be switched, the switching power supply circuit can be surely formed into an IC.

【0038】[0038]

【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を用いて説明する。まず図1は、本発明が適用
された実施形態のスイッチング電源回路の構成を表す回
路図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. First, FIG. 1 is a circuit diagram illustrating a configuration of a switching power supply circuit according to an embodiment to which the present invention is applied.

【0039】尚、本実施形態のスイッチング電源回路
は、自動車のエンジンやトランスミッション等を制御す
る電子制御装置に設けられ、自動車に搭載されたバッテ
リのプラス端子の電圧(電源電圧に相当し、以下「バッ
テリ電圧」という)VB を予め定められた設定電圧に変
換して、その変換後の電圧を、上記電子制御装置に設け
られた電源供給対象としての図示しないCPU(マイク
ロコンピュータ)へ動作用電圧VO として供給するもの
である。
The switching power supply circuit according to the present embodiment is provided in an electronic control unit for controlling an engine, a transmission, and the like of a vehicle, and has a voltage at a positive terminal of a battery mounted on the vehicle (corresponding to a power supply voltage; VB) is converted to a predetermined set voltage, and the converted voltage is supplied to a CPU (microcomputer) (not shown) as a power supply target provided in the electronic control unit, for operating voltage VO. It is supplied as.

【0040】図1に示すように、本実施形態のスイッチ
ング電源回路は、電源電圧としてのバッテリ電圧VB に
接続される電源入力端子JINと、その電源入力端子JIN
に一端が接続されたコイル3と、一端がコイル3のバッ
テリ電圧VB 側とは反対側の端部に接続され、他端が接
地電圧(バッテリのマイナス端子の電圧である0V)に
接続されたコンデンサ5と、ソースがコイル3のバッテ
リ電圧VB 側とは反対側の端部に接続された電源供給用
トランジスタとしてのPチャネルMOSFET(Pチャ
ネルMOS電界効果トランジスタ)7と、カソードがP
チャネルMOSFET7のドレインに接続され、アノー
ドが接地電圧に接続されたフライホイールダイオード9
と、一端がPチャネルMOSFET7のドレインに接続
され、他端がCPUへ動作用電圧VO を出力するための
電源出力端子JOUT に接続されたコイル11と、一端が
コイル11のPチャネルMOSFET7側とは反対側の
端部に接続され、他端が接地電圧に接続されたコンデン
サ13とを備えている。
As shown in FIG. 1, the switching power supply circuit of the present embodiment includes a power supply input terminal JIN connected to a battery voltage VB as a power supply voltage, and a power supply input terminal JIN.
, One end is connected to the end of the coil 3 opposite to the battery voltage VB side, and the other end is connected to the ground voltage (0 V which is the voltage of the negative terminal of the battery). A capacitor 5, a P-channel MOSFET (P-channel MOS field effect transistor) 7 as a power supply transistor whose source is connected to the end of the coil 3 on the side opposite to the battery voltage VB side,
Flywheel diode 9 connected to the drain of channel MOSFET 7 and the anode connected to ground voltage
And a coil 11 having one end connected to the drain of the P-channel MOSFET 7 and the other end connected to a power output terminal JOUT for outputting the operating voltage VO to the CPU, and one end connected to the P-channel MOSFET 7 side of the coil 11. A capacitor 13 connected to the opposite end and the other end connected to the ground voltage.

【0041】つまり、本実施形態のスイッチング電源回
路では、電源入力端子JINから電源出力端子JOUT まで
の電気的経路が、バッテリ電圧VB からCPUへ至る電
源供給経路になっており、その電源供給経路に、Pチャ
ネルMOSFET7のソースとドレインとが、ソースを
バッテリ電圧VB 側にして直列に接続されている。そし
て、PチャネルMOSFET7とCPUとの間の経路
(詳しくは、PチャネルMOSFET7のドレインと電
源出力端子JOUT との間の経路)には、PチャネルMO
SFET7の出力電圧(ドレインの電圧)を平滑してC
PUへ供給するための、コイル11及びコンデンサ13
からなる平滑回路15が設けられている。
That is, in the switching power supply circuit of this embodiment, the electric path from the power input terminal JIN to the power output terminal JOUT is a power supply path from the battery voltage VB to the CPU. , The source and the drain of the P-channel MOSFET 7 are connected in series with the source being on the battery voltage VB side. A path between the P-channel MOSFET 7 and the CPU (specifically, a path between the drain of the P-channel MOSFET 7 and the power supply output terminal JOUT) includes a P-channel MOSFET.
Smoothing the output voltage (drain voltage) of SFET7 to C
Coil 11 and capacitor 13 to supply to PU
Is provided.

【0042】また、本実施形態のスイッチング電源回路
は、PチャネルMOSFET7を駆動信号に応じてオン
/オフさせるスイッチング駆動回路16として、エミッ
タが電源入力端子JINに接続され、コレクタがPチャネ
ルMOSFET7のゲートに接続されたPNPトランジ
スタ17と、アノードがPチャネルMOSトFET7の
ゲートに夫々接続された2つのダイオード19,21
と、電源入力端子JINからのバッテリ電圧VB を受けて
接地電圧よりも低い負電圧を生成し、その負電圧を出力
端子JPO(図2参照)から出力する負側チャージポンプ
回路23と、コレクタがダイオード19のカソードに接
続され、エミッタが負側チャージポンプ回路23の出力
端子JPOに接続された第1のスイッチング素子としての
NPNトランジスタ25と、コレクタがダイオード21
のカソードに接続され、エミッタが接地電圧に接続され
た第2のスイッチング素子としてのNPNトランジスタ
27と、を備えている。
In the switching power supply circuit of the present embodiment, the switching drive circuit 16 for turning on / off the P-channel MOSFET 7 according to a drive signal has an emitter connected to the power supply input terminal JIN, and a collector connected to the gate of the P-channel MOSFET 7. And two diodes 19 and 21 whose anodes are connected to the gate of the P-channel MOS FET 7 respectively.
And a negative-side charge pump circuit 23 that receives the battery voltage VB from the power supply input terminal JIN to generate a negative voltage lower than the ground voltage and outputs the negative voltage from the output terminal JPO (see FIG. 2). An NPN transistor 25 as a first switching element connected to the cathode of the diode 19 and having an emitter connected to the output terminal JPO of the negative side charge pump circuit 23, and a collector connected to the diode 21
And an NPN transistor 27 as a second switching element having an emitter connected to the ground voltage.

【0043】尚、本実施形態では、上記スイッチング駆
動回路16を構成する各素子のうち、2つのダイオード
19,21と、負側チャージポンプ回路23と、2つの
NPNトランジスタ25,27とが、PチャネルMOS
FET7をオンさせるためのオン駆動部に相当し、PN
Pトランジスタ17が、PチャネルMOSFET7をオ
フさせるためのオフ駆動部に相当している。
In this embodiment, two diodes 19 and 21, a negative-side charge pump circuit 23, and two NPN transistors 25 and 27 among the elements constituting the switching drive circuit 16 are connected to each other. Channel MOS
PN corresponds to an ON drive section for turning on the FET 7
P transistor 17 corresponds to an off drive unit for turning off P channel MOSFET 7.

【0044】そして更に、本実施形態のスイッチング電
源回路は、平滑回路15(コイル11及びコンデンサ1
3)により平滑されてCPUへ供給される動作用電圧V
O (即ち、電源出力端子JOUT の電圧)が予め定められ
た設定電圧となるように、上記スイッチング駆動回路1
6の各トランジスタ17,25,27のベースへ駆動信
号を出力する駆動信号出力回路30として、電源出力端
子JOUT と接地電圧との間に直列に設けられた2つの分
圧用抵抗31,33と、その2つの分圧用抵抗31,3
3の接続点の電圧と所定の基準電圧VREF との差に比例
した電圧信号を出力するエラーアンプ35と、Pチャネ
ルMOSFET7をオン/オフさせるスイッチング周期
と同じ周期の三角波を出力する三角波発生回路37と、
三角波発生回路37からの三角波とエラーアンプ35か
らの電圧信号とを大小比較して、三角波のレベルがエラ
ーアンプ35からの電圧信号以上の時に、Highレベルの
駆動信号を上記各トランジスタ17,25,27のベー
スへ出力し、三角波のレベルがエラーアンプ35からの
電圧信号よりも低い時に、Low レベルの駆動信号を上記
各トランジスタ17,25,27のベースへ出力するP
WMコンパレータ39と、を備えている。
Further, the switching power supply circuit of the present embodiment includes a smoothing circuit 15 (the coil 11 and the capacitor 1).
Operation voltage V smoothed by 3) and supplied to CPU
O (that is, the voltage of the power output terminal JOUT) is set to a predetermined set voltage.
A driving signal output circuit 30 for outputting a driving signal to the base of each of the transistors 17, 25, and 27, two voltage dividing resistors 31 and 33 provided in series between a power supply output terminal JOUT and a ground voltage; The two voltage dividing resistors 31 and 3
An error amplifier 35 that outputs a voltage signal proportional to the difference between the voltage at the connection point 3 and a predetermined reference voltage VREF, and a triangular wave generating circuit 37 that outputs a triangular wave having the same cycle as the switching cycle for turning on / off the P-channel MOSFET 7. When,
The triangular wave from the triangular wave generating circuit 37 and the voltage signal from the error amplifier 35 are compared in magnitude, and when the level of the triangular wave is equal to or higher than the voltage signal from the error amplifier 35, the high-level drive signal is sent to each of the transistors 17, 25, When the level of the triangular wave is lower than the voltage signal from the error amplifier 35, a low-level drive signal is output to the base of each of the transistors 17, 25, and 27.
And a WM comparator 39.

【0045】次に、負側チャージポンプ回路23は、図
2に示すように、バッテリ電圧VBと接地電圧との間に
直列に設けられた2つの分圧用抵抗41,42と、定電
圧源(例えば5V)VCCと接地電圧との間に直列に設け
られた2つの分圧用抵抗43,44と、上記分圧用抵抗
41,42の接続点の電圧V1 が上記分圧用抵抗43,
44の接続点の電圧V2 以上の場合に、Highレベルの信
号を出力し、上記分圧用抵抗41,42の接続点の電圧
V1 が上記分圧用抵抗43,44の接続点の電圧V2 よ
りも低い場合に、Low レベルの信号を出力するコンパレ
ータ45と、そのコンパレータ45の出力端子にベース
が接続され、エミッタが接地電圧に接続されたNPNト
ランジスタ46と、を備えている。
Next, as shown in FIG. 2, the negative charge pump circuit 23 includes two voltage dividing resistors 41 and 42 provided in series between the battery voltage VB and the ground voltage, and a constant voltage source ( For example, 5V) Two voltage dividing resistors 43 and 44 provided in series between Vcc and the ground voltage, and the voltage V1 at the connection point between the voltage dividing resistors 41 and 42 is equal to the voltage dividing resistors 43 and 44.
When the voltage is equal to or higher than the voltage V2 at the connection point 44, a high level signal is output, and the voltage V1 at the connection point between the voltage dividing resistors 41 and 42 is lower than the voltage V2 at the connection point between the voltage dividing resistors 43 and 44. In this case, a comparator 45 that outputs a low-level signal and an NPN transistor 46 whose base is connected to the output terminal of the comparator 45 and whose emitter is connected to the ground voltage are provided.

【0046】更に、負側チャージポンプ回路23は、一
端がバッテリ電圧VB に接続され、他端が上記NPNト
ランジスタ46のコレクタに接続された定電流源47
と、コレクタ及びベースがNPNトランジスタ46のコ
レクタに接続され、エミッタが接地電圧に接続されたN
PNトランジスタ48と、ベースがNPNトランジスタ
48のコレクタ及びベースに接続され、エミッタが接地
電圧に接続されて、NPNトランジスタ48と共にカレ
ントミラー回路を形成するNPNトランジスタ49と、
一端がバッテリ電圧VB に接続され、他端がNPNトラ
ンジスタ49のコレクタに接続された定電流源50a
と、一端がバッテリ電圧に接続されて、上記定電流源5
0aに流れる電流と同じ電流を流す定電流源50bと、
その定電流源50bと接地電圧との間に設けられ、バッ
テリ電圧VB から上記定電流源50bを介して供給され
る電力を受けて、所定周波数の発振信号を出力する発振
回路52と、を備えている。
Further, the negative side charge pump circuit 23 has one end connected to the battery voltage VB and the other end connected to the collector of the NPN transistor 46.
And a collector and a base connected to the collector of the NPN transistor 46 and an emitter connected to the ground voltage.
A PN transistor 48, an NPN transistor 49 having a base connected to the collector and base of the NPN transistor 48, an emitter connected to the ground voltage, and forming a current mirror circuit with the NPN transistor 48;
A constant current source 50a having one end connected to the battery voltage VB and the other end connected to the collector of the NPN transistor 49;
And one end is connected to the battery voltage, and the constant current source 5
0a, a constant current source 50b for flowing the same current as the current flowing to 0a,
An oscillation circuit 52 provided between the constant current source 50b and the ground voltage for receiving an electric power supplied from the battery voltage VB via the constant current source 50b and outputting an oscillation signal of a predetermined frequency. ing.

【0047】そして更に、負側チャージポンプ回路23
は、発振回路52からの発振信号を順次レベル反転して
出力する複数(本実施形態では2つ)のインバータIN
V1,INV2と、その各インバータINV1,INV
2の出力端子に一端が夫々接続されたコンデンサC1,
C2と、カソードが接地電圧に接続され、アノードがコ
ンデンサC1のインバータINV1側とは反対側の端部
に接続されたダイオードD1と、カソードがダイオード
D1のアノードに接続され、アノードがコンデンサC2
のインバータINV2側とは反対側の端部に接続された
ダイオードD2と、カソードがダイオードD2のアノー
ドに接続され、アノードが当該負側チャージポンプ回路
23の出力端子JPOに接続されたダイオード54と、一
端が出力端子JPO及びダイオード54のアノードに接続
され、他端が接地電圧に接続されたコンデンサ56と、
を備えている。
Further, the negative-side charge pump circuit 23
Are a plurality of (two in this embodiment) inverters IN that sequentially invert and output the oscillation signal from the oscillation circuit 52.
V1, INV2 and their respective inverters INV1, INV
Capacitors C1, whose one ends are respectively connected to the output terminals of
C2, a diode D1 having a cathode connected to the ground voltage, an anode connected to the end of the capacitor C1 opposite to the inverter INV1 side, a cathode connected to the anode of the diode D1, and an anode connected to the capacitor C2.
A diode D2 connected to an end opposite to the inverter INV2 side, a diode 54 having a cathode connected to the anode of the diode D2, and an anode connected to the output terminal JPO of the negative side charge pump circuit 23; A capacitor 56 having one end connected to the output terminal JPO and the anode of the diode 54 and the other end connected to the ground voltage;
It has.

【0048】一方、本実施形態のスイッチング電源回路
において、図1の一点鎖線で囲んだ回路部分(即ち、ス
イッチング駆動回路16及び駆動信号出力回路30)
は、図3に例示するように各素子がトレンチと呼ばれる
絶縁物で分離される絶縁分離工程によって、IC化され
ている。
On the other hand, in the switching power supply circuit of the present embodiment, the circuit portion surrounded by the dashed line in FIG. 1 (that is, the switching drive circuit 16 and the drive signal output circuit 30).
As shown in FIG. 3, each element is formed into an IC by an insulation separation process in which each element is separated by an insulator called a trench.

【0049】尚、図3は、絶縁分離工程で形成されたコ
ンデンサの断面構造を示している。そして、この絶縁分
離工程で形成されたICにおいて、各素子の外周となる
DeepN+ 部は電位を安定させるために接地電圧に接続さ
れるが、各素子は絶縁物からなるトレンチによって互い
に絶縁分離されるため、図7に示した接合分離工程の場
合の様な寄生ダイオードDk1が自動的に形成されること
はない。
FIG. 3 shows a cross-sectional structure of the capacitor formed in the insulation separation step. Then, in the IC formed in this insulation separation step, the outer periphery of each element is formed.
The Deep N + portion is connected to the ground voltage in order to stabilize the potential. However, since each element is insulated and separated from each other by a trench made of an insulator, the parasitic diode Dk1 as in the junction separation step shown in FIG. Is not automatically formed.

【0050】次に、以上のように構成された本実施形態
のスイッチング電源回路の動作について説明する。ま
ず、図2に示した負側チャージポンプ回路23では、バ
ッテリ電圧VB が予め定められたしきい値電圧VTH以上
の場合に、2つの分圧用抵抗41,42の接続点の電圧
V1 が、2つの分圧用抵抗43,44の接続点の電圧V
2 以上となって、コンパレータ45からNPNトランジ
スタ46のベースへHighレベルの信号が出力され、その
結果、NPNトランジスタ46がオンして、カレントミ
ラー回路を成す2つのNPNトランジスタ48,49が
共にオフされる。
Next, the operation of the switching power supply circuit of the present embodiment configured as described above will be described. First, in the negative charge pump circuit 23 shown in FIG. 2, when the battery voltage VB is equal to or higher than a predetermined threshold voltage VTH, the voltage V1 at the connection point between the two voltage dividing resistors 41 and 42 becomes 2 V at the connection point between the two voltage dividing resistors 43 and 44
As a result, the comparator 45 outputs a high-level signal to the base of the NPN transistor 46. As a result, the NPN transistor 46 is turned on, and both of the two NPN transistors 48 and 49 forming the current mirror circuit are turned off. You.

【0051】このため、バッテリ電圧VB がしきい値電
圧VTH以上の場合には、NPNトランジスタ49を介し
て定電流源50aに電流が流れなくなるため、定電流源
50bから発振回路52へも電流が流れなくなり、その
結果、発振回路52の動作が停止する。
Therefore, when the battery voltage VB is equal to or higher than the threshold voltage VTH, current does not flow to the constant current source 50a via the NPN transistor 49, so that current also flows from the constant current source 50b to the oscillation circuit 52. The flow stops, and as a result, the operation of the oscillation circuit 52 stops.

【0052】尚、本実施形態において、上記しきい値電
圧VTHは、PチャネルMOSFET7のオン可能なゲー
ト−ソース間しきい値電圧VGS(Pth) (=本実施形態で
は5V)に、ダイオード21の順方向降下電圧VF (=
約0.6V)と、NPNトランジスタ27のオン時のコ
レクタ−エミッタ間電圧VCE(T27) (=約0.1V)
と、所定の余裕分とを加えた値であって、例えば6Vに
設定されている。つまり、分圧用抵抗41,42の各抵
抗値と分圧用抵抗43,44の各抵抗値は、バッテリ電
圧VB が6V以上の場合に、コンパレータ45からHigh
レベルの信号が出力されるように設定されている。
In the present embodiment, the threshold voltage VTH is equal to the gate-source threshold voltage VGS (Pth) (= 5 V in this embodiment) of the P-channel MOSFET 7 which can be turned on. Forward voltage drop VF (=
About 0.6V) and the collector-emitter voltage VCE (T27) (= about 0.1V) when the NPN transistor 27 is on.
And a predetermined margin, and is set to, for example, 6V. That is, when the battery voltage VB is 6 V or more, the comparator 45 sets the resistance values of the voltage dividing resistors 41 and 42 and the resistance values of the voltage dividing resistors 43 and 44 to High.
The level signal is set to be output.

【0053】一方、負側チャージポンプ回路23におい
て、バッテリ電圧VB が上記しきい値電圧VTHよりも低
い場合には、2つの分圧用抵抗41,42の接続点の電
圧V1 が、2つの分圧用抵抗43,44の接続点の電圧
V2 よりも低くなって、コンパレータ45からNPNト
ランジスタ46のベースへ出力される信号がLow レベル
となり、その結果、NPNトランジスタ46がオフし
て、2つのNPNトランジスタ48,49がカレントミ
ラー回路として動作する。
On the other hand, in the negative charge pump circuit 23, when the battery voltage VB is lower than the threshold voltage VTH, the voltage V1 at the connection point between the two voltage dividing resistors 41 and 42 becomes two voltage dividing voltages. When the voltage becomes lower than the voltage V2 at the connection point between the resistors 43 and 44, the signal output from the comparator 45 to the base of the NPN transistor 46 becomes low level. As a result, the NPN transistor 46 is turned off and the two NPN transistors 48 , 49 operate as a current mirror circuit.

【0054】このため、バッテリ電圧VB がしきい値電
圧VTHよりも低い場合には、NPNトランジスタ48を
介して定電流源47に一定電流が流れると共に、その一
定電流に比例した一定電流が、NPNトランジスタ49
を介して定電流源50aに流れ、更に、その定電流源5
0aに流れる電流と同じ電流が、定電流源50bから発
振回路52へ供給されることとなり、発振回路52は、
バッテリ電圧VB から上記定電流源50bを介して供給
される電力を受けて、所定周波数の発振信号を出力す
る。
Therefore, when the battery voltage VB is lower than the threshold voltage VTH, a constant current flows to the constant current source 47 via the NPN transistor 48, and a constant current proportional to the constant current is NPN. Transistor 49
Flows through the constant current source 50a through the
0a is supplied from the constant current source 50b to the oscillation circuit 52, and the oscillation circuit 52
It receives an electric power supplied from the battery voltage VB via the constant current source 50b and outputs an oscillation signal of a predetermined frequency.

【0055】そして、発振回路52から発振信号が出力
されると、インバータINV1,INV2、コンデンサ
C1,C2、及びダイオードD1,D2により、上記発
振信号の電圧から負電圧が生成され、その負電圧が最終
的に出力端子JPOに接続されたコンデンサ56にて保持
される。
When an oscillation signal is output from the oscillation circuit 52, a negative voltage is generated from the voltage of the oscillation signal by the inverters INV1 and INV2, the capacitors C1 and C2, and the diodes D1 and D2. Finally, it is held by the capacitor 56 connected to the output terminal JPO.

【0056】具体的に説明すると、初め、発振回路52
からの発振信号がLow レベル(=0V)で、インバータ
INV1の出力がHighレベル(=VB )、インバータI
NV2の出力がLow レベル(=0V)の時に、コンデン
サC1が充電され、該コンデンサC1の両端電位差が
[VB −VF ]となる。但し、VF は、ダイオードD1
を始めとするダイオードの一般的な順方向降下電圧(約
0.6V)である。
More specifically, first, the oscillation circuit 52
Is low level (= 0V), the output of the inverter INV1 is high level (= VB),
When the output of NV2 is at the low level (= 0V), the capacitor C1 is charged, and the potential difference between both ends of the capacitor C1 becomes [VB-VF]. Where VF is the diode D1
And the general forward voltage drop of the diode (about 0.6 V).

【0057】そして次に、発振回路52からの発振信号
がHighレベル(=VB )に反転して、インバータINV
1の出力がLow レベル(=0V)、インバータINV2
の出力がHighレベル(=VB )になると、コンデンサC
1の放電はダイオードD1によって防止されているた
め、ダイオードD1のアノードの電圧及びダイオードD
2のカソードの電圧が[−VB +VF ]にまで低下する
と共に、コンデンサC2が充電され、該コンデンサC2
の両端電位差が[2×VB −2×VF ]となる。
Next, the oscillation signal from the oscillation circuit 52 is inverted to the high level (= VB), and the inverter INV
1 output is low level (= 0V), inverter INV2
Becomes high level (= VB), the capacitor C
1 is prevented by the diode D1, the voltage at the anode of the diode D1 and the diode D1
2 is reduced to [-VB + VF], the capacitor C2 is charged, and the capacitor C2 is charged.
Is [2.times.VB -2.times.VF].

【0058】そして再び、発振回路52からの発振信号
がLow レベル(=0V)に反転して、インバータINV
1の出力がHighレベル(=VB )、インバータINV2
の出力がLow レベル(=0V)になると、コンデンサC
2の放電はダイオードD2によって防止されているた
め、ダイオードD2のアノードの電圧及びダイオード5
4のカソードの電圧が[−2×VB +2×VF ]にまで
低下し、その負電圧によりコンデンサ56がダイオード
54を介して充電されて、出力端子JPOの電圧が[−2
×VB +3×VF ]となる。
Then, the oscillation signal from the oscillation circuit 52 is again inverted to the low level (= 0 V) and the inverter INV
1 is High level (= VB), the inverter INV2
When the output of the capacitor becomes low level (= 0V), the capacitor C
2 is prevented by the diode D2, the voltage at the anode of the diode D2 and the diode 5
The voltage of the cathode of No. 4 drops to [-2.times.VB + 2.times.VF], the capacitor 56 is charged by the negative voltage through the diode 54, and the voltage of the output terminal JPO becomes [-2.
.Times.VB + 3.times.VF].

【0059】尚、上記説明は、コンデンサC1,C2,
56の充電遅れや充電の際のロス分等が無いと仮定した
場合のものであり、出力端子JPOから出力される負電圧
(コンデンサ56に蓄積される負電圧)は、実際には、
上記[−2×VB +3×VF]よりも若干高い負電圧と
なる。
In the above description, the capacitors C1, C2,
The negative voltage output from the output terminal JPO (the negative voltage stored in the capacitor 56) is actually a case where it is assumed that there is no charge delay or a charge loss at the time of charging of the capacitor 56.
The negative voltage is slightly higher than the above [−2 × VB + 3 × VF].

【0060】また、本実施形態においては、バッテリ電
圧VB が3Vにまで低下した場合でも、負側チャージポ
ンプ回路23の出力端子JPOから出力される負電圧が−
3V以下となるように(即ち、バッテリ電圧VB と負側
チャージポンプ回路23の出力電圧との差圧が6V以上
となるように)、コンデンサC1,C2,56の容量
や、コンデンサC1,C2、インバータINV1,IN
V2、及びダイオードD1,D2の接続段数を設定して
いる。つまり、図2では、コンデンサC1,C2、イン
バータINV1,INV2、及びダイオードD1,D2
が2段構成になっているが、それらの素子の接続段数は
適宜設定することができる。
Further, in this embodiment, even when the battery voltage VB drops to 3 V, the negative voltage output from the output terminal JPO of the negative side charge pump circuit 23 becomes negative.
The voltage of the capacitors C1, C2, 56 and the capacitances of the capacitors C1, C2, Inverters INV1, IN
V2 and the number of connection stages of the diodes D1 and D2 are set. That is, in FIG. 2, the capacitors C1 and C2, the inverters INV1 and INV2, and the diodes D1 and D2
Have a two-stage configuration, but the number of connection stages of these elements can be set as appropriate.

【0061】次に、図1に示したスイッチング電源回路
全体での動作について説明する。まず、本実施形態のス
イッチング電源回路では、後で詳述するように、駆動信
号出力回路30のPWMコンパレータ39からHighレベ
ルの駆動信号が出力されると、スイッチング駆動回路1
6によってPチャネルMOSFET7がオンされ、逆
に、上記PWMコンパレータ39からLow レベルの駆動
信号が出力されると、スイッチング駆動回路16によっ
てPチャネルMOSFET7がオフされる。
Next, the operation of the entire switching power supply circuit shown in FIG. 1 will be described. First, in the switching power supply circuit of the present embodiment, as will be described in detail later, when a high-level drive signal is output from the PWM comparator 39 of the drive signal output circuit 30, the switching drive circuit 1
6, the P-channel MOSFET 7 is turned on. Conversely, when the PWM comparator 39 outputs a low-level drive signal, the switching drive circuit 16 turns the P-channel MOSFET 7 off.

【0062】そして、PチャネルMOSFET7がオン
/オフされることにより、該PチャネルMOSFET7
のドレインからパルス状の電圧が出力されることとなる
が、そのパルス状の電圧は、コイル11及びコンデンサ
13からなる平滑回路15(ローパスフィルタ)によっ
て平滑され、その平滑後の電圧が電源出力端子JOUTか
らCPUへ動作用電圧VO として供給される。
When the P-channel MOSFET 7 is turned on / off, the P-channel MOSFET 7
A pulse-like voltage is output from the drain of the power supply terminal. The pulse-like voltage is smoothed by a smoothing circuit 15 (low-pass filter) including a coil 11 and a capacitor 13, and the smoothed voltage is supplied to a power supply output terminal. It is supplied as an operating voltage VO from JOUT to the CPU.

【0063】尚、PチャネルMOSFET7がオフされ
た時には、フライホイールダイオード9により、コイル
11に環流電流が流れる。また、電源入力端子JINとP
チャネルMOSFET7との間に設けられたコイル3及
びコンデンサ5からなるローパスフィルタにより、Pチ
ャネルMOSFET7のオン/オフ動作(スイッチング
動作)に伴い発生するノイズがバッテリ電圧VB に混入
したり、ラジオノイズとなってしまうことが防止され
る。
When the P-channel MOSFET 7 is turned off, a circulating current flows through the coil 11 by the flywheel diode 9. Also, the power input terminals JIN and P
Due to the low-pass filter including the coil 3 and the capacitor 5 provided between the P-channel MOSFET 7 and the channel MOSFET 7, noise generated due to the on / off operation (switching operation) of the P-channel MOSFET 7 is mixed into the battery voltage VB or becomes radio noise. Is prevented.

【0064】ここで、駆動信号出力回路30のPWMコ
ンパレータ39からスイッチング駆動回路16へは、三
角波発生回路37から出力される三角波の周期を1周期
としたパルス幅変調信号(以下、PWM信号という)が
駆動信号として出力される。そして、そのPWM信号の
デューティ比(PWM信号1周期当たりのHighレベルの
時間)は、電源出力端子JOUT の電圧が高くなって分圧
用抵抗31,33の接続点の電圧が基準電圧VREF より
も大きくなるほど、小さくなる。つまり、分圧用抵抗3
1,33の接続点の電圧が基準電圧VREF よりも大きく
なるほど、エラーアンプ35から出力される電圧信号の
レベルが高くなって、三角波発生回路37から出力され
る三角波のレベルがエラーアンプ35からの電圧信号以
上になる時間が短くなるからである。
Here, the PWM comparator 39 of the drive signal output circuit 30 sends a pulse width modulation signal (hereinafter, referred to as a PWM signal) with one cycle of the triangular wave output from the triangular wave generation circuit 37 to the switching drive circuit 16. Is output as a drive signal. The duty ratio of the PWM signal (the High level time per one cycle of the PWM signal) is such that the voltage at the connection point between the voltage dividing resistors 31 and 33 becomes higher than the reference voltage VREF because the voltage at the power output terminal JOUT increases. Indeed, it gets smaller. That is, the voltage dividing resistor 3
As the voltage at the connection points 1 and 33 becomes higher than the reference voltage VREF, the level of the voltage signal output from the error amplifier 35 increases, and the level of the triangular wave output from the triangular wave generation circuit 37 changes. This is because the time when the voltage signal becomes higher than the voltage signal is shortened.

【0065】また逆に、上記PWM信号のデューティ比
は、電源出力端子JOUT の電圧が低くなって分圧用抵抗
31,33の接続点の電圧が基準電圧VREF よりも小さ
くなるほど、大きくなる。つまり、分圧用抵抗31,3
3の接続点の電圧が基準電圧VREF よりも小さくなるほ
ど、エラーアンプ35から出力される電圧信号のレベル
が低くなって、三角波発生回路37から出力される三角
波のレベルがエラーアンプ35からの電圧信号以上にな
る時間が長くなるからである。
Conversely, the duty ratio of the PWM signal increases as the voltage at the power supply output terminal JOUT decreases and the voltage at the connection point of the voltage dividing resistors 31, 33 becomes smaller than the reference voltage VREF. That is, the voltage dividing resistors 31 and 3
As the voltage at the connection point 3 becomes smaller than the reference voltage VREF, the level of the voltage signal output from the error amplifier 35 decreases, and the level of the triangular wave output from the triangular wave generation circuit 37 changes. This is because the time required for the above becomes longer.

【0066】そして、こうした駆動信号出力回路30の
動作により、スイッチング駆動回路16(詳しくは、ト
ランジスタ17,25,27のベース)へ出力される駆
動信号のデューティ比は、CPUへ供給される動作用電
圧VO (電源出力端子JOUTの電圧)が、分圧用抵抗3
1,33の抵抗比と基準電圧VREF の値とで決まる設定
電圧となるように、フィードバック制御されることとな
る。
By the operation of the drive signal output circuit 30, the duty ratio of the drive signal output to the switching drive circuit 16 (specifically, the bases of the transistors 17, 25, and 27) changes the duty ratio of the operation signal supplied to the CPU. The voltage VO (voltage at the power output terminal JOUT) is
Feedback control is performed so that the set voltage is determined by the resistance ratio of 1, 33 and the value of the reference voltage VREF.

【0067】次に、スイッチング駆動回路16では、駆
動信号出力回路30のPWMコンパレータ39からLow
レベルの駆動信号が出力されると、PNPトランジスタ
17がオンすると共に、NPNトランジスタ25,27
がオフして、PチャネルMOSFET7のゲートがPN
Pトランジスタ17によりバッテリ電圧VB に接続され
るため、PチャネルMOSFET7がオフすることとな
る。
Next, in the switching drive circuit 16, the PWM comparator 39 of the drive signal output circuit 30 outputs a low signal.
When the level drive signal is output, the PNP transistor 17 is turned on and the NPN transistors 25 and 27 are turned on.
Turns off and the gate of the P-channel MOSFET 7
Since it is connected to the battery voltage VB by the P transistor 17, the P-channel MOSFET 7 is turned off.

【0068】また逆に、駆動信号出力回路30のPWM
コンパレータ39からHighレベルの駆動信号が出力され
ると、PNPトランジスタ17がオフすると共に、NP
Nトランジスタ25,27がオンする。このため、Pチ
ャネルMOSFET7のゲートは、ダイオード21及び
NPNトランジスタ27を介して接地電圧に接続される
と共に、ダイオード19及びNPNトランジスタ25を
介して負側チャージポンプ回路23の出力端子JPOに接
続される。
Conversely, the PWM of the drive signal output circuit 30
When a high-level drive signal is output from the comparator 39, the PNP transistor 17 is turned off and the NP
N transistors 25 and 27 are turned on. Therefore, the gate of the P-channel MOSFET 7 is connected to the ground voltage via the diode 21 and the NPN transistor 27, and is connected to the output terminal JPO of the negative side charge pump circuit 23 via the diode 19 and the NPN transistor 25. .

【0069】ここで、バッテリ電圧VB が前述したしき
い値電圧VTH(=6V)以上であって、負側チャージポ
ンプ回路23に備えられた発振回路52の動作が停止し
ている場合(即ち、負側チャージポンプ回路23におけ
る負電圧の生成動作が停止している場合)には、Pチャ
ネルMOSFET7のゲートからダイオード21及びN
PNトランジスタ27を介して接地電圧へ電流(電荷)
が引き込まれることにより、PチャネルMOSFET7
のゲート−ソース間容量CGSが急速に充電されて、該P
チャネルMOSFET7がオンする。
Here, when the battery voltage VB is equal to or higher than the above-described threshold voltage VTH (= 6 V) and the operation of the oscillation circuit 52 provided in the negative charge pump circuit 23 is stopped (that is, when the operation is stopped). When the operation of generating the negative voltage in the negative side charge pump circuit 23 is stopped), the diode 21 and the N
Current (charge) to ground voltage via PN transistor 27
Is pulled in, the P-channel MOSFET 7
The gate-source capacitance CGS is rapidly charged and the P-
The channel MOSFET 7 turns on.

【0070】一方、バッテリ電圧VB が上記しきい値電
圧VTH(=6V)よりも低く、負側チャージポンプ回路
23に備えられた発振回路52が動作している場合(即
ち、負側チャージポンプ回路23における負電圧の生成
動作が行われている場合)には、図4に示すように、P
チャネルMOSFET7のゲート電圧が概ねダイオード
21の順方向降下電圧VF となるまでは、PチャネルM
OSFET7のゲートからダイオード21及びNPNト
ランジスタ27を介して接地電圧へゲート−ソース間容
量CGSの充電電流が流れて、そのゲート−ソース間容量
CGSが急速に充電され、PチャネルMOSFET7のゲ
ート電圧がダイオード21の順方向降下電圧VF 付近に
達してからは、PチャネルMOSFET7のゲートから
ダイオード19及びNPNトランジスタ25を介して負
側チャージポンプ回路23の出力端子JPO(詳しくは、
コンデンサ56)へ充電電流が流れて、そのゲート−ソ
ース間容量CGSが更に充電されることとなり、Pチャネ
ルMOSFET7のゲート電圧は、最終的に、[VF −
3V]程度にまで低下する。
On the other hand, when the battery voltage VB is lower than the threshold voltage VTH (= 6 V) and the oscillation circuit 52 provided in the negative charge pump circuit 23 is operating (ie, the negative charge pump circuit). 23) (when the negative voltage generation operation is being performed), as shown in FIG.
Until the gate voltage of the channel MOSFET 7 substantially reaches the forward drop voltage VF of the diode 21, the P-channel M
The charging current of the gate-source capacitance CGS flows from the gate of the OSFET 7 to the ground voltage via the diode 21 and the NPN transistor 27, the gate-source capacitance CGS is rapidly charged, and the gate voltage of the P-channel MOSFET 7 is reduced by the diode. After the voltage has reached the vicinity of the forward drop voltage VF of the N.21, the output terminal JPO of the negative side charge pump circuit 23 (from the gate of the P-channel MOSFET 7 via the diode 19 and the NPN transistor 25)
The charging current flows to the capacitor 56), and the gate-source capacitance CGS is further charged, and the gate voltage of the P-channel MOSFET 7 finally becomes [VF-
3V].

【0071】このため、本実施形態のスイッチング電源
回路によれば、バッテリ電圧VB が、PチャネルMOS
FET7のオン可能なゲート−ソース間しきい値電圧V
GS(Pth) (=5V)より低い3V程度になっても、Pチ
ャネルMOSFET7のゲート−ソース間電圧を上記ゲ
ート−ソース間しきい値電圧VGS(Pth) 以上にして、P
チャネルMOSFET7を確実にオンさせることがで
き、電源電圧がより低い場合でも動作可能となる。
For this reason, according to the switching power supply circuit of this embodiment, the battery voltage VB is
Gate-source threshold voltage V at which FET 7 can be turned on
Even when the voltage becomes about 3 V, which is lower than GS (Pth) (= 5 V), the gate-source voltage of the P-channel MOSFET 7 is set to be equal to or higher than the gate-source threshold voltage VGS (Pth).
The channel MOSFET 7 can be reliably turned on, and can operate even when the power supply voltage is lower.

【0072】そして特に、本実施形態のスイッチング電
源回路では、電源供給用トランジスタとしてPチャネル
MOSFET7を用いているため、負側チャージポンプ
回路23は、接地電圧を基準にして、PチャネルMOS
FET7のゲート−ソース間しきい値電圧VGS(Pth) の
値よりも小さい負側の電圧を生成すれば良いため、負側
チャージポンプ回路23を構成するコンデンサC1,C
2、インバータINV1,INV2、及びダイオードD
1,D2の接続段数を少なくすることができ、回路の大
型化やコストアップを最小限に抑えることができる。
In particular, in the switching power supply circuit of the present embodiment, the P-channel MOSFET 7 is used as a power supply transistor.
Since it is only necessary to generate a negative voltage smaller than the gate-source threshold voltage VGS (Pth) of the FET 7, the capacitors C1 and C
2. Inverters INV1, INV2, and diode D
The number of connection stages of 1 and D2 can be reduced, and the increase in circuit size and cost can be minimized.

【0073】つまり、電源供給用トランジスタとして、
仮にNチャネルMOSFETを用いた場合、そのNチャ
ネルMOSFETのオン可能なゲート−ソース間しきい
値電圧VGS(Nth) がPチャネルMOSFET7と同じ5
Vであるとすると、バッテリ電圧VB が3Vの時にでも
動作させようとすると、バッテリ電圧VB を5V以上昇
圧して、8V以上の電圧をNチャネルMOSFETのゲ
ートに与えなければならない。これに対して、本実施形
態のスイッチング電源回路では、負側チャージポンプ回
路23により接地電圧を基準にして−3V程度の負電圧
を生成すれば良く、その負側チャージポンプ回路23を
構成するコンデンサC1,C2、インバータINV1,
INV2、及びダイオードD1,D2の接続段数が少な
くて済むのである。
That is, as a power supply transistor,
If an N-channel MOSFET is used, the ON-state gate-source threshold voltage VGS (Nth) of the N-channel MOSFET is the same as that of the P-channel MOSFET 5.
Assuming that the voltage is V, if the operation is to be performed even when the battery voltage VB is 3 V, the battery voltage VB must be boosted by 5 V or more, and a voltage of 8 V or more must be applied to the gate of the N-channel MOSFET. On the other hand, in the switching power supply circuit of the present embodiment, the negative charge pump circuit 23 may generate a negative voltage of about −3 V with respect to the ground voltage, and the capacitor constituting the negative charge pump circuit 23 may be used. C1, C2, inverter INV1,
The number of connection stages between INV2 and the diodes D1 and D2 can be reduced.

【0074】よって、本実施形態のスイッチング電源回
路によれば、小規模な回路構成にも拘わらず、バッテリ
電圧VB がより低い場合でも動作可能となる。しかも、
本実施形態のスイッチング電源回路では、スイッチング
駆動回路16のオン駆動部に、PチャネルMOSFET
7のゲートを駆動信号出力回路30からの駆動信号に応
じて接地電圧に接続させるNPNトランジスタ27(第
2のスイッチング素子)を設けているため、負側チャー
ジポンプ回路23の電流引き込み能力(即ち、コンデン
サ56の容量及びコンデンサ56に充電される負電圧の
絶対値)が小さくても、PチャネルMOSFET7のタ
ーンオン時間を短くすることができる。
Therefore, according to the switching power supply circuit of the present embodiment, it is possible to operate even when the battery voltage VB is lower, despite a small circuit configuration. Moreover,
In the switching power supply circuit of the present embodiment, the P-channel MOSFET
Since the NPN transistor 27 (second switching element) for connecting the gate of the gate 7 to the ground voltage according to the drive signal from the drive signal output circuit 30 is provided, the current drawing capability of the negative side charge pump circuit 23 (that is, Even if the capacity of the capacitor 56 and the absolute value of the negative voltage charged in the capacitor 56 are small, the turn-on time of the P-channel MOSFET 7 can be shortened.

【0075】つまり、NPNトランジスタ27を設けな
い場合には、PチャネルMOSFET7のゲートからN
PNトランジスタ25のみを介して負側チャージポンプ
回路23の出力端子JPO側へゲート−ソース間容量CGS
の電荷を引き込むことにより、PチャネルMOSFET
7をオンさせることとなるが、この場合、負側チャージ
ポンプ回路23の電流引き込み能力には限度があるた
め、図4における点線に例示するように、PチャネルM
OSFET7のゲート電圧を素早く低下させることがで
きず、PチャネルMOSFET7のターンオン時間が長
くなってしまう。
That is, when the NPN transistor 27 is not provided, the gate of the P-channel MOSFET
Gate-source capacitance CGS to the output terminal JPO side of the negative charge pump circuit 23 via only the PN transistor 25
Of P-channel MOSFET
7 is turned on. In this case, since the current-drawing capability of the negative-side charge pump circuit 23 has a limit, the P-channel M
The gate voltage of the OSFET 7 cannot be reduced quickly, and the turn-on time of the P-channel MOSFET 7 becomes longer.

【0076】これに対して、本実施形態の如くNPNト
ランジスタ25と並列に、エミッタ接地のNPNトラン
ジスタ27を設ければ、前述したように、PチャネルM
OSFET7のゲート電圧が概ねダイオード21の順方
向降下電圧VF となるまでは、PチャネルMOSFET
7のゲートから接地電圧へゲート−ソース間容量CGSの
充電電流を流して、そのゲート−ソース間容量CGSを急
速に充電することができ、負側チャージポンプ回路23
の電流引き込み能力が小さくても、PチャネルMOSF
ET7のターンオン時間を短くすることができるのであ
る。
On the other hand, if an NPN transistor 27 with a common emitter is provided in parallel with the NPN transistor 25 as in the present embodiment, the P-channel M
Until the gate voltage of the OSFET 7 becomes substantially equal to the forward drop voltage VF of the diode 21, a P-channel MOSFET
7, the charging current of the gate-source capacitance CGS can flow from the gate of the gate 7 to the ground voltage to rapidly charge the gate-source capacitance CGS.
Of the P-channel MOSF
The turn-on time of ET7 can be shortened.

【0077】また更に、本実施形態のスイッチング電源
回路では、バッテリ電圧VB が予め定められたしきい値
電圧VTH(=6V)以上の場合に、負側チャージポンプ
回路23における発振回路52の動作を停止させるよう
にしている。つまり、バッテリ電圧VB がPチャネルM
OSFET7のゲート−ソース間しきい値電圧VGS(Pt
h) よりも高く、PチャネルMOSFET7のゲートを
ダイオード21及びNPNトランジスタ27を介して接
地電圧に接続するだけでPチャネルMOSFET7をオ
ンさせることができる状態であれば、負側チャージポン
プ回路23は不要であるため、その様な状態の場合は、
負側チャージポンプ回路23の負電圧生成動作を停止さ
せているのである。
Further, in the switching power supply circuit of the present embodiment, when the battery voltage VB is equal to or higher than a predetermined threshold voltage VTH (= 6 V), the operation of the oscillation circuit 52 in the negative charge pump circuit 23 is reduced. I try to stop it. That is, when the battery voltage VB is
The gate-source threshold voltage VGS (Pt
h), if the P-channel MOSFET 7 can be turned on simply by connecting the gate of the P-channel MOSFET 7 to the ground voltage via the diode 21 and the NPN transistor 27, the negative side charge pump circuit 23 is unnecessary. Therefore, in such a case,
That is, the negative voltage generation operation of the negative side charge pump circuit 23 is stopped.

【0078】このため、例えば、自動車のエンジン始動
時にスタータモータが動作してバッテリ電圧VB が低下
した場合にのみ、負側チャージポンプ回路23の負電圧
生成動作が行われることとなり、負電圧を生成するため
の発振信号に起因して外部への放射ノイズ(ラジオノイ
ズ等)が発生してしまう可能性を極めて低くすることが
できる。
Therefore, for example, only when the starter motor operates when the engine of the vehicle is started and the battery voltage VB drops, the negative voltage generating operation of the negative side charge pump circuit 23 is performed, and the negative voltage is generated. It is possible to extremely reduce the possibility that radiated noise (radio noise or the like) to the outside is generated due to the oscillating signal to be generated.

【0079】ところで、本実施形態のスイッチング電源
回路において、PチャネルMOSFET7のゲートと2
つのNPNトランジスタ25,27との間の各経路に、
ダイオード19,21を順方向に夫々設けているのは、
以下の理由による。まず、本実施形態のスイッチング電
源回路では、前述したように、スイッチング駆動回路1
6と駆動信号出力回路30が、絶縁分離工程によってI
C化されているが、NPNトランジスタ27の断面構造
を表す図5(A)に示すように、そのNPNトランジス
タ27の素子領域には、コレクタ(C)としてのN
+ 部、ベース(B)としてのP+ 部、及びエミッタ
(E)としてのN+ 部の他に、当該NPNトランジスタ
27のスイッチング速度を低下させないことを目的とし
て、エミッタ(E)とショートされて接地電圧に接続さ
れるP+ 部(以下、グランド用P+ 部という)Gが形成
されている。
Incidentally, in the switching power supply circuit of this embodiment, the gate of the P-channel MOSFET
In each path between the two NPN transistors 25 and 27,
The diodes 19 and 21 are provided in the forward direction, respectively.
For the following reasons. First, in the switching power supply circuit of the present embodiment, as described above, the switching drive circuit 1
6 and the drive signal output circuit 30
As shown in FIG. 5A showing the cross-sectional structure of the NPN transistor 27, the element region of the NPN transistor 27 has N as a collector (C).
In addition to the + portion, the P + portion as the base (B), and the N + portion as the emitter (E), the NPN transistor 27 is short-circuited with the emitter (E) for the purpose of not lowering the switching speed of the NPN transistor 27. A P + portion (hereinafter referred to as a ground P + portion) G connected to the ground voltage is formed.

【0080】つまり、こうしたグランド用P+ 部Gを設
けることにより、本来のベース(B)がエミッタとな
り、本来のコレクタ(C)がベースとなり、上記グラン
ド用P + 部GがコレクタとなるPNPトランジスタが形
成されるため、NPNトランジスタ27がオフする時
に、本来のベース(B)に蓄積されていた電荷を、上記
形成されたPNPトランジスタのエミッタ(本来のベー
ス)からコレクタ(接地電圧に接続されたグランド用P
+ 部G)へ速やかに抜いて、本来のNPNトランジスタ
27のターンオフ時間(オン状態からオフ状態になるま
での時間)が長くならないようにしている。
That is, the ground P+Set up part G
The original base (B) becomes the emitter.
And the original collector (C) becomes the base,
For P +The PNP transistor whose part G is the collector is shaped
When the NPN transistor 27 is turned off.
Then, the charge stored in the original base (B) is
The emitter (original base) of the formed PNP transistor
) To collector (ground P connected to ground voltage)
+Section G), immediately pull out the original NPN transistor
27 turn-off time (from turning on to off)
Time is not longer.

【0081】ところが、上記グランド用P+ 部Gを設け
ると、図5(A)及び図5(B)に示すように、NPN
トランジスタ27のエミッタ(E)とコレクタ(C)と
の間に、順方向に寄生ダイオードDk2が形成されてしま
い、次の問題が生じる。即ち、前述したように、Pチャ
ネルMOSFET7をオンさせる時には、2つのNPN
トランジスタ25,27が共にオンし、PチャネルMO
SFET7のゲート電圧は最終的にはNPNトランジス
タ25を介して負側チャージポンプ回路23による負電
圧になろうとするが、NPNトランジスタ27が上記寄
生ダイオードDk2を有していると、接地電圧からNPN
トランジスタ27の寄生ダイオードDk2及びNPNトラ
ンジスタ25を経由して、負側チャージポンプ回路23
の出力端子JPOへ回り込み電流が流れてしまい、その結
果、PチャネルMOSFET7のゲート電圧は、接地電
圧よりも上記寄生ダイオードDk2の順方向降下電圧VF
(約0.6V)だけ低い電圧(−VF )までしか下がら
なくなってしまう。しかも、接地電圧から上記寄生ダイ
オードDk2及びNPNトランジスタ25を経由して、負
側チャージポンプ回路23の出力端子JPO(詳しくは、
コンデンサ56)へ余分な電流が流れ込むため、負側チ
ャージポンプ回路23における負電圧の出力能力が低下
してしまう。
However, when the ground P + portion G is provided, as shown in FIG. 5A and FIG.
A parasitic diode Dk2 is formed in the forward direction between the emitter (E) and the collector (C) of the transistor 27, causing the following problem. That is, as described above, when turning on the P-channel MOSFET 7, two NPNs are used.
Transistors 25 and 27 are both turned on, and P-channel MO
The gate voltage of the SFET 7 finally tries to become a negative voltage by the negative side charge pump circuit 23 through the NPN transistor 25. However, if the NPN transistor 27 has the parasitic diode Dk2, the gate voltage of the SFET 7 becomes NPN from the ground voltage.
Via the parasitic diode Dk2 of the transistor 27 and the NPN transistor 25, the negative side charge pump circuit 23
Sneak current flows to the output terminal JPO of the parasitic diode Dk2. As a result, the gate voltage of the P-channel MOSFET 7 becomes lower than the ground voltage by the forward drop voltage VF of the parasitic diode Dk2.
(Approximately 0.6 V), the voltage drops only to a lower voltage (-VF). Moreover, the output terminal JPO of the negative side charge pump circuit 23 from the ground voltage via the parasitic diode Dk2 and the NPN transistor 25 (specifically,
Since an extra current flows into the capacitor 56), the output capability of the negative-side charge pump circuit 23 for outputting a negative voltage is reduced.

【0082】そこで、本実施形態のスイッチング電源回
路では、PチャネルMOSFET7のゲートと2つのN
PNトランジスタ25,27との間の各経路に、ダイオ
ード19,21を順方向に夫々設けることにより、2つ
のNPNトランジスタ25,27をオンした際に、接地
電圧からNPNトランジスタ27の寄生ダイオードDk2
及びNPNトランジスタ25を経由して負側チャージポ
ンプ回路23の出力端子JPOへ回り込み電流が流れてし
まうことを防止し、上記問題を解決している。
Therefore, in the switching power supply circuit of this embodiment, the gate of the P-channel MOSFET 7 and the two N
By providing diodes 19 and 21 in the respective paths between the PN transistors 25 and 27 in the forward direction, when the two NPN transistors 25 and 27 are turned on, the parasitic diode Dk2 of the NPN transistor 27 changes from the ground voltage.
Further, it is possible to prevent the current from flowing to the output terminal JPO of the negative side charge pump circuit 23 via the NPN transistor 25 and to prevent the current from flowing, thereby solving the above problem.

【0083】但し、こうした回り込み電流の防止は、基
本的にはダイオード21だけを設ければ実現できるが、
NPNトランジスタ27側だけにダイオード21を設け
たのでは、PチャネルMOSFET7をオンさせるべく
2つのNPNトランジスタ25,27をオンさせた時
に、上記ダイオード21における順方向降下電圧の影響
で、NPNトランジスタ27がPチャネルMOSFET
7のゲートから十分に電荷を引き込むことができなくな
る可能性がある。
However, such a sneak current can be basically prevented by providing only the diode 21.
When the diode 21 is provided only on the NPN transistor 27 side, when the two NPN transistors 25 and 27 are turned on to turn on the P-channel MOSFET 7, the NPN transistor 27 is affected by the forward drop voltage of the diode 21. P-channel MOSFET
There is a possibility that the charge cannot be sufficiently drawn from the gate of the gate 7.

【0084】そこで、本実施形態では、PチャネルMO
SFET7のゲートとNPNトランジスタ25との間の
経路にもダイオード19を設けることにより、NPNト
ランジスタ27側の経路とNPNトランジスタ25側の
経路とのバランスを取っている。
Therefore, in this embodiment, the P-channel MO
By providing the diode 19 also in the path between the gate of the SFET 7 and the NPN transistor 25, the path on the NPN transistor 27 side and the path on the NPN transistor 25 side are balanced.

【0085】そして、本実施形態のスイッチング電源回
路では、2つの各NPNトランジスタ25,27側に、
夫々、ダイオード19,21を設けることにより、NP
Nトランジスタ27のスイッチング速度の低下防止と、
負側チャージポンプ回路23の電流引き込み能力が小さ
くてもPチャネルMOSFET7のターンオン時間を短
くすることができるという効果とを、十分に両立させて
いるのである。
In the switching power supply circuit of this embodiment, two NPN transistors 25 and 27
By providing diodes 19 and 21, respectively, NP
Preventing the switching speed of the N transistor 27 from decreasing,
The effect that the turn-on time of the P-channel MOSFET 7 can be shortened even when the current-drawing ability of the negative-side charge pump circuit 23 is small is sufficiently compatible.

【0086】一方更に、本実施形態のスイッチング電源
回路では、スイッチング駆動回路16及び駆動信号出力
回路30を絶縁分離工程によって形成しているため、そ
の回路16,30を構成する各素子は絶縁物で分離され
ることとなる。よって、図7を用いて説明したように、
接合分離工程を用いた場合のような寄生ダイオードDk1
が負側チャージポンプ回路23のコンデンサC1,C
2,56に形成されず、所望の負電圧を生成可能な負側
チャージポンプ回路23を得ることができる。また、負
側チャージポンプ回路23以外の各部についても、負電
圧が発生すべき部分に不要な寄生ダイオードが形成され
ることがないため、当該スイッチング電源回路を確実に
IC化することができる。
On the other hand, in the switching power supply circuit according to the present embodiment, the switching drive circuit 16 and the drive signal output circuit 30 are formed by an insulation separation process, and each element constituting the circuits 16 and 30 is made of an insulator. Will be separated. Therefore, as described with reference to FIG.
The parasitic diode Dk1 as in the case of using the junction isolation process
Are the capacitors C1 and C of the negative side charge pump circuit 23.
It is possible to obtain the negative side charge pump circuit 23 which can generate a desired negative voltage without being formed in the area 2 or 56. In addition, in each part other than the negative-side charge pump circuit 23, an unnecessary parasitic diode is not formed in a part where a negative voltage is to be generated, so that the switching power supply circuit can be surely formed into an IC.

【0087】以上、本発明の一実施形態について説明し
たが、本発明は、前述した実施形態に限定されるもので
はなく、種々の形態を採り得ることは言うまでもない。
例えば、負側チャージポンプ回路23は、図6のように
構成しても良い。図6に示す負側チャージポンプ回路2
3では、図2に示した負側チャージポンプ回路23と同
様の、発振回路52、インバータINV1,INV2,
コンデンサC1,C2,56、及びダイオードD1,D
2,54を備えているが、それ以外の部分が異なる。
Although the embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment, and it goes without saying that various forms can be adopted.
For example, the negative charge pump circuit 23 may be configured as shown in FIG. Negative side charge pump circuit 2 shown in FIG.
3, the oscillation circuit 52 and the inverters INV1, INV2, and INV2 are similar to the negative charge pump circuit 23 shown in FIG.
Capacitors C1, C2, 56 and diodes D1, D
2, 54, but the other parts are different.

【0088】即ち、図6に示す負側チャージポンプ回路
23は、カソードがバッテリ電圧VB に接続されたツェ
ナーダイオード60と、ツェナーダイオード60のアノ
ードと接地電圧との間に直列に接続された2つの抵抗6
1,62と、その2つの抵抗61,62の接続点にベー
スが接続され、エミッタが接地電圧に接続されたNPN
トランジスタ63と、一端がバッテリ電圧VB に接続さ
れ、他端がNPNトランジスタのコレクタに接続された
抵抗64と、ベースがNPNトランジスタ63のコレク
タに接続され、エミッタが接地電圧に接続されたNPN
トランジスタ65と、を備えている。また、この負側チ
ャージポンプ回路23では、発振回路52のプラス側電
源端子がバッテリ電圧VB に接続され、発振回路52の
マイナス側電源端子がNPNトランジスタ65のコレク
タに接続されている。
That is, the negative-side charge pump circuit 23 shown in FIG. 6 includes a Zener diode 60 having a cathode connected to the battery voltage VB, and two Zener diodes 60 connected in series between the anode of the Zener diode 60 and the ground voltage. Resistance 6
NPN in which a base is connected to a connection point of the two resistors 61 and 62 and an emitter is connected to a ground voltage.
A transistor 63, a resistor 64 having one end connected to the battery voltage VB, another end connected to the collector of the NPN transistor, an NPN base connected to the collector of the NPN transistor 63, and an emitter connected to the ground voltage.
And a transistor 65. In the negative charge pump circuit 23, the plus power supply terminal of the oscillation circuit 52 is connected to the battery voltage VB, and the minus power supply terminal of the oscillation circuit 52 is connected to the collector of the NPN transistor 65.

【0089】そして、図6の負側チャージポンプ回路2
3では、バッテリ電圧VB が予め定められたしきい値電
圧VTH以上の場合に、NPNトランジスタ63のベース
へ、バッテリ電圧VB からツェナーダイオード60及び
抵抗61を経由してベース電流が流れて、NPNトラン
ジスタ63がオンすると共に、NPNトランジスタ65
がオフし、その結果、発振回路52への電力供給が停止
される。これに対し、バッテリ電圧VB が上記しきい値
電圧VTHよりも低い場合には、NPNトランジスタ63
がオフすると共に、NPNトランジスタ65のベース
へ、バッテリ電圧VB から抵抗64を経由してベース電
流が流れて、該NPNトランジスタ65がオンし、発振
回路52へ電力が供給される。そして、発振回路52か
ら発振信号が出力されて、図2に示した負側チャージポ
ンプ回路23と全く同様に、負電圧が生成されることと
なる。
The negative side charge pump circuit 2 shown in FIG.
3, when the battery voltage VB is equal to or higher than a predetermined threshold voltage VTH, a base current flows from the battery voltage VB to the base of the NPN transistor 63 via the Zener diode 60 and the resistor 61, 63 turns on and the NPN transistor 65
Is turned off, and as a result, the power supply to the oscillation circuit 52 is stopped. On the other hand, when the battery voltage VB is lower than the threshold voltage VTH, the NPN transistor 63
Is turned off, a base current flows from the battery voltage VB to the base of the NPN transistor 65 via the resistor 64, and the NPN transistor 65 is turned on to supply power to the oscillation circuit 52. Then, an oscillation signal is output from the oscillation circuit 52, and a negative voltage is generated just like the negative side charge pump circuit 23 shown in FIG.

【0090】このため、図6の負側チャージポンプ回路
23を用いても、前述した実施形態のスイッチング電源
回路と同様の効果を得ることができる。また、上記実施
形態のスイッチング電源回路では、スイッチング駆動回
路16と駆動信号出力回路30との回路部分を絶縁分離
工程によりIC化したが、例えばPチャネルMOSFE
T7やフライホイールダイオード9をも含めてIC化し
ても良い。
Therefore, even if the negative side charge pump circuit 23 of FIG. 6 is used, the same effect as the switching power supply circuit of the above-described embodiment can be obtained. Further, in the switching power supply circuit of the above embodiment, the circuit portion of the switching drive circuit 16 and the drive signal output circuit 30 is formed into an IC by an insulation separation process.
The IC including the T7 and the flywheel diode 9 may be included.

【0091】一方、前述した実施形態のスイッチング電
源回路において、例えば、NPNトランジスタ25,2
7に代えてNチャネルMOSFETを用いたり、PNP
トランジスタ17に代えてPチャネルMOSFETを用
いても良い。また、上記実施形態のスイッチング電源回
路は、自動車用の電子制御装置に設けられるものであっ
たが、外部から供給される電源電圧が変動するような他
の電子制御装置に対しても全く同様に用いることができ
る。
On the other hand, in the switching power supply circuit of the above-described embodiment, for example, the NPN transistors 25 and 2
7 or an N-channel MOSFET,
A P-channel MOSFET may be used instead of the transistor 17. Further, the switching power supply circuit of the above embodiment is provided in an electronic control device for an automobile. However, the switching power supply circuit of the present embodiment is similarly applied to other electronic control devices in which a power supply voltage supplied from the outside fluctuates. Can be used.

【0092】また更に、電源供給対象としては、CPU
に限るものではなく、他の論理回路等、所定の動作用電
圧を受けて動作する様々な回路が考えられる。また、図
2に示した負側チャージポンプ回路23では、動作開始
するしきい値電圧VTHを分圧用抵抗43,44にて発生
させ、分圧用抵抗41,42及び43,44ならびにコ
ンパレータ45を用いてチャージポンプ動作を制御して
いるが、このような回路は、別途配置される例えば電源
電圧監視回路にて、代用するようにしても良い。
Further, the power supply target is a CPU.
The present invention is not limited to this, and various circuits, such as other logic circuits, which operate by receiving a predetermined operating voltage can be considered. In the negative charge pump circuit 23 shown in FIG. 2, the threshold voltage VTH at which the operation starts is generated by the voltage dividing resistors 43 and 44, and the voltage dividing resistors 41, 42 and 43 and 44 and the comparator 45 are used. Although the charge pump operation is controlled by such a circuit, such a circuit may be substituted by, for example, a separately provided power supply voltage monitoring circuit.

【0093】また、しきい値電圧VTHは、6Vに限ら
ず、例えば8V程度でも良い。
The threshold voltage VTH is not limited to 6V, but may be, for example, about 8V.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施形態のスイッチング電源回路の構成を表
す回路図である。
FIG. 1 is a circuit diagram illustrating a configuration of a switching power supply circuit according to an embodiment.

【図2】 図1の負側チャージポンプ回路の構成を表す
回路図である。
FIG. 2 is a circuit diagram illustrating a configuration of a negative-side charge pump circuit in FIG.

【図3】 絶縁分離工程で形成されたコンデンサの構造
を表す断面図である。
FIG. 3 is a cross-sectional view illustrating a structure of a capacitor formed in an insulation separation step.

【図4】 スイッチング駆動回路のオン駆動部の作用を
説明する説明図である。
FIG. 4 is an explanatory diagram illustrating an operation of an ON drive unit of the switching drive circuit.

【図5】 スイッチング駆動回路のオン駆動部に設けら
れたダイオードの作用を説明する説明図である。
FIG. 5 is an explanatory diagram illustrating an operation of a diode provided in an ON drive unit of the switching drive circuit.

【図6】 負側チャージポンプ回路の他の構成例を表す
回路図である。
FIG. 6 is a circuit diagram illustrating another configuration example of the negative-side charge pump circuit.

【図7】 接合分離工程で形成されたコンデンサの構造
を表す断面図である。
FIG. 7 is a cross-sectional view illustrating a structure of a capacitor formed in a junction separation step.

【符号の説明】[Explanation of symbols]

JIN…電源入力端子、JOUT …電源出力端子、3,11
…コイル、5,13,56,C1,C2…コンデンサ、
7…PチャネルMOSFET、9…フライホイールダイ
オード、15…平滑回路、16…スイッチング駆動回
路、17…PNPトランジスタ、19,21,54,D
1,D2…ダイオード、23…負側チャージポンプ回
路、25,27…NPNトランジスタ、30…駆動信号
出力回路、35…エラーアンプ、37…三角波発生回
路、39…PWMコンパレータ、52…発振回路、IN
V1,INV2…インバータ、JPO…出力端子
JIN: Power input terminal, JOUT: Power output terminal, 3, 11
... coils, 5, 13, 56, C1, C2 ... capacitors
7 P-channel MOSFET, 9 Flywheel diode, 15 Smoothing circuit, 16 Switching drive circuit, 17 PNP transistor, 19, 21, 54, D
1, D2: diode, 23: negative charge pump circuit, 25, 27: NPN transistor, 30: drive signal output circuit, 35: error amplifier, 37: triangular wave generation circuit, 39: PWM comparator, 52: oscillation circuit, IN
V1, INV2: Inverter, JPO: Output terminal

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 電源電圧から電源供給対象へ至る電源供
給経路に直列に設けられた電源供給用トランジスタと、 該電源供給用トランジスタを駆動信号に応じてオン/オ
フさせるスイッチング駆動回路と、 前記電源供給用トランジスタと前記電源供給対象との間
の経路に設けられ、前記電源供給用トランジスタの出力
電圧を平滑して前記電源供給対象へ供給する平滑回路
と、 該平滑回路により平滑された電圧が予め定められた設定
電圧となるように、前記スイッチング駆動回路へ前記駆
動信号を出力する駆動信号出力回路と、 を備えたスイッチング電源回路において、 前記電源供給用トランジスタは、前記電源供給経路にて
ソースが前記電源電圧側に接続され、ドレインが前記平
滑回路側に接続されたPチャネル電界効果トランジスタ
であり、 前記スイッチング駆動回路は、前記Pチャネル電界効果
トランジスタをオンさせるためのオン駆動部として、 前記電源電圧を受けて接地電圧よりも低い負電圧を生成
し、該負電圧を出力端子から出力する負側チャージポン
プ回路と、 前記Pチャネル電界効果トランジスタのゲートを、前記
駆動信号に応じて前記負側チャージポンプ回路の出力端
子に接続させるスイッチング素子と、 を備えていることを特徴とするスイッチング電源回路。
A power supply transistor provided in series on a power supply path from a power supply voltage to a power supply target; a switching drive circuit for turning on / off the power supply transistor in response to a drive signal; A smoothing circuit provided in a path between a supply transistor and the power supply target, for smoothing an output voltage of the power supply transistor and supplying the output voltage to the power supply target; A drive signal output circuit that outputs the drive signal to the switching drive circuit so that a predetermined set voltage is obtained.The switching power supply circuit, wherein the power supply transistor has a source in the power supply path. A P-channel field-effect transistor connected to the power supply voltage side and having a drain connected to the smoothing circuit side; The switching drive circuit, as an ON drive unit for turning on the P-channel field-effect transistor, receives the power supply voltage, generates a negative voltage lower than a ground voltage, and outputs the negative voltage from an output terminal. A switching power supply circuit comprising: a charge pump circuit; and a switching element that connects a gate of the P-channel field-effect transistor to an output terminal of the negative-side charge pump circuit in response to the drive signal.
【請求項2】 請求項1に記載のスイッチング電源回路
において、 前記スイッチング駆動回路のオン駆動部は、 前記Pチャネル電界効果トランジスタのゲートを、前記
駆動信号に応じて前記接地電圧に接続させる第2のスイ
ッチング素子を備えていること、 を特徴とするスイッチング電源回路。
2. The switching power supply circuit according to claim 1, wherein the ON drive unit of the switching drive circuit connects a gate of the P-channel field-effect transistor to the ground voltage according to the drive signal. And a switching power supply circuit.
【請求項3】 請求項2に記載のスイッチング電源回路
において、 前記Pチャネル電界効果トランジスタのゲートと、前記
第2のスイッチング素子との間の経路に、ダイオードが
順方向に設けられていること、 を特徴とするスイッチング電源回路。
3. The switching power supply circuit according to claim 2, wherein a diode is provided in a forward direction between a gate of the P-channel field-effect transistor and the second switching element. A switching power supply circuit.
【請求項4】 請求項2又は請求項3に記載のスイッチ
ング電源回路において、 前記負側チャージポンプ回路は、 前記電源電圧が予め定められたしきい値電圧以上の場合
に、前記負電圧の生成動作を停止するように構成されて
いること、 を特徴とするスイッチング電源回路。
4. The switching power supply circuit according to claim 2, wherein said negative-side charge pump circuit generates said negative voltage when said power supply voltage is equal to or higher than a predetermined threshold voltage. A switching power supply circuit configured to stop operation.
【請求項5】 請求項1ないし請求項4の何れかに記載
のスイッチング電源回路において、 少なくとも前記負側チャージポンプ回路は、ICとして
半導体基板に形成されていると共に、該負側チャージポ
ンプ回路を構成する各素子は、絶縁物で分離されている
こと、 を特徴とするスイッチング電源回路。
5. The switching power supply circuit according to claim 1, wherein at least the negative-side charge pump circuit is formed on a semiconductor substrate as an IC, and the negative-side charge pump circuit includes A switching power supply circuit, wherein each of the constituent elements is separated by an insulator.
【請求項6】 請求項1ないし請求項4の何れかに記載
のスイッチング電源回路において、 少なくとも前記スイッチング駆動回路及び前記駆動信号
出力回路は、ICとして半導体基板に形成されていると
共に、該スイッチング駆動回路及び駆動信号出力回路を
構成する各素子は、絶縁物で分離されていること、 を特徴とするスイッチング電源回路。
6. The switching power supply circuit according to claim 1, wherein at least the switching drive circuit and the drive signal output circuit are formed on a semiconductor substrate as an IC, and the switching drive circuit is provided. A switching power supply circuit, wherein each element constituting the circuit and the drive signal output circuit is separated by an insulator.
JP30846598A 1998-10-29 1998-10-29 Switching power supply circuit Expired - Fee Related JP4013011B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30846598A JP4013011B2 (en) 1998-10-29 1998-10-29 Switching power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30846598A JP4013011B2 (en) 1998-10-29 1998-10-29 Switching power supply circuit

Publications (2)

Publication Number Publication Date
JP2000134916A true JP2000134916A (en) 2000-05-12
JP4013011B2 JP4013011B2 (en) 2007-11-28

Family

ID=17981358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30846598A Expired - Fee Related JP4013011B2 (en) 1998-10-29 1998-10-29 Switching power supply circuit

Country Status (1)

Country Link
JP (1) JP4013011B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007249384A (en) * 2006-03-14 2007-09-27 Ricoh Co Ltd Semiconductor device
JP2017535225A (en) * 2014-10-22 2017-11-24 エルジー・ケム・リミテッド Current control apparatus and method
CN109361384A (en) * 2018-12-20 2019-02-19 上海艾为电子技术股份有限公司 A kind of analog switching circuit
CN109379071A (en) * 2018-12-20 2019-02-22 上海艾为电子技术股份有限公司 A kind of analog switching circuit
JP2021015330A (en) * 2019-07-10 2021-02-12 パナソニックIpマネジメント株式会社 Power supply device for vehicle

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007249384A (en) * 2006-03-14 2007-09-27 Ricoh Co Ltd Semiconductor device
JP2017535225A (en) * 2014-10-22 2017-11-24 エルジー・ケム・リミテッド Current control apparatus and method
US10340729B2 (en) 2014-10-22 2019-07-02 Lg Chem, Ltd. Apparatus and method for controlling electric currents with pulse width modulation signal
CN109361384A (en) * 2018-12-20 2019-02-19 上海艾为电子技术股份有限公司 A kind of analog switching circuit
CN109379071A (en) * 2018-12-20 2019-02-22 上海艾为电子技术股份有限公司 A kind of analog switching circuit
CN109379071B (en) * 2018-12-20 2023-09-19 上海艾为电子技术股份有限公司 Analog switch circuit
CN109361384B (en) * 2018-12-20 2023-09-19 上海艾为电子技术股份有限公司 Analog switch circuit
JP2021015330A (en) * 2019-07-10 2021-02-12 パナソニックIpマネジメント株式会社 Power supply device for vehicle
JP7266193B2 (en) 2019-07-10 2023-04-28 パナソニックIpマネジメント株式会社 vehicle power supply

Also Published As

Publication number Publication date
JP4013011B2 (en) 2007-11-28

Similar Documents

Publication Publication Date Title
US9966871B2 (en) Rectification device, alternator, and power conversion device
JP3912417B2 (en) Driving circuit
KR101202204B1 (en) Power mosfet driver and method therefor
US7238992B2 (en) Semiconductor circuit for DC-DC converter
US6963498B2 (en) Bootstrap capacitor refresh circuit
US20090122585A1 (en) Step-up/down switching regulator
US7148663B2 (en) Switching power supply circuit
JPH0947019A (en) Self-excited dc-dc converter
US20060044051A1 (en) Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection
CA2773513A1 (en) Driving circuit, semiconductor device having driving circuit, and switching regulator and electronic equipment using driving circuit and semiconductor device
US20080150362A1 (en) Switch-mode power supply
JP2009044304A (en) Semiconductor element controller
US6429635B2 (en) Drive circuit for insulated gate type FETs
JP2000134916A (en) Switching power circuit
US7633276B2 (en) Switching control in DC-DC-converters
JP4311683B2 (en) Semiconductor devices, step-down chopper regulators, electronic equipment
US5410190A (en) Circuit for shortening the turn-off time of a power transistor
JP2018207276A (en) Gate drive circuit
JP2021010258A (en) Gate driver, switching circuit, motor driver, and controller of dc/dc converter
JP2001251849A (en) Dc-dc converter
US20230412077A1 (en) Switching power supply circuit and switching power supply device
US7859306B2 (en) Load driving circuit
JP7273622B2 (en) Power supply circuit and power supply
US20240088888A1 (en) Gate drive circuit for switching circuit, module including the same, and switching power supply
JPH11205114A (en) Driving device for inductive load

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees