JP4013011B2 - Switching power supply circuit - Google Patents

Switching power supply circuit Download PDF

Info

Publication number
JP4013011B2
JP4013011B2 JP30846598A JP30846598A JP4013011B2 JP 4013011 B2 JP4013011 B2 JP 4013011B2 JP 30846598 A JP30846598 A JP 30846598A JP 30846598 A JP30846598 A JP 30846598A JP 4013011 B2 JP4013011 B2 JP 4013011B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
switching
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30846598A
Other languages
Japanese (ja)
Other versions
JP2000134916A (en
Inventor
貴久 子安
新見　　幸秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP30846598A priority Critical patent/JP4013011B2/en
Publication of JP2000134916A publication Critical patent/JP2000134916A/en
Application granted granted Critical
Publication of JP4013011B2 publication Critical patent/JP4013011B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、電源電圧を予め定められた設定電圧に変換して、マイクロコンピュータ等の電源供給対象へ供給するスイッチング電源回路に関する。
【０００２】
【従来の技術】
近年、電子制御装置等に搭載されるマイクロコンピュータ（以下、ＣＰＵという）の動作可能電圧は、従来の５Ｖ前後から３．３Ｖ或いは２．５Ｖといった具合に下がる傾向にある。
【０００３】
このため、ＣＰＵに動作用電圧を供給する電源回路においては、電力源としての電源電圧（バッテリ電圧など）が低い場合でも、安定して動作用電圧を供給可能なことが望まれている。
また、ＣＰＵの消費電流は、動作クロックの高周波数化に伴って増加する傾向にあるため、電源回路のタイプとしては、シリーズ型電源回路（シリーズ型レギュレータ）に代わって、スイッチング電源回路（スイッチングレギュレータ）が主流になってきている。
【０００４】
つまり、シリーズ型電源回路では、電源電圧から電源供給対象へ至る電源供給経路に直列に設けられた電源供給用トランジスタを、電源供給対象に供給される電圧が所定電圧となるようにリニアに動作させるため、その電源供給用トランジスタの熱損失（消費電力）が大きくなってしまう。
【０００５】
これに対して、スイッチング電源回路は、一般に、電源電圧から電源供給対象へ至る電源供給経路に直列に設けられた電源供給用トランジスタと、その電源供給用トランジスタを駆動信号に応じてオン／オフさせるスイッチング駆動回路と、電源供給用トランジスタと電源供給対象との間の経路に設けられ、電源供給用トランジスタの出力電圧を平滑して電源供給対象へ供給するコイルやコンデンサ等からなる平滑回路と、その平滑回路によって平滑された電圧が予め定められた設定電圧となるように、上記スイッチング駆動回路へ駆動信号を出力する駆動信号出力回路とから構成される。そして、この種のスイッチング電源回路では、電源供給用トランジスタを繰り返しオン／オフさせることで電源供給対象へ所定の動作用電圧を供給することとなるため、電源供給対象の消費電流が大きくても、電源供給用トランジスタの熱損失を小さく抑えることができる。
【０００６】
【発明が解決しようとする課題】
ここで、上記のようなスイッチング電源回路において、電源電圧が低い時にでも動作させようとした場合、電源供給用トランジスタとしては、ＰＮＰ形のバイポーラトランジスタ（ＰＮＰトランジスタ）を用いることが考えられる。
【０００７】
ところが、バイポーラトランジスタは、スイッチング動作時の過渡損失が大きいという欠点があり、また、大きな電流を流すことのできるバイポーラトランジスタは、非常に高い周波数でスイッチング動作させることができない。
このため、電源供給用トランジスタとしては、電界効果トランジスタ（以下、ＦＥＴという）が有効である。
【０００８】
しかしながら、電源供給用トランジスタとして、ただ単にＰＮＰトランジスタに代えてＰチャネルＦＥＴを用いると、電源電圧が低い時に、そのＦＥＴのゲート−ソース間電圧を十分に確保することができず、動作しなくなるか、或いは、ＦＥＴのオン抵抗が非常に大きくなってしまう。
【０００９】
つまり、この場合、ＰチャネルＦＥＴは、上記電源供給経路にてソースが電源電圧側に接続され、ドレインが平滑回路側に接続されることとなる。そして、電源電圧が、そのＰチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) よりも低くなると、上記ＰチャネルＦＥＴは、ゲート電圧がスイッチング駆動回路によって接地電圧（０Ｖ）にまで下げられたとしても、オンしなくなるからである。
【００１０】
また、電源供給用トランジスタとして、ＮチャネルＦＥＴを用いた場合には、そのドレインが上記電源供給経路の電源電圧側に接続され、ソースが平滑回路側に接続されることとなるため、電源電圧を昇圧してＮチャネルＦＥＴのゲートに供給する必要があり、特に電源電圧が低い時にでも動作させようとすると、電源電圧を昇圧するためのチャージポンプ回路を構成するコンデンサやインバータ等の接続段数が増えて、回路の大型化やコストアップが顕著になる。
【００１１】
例えば、ＮチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Nth) が５Ｖであり、電源電圧が３Ｖであるとすると、ＮチャネルＦＥＴをオンさせるためには、そのゲートに、少なくとも電源電圧より上記ゲート−ソース間しきい値電圧ＶGS(Nth) だけ高い電圧（＝８Ｖ＝３Ｖ＋５Ｖ）を生成して与えなければならない。
【００１２】
本発明は、こうした問題に鑑みなされたものであり、電源電圧がより低い場合でも動作可能で且つ小回路規模のスイッチング電源回路を提供することを目的としている。
【００１３】
【課題を解決するための手段、及び発明の効果】
上記目的を達成するためになされた請求項１に記載の本発明のスイッチング電源回路においては、スイッチング駆動回路が、電源電圧から電源供給対象へ至る電源供給経路に直列に設けられた電源供給用トランジスタを、駆動信号出力回路からの駆動信号に応じてオン／オフさせ（スイッチング動作させ）、その電源供給用トランジスタと電源供給対象との間の経路に設けられた平滑回路が、電源供給用トランジスタの出力電圧（即ち、電源供給用トランジスタのスイッチング動作に伴うパルス状の電圧）を平滑して電源供給対象へ供給する。そして、上記駆動信号出力回路は、平滑回路により平滑されて電源供給対象へ供給される電圧が予め定められた設定電圧となるように、スイッチング駆動回路へ駆動信号を出力する。
【００１４】
ここで特に、本発明のスイッチング電源回路では、電源供給用トランジスタとして、ＰチャネルＦＥＴ（Ｐチャネル電界効果トランジスタ）を用いており、そのＰチャネルＦＥＴは、上記電源供給経路にてソースが電源電圧側に接続され、ドレインが平滑回路側に接続されている。
【００１５】
そして更に、スイッチング駆動回路は、上記ＰチャネルＦＥＴをオンさせるためのオン駆動部として、電源電圧を受けて接地電圧よりも低い負電圧を生成し、その負電圧を出力端子から出力する負側チャージポンプ回路と、上記ＰチャネルＦＥＴのゲートを、駆動信号出力回路からの駆動信号に応じて負側チャージポンプ回路の出力端子に接続させる第１のスイッチング素子（以下単に、スイッチング素子ともいう）とを備えている。
【００１６】
つまり、負側チャージポンプ回路によって接地電圧（＝０Ｖ）よりも低い負電圧を生成し、電源供給用トランジスタとしてのＰチャネルＦＥＴのゲートを、スイッチング素子を介して、負側チャージポンプ回路で生成される負電圧に接続することにより、そのＰチャネルＦＥＴをオンさせるようにしている。
【００１７】
このため、本発明のスイッチング電源回路によれば、電源電圧が、ＰチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) より低くなっても、そのＰチャネルＦＥＴのゲート−ソース間電圧を十分に確保して、該ＰチャネルＦＥＴを確実にオンさせることができ、電源電圧がより低い場合でも動作可能となる。
【００１８】
そして特に、本発明のスイッチング電源回路では、電源供給用トランジスタとしてＰチャネルＦＥＴを用いているため、負側チャージポンプ回路は、接地電圧を基準にして、ＰチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) の値よりも小さい負側の電圧を生成すれば良いため、その負側チャージポンプ回路を構成するコンデンサやインバータ等の接続段数を少なくすることができ、回路の大型化やコストアップを最小限に抑えることができる。
【００１９】
つまり、前述したように、電源供給用トランジスタとしてＮチャネルＦＥＴを用いた場合には、電源電圧を基準にして、そのＮチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Nth) の分だけ正側に昇圧した電圧を生成し、その電圧をＮチャネルＦＥＴのゲートに供給しなければならないが、本発明のスイッチング電源回路によれば、動作可能な電源電圧の最低値をＶmin （＜ＶGS(Pth) ）とすると、接地電圧を基準にして、ゲート−ソース間しきい値電圧ＶGS(Pth) と上記電源電圧の最低値Ｖmin との差分（＝ＶGS(Pth) −Ｖmin ）だけ負側に昇圧した電圧を生成し、その電圧をＰチャネルＦＥＴのゲートに供給すれば、電源供給用トランジスタとしてのＰチャネルＦＥＴを確実にオンさせることができ、接地電圧から負側への昇圧分が小さくて済むのである。
【００２０】
具体例を挙げて説明すると、例えば、ＰチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) と、ＮチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Nth) とが、両方共に５Ｖであるとすると、電源電圧が３Ｖの時にでも動作させようとした場合、ＮチャネルＦＥＴでは、電源電圧を基準にして５Ｖ昇圧した電圧（＝８Ｖ）を、ゲートに与えなければオンしない。これに対して、ＰチャネルＦＥＴでは、接地電圧（＝０）を基準にして、ゲート−ソース間しきい値電圧ＶGS(Pth) と電源電圧との差分（２Ｖ＝５Ｖ−３Ｖ）だけ負側に昇圧した−２Ｖの電圧を、ゲートに与えればオンさせることができる。
【００２１】
よって、本発明のスイッチング電源回路によれば、小規模な回路構成にも拘わらず、電源電圧がより低い場合でも動作可能となる。
そして更に、本発明のスイッチング電源回路では、スイッチング駆動回路のオン駆動部は、ＰチャネルＦＥＴのゲートを、駆動信号出力回路からの駆動信号に応じて接地電圧に接続させる第２のスイッチング素子を備えている。そして、このスイッチング電源回路によれば、負側チャージポンプ回路の電流引き込み能力が小さくても、ＰチャネルＦＥＴのターンオン時間（オフ状態からオン状態になるまでの時間）を短くすることができ、延いては、ＰチャネルＦＥＴのスイッチング速度を向上させることができる。
【００２２】
つまり、第２のスイッチング素子が設けられていないとすると、ＰチャネルＦＥＴをオフ状態からオンさせる時には、オン駆動部の第１のスイッチング素子をオンさせて、ＰチャネルＦＥＴのゲートから負側チャージポンプ回路の出力端子側へ電流（電荷）を引き込むことにより、ＰチャネルＦＥＴのゲート−ソース間容量ＣGSを充電することとなるが、この場合、負側チャージポンプ回路の電流引き込み能力が小さいと、ゲート−ソース間容量ＣGSを十分に且つ素早く充電することができず、ＰチャネルＦＥＴのターンオン時間が長くなってしまう。
【００２３】
これに対して、第２のスイッチング素子を設ければ、ＰチャネルＦＥＴをオフ状態からオンさせる時に、その第２のスイッチング素子と第１のスイッチング素子とが共にオンすることとなり、ＰチャネルＦＥＴのゲート電圧が接地電圧付近の所定電圧となるまでは、ゲート−ソース間容量ＣGSが第２のスイッチング素子を介して急速に充電され（つまり、ＰチャネルＦＥＴのゲートから第２のスイッチング素子を介して接地電圧へゲート−ソース間容量ＣGSの充電電流が流れ）、ゲート電圧が上記所定電圧に達してからは、ゲート−ソース間容量ＣGSが第１のスイッチング素子を介して充電される（つまり、ＰチャネルＦＥＴのゲートから第１のスイッチング素子を介して負側チャージポンプ回路の出力端子へ充電電流が流れる）こととなる。そして、上記のように、ＰチャネルＦＥＴのゲート−ソース間容量ＣGSを第２のスイッチング素子を介して急速に充電できることから、負側チャージポンプ回路の電流引き込み能力が小さくても、ＰチャネルＦＥＴのターンオン時間を短くすることができるのである。
【００２４】
ところで、第２のスイッチング素子としては、ＮＰＮ形のバイポーラトランジスタ（ＮＰＮトランジスタ）やＮチャネルＦＥＴ、或いは、アナログスイッチ等を用いることができる。尚、このことは、第１のスイッチング素子についても同様である。
【００２５】
そして、例えば、第２のスイッチング素子として、ＮＰＮトランジスタを用いた場合には、そのコレクタをＰチャネルＦＥＴのゲートに接続し、エミッタを接地電圧に接続することとなり、また、第２のスイッチング素子として、ＮチャネルＦＥＴを用いた場合には、そのドレインをＰチャネルＦＥＴのゲートに接続し、ソースを接地電圧に接続することとなる。
【００２６】
但し、第２のスイッチング素子として、エミッタとコレクタとの間に順方向に寄生ダイオードを有しているＮＰＮトランジスタや、ソースとドレインとの間に順方向に寄生ダイオードを有しているＮチャネルＦＥＴを用いた場合には、以下の問題が生じる。
【００２７】
即ち、前述したように、電源供給用トランジスタとしてのＰチャネルＦＥＴをオンさせる時には、第１のスイッチング素子と第２のスイッチング素子とが共にオンし、ＰチャネルＦＥＴのゲート電圧は最終的には第１のスイッチング素子を介して負側チャージポンプ回路による負電圧になろうとするが、第２のスイッチング素子が上記のような寄生ダイオードを有していると、接地電圧から第２のスイッチング素子の寄生ダイオード及び第１のスイッチング素子を経由して、負側チャージポンプ回路の出力端子へ回り込み電流が流れてしまい、その結果、ＰチャネルＦＥＴのゲート電圧は、接地電圧よりも上記寄生ダイオードの順方向降下電圧ＶF （約０．６Ｖ）だけ低い電圧（−ＶF ）までしか下がらなくなってしまう。しかも、接地電圧から第２のスイッチング素子の寄生ダイオード及び第１のスイッチング素子を経由して、負側チャージポンプ回路の出力端子へ余分な電流が流れるため、負側チャージポンプ回路における負電圧の出力能力が低下してしまう。そして、このような問題は、第２のスイッチング素子としてアナログスイッチを用いた場合も同様である。
【００２８】
そこで、請求項２に記載の如く、ＰチャネルＦＥＴのゲートと、前記第２のスイッチング素子との間の経路に、ダイオードを順方向に設けるようにすれば、第２のスイッチング素子として、どのような構成のものを用いたとしても、第１のスイッチング素子と第２のスイッチング素子とが共にオンした際に、接地電圧から第２のスイッチング素子及び第１のスイッチング素子を経由して負側チャージポンプ回路の出力端子へ回り込み電流が流れてしまうことを確実に防止することができ、上記問題を解決することができる。
【００２９】
尚、こうした回り込み電流の防止は、基本的には、ＰチャネルＦＥＴのゲートと第２のスイッチング素子との間の経路だけにダイオードを設ければ実現できるが、第２のスイッチング素子側だけにダイオードを設けたのでは、ＰチャネルＦＥＴをオンさせるべく第１のスイッチング素子と第２のスイッチング素子とをオンさせた時に、上記追加したダイオードにおける順方向降下電圧の影響で、第２のスイッチング素子がＰチャネルＦＥＴのゲートから十分に電流を引き込むことができなくなる可能性がある。そこで、請求項２に記載のスイッチング電源回路に対し、ＰチャネルＦＥＴのゲートと第１のスイッチング素子との間の経路にもダイオードを設けることにより、第２のスイッチング素子側の経路と第１のスイッチング素子側の経路とのバランスを取り、前述した作用及び効果をより確実なものにできる。即ち、ＰチャネルＦＥＴのゲート電圧が概ねダイオードの順方向降下電圧ＶF となるまでは、ＰチャネルＦＥＴのゲートから第２のスイッチング素子を介して接地電圧へ、ＰチャネルＦＥＴのゲート−ソース間容量ＣGSの充電電流が流れて、そのゲート−ソース間容量ＣGSが急速に充電され、その結果、負側チャージポンプ回路の電流引き込み能力が小さくても、ＰチャネルＦＥＴのターンオン時間を短くすることができるのである。
【００３０】
一方、負側チャージポンプ回路は、電源電圧を受けて所定周波数の発振信号を出力する発振回路を備え、その発振回路から出力される発振信号の電圧から負電圧を生成すると共に、その負電圧を複数段のコンデンサに順次累積して蓄積するように構成されるが、負電圧を生成するための発振信号に起因して、外部への放射ノイズが発生する虞がある。
【００３１】
そこで、請求項３に記載のスイッチング電源回路では、請求項１又は請求項２に記載のスイッチング電源回路において、負側チャージポンプ回路は、電源電圧が予め定められたしきい値電圧ＶTH以上の場合に、負電圧の生成動作を停止するように構成されている。
【００３２】
つまり、電源電圧がＰチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) よりも高く、ＰチャネルＦＥＴのゲートを第２のスイッチング素子を介して接地電圧に接続するだけでＰチャネルＦＥＴをオンさせることができる状態であれば、負側チャージポンプ回路は不要であるため、その様な状態の場合は、負側チャージポンプ回路の動作を停止させているのである。そして、請求項３に記載のスイッチング電源回路によれば、当該スイッチング電源回路からの放射ノイズを低減するのに非常に有利である。
【００３３】
尚、上記しきい値電圧ＶTHは、ＰチャネルＦＥＴのゲート−ソース間しきい値電圧ＶGS(Pth) よりも、ある程度の余裕分αだけ高い電圧（＝ＶGS(Pth) ＋α）に設定しておけば良い。
次に、請求項４に記載のスイッチング電源回路では、請求項１〜請求項３に記載のスイッチング電源回路において、少なくとも負側チャージポンプ回路が、ＩＣとして半導体基板に形成されていると共に、その負側チャージポンプ回路を構成する各素子は、絶縁物で分離されている。つまり、請求項４に記載のスイッチング電源回路では、負側チャージポンプ回路を、各素子が絶縁物で分離される絶縁分離工程によってＩＣ化している。
【００３４】
この理由を以下に説明する。
まず、前述したように、負側チャージポンプ回路は、発振回路から出力される発振信号の電圧から負電圧を生成すると共に、その負電圧を複数段のコンデンサに蓄積するように構成されるが、例えば接合分離工程で形成されたコンデンサの断面構造を表す図７に示すように、負側チャージポンプ回路を接合分離工程で形成すると、接地電圧に接続されるアイソレーションとしてのＰ+ 部と、コンデンサのマイナス側アルミ電極に接続されるＮ+ 部（エミッタ拡散層）との間に、寄生ダイオードＤk1が生じてしまう。
【００３５】
このため、コンデンサのマイナス側アルミ電極の電位が−ＶF （但し、ＶF は、上記寄生ダイオードＤk1の順方向降下電圧）までしか下がらなくなり、ＰチャネルＦＥＴをオンさせるのに必要な負電圧を生成することができなくなってしまう。
【００３６】
これに対して、負側チャージポンプ回路を絶縁分離工程で形成すれば、各素子が絶縁物（所謂トレンチ）で分離されることとなり、接合分離工程を用いた場合のような寄生ダイオードＤk1は自動的に形成されないため、所望の負電圧を生成可能な負側チャージポンプ回路を得ることができる。
【００３７】
また、請求項５に記載のように、請求項１〜請求項３に記載のスイッチング電源回路において、少なくともスイッチング駆動回路及び駆動信号出力回路を、ＩＣとして半導体基板に形成する場合に、そのスイッチング駆動回路及び駆動信号出力回路を、各素子が絶縁物で分離されるように、絶縁分離工程で形成すれば、請求項４に記載のスイッチング電源回路と同様に、所望の負電圧を生成可能な負側チャージポンプ回路を得ることができ、しかも、負側チャージポンプ回路以外の各部についても、負電圧が発生すべき部分に不要な寄生ダイオードが形成されることがないため、当該スイッチング電源回路を確実にＩＣ化することができる。
【００３８】
【発明の実施の形態】
以下、本発明の一実施形態について、図面を用いて説明する。
まず図１は、本発明が適用された実施形態のスイッチング電源回路の構成を表す回路図である。
【００３９】
尚、本実施形態のスイッチング電源回路は、自動車のエンジンやトランスミッション等を制御する電子制御装置に設けられ、自動車に搭載されたバッテリのプラス端子の電圧（電源電圧に相当し、以下「バッテリ電圧」という）ＶB を予め定められた設定電圧に変換して、その変換後の電圧を、上記電子制御装置に設けられた電源供給対象としての図示しないＣＰＵ（マイクロコンピュータ）へ動作用電圧ＶO として供給するものである。
【００４０】
図１に示すように、本実施形態のスイッチング電源回路は、電源電圧としてのバッテリ電圧ＶB に接続される電源入力端子ＪINと、その電源入力端子ＪINに一端が接続されたコイル３と、一端がコイル３のバッテリ電圧ＶB 側とは反対側の端部に接続され、他端が接地電圧（バッテリのマイナス端子の電圧である０Ｖ）に接続されたコンデンサ５と、ソースがコイル３のバッテリ電圧ＶB 側とは反対側の端部に接続された電源供給用トランジスタとしてのＰチャネルＭＯＳＦＥＴ（ＰチャネルＭＯＳ電界効果トランジスタ）７と、カソードがＰチャネルＭＯＳＦＥＴ７のドレインに接続され、アノードが接地電圧に接続されたフライホイールダイオード９と、一端がＰチャネルＭＯＳＦＥＴ７のドレインに接続され、他端がＣＰＵへ動作用電圧ＶO を出力するための電源出力端子ＪOUT に接続されたコイル１１と、一端がコイル１１のＰチャネルＭＯＳＦＥＴ７側とは反対側の端部に接続され、他端が接地電圧に接続されたコンデンサ１３とを備えている。
【００４１】
つまり、本実施形態のスイッチング電源回路では、電源入力端子ＪINから電源出力端子ＪOUT までの電気的経路が、バッテリ電圧ＶB からＣＰＵへ至る電源供給経路になっており、その電源供給経路に、ＰチャネルＭＯＳＦＥＴ７のソースとドレインとが、ソースをバッテリ電圧ＶB 側にして直列に接続されている。そして、ＰチャネルＭＯＳＦＥＴ７とＣＰＵとの間の経路（詳しくは、ＰチャネルＭＯＳＦＥＴ７のドレインと電源出力端子ＪOUT との間の経路）には、ＰチャネルＭＯＳＦＥＴ７の出力電圧（ドレインの電圧）を平滑してＣＰＵへ供給するための、コイル１１及びコンデンサ１３からなる平滑回路１５が設けられている。
【００４２】
また、本実施形態のスイッチング電源回路は、ＰチャネルＭＯＳＦＥＴ７を駆動信号に応じてオン／オフさせるスイッチング駆動回路１６として、エミッタが電源入力端子ＪINに接続され、コレクタがＰチャネルＭＯＳＦＥＴ７のゲートに接続されたＰＮＰトランジスタ１７と、アノードがＰチャネルＭＯＳトＦＥＴ７のゲートに夫々接続された２つのダイオード１９，２１と、電源入力端子ＪINからのバッテリ電圧ＶB を受けて接地電圧よりも低い負電圧を生成し、その負電圧を出力端子ＪPO（図２参照）から出力する負側チャージポンプ回路２３と、コレクタがダイオード１９のカソードに接続され、エミッタが負側チャージポンプ回路２３の出力端子ＪPOに接続された第１のスイッチング素子としてのＮＰＮトランジスタ２５と、コレクタがダイオード２１のカソードに接続され、エミッタが接地電圧に接続された第２のスイッチング素子としてのＮＰＮトランジスタ２７と、を備えている。
【００４３】
尚、本実施形態では、上記スイッチング駆動回路１６を構成する各素子のうち、２つのダイオード１９，２１と、負側チャージポンプ回路２３と、２つのＮＰＮトランジスタ２５，２７とが、ＰチャネルＭＯＳＦＥＴ７をオンさせるためのオン駆動部に相当し、ＰＮＰトランジスタ１７が、ＰチャネルＭＯＳＦＥＴ７をオフさせるためのオフ駆動部に相当している。
【００４４】
そして更に、本実施形態のスイッチング電源回路は、平滑回路１５（コイル１１及びコンデンサ１３）により平滑されてＣＰＵへ供給される動作用電圧ＶO （即ち、電源出力端子ＪOUT の電圧）が予め定められた設定電圧となるように、上記スイッチング駆動回路１６の各トランジスタ１７，２５，２７のベースへ駆動信号を出力する駆動信号出力回路３０として、電源出力端子ＪOUT と接地電圧との間に直列に設けられた２つの分圧用抵抗３１，３３と、その２つの分圧用抵抗３１，３３の接続点の電圧と所定の基準電圧ＶREF との差に比例した電圧信号を出力するエラーアンプ３５と、ＰチャネルＭＯＳＦＥＴ７をオン／オフさせるスイッチング周期と同じ周期の三角波を出力する三角波発生回路３７と、三角波発生回路３７からの三角波とエラーアンプ３５からの電圧信号とを大小比較して、三角波のレベルがエラーアンプ３５からの電圧信号以上の時に、Highレベルの駆動信号を上記各トランジスタ１７，２５，２７のベースへ出力し、三角波のレベルがエラーアンプ３５からの電圧信号よりも低い時に、Low レベルの駆動信号を上記各トランジスタ１７，２５，２７のベースへ出力するＰＷＭコンパレータ３９と、を備えている。
【００４５】
次に、負側チャージポンプ回路２３は、図２に示すように、バッテリ電圧ＶB と接地電圧との間に直列に設けられた２つの分圧用抵抗４１，４２と、定電圧源（例えば５Ｖ）ＶCCと接地電圧との間に直列に設けられた２つの分圧用抵抗４３，４４と、上記分圧用抵抗４１，４２の接続点の電圧Ｖ1 が上記分圧用抵抗４３，４４の接続点の電圧Ｖ2 以上の場合に、Highレベルの信号を出力し、上記分圧用抵抗４１，４２の接続点の電圧Ｖ1 が上記分圧用抵抗４３，４４の接続点の電圧Ｖ2 よりも低い場合に、Low レベルの信号を出力するコンパレータ４５と、そのコンパレータ４５の出力端子にベースが接続され、エミッタが接地電圧に接続されたＮＰＮトランジスタ４６と、を備えている。
【００４６】
更に、負側チャージポンプ回路２３は、一端がバッテリ電圧ＶB に接続され、他端が上記ＮＰＮトランジスタ４６のコレクタに接続された定電流源４７と、コレクタ及びベースがＮＰＮトランジスタ４６のコレクタに接続され、エミッタが接地電圧に接続されたＮＰＮトランジスタ４８と、ベースがＮＰＮトランジスタ４８のコレクタ及びベースに接続され、エミッタが接地電圧に接続されて、ＮＰＮトランジスタ４８と共にカレントミラー回路を形成するＮＰＮトランジスタ４９と、一端がバッテリ電圧ＶB に接続され、他端がＮＰＮトランジスタ４９のコレクタに接続された定電流源５０ａと、一端がバッテリ電圧に接続されて、上記定電流源５０ａに流れる電流と同じ電流を流す定電流源５０ｂと、その定電流源５０ｂと接地電圧との間に設けられ、バッテリ電圧ＶB から上記定電流源５０ｂを介して供給される電力を受けて、所定周波数の発振信号を出力する発振回路５２と、を備えている。
【００４７】
そして更に、負側チャージポンプ回路２３は、発振回路５２からの発振信号を順次レベル反転して出力する複数（本実施形態では２つ）のインバータＩＮＶ１，ＩＮＶ２と、その各インバータＩＮＶ１，ＩＮＶ２の出力端子に一端が夫々接続されたコンデンサＣ１，Ｃ２と、カソードが接地電圧に接続され、アノードがコンデンサＣ１のインバータＩＮＶ１側とは反対側の端部に接続されたダイオードＤ１と、カソードがダイオードＤ１のアノードに接続され、アノードがコンデンサＣ２のインバータＩＮＶ２側とは反対側の端部に接続されたダイオードＤ２と、カソードがダイオードＤ２のアノードに接続され、アノードが当該負側チャージポンプ回路２３の出力端子ＪPOに接続されたダイオード５４と、一端が出力端子ＪPO及びダイオード５４のアノードに接続され、他端が接地電圧に接続されたコンデンサ５６と、を備えている。
【００４８】
一方、本実施形態のスイッチング電源回路において、図１の一点鎖線で囲んだ回路部分（即ち、スイッチング駆動回路１６及び駆動信号出力回路３０）は、図３に例示するように各素子がトレンチと呼ばれる絶縁物で分離される絶縁分離工程によって、ＩＣ化されている。
【００４９】
尚、図３は、絶縁分離工程で形成されたコンデンサの断面構造を示している。そして、この絶縁分離工程で形成されたＩＣにおいて、各素子の外周となるDeepＮ+ 部は電位を安定させるために接地電圧に接続されるが、各素子は絶縁物からなるトレンチによって互いに絶縁分離されるため、図７に示した接合分離工程の場合の様な寄生ダイオードＤk1が自動的に形成されることはない。
【００５０】
次に、以上のように構成された本実施形態のスイッチング電源回路の動作について説明する。
まず、図２に示した負側チャージポンプ回路２３では、バッテリ電圧ＶB が予め定められたしきい値電圧ＶTH以上の場合に、２つの分圧用抵抗４１，４２の接続点の電圧Ｖ1 が、２つの分圧用抵抗４３，４４の接続点の電圧Ｖ2 以上となって、コンパレータ４５からＮＰＮトランジスタ４６のベースへHighレベルの信号が出力され、その結果、ＮＰＮトランジスタ４６がオンして、カレントミラー回路を成す２つのＮＰＮトランジスタ４８，４９が共にオフされる。
【００５１】
このため、バッテリ電圧ＶB がしきい値電圧ＶTH以上の場合には、ＮＰＮトランジスタ４９を介して定電流源５０ａに電流が流れなくなるため、定電流源５０ｂから発振回路５２へも電流が流れなくなり、その結果、発振回路５２の動作が停止する。
【００５２】
尚、本実施形態において、上記しきい値電圧ＶTHは、ＰチャネルＭＯＳＦＥＴ７のオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) （＝本実施形態では５Ｖ）に、ダイオード２１の順方向降下電圧ＶF （＝約０．６Ｖ）と、ＮＰＮトランジスタ２７のオン時のコレクタ−エミッタ間電圧ＶCE(T27) （＝約０．１Ｖ）と、所定の余裕分とを加えた値であって、例えば６Ｖに設定されている。つまり、分圧用抵抗４１，４２の各抵抗値と分圧用抵抗４３，４４の各抵抗値は、バッテリ電圧ＶB が６Ｖ以上の場合に、コンパレータ４５からHighレベルの信号が出力されるように設定されている。
【００５３】
一方、負側チャージポンプ回路２３において、バッテリ電圧ＶB が上記しきい値電圧ＶTHよりも低い場合には、２つの分圧用抵抗４１，４２の接続点の電圧Ｖ1 が、２つの分圧用抵抗４３，４４の接続点の電圧Ｖ2 よりも低くなって、コンパレータ４５からＮＰＮトランジスタ４６のベースへ出力される信号がLow レベルとなり、その結果、ＮＰＮトランジスタ４６がオフして、２つのＮＰＮトランジスタ４８，４９がカレントミラー回路として動作する。
【００５４】
このため、バッテリ電圧ＶB がしきい値電圧ＶTHよりも低い場合には、ＮＰＮトランジスタ４８を介して定電流源４７に一定電流が流れると共に、その一定電流に比例した一定電流が、ＮＰＮトランジスタ４９を介して定電流源５０ａに流れ、更に、その定電流源５０ａに流れる電流と同じ電流が、定電流源５０ｂから発振回路５２へ供給されることとなり、発振回路５２は、バッテリ電圧ＶB から上記定電流源５０ｂを介して供給される電力を受けて、所定周波数の発振信号を出力する。
【００５５】
そして、発振回路５２から発振信号が出力されると、インバータＩＮＶ１，ＩＮＶ２、コンデンサＣ１，Ｃ２、及びダイオードＤ１，Ｄ２により、上記発振信号の電圧から負電圧が生成され、その負電圧が最終的に出力端子ＪPOに接続されたコンデンサ５６にて保持される。
【００５６】
具体的に説明すると、初め、発振回路５２からの発振信号がLow レベル（＝０Ｖ）で、インバータＩＮＶ１の出力がHighレベル（＝ＶB ）、インバータＩＮＶ２の出力がLow レベル（＝０Ｖ）の時に、コンデンサＣ１が充電され、該コンデンサＣ１の両端電位差が［ＶB −ＶF ］となる。但し、ＶF は、ダイオードＤ１を始めとするダイオードの一般的な順方向降下電圧（約０．６Ｖ）である。
【００５７】
そして次に、発振回路５２からの発振信号がHighレベル（＝ＶB ）に反転して、インバータＩＮＶ１の出力がLow レベル（＝０Ｖ）、インバータＩＮＶ２の出力がHighレベル（＝ＶB ）になると、コンデンサＣ１の放電はダイオードＤ１によって防止されているため、ダイオードＤ１のアノードの電圧及びダイオードＤ２のカソードの電圧が［−ＶB ＋ＶF ］にまで低下すると共に、コンデンサＣ２が充電され、該コンデンサＣ２の両端電位差が［２×ＶB −２×ＶF ］となる。
【００５８】
そして再び、発振回路５２からの発振信号がLow レベル（＝０Ｖ）に反転して、インバータＩＮＶ１の出力がHighレベル（＝ＶB ）、インバータＩＮＶ２の出力がLow レベル（＝０Ｖ）になると、コンデンサＣ２の放電はダイオードＤ２によって防止されているため、ダイオードＤ２のアノードの電圧及びダイオード５４のカソードの電圧が［−２×ＶB ＋２×ＶF ］にまで低下し、その負電圧によりコンデンサ５６がダイオード５４を介して充電されて、出力端子ＪPOの電圧が［−２×ＶB ＋３×ＶF ］となる。
【００５９】
尚、上記説明は、コンデンサＣ１，Ｃ２，５６の充電遅れや充電の際のロス分等が無いと仮定した場合のものであり、出力端子ＪPOから出力される負電圧（コンデンサ５６に蓄積される負電圧）は、実際には、上記［−２×ＶB ＋３×ＶF ］よりも若干高い負電圧となる。
【００６０】
また、本実施形態においては、バッテリ電圧ＶB が３Ｖにまで低下した場合でも、負側チャージポンプ回路２３の出力端子ＪPOから出力される負電圧が−３Ｖ以下となるように（即ち、バッテリ電圧ＶB と負側チャージポンプ回路２３の出力電圧との差圧が６Ｖ以上となるように）、コンデンサＣ１，Ｃ２，５６の容量や、コンデンサＣ１，Ｃ２、インバータＩＮＶ１，ＩＮＶ２、及びダイオードＤ１，Ｄ２の接続段数を設定している。つまり、図２では、コンデンサＣ１，Ｃ２、インバータＩＮＶ１，ＩＮＶ２、及びダイオードＤ１，Ｄ２が２段構成になっているが、それらの素子の接続段数は適宜設定することができる。
【００６１】
次に、図１に示したスイッチング電源回路全体での動作について説明する。
まず、本実施形態のスイッチング電源回路では、後で詳述するように、駆動信号出力回路３０のＰＷＭコンパレータ３９からHighレベルの駆動信号が出力されると、スイッチング駆動回路１６によってＰチャネルＭＯＳＦＥＴ７がオンされ、逆に、上記ＰＷＭコンパレータ３９からLow レベルの駆動信号が出力されると、スイッチング駆動回路１６によってＰチャネルＭＯＳＦＥＴ７がオフされる。
【００６２】
そして、ＰチャネルＭＯＳＦＥＴ７がオン／オフされることにより、該ＰチャネルＭＯＳＦＥＴ７のドレインからパルス状の電圧が出力されることとなるが、そのパルス状の電圧は、コイル１１及びコンデンサ１３からなる平滑回路１５（ローパスフィルタ）によって平滑され、その平滑後の電圧が電源出力端子ＪOUT からＣＰＵへ動作用電圧ＶO として供給される。
【００６３】
尚、ＰチャネルＭＯＳＦＥＴ７がオフされた時には、フライホイールダイオード９により、コイル１１に環流電流が流れる。また、電源入力端子ＪINとＰチャネルＭＯＳＦＥＴ７との間に設けられたコイル３及びコンデンサ５からなるローパスフィルタにより、ＰチャネルＭＯＳＦＥＴ７のオン／オフ動作（スイッチング動作）に伴い発生するノイズがバッテリ電圧ＶB に混入したり、ラジオノイズとなってしまうことが防止される。
【００６４】
ここで、駆動信号出力回路３０のＰＷＭコンパレータ３９からスイッチング駆動回路１６へは、三角波発生回路３７から出力される三角波の周期を１周期としたパルス幅変調信号（以下、ＰＷＭ信号という）が駆動信号として出力される。そして、そのＰＷＭ信号のデューティ比（ＰＷＭ信号１周期当たりのHighレベルの時間）は、電源出力端子ＪOUT の電圧が高くなって分圧用抵抗３１，３３の接続点の電圧が基準電圧ＶREF よりも大きくなるほど、小さくなる。つまり、分圧用抵抗３１，３３の接続点の電圧が基準電圧ＶREF よりも大きくなるほど、エラーアンプ３５から出力される電圧信号のレベルが高くなって、三角波発生回路３７から出力される三角波のレベルがエラーアンプ３５からの電圧信号以上になる時間が短くなるからである。
【００６５】
また逆に、上記ＰＷＭ信号のデューティ比は、電源出力端子ＪOUT の電圧が低くなって分圧用抵抗３１，３３の接続点の電圧が基準電圧ＶREF よりも小さくなるほど、大きくなる。つまり、分圧用抵抗３１，３３の接続点の電圧が基準電圧ＶREF よりも小さくなるほど、エラーアンプ３５から出力される電圧信号のレベルが低くなって、三角波発生回路３７から出力される三角波のレベルがエラーアンプ３５からの電圧信号以上になる時間が長くなるからである。
【００６６】
そして、こうした駆動信号出力回路３０の動作により、スイッチング駆動回路１６（詳しくは、トランジスタ１７，２５，２７のベース）へ出力される駆動信号のデューティ比は、ＣＰＵへ供給される動作用電圧ＶO （電源出力端子ＪOUT の電圧）が、分圧用抵抗３１，３３の抵抗比と基準電圧ＶREF の値とで決まる設定電圧となるように、フィードバック制御されることとなる。
【００６７】
次に、スイッチング駆動回路１６では、駆動信号出力回路３０のＰＷＭコンパレータ３９からLow レベルの駆動信号が出力されると、ＰＮＰトランジスタ１７がオンすると共に、ＮＰＮトランジスタ２５，２７がオフして、ＰチャネルＭＯＳＦＥＴ７のゲートがＰＮＰトランジスタ１７によりバッテリ電圧ＶB に接続されるため、ＰチャネルＭＯＳＦＥＴ７がオフすることとなる。
【００６８】
また逆に、駆動信号出力回路３０のＰＷＭコンパレータ３９からHighレベルの駆動信号が出力されると、ＰＮＰトランジスタ１７がオフすると共に、ＮＰＮトランジスタ２５，２７がオンする。このため、ＰチャネルＭＯＳＦＥＴ７のゲートは、ダイオード２１及びＮＰＮトランジスタ２７を介して接地電圧に接続されると共に、ダイオード１９及びＮＰＮトランジスタ２５を介して負側チャージポンプ回路２３の出力端子ＪPOに接続される。
【００６９】
ここで、バッテリ電圧ＶB が前述したしきい値電圧ＶTH（＝６Ｖ）以上であって、負側チャージポンプ回路２３に備えられた発振回路５２の動作が停止している場合（即ち、負側チャージポンプ回路２３における負電圧の生成動作が停止している場合）には、ＰチャネルＭＯＳＦＥＴ７のゲートからダイオード２１及びＮＰＮトランジスタ２７を介して接地電圧へ電流（電荷）が引き込まれることにより、ＰチャネルＭＯＳＦＥＴ７のゲート−ソース間容量ＣGSが急速に充電されて、該ＰチャネルＭＯＳＦＥＴ７がオンする。
【００７０】
一方、バッテリ電圧ＶB が上記しきい値電圧ＶTH（＝６Ｖ）よりも低く、負側チャージポンプ回路２３に備えられた発振回路５２が動作している場合（即ち、負側チャージポンプ回路２３における負電圧の生成動作が行われている場合）には、図４に示すように、ＰチャネルＭＯＳＦＥＴ７のゲート電圧が概ねダイオード２１の順方向降下電圧ＶF となるまでは、ＰチャネルＭＯＳＦＥＴ７のゲートからダイオード２１及びＮＰＮトランジスタ２７を介して接地電圧へゲート−ソース間容量ＣGSの充電電流が流れて、そのゲート−ソース間容量ＣGSが急速に充電され、ＰチャネルＭＯＳＦＥＴ７のゲート電圧がダイオード２１の順方向降下電圧ＶF 付近に達してからは、ＰチャネルＭＯＳＦＥＴ７のゲートからダイオード１９及びＮＰＮトランジスタ２５を介して負側チャージポンプ回路２３の出力端子ＪPO（詳しくは、コンデンサ５６）へ充電電流が流れて、そのゲート−ソース間容量ＣGSが更に充電されることとなり、ＰチャネルＭＯＳＦＥＴ７のゲート電圧は、最終的に、［ＶF −３Ｖ］程度にまで低下する。
【００７１】
このため、本実施形態のスイッチング電源回路によれば、バッテリ電圧ＶB が、ＰチャネルＭＯＳＦＥＴ７のオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) （＝５Ｖ）より低い３Ｖ程度になっても、ＰチャネルＭＯＳＦＥＴ７のゲート−ソース間電圧を上記ゲート−ソース間しきい値電圧ＶGS(Pth) 以上にして、ＰチャネルＭＯＳＦＥＴ７を確実にオンさせることができ、電源電圧がより低い場合でも動作可能となる。
【００７２】
そして特に、本実施形態のスイッチング電源回路では、電源供給用トランジスタとしてＰチャネルＭＯＳＦＥＴ７を用いているため、負側チャージポンプ回路２３は、接地電圧を基準にして、ＰチャネルＭＯＳＦＥＴ７のゲート−ソース間しきい値電圧ＶGS(Pth) の値よりも小さい負側の電圧を生成すれば良いため、負側チャージポンプ回路２３を構成するコンデンサＣ１，Ｃ２、インバータＩＮＶ１，ＩＮＶ２、及びダイオードＤ１，Ｄ２の接続段数を少なくすることができ、回路の大型化やコストアップを最小限に抑えることができる。
【００７３】
つまり、電源供給用トランジスタとして、仮にＮチャネルＭＯＳＦＥＴを用いた場合、そのＮチャネルＭＯＳＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Nth) がＰチャネルＭＯＳＦＥＴ７と同じ５Ｖであるとすると、バッテリ電圧ＶB が３Ｖの時にでも動作させようとすると、バッテリ電圧ＶB を５Ｖ以上昇圧して、８Ｖ以上の電圧をＮチャネルＭＯＳＦＥＴのゲートに与えなければならない。これに対して、本実施形態のスイッチング電源回路では、負側チャージポンプ回路２３により接地電圧を基準にして−３Ｖ程度の負電圧を生成すれば良く、その負側チャージポンプ回路２３を構成するコンデンサＣ１，Ｃ２、インバータＩＮＶ１，ＩＮＶ２、及びダイオードＤ１，Ｄ２の接続段数が少なくて済むのである。
【００７４】
よって、本実施形態のスイッチング電源回路によれば、小規模な回路構成にも拘わらず、バッテリ電圧ＶB がより低い場合でも動作可能となる。
しかも、本実施形態のスイッチング電源回路では、スイッチング駆動回路１６のオン駆動部に、ＰチャネルＭＯＳＦＥＴ７のゲートを駆動信号出力回路３０からの駆動信号に応じて接地電圧に接続させるＮＰＮトランジスタ２７（第２のスイッチング素子）を設けているため、負側チャージポンプ回路２３の電流引き込み能力（即ち、コンデンサ５６の容量及びコンデンサ５６に充電される負電圧の絶対値）が小さくても、ＰチャネルＭＯＳＦＥＴ７のターンオン時間を短くすることができる。
【００７５】
つまり、ＮＰＮトランジスタ２７を設けない場合には、ＰチャネルＭＯＳＦＥＴ７のゲートからＮＰＮトランジスタ２５のみを介して負側チャージポンプ回路２３の出力端子ＪPO側へゲート−ソース間容量ＣGSの電荷を引き込むことにより、ＰチャネルＭＯＳＦＥＴ７をオンさせることとなるが、この場合、負側チャージポンプ回路２３の電流引き込み能力には限度があるため、図４における点線に例示するように、ＰチャネルＭＯＳＦＥＴ７のゲート電圧を素早く低下させることができず、ＰチャネルＭＯＳＦＥＴ７のターンオン時間が長くなってしまう。
【００７６】
これに対して、本実施形態の如くＮＰＮトランジスタ２５と並列に、エミッタ接地のＮＰＮトランジスタ２７を設ければ、前述したように、ＰチャネルＭＯＳＦＥＴ７のゲート電圧が概ねダイオード２１の順方向降下電圧ＶF となるまでは、ＰチャネルＭＯＳＦＥＴ７のゲートから接地電圧へゲート−ソース間容量ＣGSの充電電流を流して、そのゲート−ソース間容量ＣGSを急速に充電することができ、負側チャージポンプ回路２３の電流引き込み能力が小さくても、ＰチャネルＭＯＳＦＥＴ７のターンオン時間を短くすることができるのである。
【００７７】
また更に、本実施形態のスイッチング電源回路では、バッテリ電圧ＶB が予め定められたしきい値電圧ＶTH（＝６Ｖ）以上の場合に、負側チャージポンプ回路２３における発振回路５２の動作を停止させるようにしている。つまり、バッテリ電圧ＶB がＰチャネルＭＯＳＦＥＴ７のゲート−ソース間しきい値電圧ＶGS(Pth) よりも高く、ＰチャネルＭＯＳＦＥＴ７のゲートをダイオード２１及びＮＰＮトランジスタ２７を介して接地電圧に接続するだけでＰチャネルＭＯＳＦＥＴ７をオンさせることができる状態であれば、負側チャージポンプ回路２３は不要であるため、その様な状態の場合は、負側チャージポンプ回路２３の負電圧生成動作を停止させているのである。
【００７８】
このため、例えば、自動車のエンジン始動時にスタータモータが動作してバッテリ電圧ＶB が低下した場合にのみ、負側チャージポンプ回路２３の負電圧生成動作が行われることとなり、負電圧を生成するための発振信号に起因して外部への放射ノイズ（ラジオノイズ等）が発生してしまう可能性を極めて低くすることができる。
【００７９】
ところで、本実施形態のスイッチング電源回路において、ＰチャネルＭＯＳＦＥＴ７のゲートと２つのＮＰＮトランジスタ２５，２７との間の各経路に、ダイオード１９，２１を順方向に夫々設けているのは、以下の理由による。
まず、本実施形態のスイッチング電源回路では、前述したように、スイッチング駆動回路１６と駆動信号出力回路３０が、絶縁分離工程によってＩＣ化されているが、ＮＰＮトランジスタ２７の断面構造を表す図５（Ａ）に示すように、そのＮＰＮトランジスタ２７の素子領域には、コレクタ（Ｃ）としてのＮ+ 部、ベース（Ｂ）としてのＰ+ 部、及びエミッタ（Ｅ）としてのＮ+ 部の他に、当該ＮＰＮトランジスタ２７のスイッチング速度を低下させないことを目的として、エミッタ（Ｅ）とショートされて接地電圧に接続されるＰ+ 部（以下、グランド用Ｐ+ 部という）Ｇが形成されている。
【００８０】
つまり、こうしたグランド用Ｐ+ 部Ｇを設けることにより、本来のベース（Ｂ）がエミッタとなり、本来のコレクタ（Ｃ）がベースとなり、上記グランド用Ｐ+ 部ＧがコレクタとなるＰＮＰトランジスタが形成されるため、ＮＰＮトランジスタ２７がオフする時に、本来のベース（Ｂ）に蓄積されていた電荷を、上記形成されたＰＮＰトランジスタのエミッタ（本来のベース）からコレクタ（接地電圧に接続されたグランド用Ｐ+ 部Ｇ）へ速やかに抜いて、本来のＮＰＮトランジスタ２７のターンオフ時間（オン状態からオフ状態になるまでの時間）が長くならないようにしている。
【００８１】
ところが、上記グランド用Ｐ+ 部Ｇを設けると、図５（Ａ）及び図５（Ｂ）に示すように、ＮＰＮトランジスタ２７のエミッタ（Ｅ）とコレクタ（Ｃ）との間に、順方向に寄生ダイオードＤk2が形成されてしまい、次の問題が生じる。
即ち、前述したように、ＰチャネルＭＯＳＦＥＴ７をオンさせる時には、２つのＮＰＮトランジスタ２５，２７が共にオンし、ＰチャネルＭＯＳＦＥＴ７のゲート電圧は最終的にはＮＰＮトランジスタ２５を介して負側チャージポンプ回路２３による負電圧になろうとするが、ＮＰＮトランジスタ２７が上記寄生ダイオードＤk2を有していると、接地電圧からＮＰＮトランジスタ２７の寄生ダイオードＤk2及びＮＰＮトランジスタ２５を経由して、負側チャージポンプ回路２３の出力端子ＪPOへ回り込み電流が流れてしまい、その結果、ＰチャネルＭＯＳＦＥＴ７のゲート電圧は、接地電圧よりも上記寄生ダイオードＤk2の順方向降下電圧ＶF （約０．６Ｖ）だけ低い電圧（−ＶF ）までしか下がらなくなってしまう。しかも、接地電圧から上記寄生ダイオードＤk2及びＮＰＮトランジスタ２５を経由して、負側チャージポンプ回路２３の出力端子ＪPO（詳しくは、コンデンサ５６）へ余分な電流が流れ込むため、負側チャージポンプ回路２３における負電圧の出力能力が低下してしまう。
【００８２】
そこで、本実施形態のスイッチング電源回路では、ＰチャネルＭＯＳＦＥＴ７のゲートと２つのＮＰＮトランジスタ２５，２７との間の各経路に、ダイオード１９，２１を順方向に夫々設けることにより、２つのＮＰＮトランジスタ２５，２７をオンした際に、接地電圧からＮＰＮトランジスタ２７の寄生ダイオードＤk2及びＮＰＮトランジスタ２５を経由して負側チャージポンプ回路２３の出力端子ＪPOへ回り込み電流が流れてしまうことを防止し、上記問題を解決している。
【００８３】
但し、こうした回り込み電流の防止は、基本的にはダイオード２１だけを設ければ実現できるが、ＮＰＮトランジスタ２７側だけにダイオード２１を設けたのでは、ＰチャネルＭＯＳＦＥＴ７をオンさせるべく２つのＮＰＮトランジスタ２５，２７をオンさせた時に、上記ダイオード２１における順方向降下電圧の影響で、ＮＰＮトランジスタ２７がＰチャネルＭＯＳＦＥＴ７のゲートから十分に電荷を引き込むことができなくなる可能性がある。
【００８４】
そこで、本実施形態では、ＰチャネルＭＯＳＦＥＴ７のゲートとＮＰＮトランジスタ２５との間の経路にもダイオード１９を設けることにより、ＮＰＮトランジスタ２７側の経路とＮＰＮトランジスタ２５側の経路とのバランスを取っている。
【００８５】
そして、本実施形態のスイッチング電源回路では、２つの各ＮＰＮトランジスタ２５，２７側に、夫々、ダイオード１９，２１を設けることにより、ＮＰＮトランジスタ２７のスイッチング速度の低下防止と、負側チャージポンプ回路２３の電流引き込み能力が小さくてもＰチャネルＭＯＳＦＥＴ７のターンオン時間を短くすることができるという効果とを、十分に両立させているのである。
【００８６】
一方更に、本実施形態のスイッチング電源回路では、スイッチング駆動回路１６及び駆動信号出力回路３０を絶縁分離工程によって形成しているため、その回路１６，３０を構成する各素子は絶縁物で分離されることとなる。
よって、図７を用いて説明したように、接合分離工程を用いた場合のような寄生ダイオードＤk1が負側チャージポンプ回路２３のコンデンサＣ１，Ｃ２，５６に形成されず、所望の負電圧を生成可能な負側チャージポンプ回路２３を得ることができる。また、負側チャージポンプ回路２３以外の各部についても、負電圧が発生すべき部分に不要な寄生ダイオードが形成されることがないため、当該スイッチング電源回路を確実にＩＣ化することができる。
【００８７】
以上、本発明の一実施形態について説明したが、本発明は、前述した実施形態に限定されるものではなく、種々の形態を採り得ることは言うまでもない。
例えば、負側チャージポンプ回路２３は、図６のように構成しても良い。
図６に示す負側チャージポンプ回路２３では、図２に示した負側チャージポンプ回路２３と同様の、発振回路５２、インバータＩＮＶ１，ＩＮＶ２，コンデンサＣ１，Ｃ２，５６、及びダイオードＤ１，Ｄ２，５４を備えているが、それ以外の部分が異なる。
【００８８】
即ち、図６に示す負側チャージポンプ回路２３は、カソードがバッテリ電圧ＶB に接続されたツェナーダイオード６０と、ツェナーダイオード６０のアノードと接地電圧との間に直列に接続された２つの抵抗６１，６２と、その２つの抵抗６１，６２の接続点にベースが接続され、エミッタが接地電圧に接続されたＮＰＮトランジスタ６３と、一端がバッテリ電圧ＶB に接続され、他端がＮＰＮトランジスタのコレクタに接続された抵抗６４と、ベースがＮＰＮトランジスタ６３のコレクタに接続され、エミッタが接地電圧に接続されたＮＰＮトランジスタ６５と、を備えている。また、この負側チャージポンプ回路２３では、発振回路５２のプラス側電源端子がバッテリ電圧ＶB に接続され、発振回路５２のマイナス側電源端子がＮＰＮトランジスタ６５のコレクタに接続されている。
【００８９】
そして、図６の負側チャージポンプ回路２３では、バッテリ電圧ＶB が予め定められたしきい値電圧ＶTH以上の場合に、ＮＰＮトランジスタ６３のベースへ、バッテリ電圧ＶB からツェナーダイオード６０及び抵抗６１を経由してベース電流が流れて、ＮＰＮトランジスタ６３がオンすると共に、ＮＰＮトランジスタ６５がオフし、その結果、発振回路５２への電力供給が停止される。これに対し、バッテリ電圧ＶB が上記しきい値電圧ＶTHよりも低い場合には、ＮＰＮトランジスタ６３がオフすると共に、ＮＰＮトランジスタ６５のベースへ、バッテリ電圧ＶB から抵抗６４を経由してベース電流が流れて、該ＮＰＮトランジスタ６５がオンし、発振回路５２へ電力が供給される。そして、発振回路５２から発振信号が出力されて、図２に示した負側チャージポンプ回路２３と全く同様に、負電圧が生成されることとなる。
【００９０】
このため、図６の負側チャージポンプ回路２３を用いても、前述した実施形態のスイッチング電源回路と同様の効果を得ることができる。
また、上記実施形態のスイッチング電源回路では、スイッチング駆動回路１６と駆動信号出力回路３０との回路部分を絶縁分離工程によりＩＣ化したが、例えばＰチャネルＭＯＳＦＥＴ７やフライホイールダイオード９をも含めてＩＣ化しても良い。
【００９１】
一方、前述した実施形態のスイッチング電源回路において、例えば、ＮＰＮトランジスタ２５，２７に代えてＮチャネルＭＯＳＦＥＴを用いたり、ＰＮＰトランジスタ１７に代えてＰチャネルＭＯＳＦＥＴを用いても良い。
また、上記実施形態のスイッチング電源回路は、自動車用の電子制御装置に設けられるものであったが、外部から供給される電源電圧が変動するような他の電子制御装置に対しても全く同様に用いることができる。
【００９２】
また更に、電源供給対象としては、ＣＰＵに限るものではなく、他の論理回路等、所定の動作用電圧を受けて動作する様々な回路が考えられる。
また、図２に示した負側チャージポンプ回路２３では、動作開始するしきい値電圧ＶTHを分圧用抵抗４３，４４にて発生させ、分圧用抵抗４１，４２及び４３，４４ならびにコンパレータ４５を用いてチャージポンプ動作を制御しているが、このような回路は、別途配置される例えば電源電圧監視回路にて、代用するようにしても良い。
【００９３】
また、しきい値電圧ＶTHは、６Ｖに限らず、例えば８Ｖ程度でも良い。
【図面の簡単な説明】
【図１】 実施形態のスイッチング電源回路の構成を表す回路図である。
【図２】 図１の負側チャージポンプ回路の構成を表す回路図である。
【図３】 絶縁分離工程で形成されたコンデンサの構造を表す断面図である。
【図４】 スイッチング駆動回路のオン駆動部の作用を説明する説明図である。
【図５】 スイッチング駆動回路のオン駆動部に設けられたダイオードの作用を説明する説明図である。
【図６】 負側チャージポンプ回路の他の構成例を表す回路図である。
【図７】 接合分離工程で形成されたコンデンサの構造を表す断面図である。
【符号の説明】
ＪIN…電源入力端子、ＪOUT …電源出力端子、３，１１…コイル、５，１３，５６，Ｃ１，Ｃ２…コンデンサ、７…ＰチャネルＭＯＳＦＥＴ、９…フライホイールダイオード、１５…平滑回路、１６…スイッチング駆動回路、１７…ＰＮＰトランジスタ、１９，２１，５４，Ｄ１，Ｄ２…ダイオード、２３…負側チャージポンプ回路、２５，２７…ＮＰＮトランジスタ、３０…駆動信号出力回路、３５…エラーアンプ、３７…三角波発生回路、３９…ＰＷＭコンパレータ、５２…発振回路、ＩＮＶ１，ＩＮＶ２…インバータ、ＪPO…出力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching power supply circuit that converts a power supply voltage into a predetermined set voltage and supplies it to a power supply target such as a microcomputer.
[0002]
[Prior art]
In recent years, the operable voltage of a microcomputer (hereinafter referred to as “CPU”) mounted on an electronic control device or the like tends to decrease from about 5 V to 3.3 V or 2.5 V.
[0003]
For this reason, in a power supply circuit that supplies an operating voltage to the CPU, it is desired that the operating voltage can be stably supplied even when the power supply voltage (battery voltage or the like) as a power source is low.
In addition, since the current consumption of the CPU tends to increase as the operation clock frequency increases, the power supply circuit type is a switching power supply circuit (switching regulator) instead of a series power supply circuit (series regulator). ) Is becoming mainstream.
[0004]
That is, in the series type power supply circuit, the power supply transistor provided in series in the power supply path from the power supply voltage to the power supply target is linearly operated so that the voltage supplied to the power supply target becomes a predetermined voltage. Therefore, the heat loss (power consumption) of the power supply transistor increases.
[0005]
On the other hand, a switching power supply circuit generally turns on / off a power supply transistor provided in series in a power supply path from a power supply voltage to a power supply target, and the power supply transistor according to a drive signal. A switching drive circuit, a smoothing circuit that is provided in a path between the power supply transistor and the power supply target, and that includes a coil, a capacitor, and the like that smoothes the output voltage of the power supply transistor and supplies the output voltage to the power supply target; The drive signal output circuit outputs a drive signal to the switching drive circuit so that the voltage smoothed by the smoothing circuit becomes a predetermined set voltage. In this type of switching power supply circuit, since a predetermined operating voltage is supplied to the power supply target by repeatedly turning on / off the power supply transistor, even if the current consumption of the power supply target is large, The heat loss of the power supply transistor can be kept small.
[0006]
[Problems to be solved by the invention]
Here, in the switching power supply circuit as described above, when it is attempted to operate even when the power supply voltage is low, it is conceivable to use a PNP bipolar transistor (PNP transistor) as the power supply transistor.
[0007]
However, the bipolar transistor has a drawback that the transient loss during the switching operation is large, and the bipolar transistor that can flow a large current cannot be switched at a very high frequency.
Therefore, a field effect transistor (hereinafter referred to as FET) is effective as the power supply transistor.
[0008]
However, if a P-channel FET is simply used as the power supply transistor instead of the PNP transistor, when the power supply voltage is low, the gate-source voltage of the FET cannot be sufficiently secured, and will not operate. Or, the on-resistance of the FET becomes very large.
[0009]
That is, in this case, the P-channel FET has a source connected to the power supply voltage side and a drain connected to the smoothing circuit side in the power supply path. When the power supply voltage becomes lower than the gate-source threshold voltage VGS (Pth) at which the P-channel FET can be turned on, the gate voltage of the P-channel FET is set to the ground voltage (0 V) by the switching drive circuit. Even if it is lowered to, it will not turn on.
[0010]
When an N-channel FET is used as the power supply transistor, the drain is connected to the power supply voltage side of the power supply path, and the source is connected to the smoothing circuit side. It is necessary to boost the voltage and supply it to the gate of the N-channel FET. In particular, if operation is attempted even when the power supply voltage is low, the number of connecting stages such as capacitors and inverters constituting a charge pump circuit for boosting the power supply voltage increases. As a result, the increase in the size and cost of the circuit becomes remarkable.
[0011]
For example, if the gate-source threshold voltage VGS (Nth) of an N-channel FET is 5 V and the power supply voltage is 3 V, at least the gate of the N-channel FET must be connected to the gate. A voltage (= 8V = 3V + 5V) higher than the gate-source threshold voltage VGS (Nth) must be generated and applied.
[0012]
The present invention has been made in view of these problems, and an object of the present invention is to provide a switching power supply circuit having a small circuit scale that can operate even when the power supply voltage is lower.
[0013]
[Means for solving the problems and effects of the invention]
The switching power supply circuit according to claim 1, wherein the switching drive circuit is provided in series with a power supply path from a power supply voltage to a power supply target. Is turned on / off according to a drive signal from the drive signal output circuit (switching operation), and a smoothing circuit provided in a path between the power supply transistor and the power supply target is connected to the power supply transistor. The output voltage (that is, the pulse voltage associated with the switching operation of the power supply transistor) is smoothed and supplied to the power supply target. The drive signal output circuit outputs a drive signal to the switching drive circuit so that the voltage that is smoothed by the smoothing circuit and supplied to the power supply target becomes a predetermined set voltage.
[0014]
In particular, in the switching power supply circuit of the present invention, a P-channel FET (P-channel field effect transistor) is used as a power supply transistor, and the source of the P-channel FET is on the power supply voltage side in the power supply path. The drain is connected to the smoothing circuit side.
[0015]
Further, the switching drive circuit, as an on drive unit for turning on the P-channel FET, receives a power supply voltage, generates a negative voltage lower than the ground voltage, and outputs the negative voltage from the output terminal. The pump circuit and the gate of the P-channel FET are connected to the output terminal of the negative charge pump circuit according to the drive signal from the drive signal output circuit. First Switching element (Hereinafter also referred to simply as switching element) And.
[0016]
That is, a negative voltage lower than the ground voltage (= 0V) is generated by the negative charge pump circuit, and the gate of the P-channel FET as the power supply transistor is generated by the negative charge pump circuit via the switching element. By connecting to a negative voltage, the P-channel FET is turned on.
[0017]
Therefore, according to the switching power supply circuit of the present invention, even if the power supply voltage is lower than the gate-source threshold voltage VGS (Pth) at which the P-channel FET can be turned on, the gate-source of the P-channel FET. The P-channel FET can be reliably turned on by securing a sufficient voltage between the electrodes, and can operate even when the power supply voltage is lower.
[0018]
In particular, since the switching power supply circuit of the present invention uses a P-channel FET as a power supply transistor, the negative side charge pump circuit has a gate-source connection between the P-channel FET that can be turned on with reference to the ground voltage. Since it suffices to generate a negative voltage smaller than the threshold voltage VGS (Pth), the number of connection stages such as capacitors and inverters constituting the negative charge pump circuit can be reduced. And cost increase can be minimized.
[0019]
That is, as described above, when an N-channel FET is used as a power supply transistor, the gate-source threshold voltage VGS (Nth) of the N-channel FET that can be turned on with respect to the power supply voltage is used. A voltage boosted to the positive side by the amount must be generated and supplied to the gate of the N-channel FET. According to the switching power supply circuit of the present invention, the minimum value of the operable power supply voltage is Vmin (< VGS (Pth)), the difference between the gate-source threshold voltage VGS (Pth) and the minimum value Vmin of the power supply voltage (= VGS (Pth) -Vmin) on the negative side with respect to the ground voltage If the voltage boosted is generated and supplied to the gate of the P-channel FET, the P-channel FET as the power supply transistor can be reliably turned on, and the boosted voltage from the ground voltage to the negative side is small. Clauses is need of.
[0020]
For example, a gate-source threshold voltage VGS (Pth) that can be turned on for a P-channel FET and a gate-source threshold voltage VGS (Nth) that can be turned on for an N-channel FET will be described. Assuming that both are 5V, when an operation is attempted even when the power supply voltage is 3V, the N-channel FET must apply a voltage (= 8V) boosted by 5V with respect to the power supply voltage to the gate. Will not turn on. In contrast, in the P-channel FET, the difference between the gate-source threshold voltage VGS (Pth) and the power supply voltage (2V = 5V-3V) is set to the negative side with respect to the ground voltage (= 0). It can be turned on by applying a boosted voltage of -2 V to the gate.
[0021]
Therefore, according to the switching power supply circuit of the present invention, it is possible to operate even when the power supply voltage is lower, despite a small circuit configuration.
And further, the present invention In the switching power supply circuit, the ON drive unit of the switching drive circuit includes a second switching element that connects the gate of the P-channel FET to the ground voltage in accordance with the drive signal from the drive signal output circuit. According to this switching power supply circuit, even when the current drawing capability of the negative charge pump circuit is small, the turn-on time of the P-channel FET (time from the off state to the on state) can be shortened. Thus, the switching speed of the P-channel FET can be improved.
[0022]
That means If the second switching element is not provided, When turning on the P-channel FET from the off state, First By turning on the switching element and drawing current (charge) from the gate of the P-channel FET to the output terminal side of the negative charge pump circuit, the gate-source capacitance CGS of the P-channel FET is charged. In this case, if the current drawing capability of the negative charge pump circuit is small, the gate-source capacitor CGS cannot be charged sufficiently and quickly, and the turn-on time of the P-channel FET becomes long.
[0023]
On the contrary The second 2 switching element, when the P-channel FET is turned on from the OFF state, the second switching element And second 1 switching element With child Until the gate voltage of the P-channel FET becomes a predetermined voltage near the ground voltage, the gate-source capacitance CGS is rapidly charged through the second switching element (that is, the P-channel FET). The gate-source capacitance CGS flows from the gate of the first to the ground voltage via the second switching element to the ground voltage), and after the gate voltage reaches the predetermined voltage, the gate-source capacitance CGS is the first switching. It is charged via the element (that is, a charging current flows from the gate of the P-channel FET to the output terminal of the negative charge pump circuit via the first switching element). As described above, since the gate-source capacitance CGS of the P-channel FET can be rapidly charged via the second switching element, even if the current drawing capability of the negative charge pump circuit is small, The turn-on time can be shortened.
[0024]
by the way The second As the switching element 2, an NPN bipolar transistor (NPN transistor), an N-channel FET, an analog switch, or the like can be used. This also applies to the first switching element.
[0025]
For example, when an NPN transistor is used as the second switching element, the collector is connected to the gate of the P-channel FET, the emitter is connected to the ground voltage, and the second switching element is used as the second switching element. When an N channel FET is used, its drain is connected to the gate of the P channel FET and its source is connected to the ground voltage.
[0026]
However, as the second switching element, an NPN transistor having a parasitic diode in the forward direction between the emitter and the collector, or an N-channel FET having a parasitic diode in the forward direction between the source and the drain When this is used, the following problems occur.
[0027]
In other words, as described above, when the P-channel FET as the power supply transistor is turned on, both the first switching element and the second switching element are turned on, and the gate voltage of the P-channel FET is finally changed to the first voltage. Although a negative voltage is generated by the negative charge pump circuit through the first switching element, if the second switching element has a parasitic diode as described above, the parasitic voltage of the second switching element is reduced from the ground voltage. A sneak current flows to the output terminal of the negative charge pump circuit via the diode and the first switching element, and as a result, the gate voltage of the P-channel FET drops in the forward direction of the parasitic diode above the ground voltage. The voltage can only be lowered to a voltage (-VF) lower by a voltage VF (about 0.6 V). In addition, since an excess current flows from the ground voltage to the output terminal of the negative charge pump circuit via the parasitic diode of the second switching element and the first switching element, the negative voltage output in the negative charge pump circuit is output. The ability will be reduced. Such a problem is the same when an analog switch is used as the second switching element.
[0028]
Therefore, the claim 2 As described, if a diode is provided in the forward direction in the path between the gate of the P-channel FET and the second switching element, any configuration can be used as the second switching element. Even when the first switching element and the second switching element are both turned on, the ground voltage is passed through the second switching element and the first switching element to the output terminal of the negative charge pump circuit. It is possible to reliably prevent the sneak current from flowing, and to solve the above problem.
[0029]
Such a sneak current can be prevented basically by providing a diode only in the path between the gate of the P-channel FET and the second switching element, but only on the second switching element side. When the first switching element and the second switching element are turned on to turn on the P-channel FET, the second switching element is affected by the forward voltage drop in the added diode. There is a possibility that sufficient current cannot be drawn from the gate of the P-channel FET. Therefore, the claim 2 In the switching power supply circuit described in 1), a diode is also provided in the path between the gate of the P-channel FET and the first switching element, whereby the path on the second switching element side and the path on the first switching element side Balance with Mentioned above The action and effect can be made more reliable. That is, the gate-source capacitance CGS of the P-channel FET is changed from the gate of the P-channel FET to the ground voltage through the second switching element until the gate voltage of the P-channel FET becomes approximately the diode forward drop voltage VF. As a result, the turn-on time of the P-channel FET can be shortened even if the negative charge pump circuit has a small current drawing capability. is there.
[0030]
On the other hand, the negative charge pump circuit includes an oscillation circuit that receives a power supply voltage and outputs an oscillation signal having a predetermined frequency, generates a negative voltage from the voltage of the oscillation signal output from the oscillation circuit, and generates the negative voltage. Although configured to accumulate and accumulate sequentially in a plurality of stages of capacitors, there is a possibility that radiation noise to the outside may occur due to an oscillation signal for generating a negative voltage.
[0031]
Therefore, the claim 3 In the switching power supply circuit according to claim 1, 1 Or claim 2 In the switching power supply circuit described in 1), the negative charge pump circuit is configured to stop the negative voltage generation operation when the power supply voltage is equal to or higher than a predetermined threshold voltage VTH.
[0032]
That is, the power supply voltage is higher than the gate-source threshold voltage VGS (Pth) that can be turned on in the P-channel FET, and the P-channel FET can be simply connected to the ground voltage via the second switching element. If the channel FET can be turned on, the negative side charge pump circuit is unnecessary, and in such a state, the operation of the negative side charge pump circuit is stopped. And claims 3 The switching power supply circuit described in (1) is very advantageous for reducing radiation noise from the switching power supply circuit.
[0033]
The threshold voltage VTH can be set to a voltage (= VGS (Pth) + α) higher than the gate-source threshold voltage VGS (Pth) of the P-channel FET by a certain margin α. It ’s fine.
Next, the claim 4 In the switching power supply circuit according to claim 1, claims 1 to 3 In the switching power supply circuit described in 1), at least the negative charge pump circuit is formed as an IC on the semiconductor substrate, and each element constituting the negative charge pump circuit is separated by an insulator. That is, the claim 4 In the switching power supply circuit described in 1), the negative side charge pump circuit is integrated into an IC by an insulation separation process in which each element is separated by an insulator.
[0034]
The reason for this will be described below.
First, as described above, the negative charge pump circuit is configured to generate a negative voltage from the voltage of the oscillation signal output from the oscillation circuit and to store the negative voltage in a plurality of stages of capacitors. For example, as shown in FIG. 7 showing the cross-sectional structure of the capacitor formed in the junction isolation process, when the negative charge pump circuit is formed in the junction isolation process, P as an isolation connected to the ground voltage is formed. + And N connected to the negative aluminum electrode of the capacitor + A parasitic diode Dk1 is generated between this portion (emitter diffusion layer).
[0035]
For this reason, the potential of the negative aluminum electrode of the capacitor is lowered only to -VF (where VF is the forward drop voltage of the parasitic diode Dk1), and a negative voltage necessary to turn on the P-channel FET is generated. It becomes impossible to do.
[0036]
On the other hand, if the negative charge pump circuit is formed in the insulation separation process, each element is separated by an insulator (so-called trench), and the parasitic diode Dk1 as in the case of using the junction separation process is automatic. Therefore, a negative charge pump circuit capable of generating a desired negative voltage can be obtained.
[0037]
Claims 5 Claims 1 to 3 When at least the switching drive circuit and the drive signal output circuit are formed as an IC on a semiconductor substrate, the switching drive circuit and the drive signal output circuit are separated from each other by an insulator. Further, if it is formed by an insulation separation process, 4 As in the switching power supply circuit described in 1., a negative side charge pump circuit capable of generating a desired negative voltage can be obtained, and each part other than the negative side charge pump circuit is also a part where a negative voltage should be generated. Since unnecessary parasitic diodes are not formed, the switching power supply circuit can be surely made into an IC.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a configuration of a switching power supply circuit according to an embodiment to which the present invention is applied.
[0039]
The switching power supply circuit of the present embodiment is provided in an electronic control device that controls an engine, a transmission, etc. of an automobile, and corresponds to a voltage of a positive terminal of a battery mounted on the automobile (hereinafter referred to as “battery voltage”). VB is converted into a predetermined set voltage, and the converted voltage is supplied as an operating voltage VO to a CPU (microcomputer) (not shown) as a power supply target provided in the electronic control unit. Is.
[0040]
As shown in FIG. 1, the switching power supply circuit of this embodiment includes a power supply input terminal JIN connected to a battery voltage VB as a power supply voltage, a coil 3 having one end connected to the power supply input terminal JIN, and one end connected to the power supply input terminal JIN. The capacitor 5 is connected to the end of the coil 3 opposite to the battery voltage VB side, the other end is connected to the ground voltage (0V, which is the voltage at the negative terminal of the battery), and the source is the battery voltage VB of the coil 3. P-channel MOSFET (P-channel MOS field effect transistor) 7 as a power supply transistor connected to the end opposite to the side, the cathode is connected to the drain of P-channel MOSFET 7, and the anode is connected to the ground voltage The flywheel diode 9 has one end connected to the drain of the P-channel MOSFET 7 and the other end to the CPU. A coil 11 connected to a power supply output terminal JOUT for outputting O; a capacitor 13 having one end connected to the end of the coil 11 opposite to the P-channel MOSFET 7 side and the other end connected to the ground voltage; It has.
[0041]
That is, in the switching power supply circuit of the present embodiment, the electrical path from the power supply input terminal JIN to the power supply output terminal JOUT is a power supply path from the battery voltage VB to the CPU. The source and drain of the MOSFET 7 are connected in series with the source as the battery voltage VB side. In the path between the P channel MOSFET 7 and the CPU (specifically, the path between the drain of the P channel MOSFET 7 and the power supply output terminal JOUT), the output voltage (drain voltage) of the P channel MOSFET 7 is smoothed. A smoothing circuit 15 composed of a coil 11 and a capacitor 13 is provided for supply to the CPU.
[0042]
In the switching power supply circuit of this embodiment, the emitter is connected to the power supply input terminal JIN and the collector is connected to the gate of the P-channel MOSFET 7 as the switching drive circuit 16 for turning on / off the P-channel MOSFET 7 according to the drive signal. The PNP transistor 17, the two diodes 19 and 21 whose anodes are connected to the gate of the P-channel MOS transistor 7, and the battery voltage VB from the power input terminal JIN, respectively, generate a negative voltage lower than the ground voltage. The negative charge pump circuit 23 that outputs the negative voltage from the output terminal JPO (see FIG. 2), the collector is connected to the cathode of the diode 19, and the emitter is connected to the output terminal JPO of the negative charge pump circuit 23. NPN transistor 25 as a first switching element, collector Is connected to the cathode of the diode 21, and the NPN transistor 27 as a second switching element whose emitter is connected to the ground voltage.
[0043]
In the present embodiment, among the elements constituting the switching drive circuit 16, two diodes 19 and 21, a negative charge pump circuit 23, and two NPN transistors 25 and 27 form a P-channel MOSFET 7. The PNP transistor 17 corresponds to an on drive unit for turning on, and the PNP transistor 17 corresponds to an off drive unit for turning off the P-channel MOSFET 7.
[0044]
Further, in the switching power supply circuit of this embodiment, the operating voltage VO (that is, the voltage at the power supply output terminal JOUT) smoothed by the smoothing circuit 15 (the coil 11 and the capacitor 13) and supplied to the CPU is determined in advance. A drive signal output circuit 30 that outputs a drive signal to the bases of the transistors 17, 25, and 27 of the switching drive circuit 16 so as to have a set voltage is provided in series between the power supply output terminal JOUT and the ground voltage. Two voltage dividing resistors 31, 33, an error amplifier 35 that outputs a voltage signal proportional to the difference between the voltage at the connection point of the two voltage dividing resistors 31, 33 and a predetermined reference voltage VREF, and a P-channel MOSFET 7 A triangular wave generation circuit 37 that outputs a triangular wave having the same period as the switching period for turning on / off the triangular wave, and a triangular wave from the triangular wave generation circuit 37 When the level of the triangular wave is equal to or higher than the voltage signal from the error amplifier 35, the high level drive signal is output to the base of each of the transistors 17, 25, 27, and the triangular wave is compared. And a PWM comparator 39 for outputting a low level drive signal to the bases of the transistors 17, 25, 27 when the level is lower than the voltage signal from the error amplifier 35.
[0045]
Next, as shown in FIG. 2, the negative charge pump circuit 23 includes two voltage dividing resistors 41 and 42 provided in series between the battery voltage VB and the ground voltage, and a constant voltage source (for example, 5V). Two voltage dividing resistors 43 and 44 provided in series between VCC and the ground voltage, and the voltage V1 at the connection point of the voltage dividing resistors 41 and 42 are the voltage V2 at the connection point of the voltage dividing resistors 43 and 44. In the above case, when a high level signal is output and the voltage V1 at the connection point of the voltage dividing resistors 41 and 42 is lower than the voltage V2 at the connection point of the voltage dividing resistors 43 and 44, a low level signal is output. And an NPN transistor 46 having a base connected to the output terminal of the comparator 45 and an emitter connected to the ground voltage.
[0046]
Further, the negative charge pump circuit 23 has one end connected to the battery voltage VB and the other end connected to the collector of the NPN transistor 46, and a collector and base connected to the collector of the NPN transistor 46. An NPN transistor 48 having an emitter connected to the ground voltage, an NPN transistor 49 having a base connected to the collector and base of the NPN transistor 48, an emitter connected to the ground voltage, and forming a current mirror circuit together with the NPN transistor 48, A constant current source 50a having one end connected to the battery voltage VB and the other end connected to the collector of the NPN transistor 49, and one end connected to the battery voltage, and the same current as the current flowing through the constant current source 50a. A constant current source 50b, and between the constant current source 50b and the ground voltage And an oscillation circuit 52 that receives power supplied from the battery voltage VB via the constant current source 50b and outputs an oscillation signal having a predetermined frequency.
[0047]
Further, the negative side charge pump circuit 23 sequentially inverts the level of the oscillation signal from the oscillation circuit 52 and outputs a plurality (two in this embodiment) of inverters INV1 and INV2, and outputs of the inverters INV1 and INV2. Capacitors C1 and C2 each having one end connected to the terminal, a cathode connected to the ground voltage, an anode connected to the end opposite to the inverter INV1 side of the capacitor C1, and a cathode connected to the diode D1 The diode D2 is connected to the anode, the anode is connected to the end of the capacitor C2 opposite to the inverter INV2 side, the cathode is connected to the anode of the diode D2, and the anode is the output terminal of the negative charge pump circuit 23 Diode 54 connected to JPO, one end of which is output terminal JPO and diode 54 and a capacitor 56 connected to the ground voltage at the other end.
[0048]
On the other hand, in the switching power supply circuit of the present embodiment, each element of the circuit portion surrounded by the one-dot chain line in FIG. 1 (that is, the switching drive circuit 16 and the drive signal output circuit 30) is called a trench as illustrated in FIG. It is made into an IC by an insulation separation process separated by an insulator.
[0049]
FIG. 3 shows a cross-sectional structure of the capacitor formed in the insulation separation process. Then, in the IC formed by this insulation separation process, DeepN which becomes the outer periphery of each element + The elements are connected to the ground voltage in order to stabilize the potential, but each element is insulated and isolated from each other by a trench made of an insulator, so that the parasitic diode Dk1 as in the case of the junction isolation process shown in FIG. It is never formed.
[0050]
Next, the operation of the switching power supply circuit of the present embodiment configured as described above will be described.
First, in the negative charge pump circuit 23 shown in FIG. 2, when the battery voltage VB is equal to or higher than a predetermined threshold voltage VTH, the voltage V1 at the connection point of the two voltage dividing resistors 41 and 42 is 2. The voltage at the connection point of the two voltage dividing resistors 43 and 44 becomes V2 or higher, and a high level signal is output from the comparator 45 to the base of the NPN transistor 46. As a result, the NPN transistor 46 is turned on and the current mirror circuit is turned on. The two NPN transistors 48 and 49 formed are both turned off.
[0051]
For this reason, when the battery voltage VB is equal to or higher than the threshold voltage VTH, no current flows to the constant current source 50a via the NPN transistor 49, so no current flows from the constant current source 50b to the oscillation circuit 52. As a result, the operation of the oscillation circuit 52 is stopped.
[0052]
In this embodiment, the threshold voltage VTH is reduced to the gate-source threshold voltage VGS (Pth) (= 5 V in this embodiment) of the P-channel MOSFET 7 in the forward direction. A value obtained by adding a voltage VF (= about 0.6 V), a collector-emitter voltage VCE (T27) (= about 0.1 V) when the NPN transistor 27 is on, and a predetermined margin, for example, It is set to 6V. That is, the resistance values of the voltage dividing resistors 41 and 42 and the resistance values of the voltage dividing resistors 43 and 44 are set so that a high level signal is output from the comparator 45 when the battery voltage VB is 6 V or higher. ing.
[0053]
On the other hand, in the negative side charge pump circuit 23, when the battery voltage VB is lower than the threshold voltage VTH, the voltage V1 at the connection point of the two voltage dividing resistors 41 and 42 becomes two voltage dividing resistors 43, 44, the signal output from the comparator 45 to the base of the NPN transistor 46 becomes a low level. As a result, the NPN transistor 46 is turned off, and the two NPN transistors 48 and 49 are turned on. Operates as a current mirror circuit.
[0054]
Therefore, when the battery voltage VB is lower than the threshold voltage VTH, a constant current flows to the constant current source 47 via the NPN transistor 48, and a constant current proportional to the constant current flows through the NPN transistor 49. Then, the same current as that flowing through the constant current source 50a is supplied from the constant current source 50b to the oscillation circuit 52. The oscillation circuit 52 is supplied from the battery voltage VB to the constant current source 50a. In response to the electric power supplied via the current source 50b, an oscillation signal having a predetermined frequency is output.
[0055]
When the oscillation signal is output from the oscillation circuit 52, a negative voltage is generated from the voltage of the oscillation signal by the inverters INV1 and INV2, the capacitors C1 and C2, and the diodes D1 and D2, and the negative voltage is finally reduced. It is held by a capacitor 56 connected to the output terminal JPO.
[0056]
Specifically, when the oscillation signal from the oscillation circuit 52 is low level (= 0V), the output of the inverter INV1 is high level (= VB), and the output of the inverter INV2 is low level (= 0V), The capacitor C1 is charged and the potential difference across the capacitor C1 becomes [VB -VF]. However, VF is a general forward voltage drop (about 0.6 V) of diodes including the diode D1.
[0057]
Then, when the oscillation signal from the oscillation circuit 52 is inverted to the high level (= VB), the output of the inverter INV1 becomes the low level (= 0V) and the output of the inverter INV2 becomes the high level (= VB), the capacitor Since the discharge of C1 is prevented by the diode D1, the voltage of the anode of the diode D1 and the voltage of the cathode of the diode D2 are reduced to [−VB + VF], and the capacitor C2 is charged, and the potential difference between both ends of the capacitor C2 Becomes [2 × VB−2 × VF].
[0058]
When the oscillation signal from the oscillation circuit 52 is inverted to the low level (= 0V) again, the output of the inverter INV1 becomes the high level (= VB) and the output of the inverter INV2 becomes the low level (= 0V), the capacitor C2 Is prevented by the diode D2, the voltage of the anode of the diode D2 and the voltage of the cathode of the diode 54 are reduced to [-2.times.VB + 2.times.VF]. And the voltage of the output terminal JPO becomes [−2 × VB + 3 × VF].
[0059]
The above description is based on the assumption that there is no charging delay or loss during charging of the capacitors C1, C2, 56, and the negative voltage (stored in the capacitor 56) output from the output terminal JPO. The negative voltage is actually a negative voltage slightly higher than [−2 × VB + 3 × VF].
[0060]
In this embodiment, even when the battery voltage VB is reduced to 3V, the negative voltage output from the output terminal JPO of the negative charge pump circuit 23 is -3V or less (that is, the battery voltage VB). And the output voltage of the negative side charge pump circuit 23 is 6V or more), the capacitances of the capacitors C1, C2, 56 and the connections of the capacitors C1, C2, the inverters INV1, INV2, and the diodes D1, D2. The number of stages is set. That is, in FIG. 2, the capacitors C1 and C2, the inverters INV1 and INV2, and the diodes D1 and D2 are configured in two stages, but the number of connection stages of these elements can be set as appropriate.
[0061]
Next, the operation of the entire switching power supply circuit shown in FIG. 1 will be described.
First, in the switching power supply circuit of the present embodiment, when a high level drive signal is output from the PWM comparator 39 of the drive signal output circuit 30, the P channel MOSFET 7 is turned on by the switching drive circuit 16 as will be described in detail later. Conversely, when a low level drive signal is output from the PWM comparator 39, the P channel MOSFET 7 is turned off by the switching drive circuit 16.
[0062]
When the P-channel MOSFET 7 is turned on / off, a pulsed voltage is output from the drain of the P-channel MOSFET 7. The pulsed voltage is a smoothing circuit including the coil 11 and the capacitor 13. The smoothed voltage is supplied to the CPU from the power output terminal JOUT as the operating voltage VO.
[0063]
Incidentally, when the P-channel MOSFET 7 is turned off, a freewheeling current flows through the coil 11 by the flywheel diode 9. Further, the low-pass filter comprising the coil 3 and the capacitor 5 provided between the power input terminal JIN and the P-channel MOSFET 7 causes noise generated due to the on / off operation (switching operation) of the P-channel MOSFET 7 to the battery voltage VB. Mixing and radio noise are prevented.
[0064]
Here, from the PWM comparator 39 of the drive signal output circuit 30 to the switching drive circuit 16, a pulse width modulation signal (hereinafter referred to as a PWM signal) having a period of the triangular wave output from the triangular wave generation circuit 37 as one period is a drive signal. Is output as The duty ratio of the PWM signal (high level time per PWM signal cycle) is such that the voltage at the power supply output terminal JOUT increases and the voltage at the connection point of the voltage dividing resistors 31, 33 is larger than the reference voltage VREF. I see, it gets smaller. That is, as the voltage at the connection point between the voltage dividing resistors 31 and 33 becomes higher than the reference voltage VREF, the level of the voltage signal output from the error amplifier 35 increases, and the level of the triangular wave output from the triangular wave generating circuit 37 increases. This is because the time required to exceed the voltage signal from the error amplifier 35 is shortened.
[0065]
Conversely, the duty ratio of the PWM signal increases as the voltage at the power output terminal JOUT decreases and the voltage at the connection point of the voltage dividing resistors 31, 33 becomes smaller than the reference voltage VREF. That is, as the voltage at the connection point of the voltage dividing resistors 31 and 33 becomes smaller than the reference voltage VREF, the level of the voltage signal output from the error amplifier 35 becomes lower, and the level of the triangular wave output from the triangular wave generating circuit 37 becomes lower. This is because the time required to exceed the voltage signal from the error amplifier 35 becomes longer.
[0066]
Due to the operation of the drive signal output circuit 30, the duty ratio of the drive signal output to the switching drive circuit 16 (specifically, the bases of the transistors 17, 25, 27) is the operating voltage VO (supplied to the CPU). The feedback control is performed so that the voltage of the power output terminal JOUT) becomes a set voltage determined by the resistance ratio of the voltage dividing resistors 31 and 33 and the value of the reference voltage VREF.
[0067]
Next, in the switching drive circuit 16, when a low level drive signal is output from the PWM comparator 39 of the drive signal output circuit 30, the PNP transistor 17 is turned on and the NPN transistors 25 and 27 are turned off. Since the gate of the MOSFET 7 is connected to the battery voltage VB by the PNP transistor 17, the P-channel MOSFET 7 is turned off.
[0068]
Conversely, when a high level drive signal is output from the PWM comparator 39 of the drive signal output circuit 30, the PNP transistor 17 is turned off and the NPN transistors 25 and 27 are turned on. Therefore, the gate of the P-channel MOSFET 7 is connected to the ground voltage via the diode 21 and the NPN transistor 27, and is connected to the output terminal JPO of the negative side charge pump circuit 23 via the diode 19 and the NPN transistor 25. .
[0069]
Here, when the battery voltage VB is equal to or higher than the above-described threshold voltage VTH (= 6V) and the operation of the oscillation circuit 52 provided in the negative charge pump circuit 23 is stopped (that is, the negative charge) When the generation of the negative voltage in the pump circuit 23 is stopped), current (charge) is drawn from the gate of the P-channel MOSFET 7 to the ground voltage via the diode 21 and the NPN transistor 27, thereby causing the P-channel MOSFET 7. The gate-source capacitance CGS is rapidly charged, and the P-channel MOSFET 7 is turned on.
[0070]
On the other hand, when the battery voltage VB is lower than the threshold voltage VTH (= 6V) and the oscillation circuit 52 provided in the negative charge pump circuit 23 is operating (that is, the negative voltage in the negative charge pump circuit 23). When the voltage generation operation is performed), the gate of the P-channel MOSFET 7 is connected to the diode 21 until the gate voltage of the P-channel MOSFET 7 becomes approximately the forward drop voltage VF of the diode 21, as shown in FIG. And the charging current of the gate-source capacitance CGS flows to the ground voltage via the NPN transistor 27, the gate-source capacitance CGS is rapidly charged, and the gate voltage of the P-channel MOSFET 7 becomes the forward drop voltage of the diode 21. After reaching VF, the diode 19 and the NPN transistor from the gate of the P-channel MOSFET 7 The charge current flows to the output terminal JPO (specifically, the capacitor 56) of the negative side charge pump circuit 23 through the capacitor 25, and the gate-source capacitance CGS is further charged. Finally decreases to about [VF -3V].
[0071]
For this reason, according to the switching power supply circuit of this embodiment, even if the battery voltage VB is about 3 V, which is lower than the gate-source threshold voltage VGS (Pth) (= 5 V) at which the P-channel MOSFET 7 can be turned on. By setting the gate-source voltage of the P-channel MOSFET 7 to the gate-source threshold voltage VGS (Pth) or higher, the P-channel MOSFET 7 can be reliably turned on and can operate even when the power supply voltage is lower. Become.
[0072]
In particular, since the switching power supply circuit of this embodiment uses the P-channel MOSFET 7 as a power supply transistor, the negative side charge pump circuit 23 is connected between the gate and the source of the P-channel MOSFET 7 with reference to the ground voltage. Since a negative voltage smaller than the threshold voltage VGS (Pth) may be generated, the number of connection stages of the capacitors C1 and C2, the inverters INV1 and INV2, and the diodes D1 and D2 constituting the negative charge pump circuit 23 Therefore, it is possible to minimize the increase in circuit size and cost.
[0073]
In other words, if an N-channel MOSFET is used as the power supply transistor, if the gate-source threshold voltage VGS (Nth) of the N-channel MOSFET is 5 V, which is the same as that of the P-channel MOSFET 7, the battery In order to operate even when the voltage VB is 3V, the battery voltage VB must be boosted by 5V or more and a voltage of 8V or more must be applied to the gate of the N-channel MOSFET. On the other hand, in the switching power supply circuit of the present embodiment, the negative charge pump circuit 23 may generate a negative voltage of about −3 V with reference to the ground voltage, and the capacitor constituting the negative charge pump circuit 23 The number of connection stages of C1, C2, inverters INV1, INV2, and diodes D1, D2 can be reduced.
[0074]
Therefore, according to the switching power supply circuit of the present embodiment, it is possible to operate even when the battery voltage VB is lower, despite a small circuit configuration.
In addition, in the switching power supply circuit of the present embodiment, the NPN transistor 27 (second circuit) that connects the gate of the P-channel MOSFET 7 to the ground voltage according to the drive signal from the drive signal output circuit 30 is connected to the ON drive portion of the switching drive circuit 16. Therefore, even if the current drawing capacity of the negative charge pump circuit 23 (that is, the capacitance of the capacitor 56 and the absolute value of the negative voltage charged in the capacitor 56) is small, the P-channel MOSFET 7 is turned on. Time can be shortened.
[0075]
That is, when the NPN transistor 27 is not provided, the charge of the gate-source capacitor CGS is drawn from the gate of the P-channel MOSFET 7 to the output terminal JPO side of the negative charge pump circuit 23 only through the NPN transistor 25. Although the P-channel MOSFET 7 is turned on, in this case, since the current drawing capability of the negative charge pump circuit 23 is limited, the gate voltage of the P-channel MOSFET 7 is quickly reduced as illustrated by the dotted line in FIG. The turn-on time of the P-channel MOSFET 7 becomes long.
[0076]
On the other hand, if the NPN transistor 27 having a common emitter is provided in parallel with the NPN transistor 25 as in the present embodiment, the gate voltage of the P-channel MOSFET 7 is approximately equal to the forward drop voltage VF of the diode 21 as described above. Until that time, the gate-source capacitance CGS can flow rapidly from the gate of the P-channel MOSFET 7 to the ground voltage, and the gate-source capacitance CGS can be rapidly charged. Even if the pull-in capability is small, the turn-on time of the P-channel MOSFET 7 can be shortened.
[0077]
Furthermore, in the switching power supply circuit of the present embodiment, the operation of the oscillation circuit 52 in the negative side charge pump circuit 23 is stopped when the battery voltage VB is equal to or higher than a predetermined threshold voltage VTH (= 6 V). I have to. That is, the battery voltage VB is higher than the gate-source threshold voltage VGS (Pth) of the P-channel MOSFET 7, and the P-channel can be obtained by simply connecting the gate of the P-channel MOSFET 7 to the ground voltage via the diode 21 and the NPN transistor 27. If the MOSFET 7 can be turned on, the negative charge pump circuit 23 is not necessary. In such a state, the negative voltage generation operation of the negative charge pump circuit 23 is stopped. .
[0078]
Therefore, for example, the negative side charge pump circuit 23 performs the negative voltage generation operation only when the starter motor operates and the battery voltage VB decreases when the automobile engine is started. The possibility that radiation noise (radio noise, etc.) to the outside due to the oscillation signal is generated can be extremely reduced.
[0079]
By the way, in the switching power supply circuit of the present embodiment, the diodes 19 and 21 are provided in the forward direction in the respective paths between the gate of the P-channel MOSFET 7 and the two NPN transistors 25 and 27 for the following reason. by.
First, in the switching power supply circuit of the present embodiment, as described above, the switching drive circuit 16 and the drive signal output circuit 30 are integrated into an IC by an isolation process, but FIG. As shown in A), the element region of the NPN transistor 27 includes N as a collector (C). + , P as base (B) + And N as emitter (E) + In addition to this part, P is short-circuited with the emitter (E) and connected to the ground voltage for the purpose of not reducing the switching speed of the NPN transistor 27. + Part (hereinafter referred to as P for ground) + G) is formed.
[0080]
In other words, such ground P + By providing the portion G, the original base (B) becomes the emitter, the original collector (C) becomes the base, and the ground P + Since the PNP transistor whose part G serves as a collector is formed, when the NPN transistor 27 is turned off, the charge accumulated in the original base (B) is transferred from the emitter (original base) of the PNP transistor thus formed. Collector (P for ground connected to ground voltage) + Part G) is quickly removed so that the original turn-off time of the NPN transistor 27 (time from the on state to the off state) does not become long.
[0081]
However, the ground P + When the portion G is provided, a parasitic diode Dk2 is formed in the forward direction between the emitter (E) and the collector (C) of the NPN transistor 27 as shown in FIGS. 5 (A) and 5 (B). This causes the following problem.
That is, as described above, when the P-channel MOSFET 7 is turned on, the two NPN transistors 25 and 27 are both turned on, and the gate voltage of the P-channel MOSFET 7 is finally passed through the NPN transistor 25 to the negative side charge pump circuit 23. However, if the NPN transistor 27 has the parasitic diode Dk2, the negative charge pump circuit 23 of the negative side charge pump circuit 23 passes through the parasitic diode Dk2 of the NPN transistor 27 and the NPN transistor 25 from the ground voltage. As a result, a sneak current flows to the output terminal JPO. As a result, the gate voltage of the P-channel MOSFET 7 reaches a voltage (-VF) lower than the ground voltage by the forward drop voltage VF (about 0.6 V) of the parasitic diode Dk2. However, it will not go down. Moreover, since an excess current flows from the ground voltage to the output terminal JPO (specifically, the capacitor 56) of the negative charge pump circuit 23 via the parasitic diode Dk2 and the NPN transistor 25, the negative charge pump circuit 23 Negative voltage output capability will decrease.
[0082]
Therefore, in the switching power supply circuit according to the present embodiment, the diodes 19 and 21 are provided in the forward direction in each path between the gate of the P-channel MOSFET 7 and the two NPN transistors 25 and 27, respectively. , 27 is prevented from flowing into the output terminal JPO of the negative charge pump circuit 23 from the ground voltage via the parasitic diode Dk2 of the NPN transistor 27 and the NPN transistor 25, and the above-mentioned problem. Has solved.
[0083]
However, such a sneak current can be prevented basically by providing only the diode 21. However, if the diode 21 is provided only on the NPN transistor 27 side, the two NPN transistors 25 are used to turn on the P-channel MOSFET 7. , 27 may turn on the NPN transistor 27 from the gate of the P-channel MOSFET 7 due to the influence of the forward voltage drop in the diode 21.
[0084]
Therefore, in this embodiment, the diode 19 is also provided in the path between the gate of the P-channel MOSFET 7 and the NPN transistor 25 to balance the path on the NPN transistor 27 side and the path on the NPN transistor 25 side. .
[0085]
In the switching power supply circuit of the present embodiment, the diodes 19 and 21 are provided on the two NPN transistors 25 and 27, respectively, to prevent the switching speed of the NPN transistor 27 from being lowered, and the negative charge pump circuit 23. The effect that the turn-on time of the P-channel MOSFET 7 can be shortened even if the current drawing capability is small is sufficiently achieved.
[0086]
On the other hand, in the switching power supply circuit of the present embodiment, the switching drive circuit 16 and the drive signal output circuit 30 are formed by an insulation separation process, so that each element constituting the circuits 16 and 30 is separated by an insulator. It will be.
Therefore, as described with reference to FIG. 7, the parasitic diode Dk1 is not formed in the capacitors C1, C2, and 56 of the negative charge pump circuit 23 as in the case of using the junction separation process, and a desired negative voltage is generated. A possible negative charge pump circuit 23 can be obtained. Further, in each part other than the negative side charge pump circuit 23, an unnecessary parasitic diode is not formed in a part where a negative voltage is to be generated, so that the switching power supply circuit can be surely made into an IC.
[0087]
As mentioned above, although one Embodiment of this invention was described, it cannot be overemphasized that this invention is not limited to embodiment mentioned above and can take a various form.
For example, the negative side charge pump circuit 23 may be configured as shown in FIG.
In the negative side charge pump circuit 23 shown in FIG. 6, the oscillation circuit 52, inverters INV1, INV2, capacitors C1, C2, 56, and diodes D1, D2, 54 similar to the negative side charge pump circuit 23 shown in FIG. The other parts are different.
[0088]
That is, the negative charge pump circuit 23 shown in FIG. 6 includes a Zener diode 60 whose cathode is connected to the battery voltage VB, and two resistors 61 connected in series between the anode of the Zener diode 60 and the ground voltage. 62, the base is connected to the connection point of the two resistors 61, 62, the emitter is connected to the ground voltage, one end is connected to the battery voltage VB, and the other end is connected to the collector of the NPN transistor. And an NPN transistor 65 whose base is connected to the collector of the NPN transistor 63 and whose emitter is connected to the ground voltage. In the negative charge pump circuit 23, the positive power supply terminal of the oscillation circuit 52 is connected to the battery voltage VB, and the negative power supply terminal of the oscillation circuit 52 is connected to the collector of the NPN transistor 65.
[0089]
In the negative side charge pump circuit 23 of FIG. 6, when the battery voltage VB is equal to or higher than a predetermined threshold voltage VTH, the battery voltage VB passes through the Zener diode 60 and the resistor 61 to the base of the NPN transistor 63. Then, the base current flows, the NPN transistor 63 is turned on, and the NPN transistor 65 is turned off. As a result, power supply to the oscillation circuit 52 is stopped. On the other hand, when the battery voltage VB is lower than the threshold voltage VTH, the NPN transistor 63 is turned off and a base current flows from the battery voltage VB through the resistor 64 to the base of the NPN transistor 65. Thus, the NPN transistor 65 is turned on, and power is supplied to the oscillation circuit 52. Then, an oscillation signal is output from the oscillation circuit 52, and a negative voltage is generated just like the negative side charge pump circuit 23 shown in FIG.
[0090]
For this reason, even if the negative side charge pump circuit 23 of FIG. 6 is used, the same effect as the switching power supply circuit of the above-described embodiment can be obtained.
Further, in the switching power supply circuit of the above embodiment, the circuit portion of the switching drive circuit 16 and the drive signal output circuit 30 is made into an IC by an isolation process, but for example, it is made into an IC including the P-channel MOSFET 7 and the flywheel diode 9. May be.
[0091]
On the other hand, in the switching power supply circuit of the above-described embodiment, for example, an N-channel MOSFET may be used instead of the NPN transistors 25 and 27, or a P-channel MOSFET may be used instead of the PNP transistor 17.
In addition, the switching power supply circuit of the above embodiment is provided in the electronic control device for automobiles, but it is exactly the same for other electronic control devices in which the power supply voltage supplied from the outside fluctuates. Can be used.
[0092]
Further, the power supply target is not limited to the CPU, and various circuits such as other logic circuits that operate by receiving a predetermined operating voltage can be considered.
In the negative side charge pump circuit 23 shown in FIG. 2, the threshold voltage VTH for starting the operation is generated by the voltage dividing resistors 43 and 44, and the voltage dividing resistors 41, 42 and 43, 44 and the comparator 45 are used. Although the charge pump operation is controlled, such a circuit may be replaced by, for example, a power supply voltage monitoring circuit arranged separately.
[0093]
Further, the threshold voltage VTH is not limited to 6V, and may be about 8V, for example.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating a configuration of a switching power supply circuit according to an embodiment.
2 is a circuit diagram showing a configuration of a negative side charge pump circuit of FIG. 1. FIG.
FIG. 3 is a cross-sectional view illustrating a structure of a capacitor formed in an insulation separation process.
FIG. 4 is an explanatory diagram for explaining the operation of an ON drive unit of a switching drive circuit.
FIG. 5 is an explanatory diagram for explaining the action of a diode provided in an ON drive section of a switching drive circuit.
FIG. 6 is a circuit diagram illustrating another configuration example of the negative charge pump circuit.
FIG. 7 is a cross-sectional view showing the structure of a capacitor formed in a junction separation process.
[Explanation of symbols]
JIN: power input terminal, JOUT: power output terminal, 3, 11 ... coil, 5, 13, 56, C1, C2 ... capacitor, 7 ... P-channel MOSFET, 9 ... flywheel diode, 15 ... smoothing circuit, 16 ... switching Drive circuit, 17 ... PNP transistor, 19, 21, 54, D1, D2 ... Diode, 23 ... Negative charge pump circuit, 25,27 ... NPN transistor, 30 ... Drive signal output circuit, 35 ... Error amplifier, 37 ... Triangle wave Generating circuit, 39 ... PWM comparator, 52 ... oscillator circuit, INV1, INV2 ... inverter, JPO ... output terminal

Claims (5)

電源電圧から電源供給対象へ至る電源供給経路に直列に設けられた電源供給用トランジスタと、
該電源供給用トランジスタを駆動信号に応じてオン／オフさせるスイッチング駆動回路と、
前記電源供給用トランジスタと前記電源供給対象との間の経路に設けられ、前記電源供給用トランジスタの出力電圧を平滑して前記電源供給対象へ供給する平滑回路と、
該平滑回路により平滑された電圧が予め定められた設定電圧となるように、前記スイッチング駆動回路へ前記駆動信号を出力する駆動信号出力回路と、
を備えたスイッチング電源回路において、
前記電源供給用トランジスタは、前記電源供給経路にてソースが前記電源電圧側に接続され、ドレインが前記平滑回路側に接続されたＰチャネル電界効果トランジスタであり、
前記スイッチング駆動回路は、前記Ｐチャネル電界効果トランジスタをオンさせるためのオン駆動部として、
前記電源電圧を受けて接地電圧よりも低い負電圧を生成し、該負電圧を出力端子から出力する負側チャージポンプ回路と、
前記Ｐチャネル電界効果トランジスタのゲートを、前記駆動信号に応じて前記負側チャージポンプ回路の出力端子に接続させる第１のスイッチング素子と、
前記Ｐチャネル電界効果トランジスタのゲートを、前記駆動信号に応じて前記接地電圧に接続させる第２のスイッチング素子と、
を備えていることを特徴とするスイッチング電源回路。A power supply transistor provided in series in a power supply path from a power supply voltage to a power supply target;
A switching drive circuit for turning on / off the power supply transistor according to a drive signal;
A smoothing circuit provided in a path between the power supply transistor and the power supply target, and smoothing an output voltage of the power supply transistor and supplying the output voltage to the power supply target;
A drive signal output circuit for outputting the drive signal to the switching drive circuit so that the voltage smoothed by the smoothing circuit becomes a predetermined set voltage;
In a switching power supply circuit comprising:
The power supply transistor is a P-channel field effect transistor having a source connected to the power supply voltage side and a drain connected to the smoothing circuit side in the power supply path.
The switching drive circuit is an on-drive unit for turning on the P-channel field effect transistor.
A negative charge pump circuit that receives the power supply voltage and generates a negative voltage lower than a ground voltage, and outputs the negative voltage from an output terminal;
A first switching element that connects a gate of the P-channel field effect transistor to an output terminal of the negative charge pump circuit according to the drive signal;
A second switching element that connects a gate of the P-channel field effect transistor to the ground voltage in accordance with the drive signal;
A switching power supply circuit comprising: 請求項１に記載のスイッチング電源回路において、
前記Ｐチャネル電界効果トランジスタのゲートと、前記第２のスイッチング素子との間の経路に、ダイオードが順方向に設けられていること、
を特徴とするスイッチング電源回路。The switching power supply circuit according to claim 1,
A diode is provided in a forward direction in a path between the gate of the P-channel field effect transistor and the second switching element;
A switching power supply circuit. 請求項１又は請求項２に記載のスイッチング電源回路において、
前記負側チャージポンプ回路は、
前記電源電圧が予め定められたしきい値電圧以上の場合に、前記負電圧の生成動作を停止するように構成されていること、
を特徴とするスイッチング電源回路。In the switching power supply circuit according to claim 1 or 2,
The negative charge pump circuit is
The negative voltage generation operation is stopped when the power supply voltage is equal to or higher than a predetermined threshold voltage;
A switching power supply circuit. 請求項１ないし請求項３の何れかに記載のスイッチング電源回路において、
少なくとも前記負側チャージポンプ回路は、ＩＣとして半導体基板に形成されていると共に、該負側チャージポンプ回路を構成する各素子は、絶縁物で分離されていること、
を特徴とするスイッチング電源回路。The switching power supply circuit according to any one of claims 1 to 3 ,
At least the negative charge pump circuit is formed on a semiconductor substrate as an IC, and each element constituting the negative charge pump circuit is separated by an insulator;
A switching power supply circuit. 請求項１ないし請求項３の何れかに記載のスイッチング電源回路において、
少なくとも前記スイッチング駆動回路及び前記駆動信号出力回路は、ＩＣとして半導体基板に形成されていると共に、該スイッチング駆動回路及び駆動信号出力回路を構成する各素子は、絶縁物で分離されていること、
を特徴とするスイッチング電源回路。The switching power supply circuit according to any one of claims 1 to 3 ,
At least the switching drive circuit and the drive signal output circuit are formed as an IC on a semiconductor substrate, and each element constituting the switching drive circuit and the drive signal output circuit is separated by an insulator,
A switching power supply circuit.
JP30846598A 1998-10-29 1998-10-29 Switching power supply circuit Expired - Fee Related JP4013011B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30846598A JP4013011B2 (en) 1998-10-29 1998-10-29 Switching power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30846598A JP4013011B2 (en) 1998-10-29 1998-10-29 Switching power supply circuit

Publications (2)

Publication Number Publication Date
JP2000134916A JP2000134916A (en) 2000-05-12
JP4013011B2 true JP4013011B2 (en) 2007-11-28

Family

ID=17981358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30846598A Expired - Fee Related JP4013011B2 (en) 1998-10-29 1998-10-29 Switching power supply circuit

Country Status (1)

Country Link
JP (1) JP4013011B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4805699B2 (en) * 2006-03-14 2011-11-02 株式会社リコー Semiconductor device
KR20160047344A (en) * 2014-10-22 2016-05-02 주식회사 엘지화학 Apparatus and method for controlling current
CN109361384B (en) * 2018-12-20 2023-09-19 上海艾为电子技术股份有限公司 Analog switch circuit
CN109379071B (en) * 2018-12-20 2023-09-19 上海艾为电子技术股份有限公司 Analog switch circuit
JP7266193B2 (en) * 2019-07-10 2023-04-28 パナソニックＩｐマネジメント株式会社 vehicle power supply

Also Published As

Publication number Publication date
JP2000134916A (en) 2000-05-12

Similar Documents

Publication Publication Date Title
US9966871B2 (en) Rectification device, alternator, and power conversion device
JP2639325B2 (en) Constant voltage generator
US7238992B2 (en) Semiconductor circuit for DC-DC converter
US20080129372A1 (en) Charge pump circuit and method therefor
US20060044051A1 (en) Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection
JP2005287225A (en) Drive circuit of voltage driven switch element and power supply device
JP2014023272A (en) Switching power-supply circuit
JP2000112549A (en) Low power starting circuit for band gap type reference voltage source and its starting method
US6972973B2 (en) Voltage booster having noise reducing structure
US11711010B2 (en) Drive circuit and inverter device
US5073850A (en) Start circuit for a power supply control integrated circuit
JP4013011B2 (en) Switching power supply circuit
US6429635B2 (en) Drive circuit for insulated gate type FETs
US7633276B2 (en) Switching control in DC-DC-converters
KR101243621B1 (en) Constant current charge pump controller
JP3543509B2 (en) Voltage stabilization circuit
WO2022041495A1 (en) Driving circuit of driving chip
JPH06237161A (en) Circuit for shortening turn-off time of power transistor
JP2018207276A (en) Gate drive circuit
JP3302206B2 (en) converter
JP2009219017A (en) Load control apparatus, and method of generating input pulse therefor
JP2006050776A (en) Semiconductor switch circuit, power conversion device, inverter device, and air-conditioner
JP3702631B2 (en) Inductive load drive
JPH0583100A (en) Drive circuit for mosfet
JP4048723B2 (en) Solar cell charging circuit and semiconductor device equipped with the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees