JP2000133895A - Pattern wiring structure on substrate and its design method - Google Patents

Pattern wiring structure on substrate and its design method

Info

Publication number
JP2000133895A
JP2000133895A JP10304375A JP30437598A JP2000133895A JP 2000133895 A JP2000133895 A JP 2000133895A JP 10304375 A JP10304375 A JP 10304375A JP 30437598 A JP30437598 A JP 30437598A JP 2000133895 A JP2000133895 A JP 2000133895A
Authority
JP
Japan
Prior art keywords
terminal
pattern wiring
electronic component
another electronic
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10304375A
Other languages
Japanese (ja)
Inventor
Mitsuo Ito
三男 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10304375A priority Critical patent/JP2000133895A/en
Publication of JP2000133895A publication Critical patent/JP2000133895A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a pattern wiring structure on a substrate where cross pattern wiring structure is not formed. SOLUTION: In this pattern wiring structure, a part where a third terminal 16C of a first IC package 12 and a fourth terminal 18D of a second IC package 14 should be connected by a pattern wiring 20 forms cross pattern wiring structure by a pattern wiring 22 in circuit design. In such a case, an unused terminal except for the fourth terminal 18D of the second IC package, namely a second terminal 18B is selected and the selected second terminal 18B and the second terminal 16B of the first IC package are connected by a pattern wiring 32. The second terminal 18B and the fourth terminal 18D of the second IC package are mutually connected by a wiring 34 in the region of the second IC package. Since the pattern wiring 32 does not cross the pattern wiring 22, it is not necessary to form cross pattern wiring structure.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、基板上のパターン
配線構造、及びパターン配線の設計方法に関し、更に詳
細には、基板上にクロスパターン配線構造を有しないパ
ターン配線構造及び基板上にクロスパターン配線構造を
有しないようにパターン配線を設計する方法に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern wiring structure on a substrate and a method of designing the pattern wiring, and more particularly, to a pattern wiring structure having no cross pattern wiring structure on a substrate and a cross pattern on a substrate. The present invention relates to a method for designing a pattern wiring so as not to have a wiring structure.

【０００２】[0002]

【従来の技術】多端子型電子部品を実装した片面配線基
板上にパターン配線を行う場合、基板上でパターン配線
同士が交差するクロスパターン配線構造を形成すること
が多い。特に、最近の高密度実装基板上では、パターン
配線同士が交差することが多く、多数のクロスパターン
配線構造を形成せざるを得ないことが多い。従来、クロ
スパターン配線構造は、ジャンパーリード線やジャンパ
ー抵抗を使用して、クロスするパターン配線同士の間に
間隔を開けて相互に接触しないようにしてクロスさせた
り、片面基板を両面基板に変更し、クロスする一方のパ
ターン配線をスルーホールを介して裏面で配線する等の
方法を採用していた。2. Description of the Related Art When pattern wiring is performed on a single-sided wiring board on which a multi-terminal electronic component is mounted, a cross-pattern wiring structure in which the pattern wirings cross each other is often formed on the board. In particular, on recent high-density mounting boards, pattern wirings often intersect, and a large number of cross pattern wiring structures must be formed in many cases. Conventionally, the cross pattern wiring structure uses a jumper lead wire or a jumper resistor to leave a gap between the crossing pattern wirings so that they do not touch each other, or to change a single-sided board to a double-sided board. In this case, a method of wiring one of the crossed pattern wirings on the back surface through a through hole has been adopted.

【０００３】ここで、図３及び図４を参照して、従来の
クロスパターン配線構造を説明する。図３はクロスパタ
ーン配線構造を必要とする多端子型電子部品の配置の例
を示す端子配置模式図、及び図４は従来のクロスパター
ン配線構造を示す模式図である。図３に示す多端子型電
子部品の配置図は、多端子型電子部品として、第１のＩ
Ｃパッケージ１２と第２のＩＣパッケージ１４とを基板
上に配置した例を示している。第１のＩＣパッケージ１
２及び第２のＩＣパッケージ１４は、それぞれ、相互に
対向する位置に第１から第６までの６個の端子１６Ａ〜
１６Ｆ及び１８Ａ〜１８Ｆを有する。Here, a conventional cross pattern wiring structure will be described with reference to FIGS. 3 and 4. FIG. FIG. 3 is a schematic diagram of a terminal arrangement showing an example of arrangement of a multi-terminal electronic component requiring a cross-pattern wiring structure, and FIG. 4 is a schematic diagram showing a conventional cross-pattern wiring structure. The arrangement diagram of the multi-terminal electronic component shown in FIG.
An example in which a C package 12 and a second IC package 14 are arranged on a substrate is shown. First IC package 1
The second and second IC packages 14 are respectively provided with six first to sixth terminals 16A to 16A at positions facing each other.
16F and 18A-18F.

【０００４】回路設計上からは、第１のＩＣパッケージ
１２の第１の端子１６Ａ、第３の端子１６Ｃ及び第５の
端子１６Ｅは、それぞれ、対向した位置にある、第２の
ＩＣパッケージ１４の第１の端子１８Ａ、第３の端子１
８Ｃ及び第５の端子１８Ｅに接続されることが必要であ
る。また、第１のＩＣパッケージ１２の第２の端子１６
Ｂは、第２のＩＣパッケージ１４の第４の端子１８Ｄに
接続されることが必要である。この結果、パターン配線
設計上から、第１のＩＣパッケージ１２の第２の端子１
６Ｂと第２のＩＣパッケージ１４の第４の端子１８Ｄと
を結ぶパターン配線２０は、第１のＩＣパッケージ１２
の第３の端子１６Ｃと第２のＩＣパッケージ１４の第３
の端子１８Ｃとを接続するパターン配線２２と交差する
ことになる。尚、第１のＩＣパッケージ１２の第４の端
子１６Ｄ及び第６の端子１６Ｆと第２のＩＣパッケージ
１４の第２の端子１８Ｂ及び第６の端子１８Ｆは、未使
用端子である。In terms of circuit design, the first terminal 16A, the third terminal 16C, and the fifth terminal 16E of the first IC package 12 are located at opposite positions of the second IC package 14, respectively. First terminal 18A, third terminal 1
8C and the fifth terminal 18E. Also, the second terminal 16 of the first IC package 12
B needs to be connected to the fourth terminal 18D of the second IC package 14. As a result, from the viewpoint of pattern wiring design, the second terminal 1 of the first IC package 12
6B and the pattern wiring 20 connecting the fourth terminal 18D of the second IC package 14 is formed by the first IC package 12
Of the third terminal 16C of the second IC package 14
Intersects with the pattern wiring 22 that connects the terminal 18C to the terminal 18C. The fourth terminal 16D and the sixth terminal 16F of the first IC package 12 and the second terminal 18B and the sixth terminal 18F of the second IC package 14 are unused terminals.

【０００５】そこで、パターン配線２０とパターン配線
２２とが交差した状態でパターン配線２０、２２を形成
すると、相互に短絡したパターン配線を形成することに
なるから、従来は、図４に示すように、パターン配線２
０のクロス部分にジャンパー抵抗２４を使用し、ジャン
パー抵抗２４の下にパターン配線２０を通してクロスさ
せている。ジャンパー抵抗とは、ほぼ０Ωの極めて電気
抵抗が低いジャンパー用部品であって、外側が電気絶縁
膜で被覆されている。ジャンパー抵抗に代えて、同じ用
途に使えるジャンパーリード線を使用しても良い。Therefore, if the pattern wirings 20 and 22 are formed in a state where the pattern wiring 20 and the pattern wiring 22 cross each other, the pattern wirings are short-circuited with each other. , Pattern wiring 2
A jumper resistor 24 is used at the cross portion of 0, and crosses through the pattern wiring 20 under the jumper resistor 24. The jumper resistance is a jumper component having an extremely low electric resistance of about 0Ω, and the outside is covered with an electric insulating film. Instead of a jumper resistor, a jumper lead wire that can be used for the same purpose may be used.

【０００６】また、別法として、図５に示すように、片
面基板を両面基板に変更し、パターン配線２０をスルー
ホール２６を介して裏面に引き回し、スルーホール２８
まで裏面を配線し、スルーホール２８を介して再び表面
に引き出し、表面に配線されたパターン配線２２との交
差を避ける方法もある。As another method, as shown in FIG. 5, a single-sided substrate is changed to a double-sided substrate, and the pattern wiring 20 is routed to the back surface through a through-hole 26 to form a through-hole 28.
There is also a method in which the back surface is wired up to that point, the wiring is drawn out to the front surface again through the through hole 28, and the intersection with the pattern wiring 22 wired on the front surface is avoided.

【０００７】[0007]

【発明が解決しようとする課題】しかし、上述した従来
のクロスパターン配線構造では、ジャンパー抵抗、ジャ
ンパーリード線等の部品或いは両面基板を必要としてい
る。従って、ジャンパー部品のコスト、両面基板のコス
ト等により部品コストが増え、またパターン配線の配線
コストも増大して、実装コストが嵩む。更には、部品点
数が増えるので、基板のパターン配線面積が減少し、実
装密度を高めることが難しいという問題もあった。However, the above-mentioned conventional cross-pattern wiring structure requires components such as jumper resistors and jumper lead wires or double-sided boards. Therefore, the component cost increases due to the cost of the jumper component, the cost of the double-sided board, and the like, and the wiring cost of the pattern wiring also increases, so that the mounting cost increases. Further, the number of components is increased, so that the pattern wiring area of the substrate is reduced, and it is difficult to increase the mounting density.

【０００８】そこで、本発明の目的は、クロスパターン
配線構造を形成しない、基板上のパターン配線構造を提
供し、また、ジャンパー部品や両面基板を必要としない
パターン配線を設計する方法を提供することである。It is therefore an object of the present invention to provide a pattern wiring structure on a substrate which does not form a cross pattern wiring structure, and to provide a method for designing a pattern wiring which does not require a jumper component or a double-sided substrate. It is.

【０００９】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る、基板上のパターン配線構造は、複数
個の多端子型電子部品を実装した実装基板上のパターン
配線構造であって、実装基板上にそれぞれ配置された一
の電子部品の第１の端子と別の電子部品の第１の端子と
を結ぶ第１のパターン配線が、一の電子部品の第２の端
子と、別の電子部品の第２の端子とを結ぶ第２のパター
ン配線と交差する際、パターン配線同士が交差するクロ
スパターン配線構造に代えて、別の電子部品の第１の端
子以外の端子であって、未使用端子、別の電子部品の回
路動作に影響の無い端子、及び端子の状態を別の電子部
品の回路動作に影響しない状態に変更できる端子のいず
れかから、別の電子部品の第１の端子の代替端子として
選択された第３の端子と一の電子部品の第１の端子とを
接続する第３のパターン配線が第２のパターン配線と交
差しないように、第３の端子が選択されていることを特
徴としている。In order to achieve the above object, a pattern wiring structure on a substrate according to the present invention is a pattern wiring structure on a mounting substrate on which a plurality of multi-terminal electronic components are mounted. A first pattern wiring connecting a first terminal of one electronic component and a first terminal of another electronic component respectively arranged on the mounting board, and a second terminal of the one electronic component; When crossing the second pattern wiring connecting to the second terminal of another electronic component, instead of the cross pattern wiring structure in which the pattern wirings cross each other, a terminal other than the first terminal of another electronic component is used. The unused terminal, the terminal that does not affect the circuit operation of another electronic component, and the terminal that can change the state of the terminal to a state that does not affect the circuit operation of the other electronic component. The third terminal selected as an alternative terminal of the first terminal As a third pattern wiring for connecting the first terminal of the children and one electronic component does not intersect the second pattern wiring, the third terminal is characterized in that it is selected.

【００１０】本発明では、一の電子部品の第１の端子と
別の電子部品の第３の端子とを結ぶ第３のパターン配線
が、一の電子部品の第２の端子と別の電子部品の第２の
端子とを結ぶ第２のパターン配線と交差しないので、ジ
ャンパー抵抗やジャンパーリード線、或いは両面基板を
使用せずパターン配線を形成することができる。According to the present invention, the third pattern wiring connecting the first terminal of one electronic component and the third terminal of another electronic component is formed by a second terminal of one electronic component and another electronic component. Does not intersect with the second pattern wiring connecting to the second terminal, so that the pattern wiring can be formed without using a jumper resistor, a jumper lead wire, or a double-sided board.

【００１１】別の電子部品の第３の端子と別の電子部品
の第１の端子の接続のやり方は、自由であるが、例え
ば、別の電子部品の第３の端子と別の電子部品の第１の
端子とは、別の電子部品の領域内で接続されている。本
発明は、多端子型電子部品の種類に関せず適用できる
が、多端子型電子部品は、例えば、多端子型半導体装
置、多端子型コネクタ、及び多端子型ＬＣＤのいずれか
である。The manner of connecting the third terminal of another electronic component to the first terminal of another electronic component is arbitrary, but for example, the third terminal of another electronic component and the third terminal of another electronic component are connected. The first terminal is connected in a region of another electronic component. The present invention can be applied regardless of the type of the multi-terminal electronic component. The multi-terminal electronic component is, for example, any one of a multi-terminal semiconductor device, a multi-terminal connector, and a multi-terminal LCD.

【００１２】本発明に係るパターン配線構造の設計方法
は、複数個の多端子型電子部品を実装した実装基板上に
パターン配線を設計する方法であって、実装基板上にそ
れぞれ配置された一の電子部品の第１の端子と別の電子
部品の第１の端子とを結ぶ第１のパターン配線が、一の
電子部品の第２の端子と別の電子部品の第２の端子とを
結ぶ第２のパターン配線と相互に交差することを見い出
す第１のステップと、別の電子部品の第１の端子以外の
未使用端子、別の電子部品の回路動作に影響の無い端
子、及び別の電子部品の回路動作に影響しない状態に変
更できる端子のいずれかから、第１の端子の代替端子と
して第３の端子を選択する第２のステップと、一の電子
部品の第１の端子と別の電子部品の第３の端子とを接続
する第３のパターン配線が、第２のパターン配線と交差
しないことを確認する第３のステップとを有することを
特徴としている。A method of designing a pattern wiring structure according to the present invention is a method of designing a pattern wiring on a mounting board on which a plurality of multi-terminal electronic components are mounted. A first pattern wiring connecting a first terminal of the electronic component and a first terminal of another electronic component is a first pattern wiring connecting a second terminal of one electronic component and a second terminal of another electronic component. A first step of finding that they intersect with the second pattern wiring, an unused terminal other than the first terminal of another electronic component, a terminal that does not affect the circuit operation of another electronic component, and another electronic component. A second step of selecting a third terminal as an alternative to the first terminal from any of the terminals that can be changed to a state that does not affect the circuit operation of the component; Third pattern for connecting to third terminal of electronic component Line, is characterized by a third step to ensure that does not intersect with the second pattern wiring.

【００１３】また、一の電子部品の第１の端子と別の電
子部品の第３の端子とを接続する第３のパターン配線
が、第２のパターン配線と交差するときには、別の電子
部品の第１の端子及び第３の端子以外の未使用端子、別
の電子部品の回路動作に影響の無い端子、及び別の電子
部品の回路動作に影響しない状態に変更できる端子のい
ずれかから第１の端子の代替端子として第４の端子を選
択する第４のステップと、一の電子部品の第１の端子と
別の電子部品の第４の端子とを接続する第４のパターン
配線が、第２のパターン配線と交差しないことを確認す
る第５のステップとを有し、一の電子部品の第１の端子
と別の電子部品の第４の端子とを接続する第４のパター
ン配線が、第２のパターン配線と交差するときには、一
の電子部品の第１の端子と別の電子部品の選択した端子
とを接続するパターン配線が、第２のパターン配線と交
差しないことを確認するまで、第４のステップ及び第５
のステップを繰り返す。When the third pattern wiring connecting the first terminal of one electronic component and the third terminal of another electronic component intersects with the second pattern wiring, another electronic component has The first terminal may be any one of an unused terminal other than the first terminal and the third terminal, a terminal that does not affect the circuit operation of another electronic component, and a terminal that can be changed to a state that does not affect the circuit operation of another electronic component. A fourth step of selecting a fourth terminal as an alternative terminal of the terminal, and a fourth pattern wiring for connecting a first terminal of one electronic component and a fourth terminal of another electronic component, A fifth step of confirming that the fourth pattern wiring does not intersect with the second pattern wiring, and the fourth pattern wiring connecting the first terminal of one electronic component to the fourth terminal of another electronic component, When crossing the second pattern wiring, the first electronic component Pattern wiring connecting the selected terminal of the child and another electronic component, until confirms that does not intersect with the second pattern wiring, the fourth step and the fifth
Repeat steps.

【００１４】[0014]

【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。パターン配線構造の実施形態例 本実施形態例は、本発明に係る基板上のパターン配線構
造の実施形態の一例であって、図１は本実施形態例の基
板上のパターン配線構造の構成を示す模式図である。本
実施形態例の基板上のパターン配線構造３０は、図３に
示した２個の多端子型ＩＣパッケージ１２、１４を実装
した実装基板上のパターン配線構造であって、従来のパ
ターン配線構造であれば、図４に示したようなクロスパ
ターン配線構造になった多端子型ＩＣパッケージ１２、
１４の配置でも、図１に示すように、クロスパターン配
線構造を形成していない。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. Embodiment of Pattern Wiring Structure This embodiment is an example of an embodiment of a pattern wiring structure on a substrate according to the present invention, and FIG. 1 shows a configuration of a pattern wiring structure on a substrate according to this embodiment. It is a schematic diagram. The pattern wiring structure 30 on the substrate of the present embodiment is a pattern wiring structure on a mounting substrate on which the two multi-terminal IC packages 12 and 14 shown in FIG. If present, a multi-terminal IC package 12 having a cross pattern wiring structure as shown in FIG.
Even in the arrangement of 14, the cross pattern wiring structure is not formed as shown in FIG.

【００１５】回路設計上からは、図３に示すように、第
１のＩＣパッケージ１２の第３の端子１６Ｃと第２のＩ
Ｃパッケージ１４の第４の端子１８Ｄとをパターン配線
２０で接続すべきところ、それでは、図４で説明したよ
うに、パターン配線２２と交差してクロスパターン配線
構造の形成を必要とするので、本実施形態例では、第４
の端子１８Ｄの代替端子として、第２のＩＣパッケージ
１４の第４の端子１８Ｄ以外の未使用端子、即ち第２の
端子１８Ｂを選択し、選択した第２の端子１８Ｂと第１
のＩＣパッケージ１２の第２の端子１６Ｂとをパターン
配線３２で接続している。そして、第２のＩＣパッケー
ジ１４の第２の端子１８Ｂと第４の端子１８Ｄとは、第
２のＩＣパッケージ１４の領域内で、例えば、図１に示
すように、配線３４で相互に接続されている。In terms of circuit design, as shown in FIG. 3, the third terminal 16C of the first IC package 12 and the second I
Where the fourth terminal 18D of the C package 14 is to be connected by the pattern wiring 20, it is necessary to form a cross pattern wiring structure crossing the pattern wiring 22 as described with reference to FIG. In the embodiment, the fourth
As an alternative terminal of the terminal 18D, an unused terminal other than the fourth terminal 18D of the second IC package 14, that is, the second terminal 18B is selected, and the selected second terminal 18B and the first terminal 18B are connected.
And the second terminal 16 </ b> B of the IC package 12 via a pattern wiring 32. Then, the second terminal 18B and the fourth terminal 18D of the second IC package 14 are mutually connected within a region of the second IC package 14 by, for example, a wiring 34 as shown in FIG. ing.

【００１６】以上のように、本実施形態例の基板上のパ
ターン配線構造では、パターン配線３２がパターン配線
２２と交差しないので、クロスパターン配線構造を形成
する必要がない。As described above, in the pattern wiring structure on the substrate of this embodiment, since the pattern wiring 32 does not intersect with the pattern wiring 22, there is no need to form a cross pattern wiring structure.

【００１７】パターン配線構造の設計方法の実施形態例 本実施形態例は、本発明に係るパターン配線構造の設計
方法の実施形態の一例であって、図２は本実施形態例の
パターン配線構造の設計方法のステップのフローチャー
トである。本実施形態例の設計方法は、図３に示した多
端子型ＩＣパッケージ１２、１４を実装した基板上のパ
ターン配線を設計する際に適用されたものである。以下
に、図１及び図２を参照して、本実施形態例のパターン
配線の設計方法を説明する。 Embodiment of Design Method of Pattern Wiring Structure This embodiment is an example of an embodiment of a method of designing a pattern wiring structure according to the present invention, and FIG. 5 is a flowchart of steps of a design method. The design method of the present embodiment is applied when designing a pattern wiring on a substrate on which the multi-terminal IC packages 12 and 14 shown in FIG. 3 are mounted. Hereinafter, a method of designing a pattern wiring according to the present embodiment will be described with reference to FIGS.

【００１８】先ず、第１のステップＳ1 で、回路設計上
からは、図３に示すように、基板上にそれぞれ配置され
た第１のＩＣパッケージ１２の第２の端子１６Ｂと第２
のＩＣパッケージ１４の第４の端子１８Ｄとを結ぶパタ
ーン配線２０が、第１のＩＣパッケージ１２の第３の端
子１６Ｃと、第２のＩＣパッケージ１４の第３の端子１
８Ｃとを結ぶパターン配線２２と交差することを見い出
す。[0018] First, in a first step S 1, from the circuit design, as shown in FIG. 3, the second terminal 16B and the second of the first IC package 12 disposed respectively on the substrate
The pattern wiring 20 connecting the fourth terminal 18D of the first IC package 14 is formed by the third terminal 16C of the first IC package 12 and the third terminal 1C of the second IC package 14.
It is found that it intersects with the pattern wiring 22 connecting 8C.

【００１９】第２のステップＳ2 では、第２のＩＣパッ
ケージ１４の第４の端子１８Ｄ以外の未使用端子、第２
のＩＣパッケージ１４の回路動作に影響の無い端子、及
び第２のＩＣパッケージ１４の回路動作に影響しない状
態に変更できる端子のいずれかから、第４の端子１８Ｄ
の代替端子として第２の端子１８Ｂを選択する。第３の
ステップＳ3 では、第１のＩＣパッケージ１２の第２の
端子１６Ｂと第２のＩＣパッケージ１４の第２の端子１
８Ｂとを接続するパターン配線３２が、第２のパターン
配線と交差するかどうか判定する。交差しない時には、
本設計方法はこれで終了する。In the second step S 2 , unused terminals other than the fourth terminal 18 D of the second IC package 14
From a terminal which does not affect the circuit operation of the IC package 14 of the first embodiment or a terminal which can be changed to a state which does not affect the circuit operation of the second IC package 14 from the fourth terminal 18D
The second terminal 18B is selected as an alternative terminal of the second terminal 18B. In a third step S 3, the second terminal of the second terminal 16B and the second IC package 14 of the first IC package 12 1
It is determined whether or not the pattern wiring 32 connecting to the second pattern wiring 8B intersects with the second pattern wiring. When not crossing,
This design method ends here.

【００２０】第３のステップＳ3 で、交差すると判定さ
れたときには、第４のステップＳ4に移行する。例え
ば、第２のステップＳ2 で、第４の端子１８Ｄの代替端
子として第６の端子１８Ｆを選択したとする。このとき
には、第３のステップＳ3 では、第１のＩＣパッケージ
１２の第２の端子１６Ｂと第２のＩＣパッケージ１４の
第６の端子１８Ｆとを接続するパターン配線が、パター
ン配線２２と交差するので、その旨を判定され、第４の
ステップＳ4 に移行する。第４のステップＳ4 では、第
２のＩＣパッケージ１４の第４の端子１８Ｄ及び第６の
端子１８Ｆ以外の、未使用端子、第２のＩＣパッケージ
の回路動作に影響の無い端子、及び第２のＩＣパッケー
ジの回路動作に影響しない状態に変更できる端子のいず
れかから第４の端子１８Ｄの第２の代替端子を選択す
る。例えば、第４のステップＳ4 で、第２の端子１８Ｂ
を選択する。[0020] In the third step S 3, when it is determined that the intersection, the process proceeds to the fourth step S 4 in. For example, in a second step S 2, and selects the sixth terminal 18F as an alternative terminal of the fourth terminal 18D. At this time, in the third step S 3, pattern wiring connecting the second terminal 16B of the first IC package 12 and a sixth terminal 18F of the second IC package 14, intersects the pattern wiring 22 since, it is determined that fact, the process proceeds to the fourth step S 4 in. The fourth step S 4, except the fourth terminal 18D and the sixth terminal 18F of the second IC package 14, the unused pins, no pin affect the circuit operation of the second IC package, and the second The second alternative terminal of the fourth terminal 18D is selected from any of the terminals that can be changed to a state that does not affect the circuit operation of the IC package. For example, in a fourth step S 4, the second terminal 18B
Select

【００２１】第５のステップＳ5 では、第１のＩＣパッ
ケージ１２の第２の端子１６Ｂと第２のＩＣパッケージ
１４の第２の端子１８Ｂとを接続するパターン配線３２
が、パターン配線２２と交差しないことを確認する。[0021] In step S 5 of the fifth, pattern wirings connecting the second terminals 16B of the first IC package 12 and the second terminal 18B of the second IC package 14 32
Does not intersect with the pattern wiring 22.

【００２２】尚、仮に、第１のＩＣパッケージ１２の第
２の端子１６Ｂと第２のＩＣパッケージ１４の第２の端
子１８Ｂとを接続するパターン配線３２が、パターン配
線２２と交差するときには、第１のＩＣパッケージ１２
の第２の端子１６Ｂと第２のＩＣパッケージ１４から選
択した端子１８とを接続するパターン配線が、パターン
配線２２と交差しないことを確認するまで、第４のステ
ップ及び第５のステップを繰り返す。Incidentally, if the pattern wiring 32 connecting the second terminal 16B of the first IC package 12 and the second terminal 18B of the second IC package 14 intersects with the pattern wiring 22, One IC package 12
The fourth and fifth steps are repeated until it is confirmed that the pattern wiring connecting the second terminal 16 </ b> B of the second IC package 14 and the terminal 18 selected from the second IC package 14 does not cross the pattern wiring 22.

【００２３】[0023]

【発明の効果】本発明によれば、実装基板上にそれぞれ
配置された一の電子部品の第１の端子と別の電子部品の
第１の端子とを結ぶ第１のパターン配線が、一の電子部
品の第２の端子と、別の電子部品の第２の端子とを結ぶ
第２のパターン配線と交差する際、パターン配線同士が
交差するクロスパターン配線構造に代えて、別の電子部
品の端子から第２の端子の代替端子を選択し、パターン
配線することにより、（１）クロスパターン配線構造用
の部品を追加したり、片面基板を両面基板に変更するこ
となく、経済的なパターン配線を行うことができる。
（２）部品の追加、基板の変更に伴う材料費の増加を回
避することができる。（３）部品の追加が不要のため基
板面積を小さくすることができる。（４）部品点数が減
り、それだけ配線の実装コストを軽減することができ
る。According to the present invention, the first pattern wiring connecting the first terminal of one electronic component and the first terminal of another electronic component respectively arranged on the mounting board is formed of one of When crossing the second pattern wiring connecting the second terminal of the electronic component and the second terminal of another electronic component, instead of the cross pattern wiring structure in which the pattern wirings cross each other, another electronic component is used. By selecting an alternative terminal of the second terminal from the terminals and performing pattern wiring, (1) economical pattern wiring without adding a component for a cross pattern wiring structure or changing a single-sided substrate to a double-sided substrate It can be performed.
(2) It is possible to avoid an increase in material cost due to addition of components and change of a board. (3) Since no additional components are required, the board area can be reduced. (4) The number of components is reduced, and the wiring mounting cost can be reduced accordingly.

【図面の簡単な説明】[Brief description of the drawings]

【図１】基板上のパターン配線構造の実施形態例の構成
を示す模式図である。FIG. 1 is a schematic diagram showing a configuration of an embodiment of a pattern wiring structure on a substrate.

【図２】パターン配線構造の設計方法の実施形態例のス
テップのフローチャートである。FIG. 2 is a flowchart of steps in an embodiment of a method for designing a pattern wiring structure.

【図３】クロスパターン配線構造を必要とする多端子型
電子部品配置の例を示す電子部品の配置模式図である。FIG. 3 is a schematic view of an electronic component arrangement showing an example of a multi-terminal electronic component arrangement requiring a cross pattern wiring structure.

【図４】従来のクロスパターン配線構造を示す模式図で
ある。FIG. 4 is a schematic diagram showing a conventional cross pattern wiring structure.

【図５】従来の別のクロスパターン配線構造を示す模式
図である。FIG. 5 is a schematic view showing another conventional cross pattern wiring structure.

【符号の説明】[Explanation of symbols]

１２……第１のＩＣパッケージ、１４……第２のＩＣパ
ッケージ、１６……第１のＩＣパッケージの端子、１８
……第２のＩＣパッケージの端子、２０……第１のＩＣ
パッケージの第２の端子と第２のＩＣパッケージの第４
の端子とを結ぶパターン配線、２２……第１のＩＣパッ
ケージの第３の端子と第２のＩＣパッケージの第３の端
子とを接続するパターン配線、２４……ジャンパー抵
抗、２６、２８……スルーホール、３０……実施形態例
の基板上のパターン配線構造、３２……第２のＩＣパッ
ケージの第２の端子と第１のＩＣパッケージの第２の端
子とをパターン配線、３４……配線。12 first IC package, 14 second IC package, 16 terminals of first IC package, 18
... terminals of second IC package, 20 ... first IC
The second terminal of the package and the fourth terminal of the second IC package
, A pattern wiring connecting the third terminal of the first IC package and a third terminal of the second IC package, a jumper resistor, 26, 28,. Through hole, 30... Pattern wiring structure on substrate of embodiment, 32... Pattern wiring between second terminal of second IC package and second terminal of first IC package, 34. .

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 複数個の多端子型電子部品を実装した実
装基板上のパターン配線構造であって、 実装基板上にそれぞれ配置された一の電子部品の第１の
端子と別の電子部品の第１の端子とを結ぶ第１のパター
ン配線が、一の電子部品の第２の端子と、別の電子部品
の第２の端子とを結ぶ第２のパターン配線と交差する
際、パターン配線同士が交差するクロスパターン配線構
造に代えて、 別の電子部品の第１の端子以外の端子であって、未使用
端子、別の電子部品の回路動作に影響の無い端子、及び
端子の状態を別の電子部品の回路動作に影響しない状態
に変更できる端子のいずれかから、別の電子部品の第１
の端子の代替端子として選択された第３の端子と一の電
子部品の第１の端子とを接続する第３のパターン配線が
第２のパターン配線と交差しないように、第３の端子が
選択されていることを特徴とする基板上のパターン配線
構造。A pattern wiring structure on a mounting board on which a plurality of multi-terminal electronic components are mounted, wherein a first terminal of one electronic component and a first terminal of another electronic component are respectively arranged on the mounting board. When the first pattern wiring connecting the first terminal intersects with the second pattern wiring connecting the second terminal of one electronic component and the second terminal of another electronic component, the pattern wirings are connected to each other. Are replaced by terminals other than the first terminal of another electronic component, the unused terminal, the terminal that does not affect the circuit operation of another electronic component, and the state of the terminal. From one of the terminals that can be changed to a state that does not affect the circuit operation of the other electronic component,
The third terminal is selected such that the third pattern wiring connecting the third terminal selected as the substitute terminal of the first terminal and the first terminal of one electronic component does not cross the second pattern wiring. A pattern wiring structure on a substrate, characterized in that: 【請求項２】 別の電子部品の第３の端子と別の電子部
品の第１の端子とは、別の電子部品の領域内で接続され
ていることを特徴とする請求項１に記載の基板上のパタ
ーン配線構造。2. The device according to claim 1, wherein the third terminal of the another electronic component and the first terminal of the another electronic component are connected in a region of the another electronic component. Pattern wiring structure on the substrate. 【請求項３】 多端子型電子部品が、それぞれ、多端子
型半導体装置、多端子型コネクタ、及び多端子型ＬＣＤ
のいずれかであることを特徴とする請求項１又は２に記
載の基板上のパターン配線構造。3. The multi-terminal type electronic component includes a multi-terminal type semiconductor device, a multi-terminal type connector, and a multi-terminal type LCD.
The pattern wiring structure on a substrate according to claim 1, wherein: 【請求項４】 複数個の多端子型電子部品を実装した実
装基板上にパターン配線を設計する方法であって、 実装基板上にそれぞれ配置された一の電子部品の第１の
端子と別の電子部品の第１の端子とを結ぶ第１のパター
ン配線が、一の電子部品の第２の端子と別の電子部品の
第２の端子とを結ぶ第２のパターン配線と相互に交差す
ることを見い出す第１のステップと、 別の電子部品の第１の端子以外の未使用端子、別の電子
部品の回路動作に影響の無い端子、及び別の電子部品の
回路動作に影響しない状態に変更できる端子のいずれか
から、第１の端子の代替端子として第３の端子を選択す
る第２のステップと、 一の電子部品の第１の端子と別の電子部品の第３の端子
とを接続する第３のパターン配線が、第２のパターン配
線と交差しないことを確認する第３のステップとを有す
ることを特徴とするパターン配線の設計方法。4. A method of designing a pattern wiring on a mounting board on which a plurality of multi-terminal electronic components are mounted, the method comprising designing a first terminal of one electronic component and a second terminal of another electronic component arranged on the mounting board. The first pattern wiring connecting the first terminal of the electronic component crosses the second pattern wiring connecting the second terminal of one electronic component and the second terminal of another electronic component. A first step of finding, and changing to an unused terminal other than the first terminal of another electronic component, a terminal that does not affect the circuit operation of another electronic component, and a state that does not affect the circuit operation of another electronic component. A second step of selecting a third terminal from any of the possible terminals as a substitute for the first terminal; and connecting the first terminal of one electronic component to the third terminal of another electronic component. That the third pattern wiring does not intersect with the second pattern wiring. And a third step of confirming the following. 【請求項５】 前記第３のパターン配線が、前記第２の
パターン配線と交差するときには、別の電子部品の第１
の端子及び第３の端子以外の未使用端子、別の電子部品
の回路動作に影響の無い端子、及び別の電子部品の回路
動作に影響しない状態に変更できる端子のいずれかから
第１の端子の代替端子として第４の端子を選択する第４
のステップと、 一の電子部品の第１の端子と別の電子部品の第４の端子
とを接続する第４のパターン配線が、第２のパターン配
線と交差しないことを確認する第５のステップとを有
し、 一の電子部品の第１の端子と別の電子部品の第４の端子
とを接続する第４のパターン配線が、第２のパターン配
線と交差するときには、一の電子部品の第１の端子と別
の電子部品の選択した端子とを接続するパターン配線
が、第２のパターン配線と交差しないことを確認するま
で、第４のステップ及び第５のステップを繰り返すこと
を特徴とする請求項４に記載のパターン配線の設計方
法。5. When the third pattern wiring intersects with the second pattern wiring, the first pattern wiring of another electronic component is provided.
From the unused terminals other than the third terminal and the third terminal, terminals that do not affect the circuit operation of another electronic component, and terminals that can be changed to a state that does not affect the circuit operation of another electronic component to the first terminal To select the fourth terminal as an alternative terminal of
And a fifth step of confirming that the fourth pattern wiring connecting the first terminal of one electronic component and the fourth terminal of another electronic component does not intersect with the second pattern wiring. When the fourth pattern wiring connecting the first terminal of one electronic component and the fourth terminal of another electronic component intersects the second pattern wiring, The fourth step and the fifth step are repeated until it is confirmed that the pattern wiring connecting the first terminal and the selected terminal of another electronic component does not intersect with the second pattern wiring. The method for designing a pattern wiring according to claim 4.
JP10304375A 1998-10-26 1998-10-26 Pattern wiring structure on substrate and its design method Pending JP2000133895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10304375A JP2000133895A (en) 1998-10-26 1998-10-26 Pattern wiring structure on substrate and its design method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10304375A JP2000133895A (en) 1998-10-26 1998-10-26 Pattern wiring structure on substrate and its design method

Publications (1)

Publication Number Publication Date
JP2000133895A true JP2000133895A (en) 2000-05-12

Family

ID=17932272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10304375A Pending JP2000133895A (en) 1998-10-26 1998-10-26 Pattern wiring structure on substrate and its design method

Country Status (1)

Country Link
JP (1) JP2000133895A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332415A (en) * 2005-05-27 2006-12-07 Sharp Corp Semiconductor device
US7647447B2 (en) 2001-11-29 2010-01-12 Thomson Licensing Data bus connection for memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7647447B2 (en) 2001-11-29 2010-01-12 Thomson Licensing Data bus connection for memory device
JP2006332415A (en) * 2005-05-27 2006-12-07 Sharp Corp Semiconductor device

Similar Documents

Publication Publication Date Title
JPH10190204A (en) Printed circuit board for transistor/resistor
US5790383A (en) Printed circuit board
JP2000133895A (en) Pattern wiring structure on substrate and its design method
JPH06310827A (en) Surface mounting component arrangement structure
JPH07106771A (en) Wiring structure of multilayered printed board
JPH09283872A (en) Printed substrate
JPH09312478A (en) Multi-layer circuit board
JPH09190923A (en) Printed inductor
JP2007123165A (en) Circuit board with connector
JPS582091A (en) Printed circuit board
US6218865B1 (en) Semiconductor device having function blocks with obliquely arranged signal terminals connected through two-dimensionally extensible signal lines
JP3529326B2 (en) Package substrate for surface mounting and surface mounting method
JP2857823B2 (en) Electronic component mounting structure on circuit board
JP3088663B2 (en) Automatic wiring method for multilayer wiring
JPH06342964A (en) One-side printed circuit board
CN113133199A (en) Printed circuit board structure and electronic device with same
JP2629642B2 (en) Printed wiring board for remodeling
JPH0629070U (en) IC socket
JPH1126900A (en) Printed wiring board and electronic device using it
JPH0242701A (en) Network resistor
JPH09115578A (en) Zero ohm chip resistor
JPS6086890A (en) Method of producing electronic circuit
JPH1197541A (en) Method and system for designing semiconductor integrated circuit and storage medium
JPH0548239A (en) Forming method of circuit substrate
JPH10150253A (en) Connection between boards