JP2000133592A - Manufacture of silicon layer and semiconductor device - Google Patents
Manufacture of silicon layer and semiconductor deviceInfo
- Publication number
- JP2000133592A JP2000133592A JP10304928A JP30492898A JP2000133592A JP 2000133592 A JP2000133592 A JP 2000133592A JP 10304928 A JP10304928 A JP 10304928A JP 30492898 A JP30492898 A JP 30492898A JP 2000133592 A JP2000133592 A JP 2000133592A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- tin
- based metal
- layer
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、シリコン層の製造
方法および半導体装置の製造方法に関し、詳しくは、ス
ズ系金属層を溶解した溶液中にシリコン薄膜を溶解させ
た後、その溶解したシリコンを結晶成長させるシリコン
層の製造方法およびそのシリコン層を用いた半導体装置
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a silicon layer and a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method for manufacturing a semiconductor device. The present invention relates to a method for manufacturing a silicon layer for crystal growth and a method for manufacturing a semiconductor device using the silicon layer.
【０００２】[0002]
【従来の技術】基板上に形成された単結晶シリコン層を
用いてＭＯＳＦＥＴ（Metal-oxide-semiconductor fiel
d effect transistor の略）である薄膜トランジスタ
（以下ＴＦＴという、ＴＦＴはThin Film Transistor
の略）は、ポリシリコン層を用いたものと比べて数倍も
大きい電子移動度を有し、高速動作に適していること
が、例えば "First MOS transistors on Insulator by
Siluicon Satulated LiquidSolution Epitaxy." IEEE E
LECTRON DEVICE LETTERS,13 [5] (May 1992) R.P.Zingg
et al.,p.294-296、特公平４−５７０９８号公報、応
用物理”薄膜トランジスタ”, 65 [8] (1996) 松村正
清,p.842-848等に開示されている。2. Description of the Related Art A MOSFET (Metal-oxide-semiconductor fiel) is formed using a single crystal silicon layer formed on a substrate.
TFT (Thin Film Transistor)
) Has electron mobility several times larger than that using a polysilicon layer and is suitable for high-speed operation. For example, "First MOS transistors on Insulator by
Siluicon Satulated LiquidSolution Epitaxy. "IEEE E
LECTRON DEVICE LETTERS, 13 [5] (May 1992) RPZingg
et al., p.294-296, Japanese Patent Publication No. 4-57098, and applied physics "thin film transistor", 65 [8] (1996), Masamura Matsumura, p.842-848.
【０００３】上記半導体素子が形成される単結晶シリコ
ン層を基板上に形成する技術としては、以下の成膜技術
（１）〜（４）が知られている。The following film forming techniques (1) to (4) are known as techniques for forming a single crystal silicon layer on which a semiconductor element is formed on a substrate.
【０００４】（１）単結晶シリコン基板をシードにし
て、９２０℃〜９３０℃に加熱されたインジウム・シリ
コン溶液またはインジウム・ガリウム・シリコン溶液か
ら、冷却処理によりシリコンエピタキシー層を形成し、
この層の上にシリコン半導体層を形成する技術が、"VER
Y-LOW-TEMPERATURE LIQUID-PHASE EPITAXIAL GROWTH OF
SILICON." MATERIALS LETTERS, 9 [2,3] (Jan. 1990) S
oo Hong Lee,p53-56 、"MOS transistors with epitaxi
al Si,laterally grown over SiO2 by liquid phase ep
itxy." J.Applied Physics A,54 [1] (1992) R.Bergman
n et al.,p.103-105 、"First MOS transistors on Ins
ulator by Silicon Satulated Liquid Solution Epitax
y." IEEE ELECTRON DEVICE LETTERS,13 [5] (May 1992)
R.P.Zingg et al.,p.294-296等の文献に開示されてい
る。(1) Using a single crystal silicon substrate as a seed, a silicon epitaxy layer is formed by cooling from an indium silicon solution or an indium gallium silicon solution heated to 920 ° C. to 930 ° C.
The technology of forming a silicon semiconductor layer on this layer is called "VER
Y-LOW-TEMPERATURE LIQUID-PHASE EPITAXIAL GROWTH OF
SILICON. "MATERIALS LETTERS, 9 [2,3] (Jan. 1990) S
oo Hong Lee, p53-56, "MOS transistors with epitaxi
al Si, laterally grown over SiO 2 by liquid phase ep
itxy. "J. Applied Physics A, 54 [1] (1992) R. Bergman
n et al., p.103-105, "First MOS transistors on Ins
ulator by Silicon Satulated Liquid Solution Epitax
y. "IEEE ELECTRON DEVICE LETTERS, 13 [5] (May 1992)
It is disclosed in literatures such as RPZingg et al., P.
【０００５】（２）サファイア基板上にシリコンをエピ
タキシャル成長させる技術は、"High-quality CMOS in
thin (100nm)silicon on saphire." IEEE ELECTRON DEV
ICELETTERS, 9 (Jan. 1988) G.A.Garcia,R.E.Reedy,and
M.L.Burger,p.32-34に開示されている。(2) A technique for epitaxially growing silicon on a sapphire substrate is disclosed in "High-quality CMOS in
thin (100nm) silicon on saphire. "IEEE ELECTRON DEV
ICELETTERS, 9 (Jan. 1988) GAGarcia, REReedy, and
MLBurger, pp. 32-34.
【０００６】（３）酸素イオン注入法により、絶縁基板
上にシリコン層を形成する技術は、"CMOS device fabri
cation on buried SiO2 layers formed by oxygen impl
antation into silicon."Electron.Lett.,14 [18] (Au
g. 1978) K.Izumi,M.Doken,,and H.Ariyoshtl,p.593-59
4に開示されている。(3) A technique for forming a silicon layer on an insulating substrate by an oxygen ion implantation method is disclosed in "CMOS device fabric".
cation on buried SiO 2 layers formed by oxygen impl
antation into silicon. "Electron.Lett., 14 [18] (Au
g. 1978) K. Izumi, M. Doken ,, and H. Ariyoshtl, p. 593-59
It is disclosed in 4.
【０００７】石英基板の上にステップを形成し、この上
にポリシリコン層を形成し、次にこれをレーザ光または
ストリップヒータで１４００℃以上に加熱する。加熱さ
れたポリシリコン層は、石英基板上に形成されたステッ
プを核にして、エピタキシャル成長層を形成する技術
は、”グラフォエピタキシー”電子通信学会誌，66 [5]
(May 1983) 古川静二郎，p.486-489 、"Crystallograph
ic orientatin of silicon on an amorphous substrate
using an artificial surface-relief gratingand las
er crystallization." Appl. Phys. Letter,35 [1] (J
uly. 1979) Geis,M.W.,et al.,p.71-74 、"Silicon gra
phoepitaxy" Jpn.J.Appl.Phys.,Suppl.20-1 (1981) Gei
s,M.W.,et al.,p.39-42 等に開示されている。A step is formed on a quartz substrate, a polysilicon layer is formed thereon, and this is heated to 1400 ° C. or higher by a laser beam or a strip heater. The technology for forming an epitaxially grown layer using the steps formed on a quartz substrate as the nucleus of the heated polysilicon layer is known as “Grafoepitaxy,” IEICE, 66 [5]
(May 1983) Furukawa Seijiro, p.486-489, "Crystallograph
ic orientatin of silicon on an amorphous substrate
using an artificial surface-relief grating and las
er crystallization. "Appl. Phys. Letter, 35 [1] (J
uly. 1979) Geis, MW, et al., p. 71-74, "Silicon gra
phoepitaxy "Jpn.J.Appl.Phys., Suppl.20-1 (1981) Gei
s, MW, et al., pp. 39-42.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、これま
での公知技術では、歪点が比較的低く、しかも大型のガ
ラス基板上に、エピタキシャル成長のような結晶成長技
術により単結晶シリコン層を形成することは困難であっ
た。また、ガラス基板上に段差を形成し、これを結晶成
長のシードにしてシリコン単結晶を成長させる技術（グ
ラフォエピタキシー技術）では、低温でかつ均一にシリ
コン結晶を成長させることは困難であった。However, according to the prior art, it is difficult to form a single-crystal silicon layer on a large glass substrate having a relatively low strain point by a crystal growth technique such as epitaxial growth. It was difficult. In addition, it is difficult to grow a silicon crystal uniformly at a low temperature by a technique of forming a step on a glass substrate and using this as a seed for crystal growth to grow a silicon single crystal (graphoepitaxy technique). .
【０００９】[0009]
【課題を解決するための手段】本発明は、上記課題を解
決するためになされたシリコン層の製造方法および半導
体装置の製造方法である。SUMMARY OF THE INVENTION The present invention relates to a method for manufacturing a silicon layer and a method for manufacturing a semiconductor device, which have been made to solve the above-mentioned problems.
【００１０】すなわち、本発明のシリコン層の製造方法
は、絶縁基体の表面側に結晶成長のシードを形成する工
程と、その絶縁基体の表面側に所定の膜厚のシリコン薄
膜とスズもしくはスズ鉛合金からなるスズ系金属層とを
形成する工程と、加熱処理により、スズ系金属層を溶解
するとともにその溶融液中にシリコン薄膜を溶解してシ
リコン含有スズ系金属溶融液を生成する工程と、冷却処
理により、結晶成長のシードを起点にしてシリコン含有
スズ系金属溶融液中のシリコンを結晶成長させ、絶縁基
体の表面側にシリコン層を形成する工程とを備えてい
る。That is, in the method of manufacturing a silicon layer according to the present invention, a step of forming a seed for crystal growth on the surface side of an insulating substrate, a step of forming a silicon thin film having a predetermined thickness and tin or tin-lead on the surface side of the insulating substrate. A step of forming a tin-based metal layer made of an alloy, and a step of dissolving the tin-based metal layer and dissolving a silicon thin film in the melt to form a silicon-containing tin-based metal melt by heat treatment; Forming a silicon layer on the surface side of the insulating base by crystal-growing silicon in the silicon-containing tin-based metal melt from a seed for crystal growth by cooling treatment.
【００１１】または、絶縁基体の表面側に結晶成長のシ
ードを形成した後、絶縁基体の表面側にシリコンを含有
するスズもしくはシリコンを含有するスズ鉛合金からな
るシリコン含有スズ系金属層を形成し、その後加熱処理
により、シリコン含有スズ系金属層を溶解してシリコン
含有スズ系金属溶融液を生成し、さらに冷却処理によ
り、結晶成長のシードを起点にしてシリコン含有スズ系
金属溶融液中のシリコンを結晶成長させ、上記シリコン
層を形成してもよい。Alternatively, after a seed for crystal growth is formed on the surface side of the insulating substrate, a silicon-containing tin-based metal layer made of tin containing silicon or a tin-lead alloy containing silicon is formed on the surface side of the insulating substrate. Then, by heating, the silicon-containing tin-based metal layer is dissolved to generate a silicon-containing tin-based metal melt, and further, by cooling, the silicon in the silicon-containing tin-based metal melt starting from a seed for crystal growth. May be crystal-grown to form the silicon layer.
【００１２】ここで、結晶成長のシードとは、下地の結
晶方位を受け継いで結晶成長させる（通常のエピタキシ
ャル成長）シードおよび下地の形状によって結晶成長さ
せる（例えばグラフォエピタキシー）シードの両方を含
む。Here, the seeds for crystal growth include both seeds for crystal growth (normal epitaxial growth) inheriting the crystal orientation of the base and seeds for crystal growth (for example, graphoepitaxy) according to the shape of the base.
【００１３】上記シリコン層の製造方法では、結晶成長
のシードを形成した絶縁基体の表面側に、シリコン薄膜
と、スズもしくはスズ鉛合金からなるスズ系金属層とを
形成して、加熱処理により、スズ系金属層を溶解すると
ともにその溶融液中にシリコン薄膜を溶解してシリコン
含有スズ系金属溶融液を生成することから、その加熱温
度はスズ系金属層が溶解しさらにその溶融液にシリコン
薄膜が溶解する４００℃〜６５０℃程度の加熱処理で十
分である。また、結晶成長のシードを形成した絶縁基体
の表面側に、シリコンを含有するスズもしくはシリコン
を含有するスズ鉛合金からなるシリコン含有スズ系金属
層を形成して、加熱処理により、シリコン含有スズ系金
属層を溶解することから、その加熱温度はシリコンの含
有量が０．０００５ｗ％〜０．０３ｗ％とすれば、シリ
コン含有スズ系金属層が溶解する４００℃〜６５０℃程
度の加熱処理で十分である。In the method of manufacturing a silicon layer, a silicon thin film and a tin-based metal layer made of tin or a tin-lead alloy are formed on the surface side of the insulating substrate on which the seeds for crystal growth have been formed, and heat treatment is performed. Since the tin-based metal layer is dissolved and the silicon thin film is dissolved in the melt to form a silicon-containing tin-based metal melt, the heating temperature is set to the temperature at which the tin-based metal layer is dissolved and the silicon thin film is added to the melt. A heat treatment at about 400 ° C. to 650 ° C. at which is dissolved is sufficient. A silicon-containing tin-based metal layer made of tin containing silicon or a tin-lead alloy containing silicon is formed on the surface side of the insulating substrate on which the seeds for crystal growth are formed, and the silicon-containing tin-based metal layer is formed by heat treatment. Since the metal layer is dissolved, if the silicon content is 0.0005 w% to 0.03 w%, a heat treatment at about 400 ° C. to 650 ° C. at which the silicon-containing tin-based metal layer dissolves is sufficient. It is.
【００１４】その後、冷却処理により、結晶成長のシー
ドを起点にしてシリコン含有スズ系金属溶融液中のシリ
コンを結晶成長させていること、上記シリコン薄膜は６
５０℃以下の化学的気相成長法（以下ＣＶＤという、Ｃ
ＶＤ：Chemical Vapour Deposition）、スパッタリング
等の成膜方法で形成することが可能であること、また上
記結晶成長のシードも、例えば段差を形成する際のエッ
チング工程、シリコンとの格子整合性を有するような物
質からなるシード層を例えばサファイア薄膜を用いて形
成する工程も、低温プロセスが可能であることから、本
発明のプロセスは６５０℃以下で行える。そのため、上
記絶縁基体には、いわゆる低融点ガラス基板を用いるこ
とが可能になる。また低融点ガラスで形成されている長
尺ロールガラスを用いることも可能になる。Then, the silicon in the silicon-containing tin-based metal melt is crystal-grown from a seed for crystal growth by cooling treatment.
Chemical vapor deposition (hereinafter referred to as CVD,
It can be formed by a film forming method such as VD (Chemical Vapor Deposition), sputtering, or the like, and the seed for the crystal growth should have, for example, an etching step when forming a step, and lattice matching with silicon. Since the low-temperature process is also possible in the step of forming a seed layer made of a simple substance using, for example, a sapphire thin film, the process of the present invention can be performed at 650 ° C. or lower. Therefore, a so-called low-melting glass substrate can be used as the insulating base. In addition, it becomes possible to use a long roll glass formed of low melting point glass.
【００１５】しかも、上記シリコン層は、単結晶で形成
され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ程度
になり、バルクのシリコン基板と同程度の電子移動度が
得られる。なお、本明細書でいう単結晶とは、亜粒界や
転位を含む単結晶も含めていう。In addition, the silicon layer is formed of a single crystal, and has an electron mobility of, for example, about 540 cm 2 / Vs, so that the same electron mobility as that of a bulk silicon substrate can be obtained. Note that a single crystal in this specification includes a single crystal including a subgrain boundary and a dislocation.
【００１６】また、シリコン薄膜を溶解させる金属溶融
液にスズ系金属を用いていることから、出来上がったシ
リコン層にスズ系金属のスズ、鉛等が含有されたとして
も、それらはシリコン層中でキャリアにはならない。そ
のため、シリコン層は高抵抗なものとなる。またシリコ
ン層中に残留するスズは、結晶欠陥を電気的に不活性に
するため、接合リークが低減され、電子移動度を高め
る。Further, since a tin-based metal is used as a metal melt for dissolving a silicon thin film, even if a tin-based metal such as tin or lead is contained in the formed silicon layer, they are contained in the silicon layer. Not a career. Therefore, the silicon layer has a high resistance. In addition, tin remaining in the silicon layer electrically inactivates crystal defects, thereby reducing junction leakage and increasing electron mobility.
【００１７】本発明の半導体装置の製造方法は、絶縁基
体の表面側に結晶成長のシードを形成する工程と、その
絶縁基体の表面側に所定の膜厚のシリコン薄膜と、スズ
もしくはスズ鉛合金からなるスズ系金属層とを形成する
工程と、加熱処理により、スズ系金属層を溶解するとと
もにその溶融液中にシリコン薄膜を溶解してシリコン含
有スズ系金属溶融液を生成する工程と、冷却処理によ
り、結晶成長のシードを起点にしてシリコン含有スズ系
金属溶融液中のシリコンを結晶成長させ、絶縁基体の表
面側にシリコン層を形成する工程と、シリコン層上のス
ズ系金属層を除去する工程と、シリコン層に所定の処理
を施して半導体素子を形成する工程とを備えている。According to the method of manufacturing a semiconductor device of the present invention, a step of forming a seed for crystal growth on the surface side of an insulating substrate, a silicon thin film having a predetermined thickness on the surface side of the insulating substrate, and tin or tin-lead alloy Forming a tin-based metal layer consisting of: a heat treatment, dissolving the tin-based metal layer and dissolving a silicon thin film in the melt to generate a silicon-containing tin-based metal melt, and cooling. A step of crystal-growing silicon in a silicon-containing tin-based metal melt starting from a seed for crystal growth, forming a silicon layer on the surface side of the insulating substrate, and removing the tin-based metal layer on the silicon layer Performing a predetermined process on the silicon layer to form a semiconductor element.
【００１８】または、絶縁基体の表面側に結晶成長のシ
ードを形成した後、絶縁基体の表面側にシリコンを含有
するスズもしくはシリコンを含有するスズ鉛合金からな
るシリコン含有スズ系金属層を形成し、その後加熱処理
により、シリコン含有スズ系金属層を溶解してシリコン
含有スズ系金属溶融液を形成し、さらに冷却処理によ
り、結晶成長のシードを起点にしてシリコン含有スズ系
金属溶融液中のシリコンを結晶成長させ、上記シリコン
層を形成してもよい。Alternatively, after forming a seed for crystal growth on the surface side of the insulating substrate, a silicon-containing tin-based metal layer made of tin containing silicon or a tin-lead alloy containing silicon is formed on the surface side of the insulating substrate. Then, by heat treatment, the silicon-containing tin-based metal melt is dissolved to form a silicon-containing tin-based metal melt, and further, by cooling, silicon in the silicon-containing tin-based metal melt is used starting from a seed for crystal growth. May be crystal-grown to form the silicon layer.
【００１９】上記半導体装置の製造方法では、上記説明
したシリコン層の製造方法を用いて絶縁基体上にシリコ
ン層を形成していることから、絶縁基体に低融点ガラス
を用いて、その上に上記説明した特性のシリコン層が得
られる。そして、そのシリコン層に所定の処理を施して
半導体素子を形成することから、その半導体素子は、バ
ルクのシリコン基板に形成したのと同様の高性能な特性
が得られる。例えばシリコン層にチャネル領域、ソース
領域、ドレイン領域を形成した絶縁ゲート型電界効果ト
ランジスタは、高速動作、大電流密度のトランジスタと
なる。このように、シリコン層には、高速で大電流密度
のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュ
アルゲート型ＴＦＴ、エレクトロルミネッセンス素子、
電界放出型表示素子用トランジスタ、ダイオード、容
量、抵抗、光電池（太陽電池）、発光素子、受光素子等
の半導体素子を形成することが可能になる。In the method of manufacturing a semiconductor device, since the silicon layer is formed on the insulating substrate using the above-described method of manufacturing the silicon layer, a low-melting glass is used for the insulating substrate, and A silicon layer with the described properties is obtained. Then, since a predetermined process is performed on the silicon layer to form a semiconductor element, the semiconductor element has the same high-performance characteristics as those formed on a bulk silicon substrate. For example, an insulated gate field effect transistor in which a channel region, a source region, and a drain region are formed in a silicon layer is a high-speed transistor with a high current density. As described above, the silicon layer includes a high-speed, high-current-density top-gate TFT, a bottom-gate TFT, a dual-gate TFT, an electroluminescent element,
A semiconductor element such as a transistor for a field emission display element, a diode, a capacitor, a resistor, a photovoltaic cell (solar cell), a light emitting element, and a light receiving element can be formed.
【００２０】[0020]
【発明の実施の形態】本発明のシリコン層の製造方法お
よび半導体装置の製造方法に係わる実施の形態を以下に
説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments relating to a method for manufacturing a silicon layer and a method for manufacturing a semiconductor device according to the present invention will be described below.
【００２１】まず、絶縁基体の表面側に、反応性イオン
エッチングなどの異方性ドライエッチングにより段差を
形成して結晶成長のシードを設ける。または、低温成膜
技術として、減圧ＣＶＤ法、プラズマＣＶＤ法もしくは
スパッタリングによって、絶縁基体の表面側に結晶成長
のシードなるものでシリコンとの格子整合性を有するよ
うな物質、例えばサファイアからなるシード層を形成す
る。First, a step is formed on the surface side of the insulating substrate by anisotropic dry etching such as reactive ion etching to provide a seed for crystal growth. Alternatively, as a low-temperature film forming technique, a seed layer made of a material having crystal lattice matching with silicon, such as sapphire, serving as a seed for crystal growth on the surface side of an insulating substrate by a low pressure CVD method, a plasma CVD method, or sputtering. To form
【００２２】その後、減圧ＣＶＤ法、プラズマＣＶＤ
法、スパッタリングなどの低温成膜技術によって、絶縁
基体の表面側にシリコン薄膜を５ｎｍ〜５０ｎｍの所定
の膜厚に形成する。さらに、スズもしくはスズ鉛合金か
らなるスズ系金属層を、シリコン薄膜の２３０倍〜７０
０００倍の厚さに形成する。なお、このシリコン薄膜と
スズ系金属層はどちらを先に形成してもよい。Thereafter, low pressure CVD, plasma CVD
A silicon thin film is formed to a predetermined thickness of 5 nm to 50 nm on the surface side of the insulating substrate by a low-temperature film forming technique such as a sputtering method or a sputtering method. Further, a tin-based metal layer made of tin or a tin-lead alloy is formed to a thickness of 230 to 70 times that of the silicon thin film.
It is formed to a thickness of 000 times. Either the silicon thin film or the tin-based metal layer may be formed first.
【００２３】もしくは、絶縁基体の表面側にシリコンを
含有するスズもしくはシリコンを含有するスズ鉛合金か
らなるシリコン含有スズ系金属層を形成してもよい。Alternatively, a silicon-containing tin-based metal layer made of tin containing silicon or a tin-lead alloy containing silicon may be formed on the surface side of the insulating base.
【００２４】次いで、水素雰囲気、水素と不活性なガス
との混合ガス雰囲気もしくは不活性なガス雰囲気下で、
シリコン含有スズ系金属溶融液を生成する温度以上絶縁
基体の最高使用温度以下（ガラス基板の場合には歪点未
満）の温度範囲内でその絶縁基体を加熱処理する。な
お、上記雰囲気は還元性雰囲気であってもよい。Next, under a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere,
The insulating substrate is heat-treated in a temperature range from a temperature at which a silicon-containing tin-based metal melt is generated to a temperature not higher than the maximum use temperature of the insulating substrate (less than the strain point in the case of a glass substrate). Note that the atmosphere may be a reducing atmosphere.
【００２５】具体的には、上記スズ系金属層をスズ層で
形成した場合には４００℃〜６５０℃、望ましくは５０
０℃〜６００℃に加熱し、上記スズ系金属層をスズ鉛合
金層で形成した場合には３５０℃〜６００℃、望ましく
は４５０℃〜５５０℃に加熱して、上記スズ系金属層を
溶解してスズ系金属溶融液を生成するとともに、そのス
ズ系金属溶融液中にシリコン薄膜を溶解する。このよう
にして、シリコン含有スズ系金属溶融液を生成する。こ
の加熱処理には、電気炉、ランプ加熱装置等を用いて基
板全体を均一に加熱する方法、レーザ光、電子ビームな
どを照射して局所的に加熱する方法等による。More specifically, when the tin-based metal layer is formed of a tin layer, the temperature is in the range of 400 ° C. to 650 ° C., preferably 50 ° C.
When the tin-based metal layer is formed of a tin-lead alloy layer, the tin-based metal layer is heated to 0 ° C to 600 ° C, and then heated to 350 ° C to 600 ° C, preferably 450 ° C to 550 ° C to dissolve the tin-based metal layer. To generate a tin-based metal melt, and dissolve the silicon thin film in the tin-based metal melt. In this way, a silicon-containing tin-based metal melt is generated. This heat treatment is performed by a method of uniformly heating the entire substrate using an electric furnace, a lamp heating device, or the like, a method of locally heating by irradiating a laser beam, an electron beam, or the like.
【００２６】一方、シリコン含有スズ系金属層を形成し
た場合には、水素雰囲気、水素と不活性なガスとの混合
ガス雰囲気もしくは不活性なガス雰囲気下で、４００℃
〜６５０℃、望ましくは５００℃〜６００℃に加熱し、
シリコン含有スズ系金属層を溶解してシリコン含有スズ
系金属溶融液を生成する。なお、上記雰囲気は還元性雰
囲気であってもよい。On the other hand, when the silicon-containing tin-based metal layer is formed, the film is formed at 400 ° C. in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere.
To 650 ° C, preferably 500 ° C to 600 ° C,
The silicon-containing tin-based metal layer is dissolved to generate a silicon-containing tin-based metal melt. Note that the atmosphere may be a reducing atmosphere.
【００２７】上記加熱温度は、スズ系金属溶融液中に溶
解するシリコンの割合により異なる。図７に示すシリコ
ン−スズ（Ｓｉ−Ｓｎ）の状態図、図８に示すスズに対
するシリコンの溶解度曲線（縦軸にシリコンの溶解度、
下横軸に温度Ｔとしたときの１０4 ／Ｔ（Ｋ）、上横軸
に温度（℃）を示す）からも明らかなように、シリコン
の割合が少なくなるに応じてシリコンを含むスズ系金属
溶融液の融点が低下する。例えばシリコンを０．０００
５ｗ％〜０．０３ｗ％含有するスズ溶融液は４００℃〜
６５０℃で生成することができる。したがって、絶縁基
体１１には最高使用温度（ほぼガラスの歪点）の低い、
いわゆる低融点ガラスを用いるこことも可能になる。こ
のような低融点ガラスには、歪点が例えば６６５℃のア
ルミノケイ酸ガラス、歪点が例えば５１０℃のホウケイ
酸ガラスがある。The heating temperature varies depending on the proportion of silicon dissolved in the tin-based metal melt. The phase diagram of silicon-tin (Si-Sn) shown in FIG. 7 and the solubility curve of silicon for tin shown in FIG.
As is clear from the lower horizontal axis, 10 4 / T (K) when the temperature is T, and the upper horizontal axis, the temperature (° C.). The melting point of the metal melt decreases. For example, 0.000 of silicon
The tin melt containing 5w% to 0.03w% is 400 ℃
It can be produced at 650 ° C. Therefore, the insulating base 11 has a low maximum operating temperature (almost the strain point of glass).
This is also possible here using so-called low melting point glass. Examples of such low melting point glass include aluminosilicate glass having a strain point of, for example, 665 ° C. and borosilicate glass having a strain point of, for example, 510 ° C.
【００２８】また、上記絶縁基体には、従来から用いら
れている石英基板も用いることが可能であり、またセラ
ミックス基板を用いることが可能である。さらに加熱温
度によっては高耐熱性の樹脂〔例えばフッ素樹脂（フッ
化ポリアリルエーテル系樹脂：熱分解温度＝５００℃、
シクロポリマライズドフロリネーテッドポリマー系樹
脂：熱分解温度＝４２０℃、ポリテトラフルオロエチレ
ン系樹脂：熱分解温度＝４５０℃等）〕基板を用いるこ
とも可能になる。Further, as the insulating substrate, a quartz substrate which has been conventionally used can be used, and a ceramic substrate can be used. Further, depending on the heating temperature, a resin having high heat resistance [for example, a fluororesin (fluorinated polyallyl ether-based resin: thermal decomposition temperature = 500 ° C.,
Cyclopolymerized fluorinated polymer-based resin: thermal decomposition temperature = 420 ° C., polytetrafluoroethylene-based resin: thermal decomposition temperature = 450 ° C.)] It is also possible to use a substrate.
【００２９】そして、加熱温度で一定時間（例えば３０
秒〜６０分、好ましくは５分〜１０分）保持した後、冷
却処理により、結晶成長のシードを起点にして、上記シ
リコン含有スズ系金属溶融液中に溶解しているシリコン
を結晶成長させる。その結果、絶縁基体の表面側にシリ
コン単結晶が析出されてシリコン層を形成する。このシ
リコン単結晶は亜粒界や転位を含む場合もある。シリコ
ン層の厚さは、例えばシリコン含有スズ系金属溶融液に
含まれるシリコン濃度によって調整される。Then, at a heating temperature for a certain time (for example, 30
After holding for 60 seconds, preferably 5 minutes to 10 minutes), the silicon dissolved in the silicon-containing tin-based metal melt is crystal-grown from a seed for crystal growth by cooling treatment. As a result, a silicon single crystal is deposited on the surface side of the insulating base to form a silicon layer. This silicon single crystal may include sub-grain boundaries and dislocations. The thickness of the silicon layer is adjusted, for example, by the concentration of silicon contained in the silicon-containing tin-based metal melt.
【００３０】このように、シリコン薄膜を溶解させる金
属溶融液にスズ系金属を用いていることから、出来上が
ったシリコン層にスズ系金属のスズ、鉛が含有されたと
しても、それらはシリコン層中でキャリアにはならな
い。そのため、シリコン層は高抵抗なものとなる。また
シリコン層中に残留するスズは結晶欠陥を電気的に不活
性にするため、接合リークを低減し、電子移動度を高め
る。As described above, since the tin-based metal is used in the metal melt for dissolving the silicon thin film, even if the resulting silicon layer contains tin-based tin or lead, they are not contained in the silicon layer. Not a career. Therefore, the silicon layer has a high resistance. In addition, tin remaining in the silicon layer electrically inactivates crystal defects, thereby reducing junction leakage and increasing electron mobility.
【００３１】また、上記シリコン薄膜の成膜時やシリコ
ン含有スズ系金属層の成膜時に、例えばホウ素のような
ｐ型不純物を混入し、その際に不純物濃度を所望の量に
制御しておけば、上記シリコン層は所望の濃度のｐ型シ
リコン層となる。一方、例えばリン、ヒ素、アンチモン
のようなｎ型不純物を混入し、その際に不純物濃度を所
望の量に制御しておけば、上記シリコン層は所望の濃度
のｎ型シリコン層となる。In forming the silicon thin film or the silicon-containing tin-based metal layer, a p-type impurity such as boron may be mixed, and the impurity concentration may be controlled to a desired amount. In this case, the silicon layer becomes a p-type silicon layer having a desired concentration. On the other hand, if an n-type impurity such as phosphorus, arsenic, or antimony is mixed in and the impurity concentration is controlled to a desired amount at that time, the silicon layer becomes an n-type silicon layer having a desired concentration.
【００３２】また、シリコン層を形成するプロセスが６
５０℃以下となるので、絶縁基体に低融点ガラスを用い
ることが可能になり、大型のガラス基板（１ｍ2 以上の
面積を有するガラス基板）上にシリコン層を形成するこ
とも可能になる。また、長尺ロール化されたガラス板
に、結晶成長によりシリコン層を連続的にもしくは非連
続的に形成することも可能になる。結晶成長のシードに
段差を用いた場合には、その段差を起点にして結晶を成
長させ、いわゆる島状にシリコン層を形成することも可
能である。またさらに結晶成長を進めて、絶縁基体の表
面側全体にシリコン層を形成することも可能である。一
方、結晶成長のシードにシード層を用いた場合には、そ
のシード層上の全面にシリコン層を形成することが可能
になる。そのため、シリコン層を島状に形成する場合に
は、予め結晶成長前にシード層を島状にパターニングし
ておくか、または生成したシリコン層を島状にパターニ
ングすればよい。In addition, the process for forming the silicon layer is 6
Since the temperature is 50 ° C. or lower, low-melting glass can be used for the insulating base, and a silicon layer can be formed on a large-sized glass substrate (a glass substrate having an area of 1 m 2 or more). Further, it becomes possible to form a silicon layer continuously or discontinuously on a long rolled glass plate by crystal growth. When a step is used as a seed for crystal growth, it is possible to grow a crystal starting from the step and form a silicon layer in a so-called island shape. It is also possible to form a silicon layer on the entire surface side of the insulating base by further promoting crystal growth. On the other hand, when a seed layer is used as a seed for crystal growth, a silicon layer can be formed over the entire surface of the seed layer. Therefore, when the silicon layer is formed in an island shape, the seed layer may be patterned in an island shape before crystal growth, or the generated silicon layer may be patterned in an island shape.
【００３３】なお、上記低融点ガラスを用いた場合に
は、低融点ガラスの構成元素が結晶成長により形成した
シリコン層に拡散しやすいため、低融点ガラス基板とシ
リコン層との間に拡散を防止するバリア層として、例え
ば窒化シリコン膜を例えば１ｎｍ〜１００ｎｍ程度の厚
さに形成しておくことが好ましい。When the above-mentioned low melting point glass is used, the constituent elements of the low melting point glass are easily diffused into the silicon layer formed by crystal growth, so that the diffusion between the low melting point glass substrate and the silicon layer is prevented. As a barrier layer to be formed, for example, a silicon nitride film is preferably formed in a thickness of, for example, about 1 nm to 100 nm.
【００３４】上記のようにしてシリコン層を形成した
後、そのシリコン層上に析出したスズ系金属を酸（例え
ば塩酸）を用いて選択的に除去する。このようにして絶
縁基体上に形成されたシリコン層は、５４０ｃｍ2 ／Ｖ
ｓ程度の電子移動度が得られ、かつ単結晶の高抵抗なシ
リコン層となる。そのため、予め適量のｐ型不純物を混
入して形成すれば所望の濃度のｐ型のシリコン層とな
り、ｎチャネル絶縁ゲート型電界効果トランジスタの活
性領域（チャネル領域、ソース領域、ドレイン領域）を
作製するのに都合がよい。また予め適量のｎ型不純物を
混入して形成すれば所望の濃度のｎ型のシリコン層とな
り、ｐチャネル絶縁ゲート型電界効果トランジスタの活
性領域（チャネル領域、ソース領域、ドレイン領域）を
作製するのに都合がよい。また部分的にシリコン層の導
電型と異なる不純物をドーピングすればＣＭＯＳトラン
ジスタも作製することができる。After forming the silicon layer as described above, the tin-based metal deposited on the silicon layer is selectively removed using an acid (for example, hydrochloric acid). The silicon layer thus formed on the insulating substrate has a thickness of 540 cm 2 / V
An electron mobility of about s is obtained, and a single-crystal high-resistance silicon layer is obtained. Therefore, if an appropriate amount of p-type impurity is mixed in advance to form a p-type silicon layer having a desired concentration, active regions (a channel region, a source region, and a drain region) of an n-channel insulated gate field effect transistor are manufactured. It is convenient. If an appropriate amount of an n-type impurity is mixed in advance to form an n-type silicon layer having a desired concentration, an active region (a channel region, a source region, and a drain region) of a p-channel insulated gate field effect transistor is manufactured. It is convenient. Further, a CMOS transistor can be manufactured by partially doping impurities different from the conductivity type of the silicon layer.
【００３５】次に本発明のシリコン層の製造方法に係わ
る好ましい実施の形態の詳細を以下に説明する。Next, a preferred embodiment of the method for manufacturing a silicon layer according to the present invention will be described in detail below.
【００３６】まず、本発明のシリコン層の製造方法に係
わる第１の実施の形態を、図１の製造工程図によって説
明する。First, a first embodiment of the method for manufacturing a silicon layer according to the present invention will be described with reference to the manufacturing process diagram of FIG.
【００３７】図１の（１）に示すように、絶縁基体１１
の表面側に結晶成長のシード１２を形成する。ここでは
上記絶縁基体１１に低融点ガラス基板を用いた。その絶
縁基体１１の表面側に段差を形成して、それを上記結晶
成長のシード１２とした。その段差の製造方法は、一例
として、絶縁基体１１上にレジスト膜を形成した後、リ
ソグラフィー技術によりレジスト膜をパターニングして
エッチングマスク１３を形成する。そして反応性イオン
エッチングのような異方性ドライエッチング技術によ
り、絶縁基板１１を例えばフッ素ラジカルを用いてエッ
チングを行い、絶縁基体１１に結晶成長のシード１２と
なる段差を形成する。この段差は、例えば深さｄ（例え
ば０．１μｍ）、幅ｗ（例えば１．５μｍ〜１．９μ
ｍ）の凹部よりなる。その後、エッチングマスク１３に
用いたレジスト膜を除去する。As shown in FIG. 1A, the insulating substrate 11
Is formed on the surface side of the substrate. Here, a low-melting glass substrate was used as the insulating base 11. A step was formed on the surface side of the insulating substrate 11 and used as the seed 12 for crystal growth. As a method of manufacturing the step, as an example, after forming a resist film on the insulating base 11, the resist film is patterned by a lithography technique to form an etching mask 13. Then, the insulating substrate 11 is etched using, for example, fluorine radicals by an anisotropic dry etching technique such as reactive ion etching to form steps on the insulating substrate 11 that serve as seeds 12 for crystal growth. This step has a depth d (for example, 0.1 μm) and a width w (for example, 1.5 μm to 1.9 μ).
m). After that, the resist film used for the etching mask 13 is removed.
【００３８】その後図１の（２）に示すように、上記絶
縁基体１１の表面側に、上記結晶成長のシード１２を被
覆する状態に、いわゆる低温成膜技術により所定の膜厚
のシリコン薄膜１４を形成する。ここでは、上記シリコ
ン薄膜１４を、多結晶シリコンもしくは非晶質シリコン
で例えば１０ｎｍの厚さに形成した。このシリコン薄膜
１４は、例えば５ｎｍ〜５０ｎｍ（好ましくは１０ｎｍ
〜４０ｎｍ）の厚さに形成される。また、上記低温成膜
技術としては、例えばプロセス温度（基板温度）が例え
ば５００℃〜６５０℃の減圧ＣＶＤ法、もしくは基板温
度を４００℃以下に設定したスパッタリング、プラズマ
ＣＶＤ法等を用いる。Thereafter, as shown in FIG. 1B, a silicon thin film 14 having a predetermined thickness is formed on the surface side of the insulating substrate 11 by a so-called low-temperature film forming technique so as to cover the seeds 12 for crystal growth. To form Here, the silicon thin film 14 is formed of polycrystalline silicon or amorphous silicon to a thickness of, for example, 10 nm. This silicon thin film 14 is, for example, 5 nm to 50 nm (preferably 10 nm
４０40 nm). As the low-temperature film forming technique, for example, a low-pressure CVD method at a process temperature (substrate temperature) of, for example, 500 ° C. to 650 ° C., or a sputtering or plasma CVD method at a substrate temperature set at 400 ° C. or less is used.
【００３９】続いて、上記シリコン薄膜１４上にスズも
しくはスズ鉛合金からなるスズ系金属層１５を形成す
る。上記スズ系金属層１５は、低温成膜技術として、例
えばスパッタリング（基板温度が１５０℃以下）によっ
て、上記シリコン薄膜１４の膜厚の例えば２３０倍〜７
００００倍の厚さに堆積される。ここでは、スズ系金属
層１５を例えば４０μｍ〜５０μｍの厚さに形成した。
なお、上記シリコン薄膜１４と上記スズ系金属層１５
は、どちらを先に形成してもよい。また、上記スズ系金
属層１５をスズ鉛合金で形成する場合には、一例として
スズ（１５％）＋鉛（８５％）のスズ鉛合金で形成す
る。このスズと鉛の比率は一例であって、その値に限定
されることはなく、適宜選択することができる。Subsequently, a tin-based metal layer 15 made of tin or a tin-lead alloy is formed on the silicon thin film 14. The tin-based metal layer 15 is formed, for example, by sputtering (at a substrate temperature of 150 ° C. or less) as a low-temperature film forming technique, for example, 230 to 7 times the thickness of the silicon thin film 14.
It is deposited to a thickness of 0000 times. Here, the tin-based metal layer 15 is formed to a thickness of, for example, 40 μm to 50 μm.
The silicon thin film 14 and the tin-based metal layer 15
May be formed first. When the tin-based metal layer 15 is formed of a tin-lead alloy, for example, it is formed of a tin-lead alloy of tin (15%) + lead (85%). The ratio of tin to lead is an example, and is not limited to the value, and can be appropriately selected.
【００４０】次いで加熱処理を行う。この加熱処理は、
水素雰囲気、水素と不活性なガスとの混合ガス雰囲気も
しくは不活性なガス雰囲気下で、上記絶縁基体１１を４
５０℃〜６００℃の範囲における所定の温度に加熱し
て、上記スズ系金属層１５を溶解してスズ系金属溶融液
を生成するとともに、このスズ系金属溶融液中に上記シ
リコン薄膜１４を溶解する。その結果、図１の（３）に
示すように、絶縁基体１１の表面側にシリコン含有スズ
系金属溶融液１６を生成する。なお、上記雰囲気は還元
性雰囲気であってもよい。Next, a heat treatment is performed. This heat treatment
Under a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere, the insulating substrate 11 is
Heating to a predetermined temperature in the range of 50 ° C. to 600 ° C. dissolves the tin-based metal layer 15 to generate a tin-based metal melt, and dissolves the silicon thin film 14 in the tin-based metal melt. I do. As a result, as shown in FIG. 1C, a silicon-containing tin-based metal melt 16 is generated on the surface side of the insulating base 11. Note that the atmosphere may be a reducing atmosphere.
【００４１】そして一定時間、例えば１０秒〜６０分、
好ましくは５分〜１０分、加熱温度で保持した後、冷却
処理により、結晶成長のシード１２を起点にシリコン含
有スズ系金属溶融液１６中のシリコンを結晶成長（グラ
フォエピタキシャル成長）させて、図１の（４）に示す
ように、絶縁基体１１の表面側に単結晶シリコンのシリ
コン層１７を形成する。その際、上記シリコン層１７上
にはスズ系金属（図示省略）が析出している。上記シリ
コン層１７は、段差底部と段差側壁とがほぼ直角に形成
されているため、（１００）面のシリコン単結晶が得ら
れる。上記析出は、シリコン含有スズ系金属溶融液１６
から生じるため、シリコン本来の析出温度よりも低温で
生じる。Then, for a certain period of time, for example, 10 seconds to 60 minutes,
After holding at a heating temperature for preferably 5 to 10 minutes, the silicon in the silicon-containing tin-based metal melt 16 is crystal-grown (grapho-epitaxial growth) starting from the crystal growth seed 12 by cooling treatment. As shown in FIG. 1 (4), a silicon layer 17 of single crystal silicon is formed on the surface side of the insulating substrate 11. At this time, a tin-based metal (not shown) is deposited on the silicon layer 17. In the silicon layer 17, the step bottom and the step side wall are formed substantially at right angles, so that a (100) plane silicon single crystal can be obtained. The above-mentioned deposition is performed by melting the silicon-containing tin-based metal melt 16.
Therefore, it occurs at a temperature lower than the intrinsic deposition temperature of silicon.
【００４２】上記図示したように、結晶成長のシード１
２が段差のみで形成されている場合には、その段差を起
点として単結晶シリコンが析出されて成長し、シリコン
層１７をいわゆる島状に形成される。またシリコン含有
スズ系金属溶融液１５中のシリコンの比率、言い換えれ
ばシリコン薄膜１３の膜厚を変えて単結晶シリコンの析
出を行えば、絶縁基板１１の表面側全体にわたってシリ
コン層１７を形成することも可能である。As shown above, seed 1 for crystal growth was used.
In the case where 2 is formed only with a step, single crystal silicon is deposited and grown starting from the step, and silicon layer 17 is formed in a so-called island shape. Further, if single-crystal silicon is deposited by changing the ratio of silicon in the silicon-containing tin-based metal melt 15, in other words, by changing the thickness of the silicon thin film 13, the silicon layer 17 can be formed over the entire surface side of the insulating substrate 11. Is also possible.
【００４３】その後、塩酸等の酸を用いてシリコン層１
７上のスズ系金属（図示省略）を除去する。その結果、
絶縁基体１１上に結晶成長のシード１２を起点として単
結晶シリコンを析出してなるシリコン層１７が形成され
て、いわゆるＳＯＩ（Silicon on Insulatorの略であ
り、以下ＳＯＩという）基板１８が形成される。なお、
図１の（４）では、スズ系金属を除去した状態を示し
た。Thereafter, the silicon layer 1 is formed using an acid such as hydrochloric acid.
The tin-based metal (not shown) on 7 is removed. as a result,
A silicon layer 17 formed by depositing single-crystal silicon starting from a seed 12 for crystal growth on an insulating substrate 11 is formed, and a so-called SOI (Silicon on Insulator, hereinafter referred to as SOI) substrate 18 is formed. . In addition,
FIG. 1 (4) shows a state where the tin-based metal has been removed.
【００４４】上記第１の実施の形態では、結晶成長のシ
ード１２を段差により構成したが、絶縁基体１１の表面
側にシリコンとの格子整合性を有するような物質からな
るシード層を形成して結晶成長のシードとし、絶縁基体
上にシリコン層を形成することも可能である。その一例
を図２によって説明する。この図２では、前記図１によ
って説明したのと同様の構成部品には同一符号を付与す
る。In the first embodiment, the seed 12 for crystal growth is formed by a step. However, a seed layer made of a substance having lattice matching with silicon is formed on the surface side of the insulating base 11. It is also possible to form a silicon layer on an insulating substrate as a seed for crystal growth. One example will be described with reference to FIG. In FIG. 2, the same components as those described with reference to FIG. 1 are denoted by the same reference numerals.
【００４５】図２の（１）に示すように、絶縁基体１１
上にシード層２１を形成する。このようなシード層２１
は、例えば、サファイア、スピネル、もしくはフッ化カ
ルシウムで形成することが可能である。例えばシード層
２１をサファイアで形成する場合には、高密度プラズマ
ＣＶＤ法、触媒ＣＶＤ法等を用いて、例えば１ｎｍ〜５
００ｎｍ、好ましくは５ｎｍ〜２０ｎｍ程度の厚さに堆
積して形成する。As shown in FIG. 2A, the insulating substrate 11
A seed layer 21 is formed thereon. Such a seed layer 21
Can be formed, for example, of sapphire, spinel, or calcium fluoride. For example, when the seed layer 21 is formed of sapphire, a high-density plasma CVD method, a catalytic CVD method, etc.
It is formed by deposition to a thickness of 00 nm, preferably about 5 nm to 20 nm.
【００４６】その後、前記図１によって説明したのと同
様に、シリコン薄膜１４、スズ系金属層１５を成膜する
工程より以降の工程を行えばよい。すなわち、図２の
（２）に示すように、シード層２１上に、シリコン薄膜
１４およびスズ系金属層１５を積層して形成する。その
後加熱処理により、シリコン薄膜１４およびスズ系金属
層１５を溶融して、図２の（３）に示すように、シリコ
ン含有スズ系金属溶融液１６を生成する。そして一定時
間保持した後、冷却処理を行い、図２の（４）に示すよ
うに、シード層２１上にシリコン単結晶を析出させてシ
リコン層１７を形成する。この場合には、シード層２１
の全域に単結晶シリコンが析出してシリコン層１７が形
成される。その後、シリコン層１７上に析出しているス
ズ系金属（図示省略）を塩酸等の酸を用いて除去する。
なお、図面では析出したスズ系金属を除去した状態を示
した。Thereafter, as described with reference to FIG. 1, the steps subsequent to the step of forming the silicon thin film 14 and the tin-based metal layer 15 may be performed. That is, as shown in FIG. 2B, the silicon thin film 14 and the tin-based metal layer 15 are formed on the seed layer 21 by lamination. Thereafter, the silicon thin film 14 and the tin-based metal layer 15 are melted by a heat treatment to generate a silicon-containing tin-based metal melt 16 as shown in (3) of FIG. After holding for a certain period of time, a cooling process is performed, and a silicon single crystal is deposited on the seed layer 21 to form the silicon layer 17 as shown in (4) of FIG. In this case, the seed layer 21
, Single-crystal silicon is deposited over the entire region to form a silicon layer 17. After that, the tin-based metal (not shown) deposited on the silicon layer 17 is removed using an acid such as hydrochloric acid.
The drawing shows a state in which the deposited tin-based metal has been removed.
【００４７】このように、サファイアを結晶成長のシー
ド１２として用いた場合、サファイアは単結晶シリコン
と格子定数がほとんど同じであるため、シード層２１の
表面上の全域に（１００）単結晶シリコン〔サファイア
面が（１１￣０２）の場合〕もしくは（１１１）単結晶
シリコン〔サファイア面が（０００１）の場合〕がエピ
タキシャル成長する。この析出は、シリコン含有スズ系
金属溶融液１６から生じるため、シリコン本来の析出温
度より低温で生じる。As described above, when sapphire is used as the seed 12 for crystal growth, sapphire has almost the same lattice constant as that of single-crystal silicon, so that (100) single-crystal silicon [ When the sapphire surface is (11￣02)] or (111) single crystal silicon (when the sapphire surface is (0001)) is epitaxially grown. Since this precipitation occurs from the silicon-containing tin-based metal melt 16, it occurs at a temperature lower than the intrinsic deposition temperature of silicon.
【００４８】また、前記図１によって説明したのと同様
にして絶縁基体１１に段差を形成した後、その段差を被
覆する状態に絶縁基体の表面側に上記説明したようなシ
ード層２１を形成して結晶成長のシード１２とすること
も可能である。この場合には、シリコン層はシード層２
１の表面上の全域に単結晶シリコンがエピタキシャル成
長する。After a step is formed on the insulating base 11 in the same manner as described with reference to FIG. 1, the seed layer 21 as described above is formed on the front side of the insulating base so as to cover the step. It is also possible to use it as a seed 12 for crystal growth. In this case, the silicon layer is the seed layer 2
Single crystal silicon is epitaxially grown over the entire area of the surface of the substrate 1.
【００４９】さらに前記図２によって説明したのと同様
にして絶縁基体１１にシリコンとの格子整合性を有する
ようなサファイア、スピネル、フッ化カルシウム等の物
質からなるシード層２１を形成した後、そのシード層２
１に前記図１によって説明したのと同様にして段差を形
成して結晶成長のシード１２とすることも可能である。
この場合には、シリコン層はシード層２１の表面上の全
域に単結晶シリコンがエピタキシャル成長する。Further, a seed layer 21 made of a material such as sapphire, spinel, calcium fluoride or the like having lattice matching with silicon is formed on the insulating substrate 11 in the same manner as described with reference to FIG. Seed layer 2
1, a step can be formed in the same manner as described with reference to FIG. 1 as a seed 12 for crystal growth.
In this case, in the silicon layer, single crystal silicon is epitaxially grown over the entire surface of the seed layer 21.
【００５０】上記第１の実施の形態によるシリコン層の
製造方法では、結晶成長のシード１２を形成した絶縁基
体１１の表面側に、シリコン薄膜１４とスズ系金属層１
５とを形成して、加熱処理により、スズ系金属層１５を
溶解するとともにその溶融液中にシリコン薄膜１４を溶
解してシリコン含有スズ系金属溶融液１６を生成するこ
とから、その加熱温度はシリコン含有スズ系金属溶融液
が生成される４００℃〜６５０℃程度の加熱処理で十分
である。In the method of manufacturing the silicon layer according to the first embodiment, the silicon thin film 14 and the tin-based metal layer 1 are formed on the surface side of the insulating substrate 11 on which the seeds 12 for crystal growth are formed.
5 and heat treatment dissolves the tin-based metal layer 15 and dissolves the silicon thin film 14 in the melt to form a silicon-containing tin-based metal melt 16. A heat treatment at about 400 ° C. to 650 ° C. at which a silicon-containing tin-based metal melt is generated is sufficient.
【００５１】その後、冷却処理により、結晶成長のシー
ド１２を起点にしてシリコン含有スズ系金属溶融液１６
中のシリコンを結晶成長させていること、上記シリコン
薄膜１４は６５０℃以下の低温成膜技術で形成すること
が可能であること、また上記結晶成長のシード１２とな
る段差を形成する際のエッチング工程、シード層２１の
形成工程も、低温プロセスが可能であることから、本発
明のプロセスは６５０℃以下で行える。そのため、上記
絶縁基体１１には、いわゆる低融点ガラス基板を用いる
ことが可能になる。また低融点ガラスで形成されている
長尺ロールガラスを用いることも可能になる。Thereafter, a cooling treatment is carried out to start the silicon-containing tin-based metal melt 16 starting from the seed 12 for crystal growth.
That the silicon inside is crystal-grown, that the silicon thin film 14 can be formed by a low-temperature film formation technique of 650 ° C. or less, and that etching for forming a step serving as a seed 12 for the crystal growth is performed. The process of the present invention can be performed at 650 ° C. or less because the process and the formation process of the seed layer 21 can also be performed at a low temperature. Therefore, a so-called low-melting glass substrate can be used for the insulating base 11. In addition, it becomes possible to use a long roll glass formed of low melting point glass.
【００５２】次に本発明のシリコン層の製造方法に係わ
る第２の実施の形態を、図３の製造工程図によって説明
する。図３では、前記図１によって説明した構成部品と
同様のものには同一符号を付与する。Next, a second embodiment of the method for manufacturing a silicon layer according to the present invention will be described with reference to a manufacturing process diagram of FIG. 3, the same components as those described with reference to FIG. 1 are denoted by the same reference numerals.
【００５３】第２の実施の形態では、絶縁基体の表面側
に結晶成長のシードを形成する工程までは、前記図１に
よって説明したプロセスと同様である。図３の（１）に
示すように、絶縁基体１１の表面側に段差からなる結晶
成長のシード１２が形成されている。そして、上記絶縁
基体１１の表面側に、いわゆる低温成膜技術により、シ
リコンを含有するスズもしくはシリコンを含有するスズ
鉛合金からなるシリコン含有スズ系金属層３１を形成す
る。ここでは、上記シリコン含有スズ系金属層３１を、
例えば３０μｍの厚さに形成した。このシリコン含有ス
ズ系金属層３１の厚さは、シリコンの含有量および析出
形成するシリコン層１７の厚さに応じて決定される。ま
た、上記低温成膜技術としては、例えばプロセス温度
（基板温度）が例えば５００℃〜６５０℃の減圧ＣＶＤ
法、プラズマＣＶＤ法、もしくは基板温度を４００℃以
下に設定したスパッタリングを用いる。In the second embodiment, the process up to the step of forming a seed for crystal growth on the surface side of the insulating substrate is the same as the process described with reference to FIG. As shown in FIG. 3A, a seed 12 for crystal growth consisting of steps is formed on the surface side of the insulating base 11. Then, a silicon-containing tin-based metal layer 31 made of tin containing silicon or a tin-lead alloy containing silicon is formed on the surface side of the insulating base 11 by a so-called low-temperature film forming technique. Here, the silicon-containing tin-based metal layer 31 is
For example, it was formed to a thickness of 30 μm. The thickness of the silicon-containing tin-based metal layer 31 is determined according to the silicon content and the thickness of the silicon layer 17 to be deposited and formed. Further, as the low-temperature film forming technique, for example, low-pressure CVD at a process temperature (substrate temperature) of, for example, 500 ° C. to 650 ° C.
, Plasma CVD, or sputtering in which the substrate temperature is set to 400 ° C. or lower.
【００５４】次いで加熱処理を行う。この加熱処理は、
水素雰囲気、水素と不活性なガスとの混合ガス雰囲気も
しくは不活性なガス雰囲気下で、上記絶縁基体１１を４
５０℃〜６００℃の範囲における所定の温度に加熱す
る。その結果、シリコン含有スズ系金属層３１が溶解さ
れて、図３の（２）に示すように、上記絶縁基体１１の
表面側にシリコン含有スズ系金属溶融液３２が生成され
る。そして上記加熱温度に、例えば６０秒〜３０分間、
好ましくは５分〜１０分間保持する。ここでは例えば５
分間保持する。なお、上記雰囲気は還元性雰囲気であっ
てもよい。Next, a heat treatment is performed. This heat treatment
Under a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere, the insulating substrate 11 is
Heat to a predetermined temperature in the range of 50C to 600C. As a result, the silicon-containing tin-based metal layer 31 is dissolved, and a silicon-containing tin-based metal melt 32 is generated on the surface side of the insulating base 11 as shown in (2) of FIG. Then, the heating temperature is, for example, 60 seconds to 30 minutes,
Preferably, it is maintained for 5 to 10 minutes. Here, for example, 5
Hold for a minute. Note that the atmosphere may be a reducing atmosphere.
【００５５】その後、前記図１によって説明したのと同
様にして、冷却処理を行う。この冷却処理により、結晶
成長のシード１２を起点にシリコン含有スズ系金属溶融
液３２中のシリコンを結晶成長（グラフォエピタキシャ
ル成長）させて、絶縁基体１１の表面側に単結晶シリコ
ンのシリコン層１７を形成する。その際、上記シリコン
層１７上にはスズ系金属（図示省略）が析出する。上記
シリコン層１７は、段差底部と段差側壁とがほぼ直角に
形成されているため、（１００）面のシリコン単結晶が
得られる。Thereafter, a cooling process is performed in the same manner as described with reference to FIG. By this cooling process, silicon in the silicon-containing tin-based metal melt 32 is crystal-grown (grapho-epitaxial growth) from the crystal growth seed 12 as a starting point, and the silicon layer 17 of single-crystal silicon is formed on the surface side of the insulating base 11. Form. At this time, a tin-based metal (not shown) is deposited on the silicon layer 17. In the silicon layer 17, the step bottom and the step side wall are formed substantially at right angles, so that a (100) plane silicon single crystal can be obtained.
【００５６】その後、塩酸等の酸を用いてシリコン層１
７上のスズ系金属（図示省略）を除去する。その結果、
図３の（３）に示すように、絶縁基体１１上に結晶成長
のシード１２を起点として単結晶シリコンを析出してな
るシリコン層１７が形成されて、いわゆるＳＯＩ基板１
８が形成される。Thereafter, the silicon layer 1 is formed using an acid such as hydrochloric acid.
The tin-based metal (not shown) on 7 is removed. as a result,
As shown in FIG. 3C, a silicon layer 17 formed by depositing single-crystal silicon starting from a seed 12 for crystal growth is formed on an insulating substrate 11, and the so-called SOI substrate 1 is formed.
8 are formed.
【００５７】上記第２の実施の形態では、結晶成長のシ
ード１２を段差により構成したが、前記図２によって説
明したのと同様に、絶縁基体１１の表面側にシリコンと
の格子整合性を有するような物質からなるシード層２１
を形成して結晶成長のシード１２とすることも可能であ
る。このようなシード層２１は、サファイア、スピネ
ル、フッ化カルシウム等で形成することが可能である。
例えばシード層２１をサファイアで形成する場合には、
高密度プラズマＣＶＤ法、触媒ＣＶＤ法等を用いて、例
えば１ｎｍ〜５００ｎｍ、好ましくは５ｎｍ〜２０ｎｍ
程度の厚さに堆積して形成する。In the second embodiment, the seed 12 for crystal growth is formed by a step. However, as described with reference to FIG. 2, the surface of the insulating substrate 11 has lattice matching with silicon. Layer 21 made of such a material
Can be formed as a seed 12 for crystal growth. Such a seed layer 21 can be formed of sapphire, spinel, calcium fluoride, or the like.
For example, when the seed layer 21 is formed of sapphire,
Using a high-density plasma CVD method, a catalytic CVD method, or the like, for example, 1 nm to 500 nm, preferably 5 nm to 20 nm.
It is formed by depositing it to a thickness of the order of magnitude.
【００５８】その後、前記図３によって説明したのと同
様に、シリコン含有スズ系金属層３１を成膜する工程よ
り以降の工程を行えばよい。Thereafter, as described with reference to FIG. 3, the steps subsequent to the step of forming the silicon-containing tin-based metal layer 31 may be performed.
【００５９】また、前記図１によって説明したのと同様
にして絶縁基体１１に段差を形成した後、その段差を被
覆する状態に絶縁基体１１の表面側に上記説明したよう
なシード層２１を形成して結晶成長のシード１２とする
ことも可能である。さらに前記図２によって説明したの
と同様にして絶縁基体１１にシリコンとの格子整合性を
有するようなサファイア、スピネル、フッ化カルシウム
等の物質からなるシード層２１を形成した後、そのシー
ド層２１に前記図１によって説明したのと同様にして段
差を形成して結晶成長のシード１２とすることも可能で
ある。After a step is formed on the insulating substrate 11 in the same manner as described with reference to FIG. 1, the seed layer 21 as described above is formed on the surface of the insulating substrate 11 so as to cover the step. It is also possible to use it as a seed 12 for crystal growth. Further, a seed layer 21 made of a material such as sapphire, spinel, calcium fluoride or the like having lattice matching with silicon is formed on the insulating substrate 11 in the same manner as described with reference to FIG. It is also possible to form a step in the same manner as described with reference to FIG.
【００６０】上記第２の実施の形態によるシリコン層の
製造方法では、結晶成長のシード１２を形成した絶縁基
体１１の表面側に、シリコン含有スズ系金属層３１を形
成して、加熱処理により、そのシリコン含有スズ系金属
層３１を溶解してシリコン含有スズ系金属溶融液３２を
生成することから、その加熱温度はシリコン含有スズ系
金属溶融液３２が生成される４００℃〜６５０℃程度の
加熱処理で十分である。In the method of manufacturing a silicon layer according to the second embodiment, a silicon-containing tin-based metal layer 31 is formed on the surface side of an insulating substrate 11 on which a seed 12 for crystal growth has been formed, and is subjected to heat treatment. Since the silicon-containing tin-based metal layer 31 is dissolved to form the silicon-containing tin-based metal melt 32, the heating temperature is about 400 ° C. to 650 ° C. at which the silicon-containing tin-based metal melt 32 is generated. Processing is sufficient.
【００６１】その後、冷却処理により、結晶成長のシー
ド１２を起点にしてシリコン含有スズ系金属溶融液３２
中のシリコンを結晶成長させていること、上記シリコン
含有スズ系金属層３１は６５０℃以下の低温成膜技術で
形成することが可能であること、また上記結晶成長のシ
ード１２となる段差を形成する際のエッチング工程、シ
ード層２１の形成工程も、低温プロセスが可能であるこ
とから、本発明のプロセスは６５０℃以下で行える。そ
のため、上記絶縁基体１１には、いわゆる低融点ガラス
基板を用いることが可能になる。また低融点ガラスで形
成されている長尺ロールガラスを用いることも可能にな
る。After that, the silicon-containing tin-based metal melt 32 starting from the seed 12 for crystal growth is cooled.
The silicon inside is crystal-grown, the silicon-containing tin-based metal layer 31 can be formed by a low-temperature film forming technique of 650 ° C. or less, and a step to be a seed 12 for the crystal growth is formed. Since the low-temperature process is also possible in the etching step and the seed layer 21 forming step, the process of the present invention can be performed at 650 ° C. or lower. Therefore, a so-called low-melting glass substrate can be used for the insulating base 11. In addition, it becomes possible to use a long roll glass formed of low melting point glass.
【００６２】また、上記第１，第２の実施の形態で形成
されるシリコン層１７は、単結晶で形成され、その電子
移動度は例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルク
のシリコン基板と同程度の電子移動度が得られる。The silicon layer 17 formed in the first and second embodiments is formed of a single crystal and has an electron mobility of, for example, about 540 cm 2 / Vs, which is the same as that of the bulk silicon substrate. A degree of electron mobility is obtained.
【００６３】また、シリコン含有スズ系金属溶融液１
６，３２からシリコン層１７を析出形成していることか
ら、できあがったシリコン層１７にスズ系金属のスズ、
鉛等が含有されたとしても、それらはシリコン層１７中
でキャリアにはならない。そのため、シリコン層１７は
高抵抗なものとなる。またシリコン層１７中に残留する
スズは、結晶欠陥を電気的に不活性にするため、接合リ
ークが低減され、電子移動度を高める。Further, a silicon-containing tin-based metal melt 1
Since the silicon layer 17 is deposited and formed from 6, 32, the tin-based metal tin is formed on the completed silicon layer 17.
Even if lead or the like is contained, they do not become carriers in the silicon layer 17. Therefore, the silicon layer 17 has a high resistance. In addition, tin remaining in the silicon layer 17 electrically inactivates crystal defects, thereby reducing junction leakage and increasing electron mobility.
【００６４】また、上記シリコン薄膜１４を成膜する
時、もしくはシリコン含有スズ系金属層３１を成膜する
時に、例えばホウ素のようなｐ型不純物を混入し、その
際に不純物濃度を所望の量に制御しておけば、上記シリ
コン層１７は所望の濃度のｐ型シリコン層となる。一
方、例えばリン、ヒ素、アンチモン等のｎ型不純物を混
入し、その際に不純物濃度を所望の量に制御しておけ
ば、上記シリコン層１７は所望の濃度のｎ型シリコン層
となる。When the silicon thin film 14 is formed or when the silicon-containing tin-based metal layer 31 is formed, a p-type impurity such as boron is mixed, and the impurity concentration is adjusted to a desired amount. , The silicon layer 17 becomes a p-type silicon layer having a desired concentration. On the other hand, if an n-type impurity such as phosphorus, arsenic, or antimony is mixed in and the impurity concentration is controlled to a desired amount at that time, the silicon layer 17 becomes an n-type silicon layer having a desired concentration.
【００６５】次に本発明の半導体装置の製造方法に係わ
る好ましい実施の形態の詳細を図４〜図６の製造工程図
によって以下に説明する。図４〜図６では、一例とし
て、ＣＭＯＳトランジスタの製造方法を以下に説明し、
前記図１によって説明したのと同様の構成部品には同一
符号を付与する。Next, a preferred embodiment of the method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to FIGS. 4 to 6, a method of manufacturing a CMOS transistor will be described below as an example.
Components similar to those described with reference to FIG. 1 are denoted by the same reference numerals.
【００６６】図４の（１）に示すように、前記図１（シ
リコン層の形成方法に係わる第１の実施の形態）によっ
て説明したプロセスを行うことによって、絶縁基体１１
上に単結晶シリコンを析出させてシリコン層１７を形成
する。この図では、代表して、段差を結晶成長のシード
に用いた場合を示したが、前記図３（シリコン層の形成
方法に係わる第２の実施の形態）によって説明したプロ
セスを行うことによって、絶縁基体１１上に単結晶シリ
コンを析出させてシリコン層１７を形成してもよい。図
面では、塩酸等の酸を用いてシリコン層１７上に析出し
たスズ系金属（図示省略）を選択的に除去した状態を示
した。As shown in FIG. 4A, by performing the process described with reference to FIG. 1 (first embodiment relating to the method of forming a silicon layer), the insulating substrate 11 is formed.
Single crystal silicon is deposited thereon to form a silicon layer 17. In this figure, a case where a step is used as a seed for crystal growth is shown as a representative, but by performing the process described with reference to FIG. 3 (second embodiment relating to a method of forming a silicon layer), The silicon layer 17 may be formed by depositing single crystal silicon on the insulating base 11. The drawing shows a state in which a tin-based metal (not shown) deposited on the silicon layer 17 is selectively removed using an acid such as hydrochloric acid.
【００６７】その後、上記シリコン層１７に所定の処理
を施して半導体素子を形成する。以下、半導体素子とし
てＣＭＯＳトランジスタを形成する製造方法を説明す
る。Thereafter, a predetermined process is performed on the silicon layer 17 to form a semiconductor element. Hereinafter, a manufacturing method for forming a CMOS transistor as a semiconductor element will be described.
【００６８】図４の（２）に示すように、上記シリコン
層１７（１７ｐ，１７ｎ）を被覆する状態で上記絶縁基
体１１上に、ゲート絶縁膜５１を形成する。このゲート
絶縁膜５１は、例えばプラズマＣＶＤ法により、まず酸
化シリコン膜を例えば２００ｎｍの厚さに堆積した後、
次いで窒化シリコン膜を例えば５０ｎｍの厚さに堆積し
て形成した。そのときの各成膜温度は、例えば４００℃
に設定した。As shown in FIG. 4B, a gate insulating film 51 is formed on the insulating base 11 in a state of covering the silicon layer 17 (17p, 17n). The gate insulating film 51 is formed by first depositing a silicon oxide film to a thickness of, for example, 200 nm by, for example, a plasma CVD method.
Next, a silicon nitride film was deposited to a thickness of, for example, 50 nm. Each film forming temperature at that time is, for example, 400 ° C.
Set to.
【００６９】次いで図４の（３）に示すように、ゲート
絶縁膜５１上にレジスト膜５２を例えば回転塗布法によ
り形成する。そしてリソグラフィー技術により、ｐチャ
ネルＭＯＳトランジスタのチャネルを形成する領域上を
開口する開口部５３を形成してレジストマスクを形成す
る。すなわち、シリコン層１７ｎ上はレジスト膜５２に
被覆されている。その後、このレジスト膜５２をマスク
に用いて、ｐチャネルＭＯＳトランジスタのチャネルイ
オン注入をゲート絶縁膜５１を介してシリコン層１７ｐ
に行う。イオン注入条件としては、例えば、不純物にリ
ンイオン（Ｐ+）を用い、打ち込みエネルギーを５０ｋ
ｅＶ、ドーズ量を１×１０11ａｔｏｍｓ／ｃｍ2 に設定
する。その後、上記レジスト膜５２を除去する。なお、
図面ではレジスト膜５２を除去した状態を示した。Next, as shown in FIG. 4C, a resist film 52 is formed on the gate insulating film 51 by, for example, a spin coating method. Then, an opening 53 is formed by lithography to open a region where a channel of the p-channel MOS transistor is formed, and a resist mask is formed. That is, the silicon film 17n is covered with the resist film 52. Thereafter, using this resist film 52 as a mask, channel ion implantation of the p-channel MOS transistor is performed via the gate insulating film 51 to the silicon layer 17p.
To do. As the ion implantation conditions, for example, phosphorus ions (P + ) are used as impurities, and the implantation energy is 50 k.
The eV and the dose are set to 1 × 10 11 atoms / cm 2 . After that, the resist film 52 is removed. In addition,
The drawing shows a state in which the resist film 52 has been removed.
【００７０】続いて図５の（４）に示すように、ゲート
絶縁膜５１上にレジスト膜５４を例えば回転塗布法によ
り形成する。そしてリソグラフィー技術により、ｎチャ
ネルＭＯＳトランジスタのチャネルを形成する領域上を
開口する開口部５５を形成してレジストマスクを形成す
る。すなわち、シリコン層１７ｐ上はレジスト膜５４に
被覆されている。その後、このレジスト膜５４をマスク
に用いて、ｐチャネルＭＯＳトランジスタのチャネルイ
オン注入をゲート絶縁膜５１を介してシリコン層１７ｎ
に行う。イオン注入条件としては、例えば、不純物にホ
ウ素イオン（Ｂ+ ）を用い、打ち込みエネルギーを３０
ｋｅＶ、ドーズ量を２．７×１０11ａｔｏｍｓ／ｃｍ2
に設定する。その後、上記レジスト膜５４を除去する。
なお、図面ではレジスト膜５４を除去した状態を示し
た。Subsequently, as shown in FIG. 5D, a resist film 54 is formed on the gate insulating film 51 by, for example, a spin coating method. Then, an opening 55 is formed by lithography to open the region where the channel of the n-channel MOS transistor is formed, and a resist mask is formed. That is, the resist film 54 covers the silicon layer 17p. Thereafter, using this resist film 54 as a mask, channel ion implantation of the p-channel MOS transistor is performed via the gate insulating film 51 to the silicon layer 17n.
To do. As the ion implantation conditions, for example, boron ions (B + ) are used
KeV, dose amount is 2.7 × 10 11 atoms / cm 2
Set to. After that, the resist film 54 is removed.
Note that the drawing shows a state where the resist film 54 is removed.
【００７１】次いで図５の（５）に示すように、例えば
スパッタリングにより、上記ゲート絶縁膜５１上にゲー
ト電極膜５６を、例えばモリブデン（１５％）タンタル
（８５％）膜で、例えば５００ｎｍの厚さに形成する。Next, as shown in FIG. 5 (5), a gate electrode film 56 is formed on the gate insulating film 51 by sputtering, for example, with a molybdenum (15%) tantalum (85%) film having a thickness of, for example, 500 nm. Formed.
【００７２】その後、ゲート電極膜５６上にレジスト膜
５７を例えば回転塗布法により形成する。そしてリソグ
ラフィー技術により、ゲート電極が形成される領域上に
レジスト膜５７（５７ｐ，５７ｎ）を残す。そしてレジ
スト膜５７をマスクに用いてドライエッチング技術によ
り、ゲート電極膜５６をパターニングする。その結果、
図５の（６）に示すように、各シリコン層１７（１７
ｐ，１７ｎ）上にゲート絶縁膜５１を介してゲート電極
５８（５８ｐ，５８ｎ）を形成する。その後、上記レジ
スト膜５７を除去する。なお、図面ではレジスト膜５７
を除去した状態を示した。Thereafter, a resist film 57 is formed on the gate electrode film 56 by, for example, a spin coating method. Then, the resist film 57 (57p, 57n) is left on the region where the gate electrode is formed by lithography. Then, the gate electrode film 56 is patterned by a dry etching technique using the resist film 57 as a mask. as a result,
As shown in FIG. 5 (6), each silicon layer 17 (17
A gate electrode 58 (58p, 58n) is formed on the gate electrode (p, 17n) with a gate insulating film 51 interposed therebetween. After that, the resist film 57 is removed. In the drawing, the resist film 57 is used.
Is shown.
【００７３】次に図６の（７）に示すように、ゲート電
極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜５
９を例えば回転塗布法により形成する。そしてリソグラ
フィー技術により、ｎチャネルＭＯＳトランジスタのチ
ャネルを形成する領域上を開口する開口部６０を形成し
てレジストマスクを形成する。すなわち、シリコン層１
７ｐ上はレジスト膜５９に被覆されている。その後、こ
のレジスト膜５９およびゲート電極５８ｎをマスクに用
いて、ｎチャネルＭＯＳトランジスタのソース、ドレイ
ンイオン注入をゲート絶縁膜５１を介してシリコン層１
７ｎに行う。イオン注入条件としては、例えば、不純物
にヒ素イオン（Ａｓ+ ）を用い、打ち込みエネルギーを
７０ｋｅＶ、ドーズ量を５×１０15ａｔｏｍｓ／ｃｍ2
に設定する。その後、上記レジスト膜５９を除去する。
なお、図面ではレジスト膜５９を除去した状態を示し
た。Next, as shown in FIG. 6 (7), the resist film 5 is formed so as to cover the gate electrode 58, the gate insulating film 51 and the like.
9 is formed by, for example, a spin coating method. Then, an opening 60 is formed by lithography to open the region where the channel of the n-channel MOS transistor is formed, and a resist mask is formed. That is, the silicon layer 1
7p is covered with a resist film 59. Thereafter, using the resist film 59 and the gate electrode 58n as a mask, the source and drain ions of the n-channel MOS transistor are implanted into the silicon layer 1 via the gate insulating film 51.
7n. As ion implantation conditions, for example, arsenic ions (As + ) are used as impurities, implantation energy is 70 keV, and dose is 5 × 10 15 atoms / cm 2.
Set to. After that, the resist film 59 is removed.
Note that the drawing shows a state in which the resist film 59 has been removed.
【００７４】次いで図６の（８）に示すように、ゲート
電極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜
６１を例えば回転塗布法により形成する。そしてリソグ
ラフィー技術により、ｐチャネルＭＯＳトランジスタの
チャネルを形成する領域上を開口する開口部６２を形成
してレジストマスクを形成する。すなわち、シリコン層
１７ｎ上はレジスト膜６１に被覆されている。その後、
このレジスト膜６１およびゲート電極５８ｐをマスクに
用いて、ｐチャネルＭＯＳトランジスタのソース、ドレ
インイオン注入をシリコン層１７ｐに行う。イオン注入
条件としては、例えば、不純物に二フッ化ホウ素イオン
（ＢＦ2 + ）を用い、打ち込みエネルギーを３０ｋｅ
Ｖ、ドーズ量を１×１０15ａｔｏｍｓ／ｃｍ2 に設定す
る。その後、上記レジスト膜６１を除去する。なお、図
面ではレジスト膜６１を除去した状態を示した。Next, as shown in FIG. 6 (8), a resist film 61 is formed by, for example, a spin coating method so as to cover the gate electrode 58, the gate insulating film 51 and the like. Then, an opening 62 is formed by lithography to open a region where a channel of the p-channel MOS transistor is formed, and a resist mask is formed. That is, the silicon film 17n is covered with the resist film 61. afterwards,
Using the resist film 61 and the gate electrode 58p as a mask, the source and drain ions of the p-channel MOS transistor are implanted into the silicon layer 17p. As the ion implantation conditions, for example, boron difluoride (BF 2 + ) is used as an impurity, and the implantation energy is 30 ke.
V, the dose is set to 1 × 10 15 atoms / cm 2 . After that, the resist film 61 is removed. The drawing shows a state in which the resist film 61 has been removed.
【００７５】その後図６の（９）に示すように、ソー
ス、ドレインの活性化アニーリングを、例えば１０００
℃、１０秒間のランプ加熱により行い、上記ゲート電極
５８ｐの一方側のシリコン層１７ｐにソース領域６２ｐ
を形成し、他方側のシリコン層１７ｐにドレイン領域６
３ｐを形成して、ｐチャネルＭＯＳトランジスタ５０ｐ
が完成する。それとともに、上記ゲート電極５８ｎの一
方側のシリコン層１７ｎにソース領域６２ｎを形成し、
他方側のシリコン層１７ｎにドレイン領域６３ｎを形成
して、ｎチャネルＭＯＳトランジスタ５０ｎが完成す
る。そしてゲート電極５８ｎ下でかつソース領域６２ｎ
とドレイン領域６３ｎとの間のシリコン層１７ｎがｎチ
ャネルＭＯＳトランジスタ５０ｎのチャネル領域にな
り、ゲート電極５８ｐ下でかつソース領域６２ｐとドレ
イン領域６３ｐとの間のシリコン層１７ｐがｐチャネル
ＭＯＳトランジスタ５０ｐのチャネル領域になる。この
ようにして、ＣＭＯＳトランジスタ５０が完成する。Thereafter, as shown in FIG. 6 (9), activation annealing of the source and the drain is performed, for example, for 1000 times.
At a temperature of 10 ° C. for 10 seconds to form a source region 62p on the silicon layer 17p on one side of the gate electrode 58p.
Is formed, and the drain region 6 is formed in the silicon layer 17p on the other side.
3p to form a p-channel MOS transistor 50p
Is completed. At the same time, a source region 62n is formed in the silicon layer 17n on one side of the gate electrode 58n,
Drain region 63n is formed in silicon layer 17n on the other side, and n-channel MOS transistor 50n is completed. Then, under the gate electrode 58n and the source region 62n
The silicon layer 17n between the gate region and the drain region 63n becomes the channel region of the n-channel MOS transistor 50n, and the silicon layer 17p below the gate electrode 58p and between the source region 62p and the drain region 63p is It becomes a channel area. Thus, the CMOS transistor 50 is completed.
【００７６】その後、図示はしないが、例えばＣＶＤ法
により、上記ｎチャネルＭＯＳトランジスタ５０ｎ、ｐ
チャネルＭＯＳトランジスタ５０ｐ等を覆う状態に、酸
化シリコン膜を例えば２００ｎｍの厚さに成膜し、さら
にリンシリケートガラス（ＰＳＧ）膜を例えば５００ｎ
ｍの厚さに成膜して、層間絶縁膜を形成する。上記ＰＳ
Ｇ膜はリン濃度の例えば３．５ｗ％〜４．０ｗ％として
形成される。Thereafter, although not shown, the n-channel MOS transistors 50n, p
A silicon oxide film is formed to a thickness of, for example, 200 nm so as to cover the channel MOS transistor 50p and the like, and a phosphor silicate glass (PSG) film is formed to a thickness of, for example, 500 n.
m to form an interlayer insulating film. PS
The G film is formed at a phosphorus concentration of, for example, 3.5 w% to 4.0 w%.
【００７７】次いで層間絶縁膜上にレジスト膜を例えば
回転塗布法により成膜した後、リソグラフィー技術によ
り、電極を形成する所定の領域上に開口部を形成してレ
ジストマスクを形成する。その後、このレジスト膜をマ
スクに用いて、層間絶縁膜をエッチングし、接続孔を形
成する。そして上記レジストマスクを除去した後、例え
ばスパッタリングにより、上記接続孔の内部を含む上記
層間絶縁膜上に電極形成膜を例えばアルミニウム−シリ
コンを例えば１．０μｍの厚さに堆積して形成する。こ
のスパッタリング時の基板温度は例えば１５０℃に設定
した。Next, after a resist film is formed on the interlayer insulating film by, for example, a spin coating method, an opening is formed in a predetermined region where an electrode is to be formed by a lithography technique to form a resist mask. Thereafter, using the resist film as a mask, the interlayer insulating film is etched to form a connection hole. Then, after removing the resist mask, an electrode forming film is formed by depositing, for example, aluminum-silicon to a thickness of, for example, 1.0 μm on the interlayer insulating film including the inside of the connection hole by, for example, sputtering. The substrate temperature during this sputtering was set to, for example, 150 ° C.
【００７８】その後、上記電極形成膜上にレジスト膜を
例えば回転塗布法により成膜した後、リソグラフィー技
術により、上記レジスト膜をパターニングして、電極を
形成する所定の領域上にレジスト膜を残す。そしてこの
レジスト膜をマスクに用いて、電極形成膜をエッチング
し、電極および配線を形成する。その後上記レジストマ
スクを除去する。Thereafter, a resist film is formed on the electrode forming film by, for example, a spin coating method, and then the resist film is patterned by a lithography technique to leave a resist film on a predetermined region where an electrode is to be formed. Then, using the resist film as a mask, the electrode forming film is etched to form electrodes and wiring. Thereafter, the resist mask is removed.
【００７９】上記第１の実施の形態による半導体装置の
製造方法では、上記説明したシリコン層の製造方法を用
いて絶縁基体１１上にシリコン層１７を形成しているこ
とから、絶縁基体１１に低融点ガラスを用いて、その上
に上記説明した特性のシリコン層１７を得ることができ
る。そして、そのシリコン層１７に所定の処理を施して
半導体素子としてｎチャネルＭＯＳトランジスタ５０ｎ
とｐチャネルＭＯＳトランジスタ５０ｐとを形成してＣ
ＭＯＳトランジスタ５０が完成されることから、そのＣ
ＭＯＳトランジスタ５０は、バルクのシリコン基板に形
成したのと同様の高性能な特性が得られる。すなわち、
上記ｎチャネルＭＯＳトランジスタ５０ｎとｐチャネル
ＭＯＳトランジスタ５０ｐとは、高速動作、大電流密度
のトランジスタとなる。In the method for manufacturing a semiconductor device according to the first embodiment, since the silicon layer 17 is formed on the insulating substrate 11 by using the above-described method for manufacturing a silicon layer, a low Using the melting point glass, the silicon layer 17 having the above-described characteristics can be obtained thereon. Then, the silicon layer 17 is subjected to a predetermined process to form an n-channel MOS transistor 50n as a semiconductor element.
And p-channel MOS transistor 50p to form C
Since the MOS transistor 50 is completed, its C
The MOS transistor 50 has the same high-performance characteristics as those formed on a bulk silicon substrate. That is,
The n-channel MOS transistor 50n and the p-channel MOS transistor 50p are high-speed, high-current-density transistors.
【００８０】上記説明では、ＣＭＯＳトランジスタを説
明したが、上記シリコン層１７には、高速で大電流密度
のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュ
アルゲート型ＴＦＴ、エレクトロルミネッセンス素子、
電界放出型表示素子用トランジスタ、ダイオード、容
量、抵抗、光電池（太陽電池）、発光素子、受光素子等
の半導体素子を形成することも可能である。In the above description, a CMOS transistor has been described. However, the silicon layer 17 is provided with a high-speed, large-current-density top-gate TFT, bottom-gate TFT, dual-gate TFT, electroluminescent element,
It is also possible to form a semiconductor element such as a transistor for a field emission display element, a diode, a capacitor, a resistor, a photocell (solar cell), a light-emitting element, a light-receiving element, or the like.
【００８１】上記各実施の形態で説明した各種数値は、
一例であってその値に限定されるものではなく、適宜変
更することが可能である。The various numerical values described in the above embodiments are:
This is an example, and is not limited to the value, and can be appropriately changed.
【００８２】[0082]
【発明の効果】以上、説明したように本発明のシリコン
層の製造方法によれば、結晶成長のシードを形成した絶
縁基体の表面側に、シリコン薄膜とスズ系金属層とを形
成して加熱処理を行うことで、もしくはシリコン含有ス
ズ系金属層を形成して加熱処理を行うことで、シリコン
含有スズ系金属溶融液を生成するので、その加熱処理は
シリコン含有スズ系金属溶融液を生成する４００℃〜６
５０℃程度の加熱温度で十分である。また結晶成長のシ
ードの形成、シリコン薄膜とスズ系金属層の形成、シリ
コン含有スズ系金属層等の形成プロセスも６５０℃以下
のいわゆる低温プロセスが可能であるので、絶縁基体に
は、安価ないわゆる低融点ガラス基板を用いることが可
能になる。そのため、低融点ガラスで形成されている長
尺ロールガラスを用いることも可能になる。しかも、上
記シリコン層は、単結晶で形成され、その電子移動度は
例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルクのシリコ
ン基板と同程度の電子移動度が得られる。As described above, according to the method for manufacturing a silicon layer of the present invention, a silicon thin film and a tin-based metal layer are formed on the surface side of an insulating substrate on which a seed for crystal growth is formed, and heating is performed. By performing the treatment, or by forming a silicon-containing tin-based metal layer and performing a heat treatment, a silicon-containing tin-based metal melt is generated, and the heat treatment generates a silicon-containing tin-based metal melt. 400 ° C-6
A heating temperature of about 50 ° C. is sufficient. In addition, a so-called low-temperature process of 650 ° C. or less is possible for forming a seed for crystal growth, forming a silicon thin film and a tin-based metal layer, and forming a silicon-containing tin-based metal layer. It becomes possible to use a low melting point glass substrate. Therefore, it is also possible to use a long roll glass formed of low melting point glass. In addition, the silicon layer is formed of a single crystal, and its electron mobility is, for example, about 540 cm 2 / Vs, and the same electron mobility as that of a bulk silicon substrate can be obtained.
【００８３】また、シリコン含有スズ系金属溶融液から
シリコン層を形成しているので、出来上がったシリコン
層にスズ系金属のスズ、鉛等が含有されたとしても、そ
れらはシリコン層中でキャリアにはならない。そのた
め、シリコン層は高抵抗なものとなる。またシリコン層
中に残留するスズは、結晶欠陥を電気的に不活性にする
ので、接合リークを低減することができ、電子移動度を
高めることができる。Further, since the silicon layer is formed from a silicon-containing tin-based metal melt, even if a tin-based metal such as tin or lead is contained in the completed silicon layer, they are used as carriers in the silicon layer. Not be. Therefore, the silicon layer has a high resistance. In addition, tin remaining in the silicon layer makes crystal defects electrically inactive, so that junction leakage can be reduced and electron mobility can be increased.
【００８４】本発明の半導体装置の製造方法によれば、
本発明のシリコン層の製造方法を用いて絶縁基体上にシ
リコン層を形成しているので、絶縁基体に低融点ガラス
を用いることが可能になり、シリコン層は電子移動度は
例えば５４０ｃｍ2 ／Ｖｓ程度のものが得られるので、
そのシリコン層に形成した半導体素子は、バルクのシリ
コン基板に形成したのと同様に高性能な特性が得られ
る。例えば絶縁ゲート型電界効果トランジスタは、高速
動作、大電流密度のトランジスタとなる。According to the method of manufacturing a semiconductor device of the present invention,
Since the silicon layer is formed on the insulating substrate using the method for manufacturing a silicon layer according to the present invention, it is possible to use a low-melting glass for the insulating substrate, and the silicon layer has an electron mobility of, for example, 540 cm 2 / Vs. So you can get something
The semiconductor element formed on the silicon layer has high-performance characteristics similar to those formed on a bulk silicon substrate. For example, an insulated gate field effect transistor is a transistor that operates at high speed and has a large current density.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明のシリコン層の製造方法に係わる第１の
実施の形態を示す製造工程図である。FIG. 1 is a manufacturing process diagram showing a first embodiment according to a method for manufacturing a silicon layer of the present invention.
【図２】結晶成長のシードをシリコンとの格子整合性を
有するような物質からなるシード層で形成した場合のシ
リコン層の製造方法を説明する製造工程図である。FIG. 2 is a manufacturing process diagram for explaining a method of manufacturing a silicon layer when a seed for crystal growth is formed of a seed layer made of a material having lattice matching with silicon.
【図３】本発明のシリコン層の製造方法に係わる第２の
実施の形態を示す製造工程図である。FIG. 3 is a manufacturing process diagram showing a second embodiment of the method for manufacturing a silicon layer according to the present invention.
【図４】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図である。FIG. 4 is a manufacturing process diagram showing an embodiment relating to a method of manufacturing a semiconductor device of the present invention.
【図５】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図（続き１）である。FIG. 5 is a manufacturing step diagram (continuing 1) showing the embodiment of the method for manufacturing a semiconductor device of the present invention.
【図６】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図（続き２）である。FIG. 6 is a manufacturing process diagram (continuing 2) illustrating the embodiment of the method for manufacturing a semiconductor device of the present invention.
【図７】シリコン−スズの状態図である。FIG. 7 is a phase diagram of silicon-tin.
【図８】スズに対するシリコンの溶解度曲線を示す図で
ある。FIG. 8 is a diagram showing a solubility curve of silicon in tin.
１１…絶縁基体、１２…結晶成長のシード、１４…シリ
コン薄膜、１５…スズ系金属層、１６…シリコン含有ス
ズ系金属溶融液、１７…シリコン層DESCRIPTION OF SYMBOLS 11 ... Insulating base, 12 ... Crystal growth seed, 14 ... Silicon thin film, 15 ... Tin-based metal layer, 16 ... Silicon-containing tin-based metal melt, 17 ... Silicon layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢木 肇 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 佐藤 勇一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 大津 孝二 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4G077 AA03 BA01 BA04 BA07 CA03 EB01 ED04 EH10 HA06 5F052 AA01 AA17 AA24 CA09 DA01 DA02 DB02 DB03 DB07 EA13 EA16 FA12 FA19 GC06 GC07 GC09 GC10 HA03 JA04 5F053 AA03 AA22 AA25 BB24 DD01 FF05 GG01 HH05 LL10 PP12 PP13 RR20 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hajime Yagi 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Yuichi Sato 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Koji Otsu 6-7-35 Kita Shinagawa, Shinagawa-ku, Tokyo F-term inside Sony Corporation (reference) 4G077 AA03 BA01 BA04 BA07 CA03 EB01 ED04 EH10 HA06 5F052 AA01 AA17 AA24 CA09 DA01 DA02 DB02 DB03 DB07 EA13 EA16 FA12 FA19 GC06 GC07 GC09 GC10 HA03 JA04 5F053 AA03 AA22 AA25 BB24 DD01 FF05 GG01 HH05 LL10 PP12 PP13 RR20
Claims (36)
形成する工程と、 前記絶縁基体の表面側に所定の膜厚のシリコン薄膜と、
スズもしくはスズ鉛合金からなるスズ系金属層とを形成
する工程と、 加熱処理により、前記スズ系金属層を溶解するとともに
その溶融液中に前記シリコン薄膜を溶解してシリコン含
有スズ系金属溶融液を生成する工程と、 冷却処理により、前記結晶成長のシードを起点にして前
記シリコン含有スズ系金属溶融液中のシリコンを結晶成
長させ、前記絶縁基体の表面側にシリコン層を形成する
工程とを備えたことを特徴とするシリコン層の製造方
法。A step of forming a seed for crystal growth on the surface side of the insulating substrate; a silicon thin film having a predetermined thickness on the surface side of the insulating substrate;
Forming a tin-based metal layer made of tin or a tin-lead alloy; and heat-treating the silicon-containing tin-based metal melt by dissolving the tin-based metal layer and dissolving the silicon thin film in the melt. Generating a crystal of silicon in the silicon-containing tin-based metal melt from a seed of the crystal growth by cooling treatment, and forming a silicon layer on the surface side of the insulating base. A method for manufacturing a silicon layer, comprising:
前記結晶成長のシードとすることを特徴とする請求項１
記載のシリコン層の製造方法。2. The method according to claim 1, wherein a step is formed on a surface side of the insulating base to serve as a seed for the crystal growth.
A method for producing a silicon layer according to the above.
子整合性を有するような物質からなるシード層を形成し
て前記結晶成長のシードとすることを特徴とする請求項
１記載のシリコン層の製造方法。3. The silicon layer according to claim 1, wherein a seed layer made of a material having lattice matching with silicon is formed on a surface side of the insulating base to serve as a seed for the crystal growth. Manufacturing method.
囲気、水素と不活性なガスとの混合ガス雰囲気もしくは
不活性なガス雰囲気下で、前記シリコン含有スズ系金属
溶融液を生成する温度以上前記絶縁基体の最高使用温度
以下の温度範囲内で加熱することを特徴とする請求項２
記載のシリコン層の製造方法。4. The method according to claim 1, wherein the heat treatment is performed under a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere in the insulating substrate at a temperature at which the silicon-containing tin-based metal melt is generated. The heating is performed within a temperature range equal to or lower than a maximum use temperature of the insulating base.
A method for producing a silicon layer according to the above.
囲気、水素と不活性なガスとの混合ガス雰囲気もしくは
不活性なガス雰囲気下で、前記シリコン含有スズ系金属
溶融液を生成する温度以上前記絶縁基体の最高使用温度
以下の温度範囲内で加熱することを特徴とする請求項３
記載のシリコン層の製造方法。5. The method according to claim 1, wherein the heat treatment is performed under a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. The heating is performed within a temperature range equal to or lower than a maximum use temperature of the insulating base.
A method for producing a silicon layer according to the above.
もしくはｎ型不純物を混入して前記シリコン層の導電型
および不純物濃度を制御することを特徴とする請求項２
記載のシリコン層の製造方法。6. The conductivity type and impurity concentration of the silicon layer are controlled by mixing a p-type impurity or an n-type impurity when forming the silicon thin film.
A method for producing a silicon layer according to the above.
もしくはｎ型不純物を混入して前記シリコン層の導電型
および不純物濃度を制御することを特徴とする請求項３
記載のシリコン層の製造方法。7. The conductivity type and impurity concentration of the silicon layer are controlled by mixing a p-type impurity or an n-type impurity during the formation of the silicon thin film.
A method for producing a silicon layer according to the above.
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属溶融液を生成す
る温度以上前記低融点ガラスの歪点未満の温度で加熱す
ることを特徴とする請求項２記載のシリコン層の製造方
法。8. The insulating substrate is made of a low-melting glass, and the heat treatment is performed by heating the insulating substrate in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. The method for producing a silicon layer according to claim 2, wherein the heating is performed at a temperature equal to or higher than a temperature at which a tin-based metal melt is generated and lower than a strain point of the low-melting glass.
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属溶融液を生成す
る温度以上前記低融点ガラスの歪点未満の温度で加熱す
ることを特徴とする請求項３記載のシリコン層の製造方
法。9. The method according to claim 1, wherein the insulating substrate is made of a low-melting glass, and the heat treatment is performed by heating the insulating substrate in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. The method for producing a silicon layer according to claim 3, wherein the heating is performed at a temperature equal to or higher than a temperature at which a tin-based metal melt is generated and lower than a strain point of the low-melting glass.
を形成する工程と、 前記絶縁基体の表面側にシリコンを含有するスズもしく
はシリコンを含有するスズ鉛合金からなるシリコン含有
スズ系金属層とを形成する工程と、 加熱処理により、前記シリコン含有スズ系金属層を溶解
してシリコン含有スズ系金属溶融液を生成する工程と、 冷却処理により、前記結晶成長のシードを起点にして前
記シリコン含有スズ系金属溶融液中のシリコンを結晶成
長させ、前記絶縁基体の表面側にシリコン層を形成する
工程とを備えたことを特徴とするシリコン層の製造方
法。10. A step of forming a seed for crystal growth on the surface side of the insulating substrate; and a silicon-containing tin-based metal layer made of tin containing silicon or a tin-lead alloy containing silicon on the surface side of the insulating substrate. Forming a silicon-containing tin-based metal melt by heating to dissolve the silicon-containing tin-based metal layer; and cooling the silicon-containing tin-based metal melt from a seed for crystal growth. Crystal-growing silicon in the tin-based metal melt and forming a silicon layer on the surface side of the insulating substrate.
て前記結晶成長のシードとすることを特徴とする請求項
１０記載のシリコン層の製造方法。11. The method for manufacturing a silicon layer according to claim 10, wherein a step is formed on a surface side of said insulating base to be used as a seed for said crystal growth.
格子整合性を有するような物質からなるシード層を形成
して前記結晶成長のシードとすることを特徴とする請求
項１０記載のシリコン層の製造方法。12. The silicon layer according to claim 10, wherein a seed layer made of a material having lattice matching with silicon is formed on a surface side of the insulating base to serve as a seed for the crystal growth. Manufacturing method.
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属の融点以上前記絶縁基体の最高使用温度以下の温度範
囲内で加熱することを特徴とする請求項１１記載のシリ
コン層の製造方法。13. The method according to claim 1, wherein the heat treatment is performed under a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. The method for producing a silicon layer according to claim 11, wherein the heating is performed within a temperature range equal to or lower than a maximum use temperature.
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属の融点以上前記絶縁基体の最高使用温度以下の温度範
囲内で加熱することを特徴とする請求項１２記載のシリ
コン層の製造方法。14. The heat treatment may be performed by heating the insulating substrate in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere at a temperature equal to or higher than the melting point of the silicon-containing tin-based metal. The method according to claim 12, wherein the heating is performed within a temperature range equal to or lower than a maximum use temperature.
時にｐ型不純物もしくはｎ型不純物を混入して前記シリ
コン層の導電型および不純物濃度を制御することを特徴
とする請求項１１記載のシリコン層の製造方法。15. The silicon according to claim 11, wherein a p-type impurity or an n-type impurity is mixed during the formation of the silicon-containing tin-based metal layer to control the conductivity type and impurity concentration of the silicon layer. The method of manufacturing the layer.
時にｐ型不純物もしくはｎ型不純物を混入して前記シリ
コン層の導電型および不純物濃度を制御することを特徴
とする請求項１２記載のシリコン層の製造方法。16. The silicon according to claim 12, wherein a conductivity type and an impurity concentration of the silicon layer are controlled by mixing a p-type impurity or an n-type impurity during the formation of the silicon-containing tin-based metal layer. The method of manufacturing the layer.
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属層の融点以上前
記低融点ガラスの歪点未満の温度で加熱することを特徴
とする請求項１１記載のシリコン層の製造方法。17. The method according to claim 17, wherein the insulating substrate is made of low-melting glass, and the heat treatment is performed by heating the insulating substrate in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. The method according to claim 11, wherein the heating is performed at a temperature equal to or higher than the melting point of the tin-based metal layer and lower than the strain point of the low-melting glass.
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属層の融点以上前
記低融点ガラスの歪点未満の温度で加熱することを特徴
とする請求項１２記載のシリコン層の製造方法。18. The method according to claim 18, wherein the insulating base is made of a low-melting glass, and the heat treatment is performed by heating the insulating base in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. The method for producing a silicon layer according to claim 12, wherein the heating is performed at a temperature equal to or higher than the melting point of the tin-based metal layer and lower than the strain point of the low-melting glass.
を形成する工程と、 前記絶縁基体の表面側に所定の膜厚のシリコン薄膜と、
スズもしくはスズ鉛合金からなるスズ系金属層とを形成
する工程と、 加熱処理により、前記スズ系金属層を溶解するとともに
その溶融液中に前記シリコン薄膜を溶解してシリコン含
有スズ系金属溶融液を生成する工程と、 冷却処理により、前記結晶成長のシードを起点にして前
記シリコン含有スズ系金属溶融液中のシリコンを結晶成
長させ、前記絶縁基体の表面側にシリコン層を形成する
工程と、 前記シリコン層上に析出したスズ系金属層を除去する工
程と、 前記シリコン層に所定の処理を施して半導体素子を形成
する工程とを備えたことを特徴とする半導体装置の製造
方法。19. A step of forming a seed for crystal growth on a surface side of an insulating substrate; a silicon thin film having a predetermined thickness on a surface side of the insulating substrate;
Forming a tin-based metal layer made of tin or a tin-lead alloy; and heat-treating the silicon-containing tin-based metal melt by dissolving the tin-based metal layer and dissolving the silicon thin film in the melt. Generating a crystal of silicon in the silicon-containing tin-based metal melt from a seed of the crystal growth by cooling treatment, and forming a silicon layer on the surface side of the insulating substrate. A method for manufacturing a semiconductor device, comprising: a step of removing a tin-based metal layer deposited on the silicon layer; and a step of performing a predetermined process on the silicon layer to form a semiconductor element.
て前記結晶成長のシードとすることを特徴とする請求項
１９記載の半導体装置の製造方法。20. The method of manufacturing a semiconductor device according to claim 19, wherein a step is formed on a surface side of said insulating substrate to be used as a seed for said crystal growth.
格子整合性を有するような物質からなるシード層を形成
して前記結晶成長のシードとすることを特徴とする請求
項１９記載の半導体装置の製造方法。21. The semiconductor device according to claim 19, wherein a seed layer made of a substance having lattice matching with silicon is formed on a surface side of said insulating base to serve as a seed for said crystal growth. Manufacturing method.
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属溶融液を生成する温度以上前記絶縁基体の最高使用温
度以下の温度範囲内で加熱することを特徴とする請求項
２０記載の半導体装置の製造方法。22. The heat treatment is performed at a temperature not lower than a temperature at which the silicon-containing tin-based metal melt is formed in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. 21. The method of manufacturing a semiconductor device according to claim 20, wherein the heating is performed within a temperature range equal to or lower than a maximum use temperature of the insulating base.
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属溶融液を生成する温度以上前記絶縁基体の最高使用温
度以下の温度範囲内で加熱することを特徴とする請求項
２１記載の半導体装置の製造方法。23. The heat treatment, in which the insulating substrate is formed in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere, at a temperature at which the silicon-containing tin-based metal melt is formed. 22. The method according to claim 21, wherein the heating is performed within a temperature range equal to or lower than a maximum use temperature of the insulating base.
物もしくはｎ型不純物を混入して前記シリコン層の導電
型および不純物濃度を制御することを特徴とする請求項
２０記載の半導体装置の製造方法。24. The method according to claim 20, wherein a p-type impurity or an n-type impurity is mixed during the formation of the silicon thin film to control the conductivity type and the impurity concentration of the silicon layer. .
物もしくはｎ型不純物を混入して前記シリコン層の導電
型および不純物濃度を制御することを特徴とする請求項
２１記載の半導体装置の製造方法。25. The method according to claim 21, wherein a p-type impurity or an n-type impurity is mixed during the formation of the silicon thin film to control the conductivity type and the impurity concentration of the silicon layer. .
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属溶融液を生成す
る温度以上前記低融点ガラスの歪点未満の温度範囲内で
加熱することを特徴とする請求項２０記載の半導体装置
の製造方法。26. The method according to claim 26, wherein the insulating substrate is made of a low-melting glass, and the heat treatment is performed by heating the insulating substrate in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. 21. The method of manufacturing a semiconductor device according to claim 20, wherein the heating is performed within a temperature range that is equal to or higher than a temperature at which a tin-based metal melt is generated and lower than a strain point of the low-melting glass.
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属溶融液を生成す
る温度以上前記低融点ガラスの歪点未満の温度範囲内で
加熱することを特徴とする請求項２１記載の半導体装置
の製造方法。27. The method according to claim 27, wherein the insulating substrate is made of low-melting glass, and the heat treatment is performed by heating the insulating substrate under a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. 22. The method of manufacturing a semiconductor device according to claim 21, wherein the heating is performed within a temperature range that is equal to or higher than a temperature at which a tin-based metal melt is generated and lower than a strain point of the low-melting glass.
を形成する工程と、 前記絶縁基体の表面側にシリコンを含有するスズもしく
はシリコンを含有するスズ鉛合金からなるシリコン含有
スズ系金属層とを形成する工程と、 加熱処理により、前記シリコン含有スズ系金属層を溶解
してシリコン含有スズ系金属溶融液を形成する工程と、 冷却処理により、前記結晶成長のシードを起点にして前
記シリコン含有スズ系金属溶融液中のシリコンを結晶成
長させ、前記絶縁基体の表面側にシリコン層を形成する
工程と、 前記シリコン層上に析出したスズ系金属層を除去する工
程と、 前記シリコン層に所定の処理を施して半導体素子を形成
する工程とを備えたことを特徴とする半導体装置の製造
方法。28. A step of forming a seed for crystal growth on the surface side of the insulating base; and a silicon-containing tin-based metal layer made of tin containing silicon or a tin-lead alloy containing silicon on the surface side of the insulating base. Forming a silicon-containing tin-based metal melt by dissolving the silicon-containing tin-based metal layer by a heat treatment; and cooling the silicon-containing tin-based metal by using a seed for crystal growth as a starting point. Crystal growing silicon in the tin-based metal melt to form a silicon layer on the surface side of the insulating base; removing the tin-based metal layer deposited on the silicon layer; Forming a semiconductor element by performing the above process.
て前記結晶成長のシードとすることを特徴とする請求項
２８記載の半導体装置の製造方法。29. The method of manufacturing a semiconductor device according to claim 28, wherein a step is formed on the surface side of said insulating base to serve as a seed for said crystal growth.
格子整合性を有するような物質からなるシード層を形成
して前記結晶成長のシードとすることを特徴とする請求
項２８記載の半導体装置の製造方法。30. The semiconductor device according to claim 28, wherein a seed layer made of a material having lattice matching with silicon is formed on a surface side of the insulating base to serve as a seed for the crystal growth. Manufacturing method.
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属の融点以上前記絶縁基体の最高使用温度以下の温度範
囲内で加熱することを特徴とする請求項２９記載の半導
体装置の製造方法。31. The heat treatment may be performed by heating the insulating substrate in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere at a temperature equal to or higher than the melting point of the silicon-containing tin-based metal. 30. The method of manufacturing a semiconductor device according to claim 29, wherein the heating is performed within a temperature range equal to or lower than a maximum operating temperature.
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属の融点以上前記絶縁基体の最高使用温度以下の温度範
囲内で加熱することを特徴とする請求項３０記載の半導
体装置の製造方法。32. The heat treatment of the insulating base in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere at a temperature equal to or higher than the melting point of the silicon-containing tin-based metal. 31. The method according to claim 30, wherein the heating is performed within a temperature range equal to or lower than a maximum operating temperature.
時にｐ型不純物もしくはｎ型不純物を混入して前記シリ
コン層の導電型および不純物濃度を制御することを特徴
とする請求項２９記載の半導体装置の製造方法。33. The semiconductor according to claim 29, wherein a p-type impurity or an n-type impurity is mixed during the formation of the silicon-containing tin-based metal layer to control the conductivity type and the impurity concentration of the silicon layer. Device manufacturing method.
時にｐ型不純物もしくはｎ型不純物を混入して前記シリ
コン層の導電型および不純物濃度を制御することを特徴
とする請求項３０記載の半導体装置の製造方法。34. The semiconductor according to claim 30, wherein a p-type impurity or an n-type impurity is mixed during the formation of the silicon-containing tin-based metal layer to control the conductivity type and the impurity concentration of the silicon layer. Device manufacturing method.
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属層の融点以上前
記低融点ガラスの歪点未満の温度で加熱することを特徴
とする請求項２９記載の半導体装置の製造方法。35. The heat treatment according to claim 35, wherein the insulating substrate is made of a low-melting glass, and the heat treatment is performed by heating the insulating substrate in a hydrogen atmosphere, a mixed gas atmosphere of hydrogen and an inert gas, or an inert gas atmosphere. 30. The method according to claim 29, wherein the heating is performed at a temperature equal to or higher than the melting point of the tin-based metal layer and lower than the strain point of the low-melting glass.
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属層の融点以上前
記低融点ガラスの歪点未満の温度で加熱することを特徴
とする請求項３０記載の半導体装置の製造方法。36. The heat treatment according to claim 36, wherein the insulating substrate is made of low-melting glass. 31. The method according to claim 30, wherein the heating is performed at a temperature equal to or higher than the melting point of the tin-based metal layer and lower than the strain point of the low-melting glass.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10304928A JP2000133592A (en) | 1998-10-27 | 1998-10-27 | Manufacture of silicon layer and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10304928A JP2000133592A (en) | 1998-10-27 | 1998-10-27 | Manufacture of silicon layer and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133592A true JP2000133592A (en) | 2000-05-12 |
Family
ID=17939009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10304928A Abandoned JP2000133592A (en) | 1998-10-27 | 1998-10-27 | Manufacture of silicon layer and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133592A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016152376A (en) * | 2015-02-19 | 2016-08-22 | 東京エレクトロン株式会社 | Crystallization method of group iv semiconductor and film forming device |
-
1998
- 1998-10-27 JP JP10304928A patent/JP2000133592A/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016152376A (en) * | 2015-02-19 | 2016-08-22 | 東京エレクトロン株式会社 | Crystallization method of group iv semiconductor and film forming device |
| US20160244892A1 (en) * | 2015-02-19 | 2016-08-25 | Tokyo Electron Limited | Method for Crystallizing Group IV Semiconductor, and Film Forming Apparatus |
| KR20160102134A (en) * | 2015-02-19 | 2016-08-29 | 도쿄엘렉트론가부시키가이샤 | Method for crystallizing group iv semiconductor, and film forming apparatus |
| KR102006523B1 (en) * | 2015-02-19 | 2019-08-01 | 도쿄엘렉트론가부시키가이샤 | Method for crystallizing group iv semiconductor, and film forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| JP2961375B2 (en) | Method for manufacturing semiconductor device | |
| JP2000021782A (en) | Method of forming single crystal silicon layer and manufacture of semiconductor device | |
| JP3994299B2 (en) | Manufacturing method of semiconductor device | |
| JP4178619B2 (en) | Silicon layer manufacturing method and semiconductor device manufacturing method | |
| JPH02275641A (en) | Manufacture of semiconductor device | |
| JP2000133592A (en) | Manufacture of silicon layer and semiconductor device | |
| JP3203652B2 (en) | Semiconductor thin film manufacturing method | |
| JP3981782B2 (en) | Manufacturing method of semiconductor device | |
| JP2000183352A (en) | Substrate having silicon layer and its manufacture, and semiconductor device and its manufacture | |
| KR100317636B1 (en) | A thin film transister, Semiconduct layer of a thin film transister and fabricating the same | |
| JP2638868B2 (en) | Method for manufacturing semiconductor device | |
| JP2000228368A (en) | Manufacture of substrate and manufacture of semiconductor device | |
| JP3978874B2 (en) | Manufacturing method of semiconductor device | |
| JP3978873B2 (en) | Manufacturing method of semiconductor device | |
| JPH11261078A (en) | Manufacture of semiconductor device | |
| JPH04305940A (en) | Manufacture of thin-film transistor | |
| JP2000133603A (en) | Manufacture of silicon layer and semiconductor device | |
| JP3141909B2 (en) | Semiconductor device manufacturing method | |
| KR19990086871A (en) | Method of manufacturing thin film transistor | |
| JP4174886B2 (en) | Method for manufacturing polycrystalline silicon layer and method for manufacturing semiconductor device | |
| JPS61116821A (en) | Formation of single crystal thin film | |
| JP2933081B2 (en) | Method for manufacturing semiconductor device | |
| KR0128522B1 (en) | Low temperature poly-silicon film structure and transistor, and making method thereof | |
| JPH01214110A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070628 |