JP2000131823A - Semiconductor reticule mask - Google Patents
Semiconductor reticule maskInfo
- Publication number
- JP2000131823A JP2000131823A JP30485398A JP30485398A JP2000131823A JP 2000131823 A JP2000131823 A JP 2000131823A JP 30485398 A JP30485398 A JP 30485398A JP 30485398 A JP30485398 A JP 30485398A JP 2000131823 A JP2000131823 A JP 2000131823A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- metal
- extra
- reticle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置を製造す
る際のホトリソグラフィエ程などに使用する半導体レチ
クル・マスクに関し、特に、パターンの静電破壊を防止
することができるものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor reticle mask used in a photolithography process for manufacturing a semiconductor device, and more particularly to a mask capable of preventing electrostatic breakdown of a pattern.
【0002】[0002]
【従来の技術】半導体集積回路の微細パターン化に従っ
て、ウェハーに回路を焼き付ける露光機はステッパーが
主流となっている。ステッパーではウェハー上のパター
ンサイズの1〜10倍のパターンサイズを有する半導体
レチクル・マスク(以下レチクルと略称する)が使用さ
れる。レチクルを作成するための回路パターンの描画に
は主として電子ビーム露光装置が用いられるが、この
時、電子ビームに感光するレジストとしてネガ型レジス
トを用いた場合にできるレチクルには、図2に示すよう
なものがあった。即ち、透明なガラス基板上にクロム、
酸化クロム等の遮光性金属膜で形成された金属パターン
を有し、その金属パターンは主に回路パターン1、アラ
イメントパターン2、及びスクライブTEGパターン3
並びにそれらの周囲に形成された遮光パターン4等から
なるものであった。そしてこれらパターンは互いに孤立
しており、それぞれの孤立したパターン自体も孤立した
部分を有したり、いくつかに分割されているのが普通で
ある。2. Description of the Related Art A stepper is mainly used as an exposing machine for printing a circuit on a wafer in accordance with a fine pattern of a semiconductor integrated circuit. In the stepper, a semiconductor reticle mask (hereinafter abbreviated as a reticle) having a pattern size 1 to 10 times the pattern size on the wafer is used. An electron beam exposure apparatus is mainly used for drawing a circuit pattern for producing a reticle. At this time, a reticle formed when a negative resist is used as a resist sensitive to an electron beam is as shown in FIG. There was something. That is, chrome on a transparent glass substrate,
It has a metal pattern formed of a light-shielding metal film such as chromium oxide. The metal pattern mainly includes a circuit pattern 1, an alignment pattern 2, and a scribe TEG pattern 3.
And a light-shielding pattern 4 and the like formed around them. These patterns are isolated from each other, and each isolated pattern itself usually has an isolated part or is divided into several parts.
【0003】なお、回路パターン1は電極パッドやヴィ
アホール、コンタクトホール等の比較的金属膜が大きく
残るパターンであり、アライメントパターン2はウェハ
(図示せず)上にアライメントマークを付けるためのパ
ターン、TEGパターン3はテスト用素子(通常、ウェ
ハーのスクライブライン内に設ける)を形成するための
パターンである。The circuit pattern 1 is a pattern in which a relatively large metal film such as an electrode pad, a via hole, or a contact hole remains, and the alignment pattern 2 is a pattern for forming an alignment mark on a wafer (not shown). The TEG pattern 3 is a pattern for forming a test element (usually provided in a scribe line of a wafer).
【0004】なお、レジストとしてポジ型レジストを用
いた場合にできるレチクルの主な構成は、図2の金属パ
ターンの被着した遮光部分とガラス基板の露出した透明
部分が反転した形となる。The main structure of the reticle formed when a positive resist is used as the resist has a shape in which the light-shielding portion on which the metal pattern shown in FIG. 2 is adhered and the exposed transparent portion of the glass substrate are inverted.
【0005】[0005]
【発明が解決しようとする課題】レチクルは、絶縁体で
あるガラス基板上に金属膜を有する構成となっているた
め、レチクルの製造工程あるいは使用工程があるクリー
ンルーム内の空気の流れや、レチクルの洗浄等で使用さ
れる純水による高圧シャワー水洗、あるいは、絶縁体の
レチクルキャリアや、ケース等との摩擦により帯電す
る。Since the reticle has a structure in which a metal film is formed on a glass substrate, which is an insulator, the flow of air in a clean room in which a reticle is manufactured or used, or a reticle is used. High-pressure shower washing with pure water used for washing or the like, or electrification is caused by friction with an insulating reticle carrier, a case or the like.
【0006】その帯電量は数KVから数十KVに達する
こともあり、その際、レチクルの回路パターン内で放電
現象が発生し、パターンの一部が破壊(静電破壊)され
ることがある。これまでの経験では、レチクルの大部分
がクロムである時やパターン間が非常に狭い場合に静電
破壊が起き易いことが判明している。特に、回路パター
ンと遮光パターン間等、大パターン間で静電破壊が起こ
りやすいのは、それらがコンデンサとなり、大きな電荷
を溜め込むためと考えられる。このため込んだ電荷が一
時期に放出される際、端縁効果によりパターンのコーナ
ー部分、もしくは狭パターン間が、電荷のパスとなるた
めその部分が破壊される。[0006] The charge amount may reach several KV to several tens KV. At this time, a discharge phenomenon occurs in the circuit pattern of the reticle, and a part of the pattern may be destroyed (electrostatic breakdown). . Experience has shown that electrostatic breakdown is likely to occur when the majority of the reticle is chrome or when the spacing between patterns is very narrow. In particular, it is considered that electrostatic breakdown easily occurs between large patterns, such as between a circuit pattern and a light-shielding pattern, because they become capacitors and store large electric charges. For this reason, when the trapped charges are released at one time, the corners of the pattern or between narrow patterns become a path for the charges due to the edge effect, so that the parts are destroyed.
【0007】レチクルの出荷検査終了後に上述した静電
破壊が発生した場合、回路パターンの一部が破壊されて
いるため、正常な半導体集積回路を製造することができ
ずに拡散歩留りを大きく低下させる原因となる。これを
防止するためにはレチクルを使用する直前に、パターン
領域を全て検査する必要があり、多大な工数をかけなけ
ればならなかった。When the above-described electrostatic breakdown occurs after the completion of the shipping inspection of the reticle, since a part of the circuit pattern is broken, a normal semiconductor integrated circuit cannot be manufactured, and the diffusion yield is greatly reduced. Cause. In order to prevent this, it is necessary to inspect the entire pattern area immediately before using the reticle, which requires a lot of man-hours.
【0008】本発明はこのような問題点を解消し、簡単
な構成でレチクルの静電破壊を防止することを目的とす
る。SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem and to prevent electrostatic damage of a reticle with a simple structure.
【0009】[0009]
【課題を解決するための手段】上記目的を達成するた
め、第1の発明は、ガラス基板と該ガラス基板上に形成
された金属パターンとを有するレチクルにおいて、前記
金属パターンを構成する孤立したパターン間を解像限界
未満の極細パターンで相互に連結し電気的に接続したこ
とを特徴とする。According to a first aspect of the present invention, there is provided a reticle having a glass substrate and a metal pattern formed on the glass substrate. It is characterized in that they are interconnected and electrically connected with each other in an ultrafine pattern less than the resolution limit.
【0010】また、第2の発明は、前記極細パターンは
前記金属パターンと同一の材料で形成されていることを
特徴とする。The second invention is characterized in that the ultrafine pattern is formed of the same material as the metal pattern.
【0011】[0011]
【作用】このように構成することにより、帯電したレチ
クルに触れた際、または人や帯電した装置、治具で触れ
た際、パターン間を連結した挿入パターンを通じて静電
気が逃げるため、孤立したパターン間での放電はなく従
って静電破壊は起きない。With this configuration, when touching a charged reticle, or touching with a person, a charged device or a jig, static electricity escapes through an insertion pattern connecting the patterns. And no electrostatic breakdown occurs.
【0012】[0012]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【0013】図1は本発明の一実施例のレチクルの配列
図である。本図において図2と同一の符号のものは同一
または相当するものを示し、5は極細パターンを示す。FIG. 1 is an array diagram of a reticle according to one embodiment of the present invention. In this figure, those having the same reference numerals as those in FIG.
【0014】極細パターン5は、その他の金属パターン
に帯電した電気を逃す為のパターンで、パターンのコー
ナー部分や、パターン間の狭い部分等の端縁効果により
放電し易い部分に挿入され、解像限界未満の太さからな
っている。その太さは次式(レイリーの式)により定義
することができ、回路パターン1等の他の金属パターン
の形成と同時に形成することができる。The extra-fine pattern 5 is a pattern for releasing electricity charged to other metal patterns, and is inserted into a portion which is easily discharged due to an edge effect such as a corner portion of the pattern or a narrow portion between the patterns, and is resolved. It has a thickness less than the limit. The thickness can be defined by the following equation (Rayleigh equation), and can be formed simultaneously with the formation of another metal pattern such as the circuit pattern 1.
【0015】[0015]
【数1】 (Equation 1)
【0016】なお、上式でプロセス定数k1は、例えば
レジストベーク等によって決定されるものである。In the above equation, the process constant k1 is determined by, for example, resist baking.
【0017】この様な構造になっている為、帯電した電
荷は挿入した極細パターン5を通じてステッパー、スク
ラバー等の装置側のハンドリングするアーム等を介して
逃すことが可能で、パターン間での静電破壊は防止でき
る。なお、本発明の極細パターンは図示のような一つの
大きくまとまった金属パターン間を電気的に接続するの
みでなく、それぞれの金属パターン、例えば多層配線の
中の一層を形成するような回路パターンではその回路パ
ターン内部でも孤立した部分が存在したり、複数の部分
に分かれているが、そのような場合にそれら孤立、分割
された部分を電気的に接続するために用いても良いこと
は言うまでもない。With such a structure, the charged electric charge can be released through the inserted fine pattern 5 through a handling arm or the like on the apparatus side such as a stepper or a scrubber. Destruction can be prevented. In addition, the ultrafine pattern of the present invention is not only electrically connected between one large group of metal patterns as shown in the figure, but also in each metal pattern, for example, a circuit pattern such as one layer in a multilayer wiring. There is an isolated portion or divided into a plurality of portions even inside the circuit pattern. Needless to say, in such a case, the isolated and divided portions may be used to electrically connect. .
【0018】また、回路パターン1等の金属パターンは
後のホトリソグラフ工程で半導体装置上に該回路パター
ンの形が転写されたレジストパターンを形成可能な、い
わゆる実パターンであるが、挿入した極細パターンは、
解像限界未満である為、ウエハ上には転写されることは
ない。The metal pattern such as the circuit pattern 1 is a so-called real pattern which can form a resist pattern in which the shape of the circuit pattern is transferred onto a semiconductor device in a later photolithographic process. Is
Since it is less than the resolution limit, it is not transferred onto the wafer.
【0019】また、極細パターンは、実パターンとなる
金属パターンと同一の材料でできているため、単位面積
当たりの抵抗値が等しく、解像限界未満であるため実パ
ターンよりも細い。従って、ガラス基板上に被着した金
属膜中で最も高い抵抗値を持つことになり、金属膜を流
れる電流による破壊がされ易い条件下にある。但し、そ
の抵抗値は端縁効果による絶縁破壊(放電)を他の金属
パターンの一部でさせるほど高くはないので、帯電によ
り第1に破壊されるいわばヒューズのような役割を担
う。Further, since the ultrafine pattern is made of the same material as the metal pattern to be the actual pattern, it has the same resistance value per unit area, and is smaller than the resolution limit, so that it is thinner than the actual pattern. Therefore, the metal film has the highest resistance value among the metal films deposited on the glass substrate, and is under a condition that the metal film is easily broken by an electric current flowing through the metal film. However, since the resistance value is not so high as to cause dielectric breakdown (discharge) due to the edge effect in a part of another metal pattern, it plays a role like a fuse which is first destroyed by charging.
【0020】レチクルを帯電させるような環境は、レチ
クルの製造工程のみでなく他のウェハプロセス等にも影
響を与える虞があるが、本構成の極細パターンの破壊の
有無を観察するのみで工程中の異変を迅速に感知するこ
とができ、不具合の発生を抑えることができる。The environment in which the reticle is charged may affect not only the reticle manufacturing process but also other wafer processes, etc. Can be sensed quickly, and the occurrence of defects can be suppressed.
【0021】[0021]
【発明の効果】以上説明したように本発明は、解像限界
未満のパターンを挿入し、電荷を帯電することなく、逃
す構造になっており、静電破壊によるレチクルマスクの
損失を防ぐことができる。As described above, the present invention has a structure in which a pattern less than the resolution limit is inserted and a charge is released without being charged, and loss of the reticle mask due to electrostatic breakdown can be prevented. it can.
【0022】また、本発明の極細パターンは他の金属パ
ターンと同一材料からなるため、最も抵抗が高く、破壊
されやすい条件を備え、これを観察することによって工
程中の異変を迅速に感知することが可能である。Further, since the ultrafine pattern of the present invention is made of the same material as the other metal patterns, it has the highest resistance and is liable to be broken, and by observing the conditions, it is possible to quickly detect abnormalities in the process. Is possible.
【図1】本発明の半導体レチクル・マスクを示す図であ
る。FIG. 1 is a diagram showing a semiconductor reticle mask of the present invention.
【図2】従来の半導体レチクル・マスクを示す図であ
る。FIG. 2 is a diagram showing a conventional semiconductor reticle mask.
1 回路パターン 2 アライメントパターン 3 TEGパターン 4 遮光パターン 5 極細パターン DESCRIPTION OF SYMBOLS 1 Circuit pattern 2 Alignment pattern 3 TEG pattern 4 Light shielding pattern 5 Extra fine pattern
Claims (2)
た金属パターンとを有する半導体レチクル・マスクにお
いて、前記金属パターンを構成する孤立したパターン間
を解像限界未満の極細パターンで相互に連結し電気的に
接続したことを特徴とする。1. A semiconductor reticle mask having a glass substrate and a metal pattern formed on the glass substrate, wherein the isolated patterns constituting the metal pattern are interconnected by an extremely fine pattern less than the resolution limit. It is characterized by being electrically connected.
同一材料で形成されていることを特徴とする請求項1に
記載の半導体レチクル・マスク。2. The semiconductor reticle mask according to claim 1, wherein said ultrafine pattern is formed of the same material as said metal pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30485398A JP2000131823A (en) | 1998-10-27 | 1998-10-27 | Semiconductor reticule mask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30485398A JP2000131823A (en) | 1998-10-27 | 1998-10-27 | Semiconductor reticule mask |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000131823A true JP2000131823A (en) | 2000-05-12 |
Family
ID=17938078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30485398A Pending JP2000131823A (en) | 1998-10-27 | 1998-10-27 | Semiconductor reticule mask |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000131823A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100425459B1 (en) * | 2001-08-23 | 2004-03-30 | 삼성전자주식회사 | Photomask and method for manufacturing the same, and method for detecting/reparing defect of photomask |
JP2007093798A (en) * | 2005-09-27 | 2007-04-12 | Sharp Corp | Photomask and its manufacturing method |
JP2008191277A (en) * | 2007-02-02 | 2008-08-21 | Fujitsu Ltd | Photomask and method of manufacturing semiconductor device |
JP2009086384A (en) * | 2007-09-29 | 2009-04-23 | Hoya Corp | Photomask and method for manufacturing the same, and pattern transfer method |
JP2009122295A (en) * | 2007-11-14 | 2009-06-04 | Dainippon Printing Co Ltd | Photomask |
-
1998
- 1998-10-27 JP JP30485398A patent/JP2000131823A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100425459B1 (en) * | 2001-08-23 | 2004-03-30 | 삼성전자주식회사 | Photomask and method for manufacturing the same, and method for detecting/reparing defect of photomask |
JP2007093798A (en) * | 2005-09-27 | 2007-04-12 | Sharp Corp | Photomask and its manufacturing method |
JP2008191277A (en) * | 2007-02-02 | 2008-08-21 | Fujitsu Ltd | Photomask and method of manufacturing semiconductor device |
US7883823B2 (en) | 2007-02-02 | 2011-02-08 | Fujitsu Semiconductor Limited | Photomask and method for manufacturing a semiconductor device using the photomask |
JP2009086384A (en) * | 2007-09-29 | 2009-04-23 | Hoya Corp | Photomask and method for manufacturing the same, and pattern transfer method |
JP2009122295A (en) * | 2007-11-14 | 2009-06-04 | Dainippon Printing Co Ltd | Photomask |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7387855B2 (en) | Anti-ESD photomask blank | |
US5989754A (en) | Photomask arrangement protecting reticle patterns from electrostatic discharge damage (ESD) | |
JP2004134447A (en) | Method for exposure, mask, and method of manufacturing semiconductor device | |
KR20010040949A (en) | Photomask with a mask edge provided with a ring-shaped esd protection area | |
US6803156B2 (en) | Electrostatic damage (ESD) protected photomask | |
US6569576B1 (en) | Reticle cover for preventing ESD damage | |
JP2000068346A (en) | Integrated circuit device, semiconductor wafer, and circuit inspection | |
JP2000131823A (en) | Semiconductor reticule mask | |
JP2005032963A (en) | Electron beam exposure apparatus | |
US6649932B2 (en) | Electrical print resolution test die | |
JPS633302B2 (en) | ||
US6893780B1 (en) | Photomask and method for reducing electrostatic discharge on the same with an ESD protection pattern | |
US6569584B1 (en) | Methods and structures for protecting reticles from electrostatic damage | |
US7514184B2 (en) | Reticle with antistatic coating | |
US7029800B2 (en) | Reticle with antistatic coating | |
WO2001075943A2 (en) | Methods and structures for protecting reticles from esd failure | |
JPH05100410A (en) | Reticule | |
JP5836805B2 (en) | Photolithographic reticle with electrostatic discharge protection structure | |
JP4294311B2 (en) | Display device manufacturing method and processed substrate of display device | |
JPS63265246A (en) | Reticule | |
KR100422907B1 (en) | Photo Mask having static electricity check module | |
JP6767601B1 (en) | Photomask | |
JPH11149152A (en) | Grounding method and photomask blanks | |
CN110297388B (en) | Photomask, method for manufacturing photomask, and method for manufacturing electronic device | |
JPH05107740A (en) | Reticle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |