JP2000124386A - Electronic circuit device - Google Patents
Electronic circuit deviceInfo
- Publication number
- JP2000124386A JP2000124386A JP29854798A JP29854798A JP2000124386A JP 2000124386 A JP2000124386 A JP 2000124386A JP 29854798 A JP29854798 A JP 29854798A JP 29854798 A JP29854798 A JP 29854798A JP 2000124386 A JP2000124386 A JP 2000124386A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- circuit device
- electronic
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、樹脂封止パッケー
ジＩＣなどの電子回路装置に関する。The present invention relates to an electronic circuit device such as a resin-sealed package IC.
【０００２】[0002]
【従来の技術】従来より、二つ以上の電子素子を１パッ
ケージ化することにより、パッケージ容積に対する電子
素子の全体容積比率を向上させる技術が提案されてい
る。例えば、リードフレームの素子搭載部に設けた電子
素子上に更に別の電子素子を搭載して両素子とインナー
リード部とのワイヤボンディングを行って樹脂封止を施
す技術、或いは第１のリードフレームの素子搭載部に設
けた第１の電子素子の端子箇所を前記第１のリードフレ
ームのインナーリード部に金属線で接続して成る構成体
と、第２のリードフレームの素子搭載部に設けた第２の
電子素子の端子箇所を前記第２のリードフレームのイン
ナーリード部に金属線で接続して成る構成体とを向かい
合わせに配置して樹脂封止する技術が提案されている
（特開平６−３５００１１号公報、特開平２−１０５４
５０号公報、及び特開平１−２５７３６１号公報参照：
ＩＰＣ Ｈ０１Ｌ ２３／５０）。2. Description of the Related Art Conventionally, there has been proposed a technique for improving the ratio of the total volume of electronic devices to the package volume by integrating two or more electronic devices into one package. For example, a technique in which another electronic element is mounted on an electronic element provided in an element mounting part of a lead frame, and both elements and an inner lead part are subjected to wire bonding to perform resin sealing, or a first lead frame. And a terminal body of the first electronic element provided on the element mounting portion of the first lead frame is connected to the inner lead portion of the first lead frame by a metal wire, and a terminal body of the second lead frame is provided on the element mounting portion of the second lead frame. There has been proposed a technique in which a terminal portion of a second electronic element is connected to an inner lead portion of the second lead frame with a metal wire by a metal wire to face each other, and resin sealing is performed (Japanese Patent Application Laid-Open No. HEI 9-208572). 6-350011, JP-A-2-1054
No. 50, and Japanese Patent Application Laid-Open No. 1-257361:
IPC H01L 23/50).
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上述し
た二つの構成体を重ね合わせてパッケージングする従来
の技術においては、第１のリードフレームのリード部と
第２のリードフレームのリード部が全て重ならないよう
になっている。つまり、両フレームのリード部を全て電
気的に独立させることにしている。このため、電気的に
接続されるべき第１のリードフレームのリード部と第２
のリードフレームのリード部とが有る場合でもこれらは
電子回路装置の段階においては接続されずに、基板への
実装においてわざわざ半田付けしなければならないとい
う欠点があった。However, in the conventional technique of packaging the above-mentioned two components by overlapping each other, the leads of the first lead frame and the leads of the second lead frame are all overlapped. It is not going to be. That is, all the lead portions of both frames are electrically independent. For this reason, the lead portion of the first lead frame to be electrically connected
However, there is a drawback in that even when there are the lead portions of the lead frame, they are not connected at the stage of the electronic circuit device, and must be soldered when mounting on the board.
【０００４】[0004]
【課題を解決するための手段】この発明の電子回路装置
は、上記の課題を解決するために、第１のリードフレー
ムの素子搭載部に設けた第１の電子素子の端子箇所を前
記第１のリードフレームのリード部に電気的に接続して
成る第１構成体と、第２のリードフレームの素子搭載部
に設けた第２の電子素子の端子箇所を前記第２のリード
フレームのリード部に電気的に接続して成る第２構成体
とを、その互いの裏面側を向かい合わせにし、第１のリ
ードフレームのリード部と第２のリードフレームのリー
ド部との全部又は一部を重ね合わせてパッケージングし
て成ることを特徴とする。According to an electronic circuit device of the present invention, in order to solve the above-mentioned problems, a terminal portion of a first electronic element provided on an element mounting portion of a first lead frame is connected to the first electronic element. A first structural body electrically connected to a lead portion of the lead frame of the first embodiment, and a terminal portion of a second electronic element provided on an element mounting portion of the second lead frame. And a second structural body electrically connected to the first and second lead frames of the first lead frame and the second lead frame. It is characterized by being packaged together.
【０００５】上記二つの電子素子で、その入出力部とな
るリード部、更には電源供給部となるリード部の全て或
いは一部を共用できることを前提として各リードフレー
ムのリード部の全て或いは一部が重ね合わされたものと
なる。従って、電気的に接続されるべきリード部は電子
回路装置の段階で既に接続されたものとなり、基板への
実装時にわざわざ電気的に接続させる手間が不要にな
る。更に、電子回路装置におけるリードの数も削減され
ることになる。また、第１のリードフレームおよび第２
のリードフレームとして同じフレーム構成のものを利用
すること、更には既存のリードフレームを利用すること
が可能になり、新たな設計要素の追加を極力排除して製
品コストを低減することが可能になる。[0005] With the above two electronic elements, all or a part of the lead part of each lead frame is premised on the assumption that all or a part of the lead part serving as the input / output part and the lead part serving as the power supply part can be shared. Are superimposed. Therefore, the lead portions to be electrically connected are already connected at the stage of the electronic circuit device, and there is no need to perform the troublesome electrical connection when mounting on the board. Further, the number of leads in the electronic circuit device is reduced. In addition, the first lead frame and the second lead frame
It is possible to use the same frame configuration as the lead frame, and to use the existing lead frame, and to reduce the product cost by eliminating the addition of new design elements as much as possible. .
【０００６】前記第１のリードフレームの素子搭載部の
裏面と第２のリードフレームの素子搭載部の裏面とを対
向させ且つ離間させるようにしてもよい。これによれ
ば、電子回路装置を基板に搭載するときの半田付けの耐
熱性が向上する。The back surface of the element mounting portion of the first lead frame and the back surface of the element mounting portion of the second lead frame may be opposed to and separated from each other. According to this, the heat resistance of soldering when the electronic circuit device is mounted on the substrate is improved.
【０００７】第１の電子素子及び／又は第２の電子素子
上に別の電子素子が載置され、当該別の電子素子の端子
箇所がその搭載されている側のリード部に金属線にて接
続されていてもよい。これによれば、パッケージ容積に
対する電子素子の全体容積比率を更に向上させることが
できる。[0007] Another electronic element is mounted on the first electronic element and / or the second electronic element, and a terminal portion of the other electronic element is connected to a lead portion on the side where the other electronic element is mounted by a metal wire. It may be connected. According to this, the overall volume ratio of the electronic element to the package volume can be further improved.
【０００８】前記第１のリードフレームのリード部と第
２のリードフレームのリード部とが重ね合わされた状態
でメッキが施されていてもよい。これにより、二つのリ
ード部間の導通が確実になる。この確実性を更に高める
ために、重ね合わされた前記第１のリードフレームのリ
ード部と第２のリードフレームのリード部における切断
面を波形に形成してもよいし、前記第１のリードフレー
ムのリード部と第２のリードフレームのリード部とを加
圧により重ね合わせてもよい。[0008] The plating may be performed in a state where the lead portion of the first lead frame and the lead portion of the second lead frame are overlapped. This ensures conduction between the two lead portions. In order to further increase the certainty, the cut surfaces of the superposed lead portion of the first lead frame and the lead portion of the second lead frame may be formed in a waveform, The lead portion and the lead portion of the second lead frame may be overlapped by pressure.
【０００９】[0009]
【発明の実施の形態】（実施の形態１）以下、この発明
の実施の形態を図１乃至図８に基づいて説明する。図１
の平面図に示すように、第１構成体１は、第１のリード
フレーム１１の素子搭載部１１ａに設けた第１の電子素
子（抵抗、容量、インダクタ、及び半導体素子等のいず
れか一種或いはこれらの任意の組み合わせから成る）１
２の端子箇所とこれに対応する前記第１のリードフレー
ム１１のリード部１１ｂとを金属線１３で接続すること
により構成されている。(Embodiment 1) An embodiment of the present invention will be described below with reference to FIGS. FIG.
As shown in the plan view of FIG. 1, the first component 1 is formed of a first electronic element (any one of a resistor, a capacitor, an inductor, a semiconductor element, or the like) provided on the element mounting portion 11a of the first lead frame 11. Consisting of any combination of these) 1
2 and the corresponding lead portions 11b of the first lead frame 11 are connected by metal wires 13.
【００１０】また、図２の平面図に示すように、第２構
成体２は、第２のリードフレーム２１の素子搭載部２１
ａに設けた第２の電子素子（抵抗、容量、インダクタ、
及び半導体素子等のいずれか一種或いはこれらの任意の
組み合わせから成る）２２の端子箇所とこれに対応する
前記第２のリードフレーム２１のリード部２１ｂとを金
属線２３で接続することにより構成されている。上記第
１のリードフレーム１１と第２のリードフレーム２１
は、この例では同一形状を有している。[0010] As shown in the plan view of FIG. 2, the second structure 2 is provided with an element mounting portion 21 of a second lead frame 21.
a of the second electronic element (resistance, capacitance, inductor,
And any one of semiconductor elements, etc., or any combination thereof) and the corresponding lead portions 21b of the second lead frame 21 are connected by metal wires 23. I have. The first lead frame 11 and the second lead frame 21
Have the same shape in this example.
【００１１】そして、図３の断面図に示しているよう
に、この実施の形態の電子回路装置５０は、上記の第１
構成体１と第２の構成体２とを、その互いの裏面側（電
子素子を搭載していない側）を向かい合わせにし、第１
のリードフレーム１１のリード部１１ｂと第２のリード
フレーム２１のリード部２１ｂとの全てを重ね合わせた
状態で、電子素子１２，２２およびリード部１１ｂ，２
１ｂにおけるインナーリード部分が樹脂３によって封止
されて成る。樹脂３としてはエポキシ樹脂やシリコーン
樹脂などが用いられる。As shown in the cross-sectional view of FIG. 3, the electronic circuit device 50 of the present embodiment
The first structure 2 and the second structure 2 are opposed to each other on the back side (the side on which the electronic element is not mounted).
The electronic devices 12 and 22 and the lead portions 11b and 2 are placed in a state where all the lead portions 11b of the lead frame 11 and the lead portions 21b of the second lead frame 21 are overlapped.
The inner lead portion 1b is sealed with a resin 3. As the resin 3, an epoxy resin, a silicone resin, or the like is used.
【００１２】上記の電子回路装置５０は、以下のように
して製造される。まず、図４に示すように、第１のリー
ドフレーム１１が連続形成された第１のリードフレーム
帯１０１と第２のリードフレーム２１が連続形成された
第２のリードフレーム帯１０２とを用意する。なお、上
記第１のリードフレーム１１と第２のリードフレーム２
１は、同一形状を有するから、フレーム帯１０１，１０
２としては同じものを用意すればよいことになる。そし
て、この用意された一方のフレーム帯の素子搭載部上に
は第１の電子素子１１を搭載して既存の設備および既存
の方法を用いたワイヤーボンディングを行い、同様に他
方のフレーム帯の素子搭載部上には第２の電子素子２１
を搭載して既存の設備及び既存の方法を用いたワイヤー
ボンディングを行う。The electronic circuit device 50 is manufactured as follows. First, as shown in FIG. 4, a first lead frame band 101 in which first lead frames 11 are continuously formed and a second lead frame band 102 in which second lead frames 21 are continuously formed are prepared. . The first lead frame 11 and the second lead frame 2
1 have the same shape, so that the frame bands 101, 10
The same thing should be prepared as 2. Then, the first electronic element 11 is mounted on the prepared element mounting portion of one frame band, and wire bonding is performed using existing equipment and an existing method. The second electronic element 21 is mounted on the mounting portion.
To perform wire bonding using existing equipment and existing methods.
【００１３】次に、図５に示すように、第１構成体１と
第２の構成体２とを、その互いの裏面側を向かい合わせ
にして重ね合わせた状態で金型５内にセットし、樹脂を
注入する。金型５としては、二つ分の構成体の厚みに対
応できるものを選ぶ。樹脂が固化した後に成形品を取り
出すと、図６に示すごとく、未切断のリード部によって
複数の電子回路装置５０が連接されたものが得られ、前
記リード部を切断してアウターリード部等の整形をすれ
ば、図７に示す電子回路装置５０が得られることにな
る。Next, as shown in FIG. 5, the first component 1 and the second component 2 are set in the mold 5 in a state of being superposed on each other with their back surfaces facing each other. Inject the resin. As the mold 5, a mold that can correspond to the thickness of the two components is selected. When the molded product is taken out after the resin is solidified, as shown in FIG. 6, a plurality of electronic circuit devices 50 connected by uncut leads are obtained, and the leads are cut to form outer leads and the like. After the shaping, the electronic circuit device 50 shown in FIG. 7 is obtained.
【００１４】以上説明したように、この実施の形態にお
いては、二つの電子素子１２，２２でその入出力部とな
るリード部、更には電源供給部となるリード部を共用で
きるものとしており、各リードフレーム１１，２１のリ
ード部が重ね合わされたものとなる。つまり、電気的に
接続されるべきリード部は電子回路装置５０の段階で既
に接続されたものとなり、基板への実装時にわざわざ半
田付け等によって電気的に接続する手間が不要になる。
更に、電子回路装置５０におけるリードの数も削減され
る。また、第１のリードフレーム１１および第２のリー
ドフレーム２１として同じフレーム構成で且つ既存のも
のを利用することが可能になり、新たな設計要素の追加
を極力排除して製品コストを低減できる。As described above, in this embodiment, the two electronic elements 12 and 22 can share a lead portion serving as an input / output portion and a lead portion serving as a power supply portion. The lead portions of the lead frames 11 and 21 are superimposed. In other words, the lead portions to be electrically connected are already connected at the stage of the electronic circuit device 50, so that there is no need to perform the troublesome electrical connection by soldering or the like when mounting on the board.
Further, the number of leads in the electronic circuit device 50 is reduced. Further, it is possible to use an existing one having the same frame configuration as the first lead frame 11 and the second lead frame 21, thereby reducing the cost of the product by eliminating the addition of new design elements as much as possible.
【００１５】なお、上記第１のリードフレーム１１のリ
ード部１１ｂと第２のリードフレーム２１のリード部２
１ｂとが重ね合わされた状態でこれらは導通状態を形成
することになるのであるが、この導通をより確実なもの
とするために、例えばタイバーカット工程後において、
前記リード部（アウターリード部）にメッキを施すのが
望ましい。更に、この導通の確実性を一層高めるため
に、重ね合わされた前記第１のリードフレーム１１のリ
ード部と第２のリードフレーム２１のリード部における
切断面を波形に形成してメッキ付着面積を大きくするよ
うにしてもよい。この切断面波形成形は、タイバーカッ
ト工程で用いる押さえ型のカッター部の刃を波形にして
おくことにより実現できる。また、第１のリードフレー
ム１１のリード部と第２のリードフレーム２１のリード
部とを加圧密着させることも望ましい。この加圧密着
は、タイバーカット工程で用いる押さえ型に、リード部
を押圧するための押圧部（突起等）を形成しておくこと
で実現することができる。The lead portion 11b of the first lead frame 11 and the lead portion 2 of the second lead frame 21
1b are superimposed on each other to form a conductive state. In order to make the conduction more reliable, for example, after a tie bar cutting step,
It is desirable that the lead portion (outer lead portion) be plated. Further, in order to further increase the reliability of the conduction, the cut surface of the superposed lead portion of the first lead frame 11 and the lead portion of the second lead frame 21 are formed in a waveform to increase the plating adhesion area. You may make it. This cut surface corrugation can be realized by making the blade of the press-type cutter portion used in the tie bar cutting step corrugated. It is also desirable that the lead portion of the first lead frame 11 and the lead portion of the second lead frame 21 be brought into close contact under pressure. This pressure contact can be realized by forming a pressing portion (protrusion or the like) for pressing the lead portion on the pressing die used in the tie bar cutting step.
【００１６】また、上記の形態では示さなかったが、リ
ード部の一部が共用できない場合には、各リードフレー
ムのリード部の一部が重ね合わされたものとなり、この
場合には、上記ほどではないけれども、電子回路装置に
おけるリードの数を削減することができる。なお、図８
に示しているようなリードフレーム帯３０を用いること
とし、図のＡ線で谷折り或いは山折りで折り曲げるか又
は同じリードフレーム帯３０，３０を重ねることでリー
ドフレーム３０ａ，３０ａを重ね合わせるようにすれ
ば、両リードフレーム３０ａ，３０ａのリード部の一部
だけが重ね合わされたものとなる。そして、この図のよ
うなリードフレーム構成であれば、一つのリードフレー
ム帯内に異なる２種のリードフレーム部を形成する必要
がないという利点も得られることになる。Although not shown in the above embodiment, when a part of the lead part cannot be shared, a part of the lead part of each lead frame is superimposed. Although not, the number of leads in the electronic circuit device can be reduced. FIG.
And the lead frames 30a, 30a are overlapped by bending them by valley folds or mountain folds along the line A in the drawing, or by overlapping the same lead frame bands 30, 30. Then, only a part of the lead portions of both lead frames 30a, 30a is superimposed. With the lead frame configuration as shown in this figure, there is also obtained an advantage that it is not necessary to form two different types of lead frame portions in one lead frame band.
【００１７】（実施の形態２）次に、この発明の第２の
実施の形態を図９に基づいて説明する。なお、説明の便
宜上、実施の形態１と同様の部材には同一の符号を付記
する。この実施の形態の電子回路装置は、図９に示すよ
うに、第１構成体１と第２構成体２とを、その互いの裏
面側を向かい合わせにし、第１のリードフレーム１１の
リード部と第２のリードフレーム２１のリード部との全
部又は一部を重ね合わせて樹脂封止して成るものであ
り、この点で実施の形態１と共通するが、前記第１のリ
ードフレーム１１の素子搭載部１１ａの裏面と第２のリ
ードフレーム２１の素子搭載部２１ａの裏面とを離間さ
せ、この離間空間内にも樹脂を充填させている点で異な
っている。このように、第１のリードフレーム１１の素
子搭載部１１ａの裏面と第２のリードフレーム２１の素
子搭載部２１ａの裏面とを離間させたことにより、電子
回路装置を基板に搭載するときの半田付けの耐熱性が向
上する。なお、上記の離間のためには、素子搭載前に、
両リードフレームの一方或いは両方においてその素子搭
載部を押し上げる加工を施しておけばよい。(Embodiment 2) Next, a second embodiment of the present invention will be described with reference to FIG. Note that, for convenience of description, the same members as those in Embodiment 1 are denoted by the same reference numerals. As shown in FIG. 9, the electronic circuit device according to this embodiment is configured such that the first component 1 and the second component 2 face each other with their back surfaces facing each other, and the lead portion of the first lead frame 11 is formed. And a part of the lead portion of the second lead frame 21 is overlapped or resin-encapsulated. This is common to the first embodiment, however, The difference is that the back surface of the element mounting portion 11a is separated from the back surface of the element mounting portion 21a of the second lead frame 21, and the space is filled with resin. Since the back surface of the element mounting portion 11a of the first lead frame 11 and the back surface of the element mounting portion 21a of the second lead frame 21 are separated from each other as described above, soldering when the electronic circuit device is mounted on the substrate is performed. The heat resistance of the attachment is improved. In addition, for the above separation, before mounting the element,
Processing to push up the element mounting portion may be performed on one or both of the lead frames.
【００１８】（実施の形態３）次に、この発明の第３の
実施の形態を図１０に基づいて説明する。なお、説明の
便宜上、実施の形態１と同様の部材には同一の符号を付
記する。この実施の形態の電子回路装置は、図１０に示
すように、第１構成体１と第２構成体２とを、その互い
の裏面側を向かい合わせにし、第１のリードフレーム１
１のリード部と第２のリードフレーム２１のリード部と
の全部又は一部を重ね合わせて樹脂封止して成るもので
あり、この点で実施の形態１と共通するが、第１の電子
素子１２上に第３の電子素子３３を載置し、この第３の
電子素子３３がその搭載されている側のリード部に金属
線３４で接続されている点で異なっている。(Embodiment 3) Next, a third embodiment of the present invention will be described with reference to FIG. Note that, for convenience of description, the same members as those in Embodiment 1 are denoted by the same reference numerals. In the electronic circuit device of this embodiment, as shown in FIG. 10, the first component 1 and the second component 2 are placed with their back surfaces facing each other, and the first lead frame 1
The first lead portion and the lead portion of the second lead frame 21 are entirely or partially overlapped with each other and sealed with a resin. The difference is that a third electronic element 33 is mounted on the element 12, and the third electronic element 33 is connected to a lead portion on the side on which the third electronic element 33 is mounted by a metal wire 34.
【００１９】かかる構成であれば、第３の電子素子３３
が追加された分、パッケージ容積に対する電子素子の全
体容積比率を更に向上させることができる。なお、第３
の電子素子３３を第２の電子素子２２上に搭載してもよ
い。また、第１の電子素子１２上に第３の電子素子３３
を搭載し、第２の電子素子２２上に図示しない第４の電
子素子を搭載するようにしてもよいものである。With such a configuration, the third electronic element 33
Is added, the overall volume ratio of the electronic element to the package volume can be further improved. The third
May be mounted on the second electronic element 22. Further, the third electronic element 33 is provided on the first electronic element 12.
And a fourth electronic element (not shown) may be mounted on the second electronic element 22.
【００２０】なお、本発明については、特定の実施例に
限定して説明したが、この説明は例示的なものであり、
例えばリードフレームの形状やボンディング方式や封止
構造については、上述した実施の形態に限定さることは
ない。Although the present invention has been described with reference to a specific embodiment, this description is illustrative.
For example, the shape of the lead frame, the bonding method, and the sealing structure are not limited to the above embodiment.
【００２１】[0021]
【発明の効果】以上説明したように、この発明によれ
ば、電気的に接続されるべきリード部は電子回路装置の
段階で既に接続されたものとなり、基板への実装時にわ
ざわざ電気的に接続させる手間を不要にできるととも
に、リードの数も削減することができる。また、第１の
リードフレームおよび第２のリードフレームとして同じ
フレーム構成のものを利用すること、更には既存のリー
ドフレームを利用することが可能になり、新たな設計要
素の追加を極力排除して製品コストを低減することが可
能になる。As described above, according to the present invention, the leads to be electrically connected are already connected at the stage of the electronic circuit device, and are electrically connected when mounted on the board. This eliminates the need for time and effort and reduces the number of leads. In addition, it is possible to use the same lead frame structure as the first lead frame and the second lead frame, and to use an existing lead frame, and to minimize the addition of new design elements. Product costs can be reduced.
【００２２】また、前記第１のリードフレームの素子搭
載部の裏面と第２のリードフレームの素子搭載部の裏面
とを対向させ且つ離間させている構成であれば、電子回
路装置を基板に搭載するときの半田付けの耐熱性が向上
する。Further, if the back surface of the device mounting portion of the first lead frame and the back surface of the device mounting portion of the second lead frame are opposed to and separated from each other, the electronic circuit device is mounted on the substrate. The heat resistance at the time of soldering is improved.
【００２３】また、第１の電子素子及び／又は第２の電
子素子上に別の電子素子が載置され、当該別の電子素子
の端子箇所がその搭載されている側のリード部に金属線
にて接続された構成であれば、パッケージ容積に対する
電子素子の全体容積比率を更に向上させることができ
る。Further, another electronic element is mounted on the first electronic element and / or the second electronic element, and a metal wire is connected to a lead portion on a side where the terminal portion of the other electronic element is mounted. With the configuration connected by the above, the overall volume ratio of the electronic element to the package volume can be further improved.
【００２４】また、第１のリードフレームのリード部と
第２のリードフレームのリード部とが重ね合わされた状
態でメッキを施した構成、重ね合わされた前記第１のリ
ードフレームのリード部と第２のリードフレームのリー
ド部における切断面を波形に形成した構成、前記第１の
リードフレームのリード部と第２のリードフレームのリ
ード部とを加圧により重ね合わせた構成であれば、二つ
のリード部間の導通を確実にできるという効果を奏す
る。Further, the lead portion of the first lead frame and the lead portion of the second lead frame are plated in a state of being overlapped, and the lead portion of the first lead frame and the lead portion of the second lead frame are overlapped. In the case of a configuration in which the cut surface of the lead portion of the lead frame is formed in a waveform, or a configuration in which the lead portion of the first lead frame and the lead portion of the second lead frame are overlapped by pressure, two leads are provided. This has the effect of ensuring conduction between the parts.
【図１】この発明の電子回路装置に用いる第１構成体の
平面図である。FIG. 1 is a plan view of a first structure used in an electronic circuit device of the present invention.
【図２】この発明の電子回路装置に用いる第２構成体の
平面図である。FIG. 2 is a plan view of a second component used in the electronic circuit device of the present invention.
【図３】この発明の第１の実施の形態の電子回路装置の
断面図である。FIG. 3 is a sectional view of the electronic circuit device according to the first embodiment of the present invention.
【図４】図３の電子回路装置の製造で用いる第１，第２
リードフレーム帯の平面図である。FIG. 4 is a diagram showing a first and a second used in manufacturing the electronic circuit device of FIG.
It is a top view of a lead frame band.
【図５】図３の電子回路装置の製造における樹脂モール
ド工程を示した断面図である。FIG. 5 is a cross-sectional view showing a resin molding step in manufacturing the electronic circuit device of FIG. 3;
【図６】樹脂モールド成形品を示した側面図である。FIG. 6 is a side view showing a resin molded product.
【図７】樹脂モールド成形品を切断した側面図である。FIG. 7 is a side view of the resin molded product cut.
【図８】リードフレーム帯の変形例を示した平面図であ
る。FIG. 8 is a plan view showing a modification of the lead frame band.
【図９】この発明の第２の実施の形態の電子回路装置の
断面図である。FIG. 9 is a sectional view of an electronic circuit device according to a second embodiment of the present invention.
【図１０】この発明の第３の実施の形態の電子回路装置
の断面図である。FIG. 10 is a sectional view of an electronic circuit device according to a third embodiment of the present invention.
１ 第１構成体 ２ 第２構成体 ３ 樹脂 ５ 金型 １１ 第１のリードフレーム １２ 第１の電子素子 ２１ 第２のリードフレーム ２２ 第２の電子素子 ５０ 電子回路装置 １０１第１のリードフレーム帯 １０２第２のリードフレーム帯 REFERENCE SIGNS LIST 1 first component 2 second component 3 resin 5 mold 11 first lead frame 12 first electronic element 21 second lead frame 22 second electronic element 50 electronic circuit device 101 first lead frame band 102 second lead frame band
Claims (6)
けた第１の電子素子の端子箇所を前記第１のリードフレ
ームのリード部に電気的に接続して成る第１構成体と、
第２のリードフレームの素子搭載部に設けた第２の電子
素子の端子箇所を前記第２のリードフレームのリード部
に電気的に接続して成る第２構成体とを重ね合わせ、第
１のリードフレームのリード部と第２のリードフレーム
のリード部との全部又は一部を重ね合わせてパッケージ
ングして成ることを特徴とする電子回路装置。A first component formed by electrically connecting a terminal portion of a first electronic element provided on an element mounting portion of the first lead frame to a lead portion of the first lead frame;
The terminal portion of the second electronic element provided on the element mounting portion of the second lead frame is overlapped with the second component formed by electrically connecting the terminal portion of the second electronic device to the lead portion of the second lead frame. An electronic circuit device, wherein all or a part of a lead portion of a lead frame and a lead portion of a second lead frame are overlapped and packaged.
の裏面と第２のリードフレームの素子搭載部の裏面とを
対向させ且つ離間させていることを特徴とする請求項１
に記載の電子回路装置。2. The device according to claim 1, wherein a back surface of the device mounting portion of the first lead frame and a back surface of the device mounting portion of the second lead frame are opposed to and separated from each other.
An electronic circuit device according to claim 1.
子上に別の電子素子が載置され、当該別の電子素子の端
子箇所がその搭載されている側のリード部に金属線にて
接続されていることを特徴とする請求項１又は請求項２
に記載の電子回路装置。3. Another electronic element is mounted on the first electronic element and / or the second electronic element, and a metal wire is provided on a lead portion on a side where the terminal portion of the another electronic element is mounted. 3. The connection according to claim 1, wherein
An electronic circuit device according to claim 1.
第２のリードフレームのリード部とが重ね合わされた状
態でメッキが施されていることを特徴とする請求項１乃
至請求項３のいずれかに記載の電子回路装置。4. The plating method according to claim 1, wherein the plating is performed in a state where the lead portion of the first lead frame and the lead portion of the second lead frame are overlapped. An electronic circuit device according to any one of the above.
ムのリード部と第２のリードフレームのリード部におけ
る切断面が波形に形成されていることを特徴とする請求
項４に記載の電子回路装置。5. The electronic circuit device according to claim 4, wherein a cut surface of the superposed lead portion of the first lead frame and a cut surface of the lead portion of the second lead frame are formed in a waveform. .
第２のリードフレームのリード部とが加圧により重ね合
わされていることを特徴とする請求項４又は請求項５に
記載の電子回路装置。6. The electronic circuit device according to claim 4, wherein a lead portion of the first lead frame and a lead portion of the second lead frame are overlapped by pressure. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29854798A JP2000124386A (en) | 1998-10-20 | 1998-10-20 | Electronic circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29854798A JP2000124386A (en) | 1998-10-20 | 1998-10-20 | Electronic circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124386A true JP2000124386A (en) | 2000-04-28 |
Family
ID=17861153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29854798A Pending JP2000124386A (en) | 1998-10-20 | 1998-10-20 | Electronic circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000124386A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028017A (en) * | 2008-07-24 | 2010-02-04 | Fuji Electric Device Technology Co Ltd | Thin inductor, manufacturing method thereof, and ultra small size power converter using the thin inductor |
| JP2014096412A (en) * | 2012-11-07 | 2014-05-22 | Toyota Motor Corp | Semiconductor module |
-
1998
- 1998-10-20 JP JP29854798A patent/JP2000124386A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028017A (en) * | 2008-07-24 | 2010-02-04 | Fuji Electric Device Technology Co Ltd | Thin inductor, manufacturing method thereof, and ultra small size power converter using the thin inductor |
| JP2014096412A (en) * | 2012-11-07 | 2014-05-22 | Toyota Motor Corp | Semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100226737B1 (en) | Semiconductor device stacked package | |
| EP0424530B1 (en) | Resin-sealed semiconductor device | |
| US6703696B2 (en) | Semiconductor package | |
| KR970010678B1 (en) | Lead frame and the package thereof | |
| US6518501B1 (en) | Electronic part and method of assembling the same | |
| JP4294161B2 (en) | Stack package and manufacturing method thereof | |
| JP2599748Y2 (en) | Lead-exposed semiconductor package | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5014113A (en) | Multiple layer lead frame | |
| JPH0448767A (en) | Resin-sealed semiconductor device | |
| US10373894B2 (en) | Package structure and the method to fabricate thereof | |
| KR920001689A (en) | Semiconductor device and manufacturing method | |
| US6534344B2 (en) | Integrated circuit chip and method for fabricating the same | |
| JP2000124386A (en) | Electronic circuit device | |
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| JP2503029B2 (en) | Method for manufacturing thin semiconductor device | |
| KR100253388B1 (en) | Method for fabricating semiconductor package | |
| JPS62226649A (en) | Hybrid semiconductor device | |
| JPH08264706A (en) | Semiconductor device and manufacture thereof | |
| KR0144015B1 (en) | Package device for semiconductor device and manufacturing method thereof | |
| JPH0661380A (en) | Semiconductor device | |
| JP2679037B2 (en) | Semiconductor package and manufacturing method thereof | |
| JPH0714967A (en) | Lead frame | |
| JP3211116B2 (en) | Electronic component and its module structure | |
| JPH0463543B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041012 |