JP2000124107A5 - - Google Patents

Download PDF

Info

Publication number
JP2000124107A5
JP2000124107A5 JP1998297752A JP29775298A JP2000124107A5 JP 2000124107 A5 JP2000124107 A5 JP 2000124107A5 JP 1998297752 A JP1998297752 A JP 1998297752A JP 29775298 A JP29775298 A JP 29775298A JP 2000124107 A5 JP2000124107 A5 JP 2000124107A5
Authority
JP
Japan
Prior art keywords
slit
alignment mark
alignment
waveform
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1998297752A
Other languages
Japanese (ja)
Other versions
JP2000124107A (en
JP4008121B2 (en
Filing date
Publication date
Application filed filed Critical
Priority to JP29775298A priority Critical patent/JP4008121B2/en
Priority claimed from JP29775298A external-priority patent/JP4008121B2/en
Publication of JP2000124107A publication Critical patent/JP2000124107A/en
Publication of JP2000124107A5 publication Critical patent/JP2000124107A5/ja
Application granted granted Critical
Publication of JP4008121B2 publication Critical patent/JP4008121B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【書類名】 明細書
【発明の名称】 ライメントマーク
【特許請求の範囲】
【請求項1】 高温金属配線形成のアライメントマークにおいて、
絶縁膜内に形成された複数のスリットと、
前記複数のスリットの一方から他方に亘って形成された接続スリットとを有しており、
前記接続スリットの幅は、前記複数のスリットの各々の幅よりも広いことを特徴とするアライメントマーク。
【請求項2】 請求項1記載のアライメントマークにおいて、
前記絶縁膜、前記複数のスリット及び前記接続スリットは、金属膜上に形成されていることを特徴とするアライメントマーク。
【請求項】 高温金属配線形成のアライメントマークにおいて、
金属膜上に形成された絶縁膜と、
前記絶縁膜内に形成されたスリットと、
前記スリットの周囲は、前記絶縁膜に取り囲まれていることを特徴とするアライメントマーク。
【請求項】 請求項1〜3のいずれか一項に記載されたアライメントマークにおいて、
前記金属配線はAlを含むことを特徴とするアライメントマーク。
【発明の詳細な説明】
【発明の属する技術分野】
本発明は、ホトリソ工程におけるステッパアライメント時の金属配線形成用のアライメントマークに関するものである。
【従来の技術】
一般に、アライメントマーク(ここではFIA:フィールド・イメージ・アライメント)としては、以下に示すようなものがあった。
図4はかかる従来のアライメントマークの形状を示す図であり、図4(a)はその上面図、図4(b)はその断面図、図5はそのアライメントマークによるスリット段差の波形図である。
図4に示すように、メタルパッド1上の層間膜2にはアライメントマークとしてのスリット3が形成される。したがって、そのスリット3の形成により、図5に示すようなスリット段差の波形5が得られる。
そこで、ステッパアライメント時、そのスリット段差の波形5により、マスクとウエハの合わせを行うようにしている。
【発明が解決しようとする課題】
しかしながら、上記した従来のアライメントマークでは、Alスパッタ等の埋め込み性構造、及び埋め込み性を上げるための高温フロー化に伴い、次の2点の大きな問題がでてきた。
(1)Alで埋め込もうとするコンタクト径がハーフミクロンサイズに対し、スリットマークは、数ミクロンと広く、アライメントマークのスリット3が容易にAlで埋め込まれてしまい、平坦となり、アライメント波形を得ることができず、マスクとウエハの合わせができない。当然そのウエハは廃棄されることになる。
(2)高温フローのため、スリット3は、メタルパッド1上にマークを形成する。これは、スリット3のエッチングが、オーバーエッチとなり高温Al埋め込み時にSi基板との直接反応が起き、Si基板に穴が生じる。そのような危険を防ぐため、ストッパーとしてメタル(Al)を敷く。しかし、Alと高温Alは、激しく反応し、「グレイン」と呼ばれる突起物が異常発生し、これが原因でノイズ波形が生じ、きれいなアライメント波形を得ることができず、マスクとウエハの合わせができない。
この点について更に詳細に説明する。
図6は従来のアライメントマークの斜視図、図7はそのアライメントマークのオーバーエッチング状態を示す平面図、図8はそのオーバーエッチング状態のアライメントマークに高温Alが埋め込まれることによる問題点を示す図、図9はその問題点を示すアライメントマークの状態を示す平面図である。
図6において、メタルパッド1上に層間膜2が形成され、その層間膜2にアライメントマークのスリット3が形成される。
そこで、層間膜2のエッチング時にオーバーエッチとなると、図7に示すように、メタルパッド1からスリット3が落ちてしまうことになる。つまり、図8に示すように、メタルパッド(下層1AはAl、上層1BはTiN層)1からはみ出したスリット3Aが形成され、高温Alフローにより、この高温Alと下層1AのAlが反応することにより、図9に示すグレイン8が異常発生する。
これが原因でノイズ波形が生じ、きれいなアライメント波形を得ることができず、マスクとウエハの合わせができない。
本発明は、上記問題点を除去し、所望のアライメント波形を得ることにより、マスクとウエハのアライメントを正確に行うことができる金属配線形成アライメントマークを提供することを目的とする。
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕高温金属配線形成のアライメントマークにおいて、絶縁膜内に形成された複数のスリットと、前記複数のスリットの一方から他方に亘って形成された接続スリットとを有しており、前記接続スリットの幅は、前記複数のスリットの各々の幅よりも広くなるようにしたものである。
2〕上記〔1〕記載のアライメントマークにおいて、前記絶縁膜、前記複数のスリット及び前記接続スリットは、金属膜上に形成されるようにしたものである。
〕高温金属配線形成のアライメントマークにおいて、金属膜上に形成された絶縁膜と、前記絶縁膜内に形成されたスリットと、前記スリットの周囲は、前記絶縁膜に取り囲まれるようにしたものである。
〕上記〔1〕〜〔のいずれか一項に記載されたアライメントマークにおいて、前記金属配線はAlを含むようにしたものである。
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
図1は本発明の第1実施例を示す金属配線工程用アライメントマークの構成図であり、図1(a)はその金属配線工程用アライメントマークの平面図、図1(b)はその金属配線工程用アライメントマークの断面図である。
この実施例は、上記した(1)の問題点を解決するものであり、これらの図において、11は金属(メタル)パッド、12は層間膜、13は狭いスリット、14はスリットの両端を接続する広い接続部分(抜け部分)である。
このように、複数の狭いスリット13を形成して、狭い隣り合うスリット13の両端を接続する広い接続部分(抜け部分)14を形成し、スリットの面積を大きくするように構成した。
この場合は、金属配線としてのAlのフロー特性を利用したものであり、Alは狭いスリット13よりも広い接続部分(抜け部分)14に流れる。
したがって、この実施例によれば、Alは主に狭いスリット13よりも広い接続部分(抜け部分)14に流れることになる。したがって、狭いスリット13がAlで埋め込まれることはなくなり、波形をとるのに必要な段差が確保され、所望のアライメント波形を得ることができ、マスクとウエハのアライメントを正確に行うことができる。
次に、本発明の第2実施例について説明する。
図2は本発明の第2実施例を示す金属配線工程用アライメントマークの構成図であり、図2(a)はその金属配線工程用アライメントマークの平面図、図2(b)はその金属配線工程用アライメントマークの断面図である。
この実施例は、上記した(2)の問題点を解決するものであり、これらの図において、21はメタルパッド、22は層間膜、23はスリットである。
この実施例では、従来のアライメントマークに対し、スリット23の長さを短くし、両端には層間膜22を残すように構成している。
この実施例では、パッドの側壁とのメタル同士の反応を防止することができ、図6〜図9に示した従来例のように、メタルパッド下層部のAlと高温Alが、激しく反応し、「グレイン」と呼ばれる突起物が異常発生し、これが原因のノイズ波形が生じ、きれいなアライメント波形を得ることができず、マスクとウエハの合わせができないといった問題点を解決することができ、所望のアライメント波形を得ることができ、マスクとウエハのアライメントを正確に行うことができる。
図3は本発明の第2実施例により得られるアライメントマークの平面図である。この図に示すように、第2実施例のアライメントマークによれば、従来の図6〜図9に示した、同一デバイス、同一ロットによっても、図9に示すようなグレインの発生はなくなり、波形をとるのに必要な段差が確保され、所望のアライメント波形を得ることができ、マスクとウエハのアライメントを正確に行うことができる。
すなわち、従来のアライメントマークでは、Al同士の反応により、異常発生したグレインのノイズにより、アライメントが困難であったが、スリット長を短くすることにより、図3に示すように、グレインの異常発生を抑えることができ、アライメント波形のノイズ(グレイン段差による)が抑えられ、所望のアライメント波形を得ることができ、マスクとウエハのアライメントを正確に行うことができる。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【発明の効果】
以上、詳細に説明したように、本発明によれば、次のような効果を奏することができる。
(A)狭いスリットの両端に広い接続部分(抜け部分)を形成することにより、Alは主に狭いスリットよりも広い接続部分(抜け部分)に流れることになる。したがって、狭いスリットがAlで埋め込まれることはなくなり、波形をとるのに必要な段差が確保され、所望のアライメント波形を得ることができ、マスクとウエハのアライメントを正確に行うことができる。
(B)スリット長を短かくし、スリット両端側に層間膜を残すことにより、Al同士の反応によるグレインの異常発生を抑えることができ、アライメント波形のノイズ(グレイン段差による)が抑えられ、所望のアライメント波形を得ることができ、マスクとウエハのアライメントを正確に行うことができる。
【図面の簡単な説明】
【図1】
本発明の第1実施例を示す金属配線工程用アライメントマークの構成図である。
【図2】
本発明の第2実施例を示す金属配線工程用アライメントマークの構成図である。
【図3】
本発明の第2実施例により得られるアライメントマークの平面図である。
【図4】
従来のアライメントマークの形状を示す図である。
【図5】
従来のアライメントマークによるスリット段差の波形図である。
【図6】
従来のアライメントマークの斜視図である。
【図7】
従来のアライメントマークのオーバーエッチング状態を示す平面図である。
【図8】
従来のアライメントマークのオーバーエッチング状態のアライメントマークに高温Alが埋め込まれることによる問題点を示す図である。
【図9】
従来技術の問題点を示すアライメントマークの状態を示す平面図である。
【符号の説明】
11,21 メタルパッド
12 層間膜
13 狭いスリット
14 スリットの両端を接続する広い接続部分(抜け部分)
22 層間膜
23 スリット
[Document name] Specification [Title of invention] A line instrument mark [the claims]
1. A A Lai instrument marks for hot forming metal wiring,
With multiple slits formed in the insulating film,
It has a connecting slit formed from one of the plurality of slits to the other.
The width of the connecting slit, the plurality of each of the features and to luer Lai instrument marks is wider than the width of the slit.
2. In the alignment mark according to claim 1,
An alignment mark characterized in that the insulating film, the plurality of slits, and the connecting slits are formed on a metal film.
3. A A Lai instrument marks for hot forming metal wiring,
The insulating film formed on the metal film and
The slit formed in the insulating film and
Around the slit, it features and to luer Lai instrument mark that is surrounded by the insulating film.
4. In the alignment mark according to any one of claims 1 to 3, the alignment mark.
The metal wiring features and to luer Lai instrument mark to include Al.
Description: TECHNICAL FIELD [Detailed description of the invention]
[Technical field to which the invention belongs]
The present invention relates to an alignment mark for forming a metal wiring at the time of stepper alignment in the photolitho process.
[Conventional technology]
In general, the alignment marks (here, FIA: field image alignment) are as shown below.
4A and 4B are views showing the shape of the conventional alignment mark, FIG. 4A is a top view thereof, FIG. 4B is a cross-sectional view thereof, and FIG. 5 is a waveform diagram of a slit step due to the alignment mark. ..
As shown in FIG. 4, a slit 3 as an alignment mark is formed in the interlayer film 2 on the metal pad 1. Therefore, by forming the slit 3, the waveform 5 of the slit step as shown in FIG. 5 can be obtained.
Therefore, at the time of stepper alignment, the mask and the wafer are aligned according to the waveform 5 of the slit step.
[Problems to be Solved by the Invention]
However, in the conventional alignment mark as described above, with the hot flow of to increase buried structure such as Al sputtering, and the embeddability, it has become a big problem in the following two points.
(1) The contact diameter to be embedded with Al is a half micron size, whereas the slit mark is as wide as several microns, and the slit 3 of the alignment mark is easily embedded with Al and becomes flat to obtain an alignment waveform. It is not possible to match the mask and the wafer. Naturally, the wafer will be discarded.
(2) Due to the high temperature flow, the slit 3 forms a mark on the metal pad 1. This is because the etching of the slit 3 becomes overetched and a direct reaction with the Si substrate occurs when the high temperature Al is embedded, and a hole is formed in the Si substrate. In order to prevent such danger, metal (Al) is laid as a stopper. However, Al and high-temperature Al react violently, and protrusions called "grains" are abnormally generated, which causes a noise waveform, a clean alignment waveform cannot be obtained, and the mask and the wafer cannot be aligned.
This point will be described in more detail.
FIG. 6 is a perspective view of a conventional alignment mark, FIG. 7 is a plan view showing an overetched state of the alignment mark, and FIG. 8 is a view showing a problem caused by embedding high temperature Al in the alignment mark in the overetched state. FIG. 9 is a plan view showing the state of the alignment mark showing the problem.
In FIG. 6, the interlayer film 2 is formed on the metal pad 1, and the slit 3 of the alignment mark is formed in the interlayer film 2.
Therefore, if overetching occurs during etching of the interlayer film 2, the slit 3 will fall from the metal pad 1 as shown in FIG. 7. That is, as shown in FIG. 8, a slit 3A protruding from the metal pad (lower layer 1A is Al, upper layer 1B is TiN layer) 1 is formed, and this high temperature Al reacts with Al of the lower layer 1A by the high temperature Al flow. As a result, the grain 8 shown in FIG. 9 is abnormally generated.
Due to this, a noise waveform is generated, a clear alignment waveform cannot be obtained, and the mask and the wafer cannot be aligned.
The present invention is to eliminate the above problems by obtaining the desired alignment waveforms, and to provide an alignment mark for forming a metal line that alignment of the mask and the wafer can be accurately performed.
[Means for solving problems]
In order to achieve the above object, the present invention
In [1] A line instrument marks for hot forming metal wiring, has a plurality of slits formed in the insulating film, and a connection slit formed over from one to the other of said plurality of slits, the width of the connection slit is obtained by a so that a wider than the width of each of the plurality of slits.
[ 2] In the alignment mark described in [1] above, the insulating film, the plurality of slits, and the connecting slits are formed on a metal film.
[3] A Lai instrument marks for hot forming metal wiring, an insulating film formed on the metal film, and a slit formed in the insulating lining, around the slit, so that surrounded by the insulating film It is the one that was made.
[4] The A line placement marks according to any one of the above [1] to [3], wherein the metal wire is obtained by to include Al.
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail.
FIG. 1 is a configuration diagram of an alignment mark for a metal wiring process showing a first embodiment of the present invention, FIG. 1 (a) is a plan view of the alignment mark for the metal wiring process, and FIG. 1 (b) is the metal wiring. It is sectional drawing of the alignment mark for a process.
This embodiment solves the problem (1) described above. In these figures, 11 is a metal pad, 12 is an interlayer film, 13 is a narrow slit, and 14 is a connection between both ends of the slit. It is a wide connection part (missing part).
In this way, a plurality of narrow slits 13 are formed to form a wide connecting portion (missing portion) 14 connecting both ends of the narrow adjacent slits 13, and the area of the slits is increased.
In this case, the flow characteristic of Al as a metal wiring is used, and Al flows through the connection portion (detachment portion) 14 wider than the narrow slit 13.
Therefore, according to this embodiment, Al mainly flows to the connecting portion (missing portion) 14 wider than the narrow slit 13. Therefore, the narrow slit 13 is not embedded with Al, the step required for taking a waveform is secured, a desired alignment waveform can be obtained, and the mask and the wafer can be accurately aligned.
Next, a second embodiment of the present invention will be described.
FIG. 2 is a configuration diagram of an alignment mark for a metal wiring process showing a second embodiment of the present invention, FIG. 2 (a) is a plan view of the alignment mark for the metal wiring process, and FIG. 2 (b) is the metal wiring. It is sectional drawing of the alignment mark for a process.
This embodiment solves the problem (2) described above. In these figures, 21 is a metal pad, 22 is an interlayer film, and 23 is a slit.
In this embodiment, the length of the slit 23 is shortened with respect to the conventional alignment mark, and the interlayer film 22 is left at both ends.
In this embodiment, the reaction between the metals with the side wall of the pad can be prevented, and Al and the high temperature Al in the lower layer of the metal pad react violently as in the conventional example shown in FIGS. 6 to 9. It is possible to solve the problems that a protrusion called "grain" is abnormally generated, a noise waveform is generated due to this, a clean alignment waveform cannot be obtained, and the mask and the wafer cannot be aligned, and the desired alignment can be achieved. The waveform can be obtained, and the mask and the wafer can be accurately aligned.
FIG. 3 is a plan view of the alignment mark obtained by the second embodiment of the present invention. As shown in this figure, according to the alignment mark of the second embodiment, even with the same device and the same lot shown in FIGS. 6 to 9, the grain as shown in FIG. 9 is not generated and the waveform is waveformd. It is possible to secure a step necessary for taking a picture, obtain a desired alignment waveform, and accurately align the mask and the wafer.
That is, with the conventional alignment mark, it was difficult to align due to the noise of the abnormally generated grain due to the reaction between Als, but by shortening the slit length, the abnormal occurrence of the grain is caused as shown in FIG. It can be suppressed, noise of the alignment waveform (due to the grain step) can be suppressed, a desired alignment waveform can be obtained, and the mask and the wafer can be accurately aligned.
The present invention is not limited to the above examples, and various modifications can be made based on the gist of the present invention, and these are not excluded from the scope of the present invention.
【Effect of the invention】
As described in detail above, according to the present invention, the following effects can be obtained.
(A) By forming wide connecting portions (missing portions) at both ends of the narrow slit, Al mainly flows to the connecting portion (missing portion) wider than the narrow slit. Therefore, the narrow slit is not embedded with Al, the step required for taking the waveform is secured, the desired alignment waveform can be obtained, and the mask and the wafer can be accurately aligned.
(B) By shortening the slit length and leaving an interlayer film on both ends of the slit, it is possible to suppress the abnormal occurrence of grain due to the reaction between Als, and the noise of the alignment waveform (due to the grain step) is suppressed, which is desired. The alignment waveform can be obtained, and the mask and the wafer can be accurately aligned.
[Simple explanation of drawings]
FIG. 1
It is a block diagram of the alignment mark for a metal wiring process which shows 1st Example of this invention.
FIG. 2
It is a block diagram of the alignment mark for a metal wiring process which shows 2nd Example of this invention.
FIG. 3
It is a top view of the alignment mark obtained by the 2nd Example of this invention.
FIG. 4
It is a figure which shows the shape of the conventional alignment mark.
FIG. 5
It is a waveform diagram of the slit step by the conventional alignment mark.
FIG. 6
It is a perspective view of the conventional alignment mark.
FIG. 7
It is a top view which shows the over-etching state of the conventional alignment mark.
FIG. 8
It is a figure which shows the problem by embedding high temperature Al in the alignment mark in the over-etched state of the conventional alignment mark.
FIG. 9
It is a top view which shows the state of the alignment mark which shows the problem of the prior art.
[Explanation of symbols]
11 and 21 Metal pad 12 Interlayer film 13 Narrow slit 14 Wide connection part (missing part) that connects both ends of the slit
22 interlayer film 23 slit

JP29775298A 1998-10-20 1998-10-20 Alignment mark Expired - Fee Related JP4008121B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29775298A JP4008121B2 (en) 1998-10-20 1998-10-20 Alignment mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29775298A JP4008121B2 (en) 1998-10-20 1998-10-20 Alignment mark

Publications (3)

Publication Number Publication Date
JP2000124107A JP2000124107A (en) 2000-04-28
JP2000124107A5 true JP2000124107A5 (en) 2005-11-17
JP4008121B2 JP4008121B2 (en) 2007-11-14

Family

ID=17850725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29775298A Expired - Fee Related JP4008121B2 (en) 1998-10-20 1998-10-20 Alignment mark

Country Status (1)

Country Link
JP (1) JP4008121B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MD3963C2 (en) * 2008-05-08 2010-04-30 Владимир ШКИЛЁВ Method for applying the fixed identification nanotag
JP2019134111A (en) 2018-02-01 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
JP4970989B2 (en) Structure and method for forming an enlarged head portion of a plug for removing surrounding conditions
JP3468188B2 (en) Semiconductor device and its manufacturing method.
JPH098039A (en) Formation of buried wiring and buried wiring
JP2000124107A5 (en)
JP4008121B2 (en) Alignment mark
JP2633815B2 (en) Semiconductor element manufacturing method
KR100361601B1 (en) Semiconductor device
JP2878088B2 (en) Semiconductor device and manufacturing method thereof
JP2006041552A (en) Semiconductor device and its manufacturing method
KR19990060919A (en) Metal wiring formation method of semiconductor device
JPH10163200A (en) Semiconductor device
JPH09199588A (en) Manufacture of semiconductor device
JP3949311B2 (en) Manufacturing method of semiconductor device
JP2007227970A (en) Semiconductor device, and method of manufacturing same
JPH09213789A (en) Semiconductor device
JPS63244772A (en) Contact hole of semiconductor device
KR100591717B1 (en) Metal layer formation method of a semiconductor device
JP3042075B2 (en) Method for manufacturing semiconductor device
JPH03116852A (en) Semiconductor device
JP3988690B2 (en) Semiconductor device and its manufacturing method
JP3038873B2 (en) Method for manufacturing semiconductor device
JP4608208B2 (en) Electronic circuit device and manufacturing method thereof
KR100363844B1 (en) Method of forming a metal wiring in a semiconductor device
JP3348324B2 (en) Method for manufacturing semiconductor device
JPH0786276A (en) Semiconductor device