JP2000114450A - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JP2000114450A JP2000114450A JP10276179A JP27617998A JP2000114450A JP 2000114450 A JP2000114450 A JP 2000114450A JP 10276179 A JP10276179 A JP 10276179A JP 27617998 A JP27617998 A JP 27617998A JP 2000114450 A JP2000114450 A JP 2000114450A
- Authority
- JP
- Japan
- Prior art keywords
- lead electrode
- electrode
- package
- signal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 波形を劣化をさせることなくボード上の信号
を伝送させることを可能とするＩＣパッケージを提供す
ること。 【解決手段】 ドライバ５０からの外部信号が印加され
る第１のリード電極４Ａが、ＩＣチップ３上に設けられ
た信号入力用のパッド電極を介して入力回路３Ａに電気
的に接続されると共に、第１のリード電極４Ａに第２の
リード電極４Ｂが接続される。すなわち、１つの入力回
路３Ａに対して第１のリード電極４Ａと第２のリード電
極４Ｂとが設けられ、パッケージ内部での第１のリード
電極４Ａと第２のリード電極４Ｂとの間の信号経路は、
外部信号の転送経路を形成する。したがって、第１のリ
ード電極４Ａに印加された外部信号は、入力回路３Ａに
与えられると共に、第２のリード電極４Ｂを介して他の
ＩＣに供給される。
を伝送させることを可能とするＩＣパッケージを提供す
ること。 【解決手段】 ドライバ５０からの外部信号が印加され
る第１のリード電極４Ａが、ＩＣチップ３上に設けられ
た信号入力用のパッド電極を介して入力回路３Ａに電気
的に接続されると共に、第１のリード電極４Ａに第２の
リード電極４Ｂが接続される。すなわち、１つの入力回
路３Ａに対して第１のリード電極４Ａと第２のリード電
極４Ｂとが設けられ、パッケージ内部での第１のリード
電極４Ａと第２のリード電極４Ｂとの間の信号経路は、
外部信号の転送経路を形成する。したがって、第１のリ
ード電極４Ａに印加された外部信号は、入力回路３Ａに
与えられると共に、第２のリード電極４Ｂを介して他の
ＩＣに供給される。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣチップを収
容して実装するＩＣパッケージに関し、特に、同一の信
号伝送ライン上に複数のＩＣを接続するのに好適なＩＣ
パッケージに関する。
容して実装するＩＣパッケージに関し、特に、同一の信
号伝送ライン上に複数のＩＣを接続するのに好適なＩＣ
パッケージに関する。
【０００２】
【従来の技術】図４に、従来のパッケージに実装された
ＩＣ(Integrated Circuit)に対する信号伝達経路を示
す。同図において、符号１０はＩＣ、符号２０は、ＩＣ
パッケージ、符号３０はＩＣチップ、符号３０Ａは、Ｉ
Ｃチップ３０上に形成された入力回路（レシーバ）、符
号４０は、ＩＣパッケージ上の信号配線（以下、「ＩＣ
内部伝送ライン」と記す）、符号５０は、ＩＣ１０に信
号を供給するための外部回路のドライバ、６０は、ＩＣ
１０が実装されたボード上の信号配線（以下、「ボード
伝送ライン」と記す）である。なお、図４には、１つの
入力回路３０Ａしか示さないが、ＩＣ３は、複数の入力
回路、出力回路、入出力回路を備える。
ＩＣ(Integrated Circuit)に対する信号伝達経路を示
す。同図において、符号１０はＩＣ、符号２０は、ＩＣ
パッケージ、符号３０はＩＣチップ、符号３０Ａは、Ｉ
Ｃチップ３０上に形成された入力回路（レシーバ）、符
号４０は、ＩＣパッケージ上の信号配線（以下、「ＩＣ
内部伝送ライン」と記す）、符号５０は、ＩＣ１０に信
号を供給するための外部回路のドライバ、６０は、ＩＣ
１０が実装されたボード上の信号配線（以下、「ボード
伝送ライン」と記す）である。なお、図４には、１つの
入力回路３０Ａしか示さないが、ＩＣ３は、複数の入力
回路、出力回路、入出力回路を備える。
【０００３】上述のＩＣパッケージ２０には、ＩＣチッ
プ３０上の各入力回路に対して１つのリード電極が設け
られており、ドライバ５０の出力信号は、１本のボード
伝送ライン６０を介して各ＩＣに伝送され、ＩＣ内部伝
送ライン４０を介して入力回路３０Ａに入力される。し
たがって、ドライバ５０の出力信号を複数のＩＣに対し
て共通に供給する場合、複数のＩＣのリード電極がボー
ド伝送ライン６０に共通に接続される。
プ３０上の各入力回路に対して１つのリード電極が設け
られており、ドライバ５０の出力信号は、１本のボード
伝送ライン６０を介して各ＩＣに伝送され、ＩＣ内部伝
送ライン４０を介して入力回路３０Ａに入力される。し
たがって、ドライバ５０の出力信号を複数のＩＣに対し
て共通に供給する場合、複数のＩＣのリード電極がボー
ド伝送ライン６０に共通に接続される。
【０００４】
【発明が解決しようとする課題】ところで、上述の従来
のＩＣパッケージ２０によれば、ＩＣ内部伝送ライン４
０は、ボード伝送ライン６０から分岐されたものとなっ
ていることに起因して、ボード伝送ライン６０上の信号
波形が劣化するという問題がある。
のＩＣパッケージ２０によれば、ＩＣ内部伝送ライン４
０は、ボード伝送ライン６０から分岐されたものとなっ
ていることに起因して、ボード伝送ライン６０上の信号
波形が劣化するという問題がある。
【０００５】すなわち、ボード伝送ライン６０およびＩ
Ｃ内部伝送ライン４０は分布定数回路を形成し、それぞ
れ特性インピーダンスを持つ。ここで、線路長が有限で
あればインピーダンスのミスマッチによるリンギングが
生じ、信号波形が劣化する。特に、ＩＣ内部伝送ライン
４０においてインピーダンスのミスマッチが存在する
と、接続されるＩＣの数に比例してボード伝送ライン６
０上の信号波形に与える影響が大きくなり、信号波形の
劣化が著しくなる。
Ｃ内部伝送ライン４０は分布定数回路を形成し、それぞ
れ特性インピーダンスを持つ。ここで、線路長が有限で
あればインピーダンスのミスマッチによるリンギングが
生じ、信号波形が劣化する。特に、ＩＣ内部伝送ライン
４０においてインピーダンスのミスマッチが存在する
と、接続されるＩＣの数に比例してボード伝送ライン６
０上の信号波形に与える影響が大きくなり、信号波形の
劣化が著しくなる。
【０００６】この発明は、上記事情に鑑みてなされたも
ので、共通のドライバで複数のＩＣを駆動する場合にお
いて、波形を劣化をさせることなく信号を伝送させるこ
とを可能とするＩＣパッケージを提供することを目的と
する。
ので、共通のドライバで複数のＩＣを駆動する場合にお
いて、波形を劣化をさせることなく信号を伝送させるこ
とを可能とするＩＣパッケージを提供することを目的と
する。
【０００７】
【課題を解決するための手段】上記課題を解決達成する
ため、この発明は以下の構成を有する。すなわち、請求
項１にかかる発明は、ＩＣチップを収容して実装するＩ
Ｃパッケージであって、前記ＩＣチップ上に設けられた
信号入力用のパッド電極に電気的に接続され、外部信号
が印加される第１のリード電極と、前記第１のリード電
極に電気的に接続された第２のリード電極とを備え、前
記第１のリード電極と前記第２のリード電極との間の信
号経路は、前記外部信号の転送経路を形成することを特
徴とする。
ため、この発明は以下の構成を有する。すなわち、請求
項１にかかる発明は、ＩＣチップを収容して実装するＩ
Ｃパッケージであって、前記ＩＣチップ上に設けられた
信号入力用のパッド電極に電気的に接続され、外部信号
が印加される第１のリード電極と、前記第１のリード電
極に電気的に接続された第２のリード電極とを備え、前
記第１のリード電極と前記第２のリード電極との間の信
号経路は、前記外部信号の転送経路を形成することを特
徴とする。
【０００８】この発明によれば、ＩＣ上の電極パッドは
ＩＣ内部で外部信号の転送経路と接続される。したがっ
て、この外部信号の転送経路とパッド電極との間に発生
する分岐線路長が信号波長よりも充分に短くなり、反射
波の影響が軽減される。したがって、インピーダンスの
ミスマッチがあったとしても、波形の劣化が抑えられ
る。
ＩＣ内部で外部信号の転送経路と接続される。したがっ
て、この外部信号の転送経路とパッド電極との間に発生
する分岐線路長が信号波長よりも充分に短くなり、反射
波の影響が軽減される。したがって、インピーダンスの
ミスマッチがあったとしても、波形の劣化が抑えられ
る。
【０００９】また、請求項２にかかる発明は、前記第１
および第２のリード電極が、共通のワイヤを介して前記
信号入力用のパッド電極と接続され、前記第１のリード
電極と前記第２のリード電極が、前記ワイヤとの接続部
の近傍で互いに電気的に接続されたことを特徴とする。
これにより、外部信号の転送経路とパッド電極との間に
発生する分岐線路長がワイヤ長に抑えられる。
および第２のリード電極が、共通のワイヤを介して前記
信号入力用のパッド電極と接続され、前記第１のリード
電極と前記第２のリード電極が、前記ワイヤとの接続部
の近傍で互いに電気的に接続されたことを特徴とする。
これにより、外部信号の転送経路とパッド電極との間に
発生する分岐線路長がワイヤ長に抑えられる。
【００１０】さらに、請求項３にかかる発明は、前記第
１および第２のリード電極が、別々のワイヤを介して前
記信号入力用のパッド電極とそれぞれ接続され、前記第
１のリード電極と前記第２のリード電極が、前記信号入
力用のパッド電極を介して電気的に接続されたことを特
徴とする。これにより、外部信号の転送経路とパッド電
極との間の分岐路が事実上存在しなくなる。
１および第２のリード電極が、別々のワイヤを介して前
記信号入力用のパッド電極とそれぞれ接続され、前記第
１のリード電極と前記第２のリード電極が、前記信号入
力用のパッド電極を介して電気的に接続されたことを特
徴とする。これにより、外部信号の転送経路とパッド電
極との間の分岐路が事実上存在しなくなる。
【００１１】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。なお、前述の図４に示す要素
と共通する要素については同一符号を付す。
の実施の形態を説明する。なお、前述の図４に示す要素
と共通する要素については同一符号を付す。
【００１２】図１に、この発明にかかるＩＣパッケージ
２の適用例を示す。同図において、符号１はＩＣ、符号
２は、この発明にかかるＩＣパッケージ、符号３はＩＣ
チップ、符号３Ａは、ＩＣチップ３上に形成された入力
回路（レシーバ）、符号４Ａおよび４Ｂは、ＩＣパッケ
ージ上の信号配線（ＩＣ内部伝送ライン）をなすリード
電極、符号５０は、ＩＣ１に信号を供給するための外部
回路のドライバ、符号６Ａおよび６Ｂは、ＩＣ１が実装
されたボード上の信号配線（ボード伝送ライン）であ
る。
２の適用例を示す。同図において、符号１はＩＣ、符号
２は、この発明にかかるＩＣパッケージ、符号３はＩＣ
チップ、符号３Ａは、ＩＣチップ３上に形成された入力
回路（レシーバ）、符号４Ａおよび４Ｂは、ＩＣパッケ
ージ上の信号配線（ＩＣ内部伝送ライン）をなすリード
電極、符号５０は、ＩＣ１に信号を供給するための外部
回路のドライバ、符号６Ａおよび６Ｂは、ＩＣ１が実装
されたボード上の信号配線（ボード伝送ライン）であ
る。
【００１３】図２に、ＩＣパッケージ２内部の詳細を示
す。符号３ＢはＩＣチップ３上に設けられた信号入力用
のパッド電極、符号４Ｃはリード電極４Ａ，４Ｂとパッ
ド電極３Ｂとを電気的に接続するためのボンディングワ
イヤ（以下、単に「ワイヤ」と記す）である。パッド電
極３Ｂは、ワイヤ４Ｃを接続するためにＩＣ上に形成さ
れた電極であって、入力回路３Ａの入力端子をなす。
す。符号３ＢはＩＣチップ３上に設けられた信号入力用
のパッド電極、符号４Ｃはリード電極４Ａ，４Ｂとパッ
ド電極３Ｂとを電気的に接続するためのボンディングワ
イヤ（以下、単に「ワイヤ」と記す）である。パッド電
極３Ｂは、ワイヤ４Ｃを接続するためにＩＣ上に形成さ
れた電極であって、入力回路３Ａの入力端子をなす。
【００１４】ここで、リード電極４Ａおよび４Ｂは、共
通のワイヤ４Ｃを介してＩＣチップ３上のパッド電極３
Ｂに電気的に接続されると共に、ワイヤ４Ｃとの接続点
Ｐの近傍で互いに接続される。すなわち、この実施の形
態にかかるＩＣパッケージ２は、ドライバ５０からの信
号（外部信号）を入力するためのリード電極４Ａと、入
力された外部信号を他のＩＣに転送するためのリード電
極４Ｂとを個別に有している。
通のワイヤ４Ｃを介してＩＣチップ３上のパッド電極３
Ｂに電気的に接続されると共に、ワイヤ４Ｃとの接続点
Ｐの近傍で互いに接続される。すなわち、この実施の形
態にかかるＩＣパッケージ２は、ドライバ５０からの信
号（外部信号）を入力するためのリード電極４Ａと、入
力された外部信号を他のＩＣに転送するためのリード電
極４Ｂとを個別に有している。
【００１５】以下、このように構成されたＩＣパッケー
ジ２を用いた場合の外部信号の伝達メカニズムについ
て、図３に示すようにドライバ５０の出力信号をＩＣ１
１および１２に供給する場合を例として説明する。な
お、図３において、ＩＣ１１および１２のＩＣパッケー
ジは、図２に示すＩＣパッケージ２の構成を有し、リー
ド電極１１Ａおよび１２Ａはリード電極４Ａに対応し、
リード電極１１Ｂおよび１２Ｂはリード電極４Ｂに対応
する。
ジ２を用いた場合の外部信号の伝達メカニズムについ
て、図３に示すようにドライバ５０の出力信号をＩＣ１
１および１２に供給する場合を例として説明する。な
お、図３において、ＩＣ１１および１２のＩＣパッケー
ジは、図２に示すＩＣパッケージ２の構成を有し、リー
ド電極１１Ａおよび１２Ａはリード電極４Ａに対応し、
リード電極１１Ｂおよび１２Ｂはリード電極４Ｂに対応
する。
【００１６】図３において、ドライバ５０からの外部信
号は、ボード伝送ライン６１を介してＩＣ１１のリード
電極１１Ａに印加される。この外部信号は、図２に示す
ワイヤ４Ｃを介してＩＣチップ内の入力回路に入力され
る。また、リード電極１１Ａは、ＩＣ１１のパッケージ
内でリード電極１１Ｂに接続されているので、リード電
極１１Ａに印加された外部信号は、一旦パッケージ内部
に引き込まれた後、リード電極１１Ｂに現れる。リード
電極１１Ｂに現れた信号は、ＩＣ１２のリード電極１２
Ａに与えられ、その内部のＩＣチップの入力回路に入力
される。
号は、ボード伝送ライン６１を介してＩＣ１１のリード
電極１１Ａに印加される。この外部信号は、図２に示す
ワイヤ４Ｃを介してＩＣチップ内の入力回路に入力され
る。また、リード電極１１Ａは、ＩＣ１１のパッケージ
内でリード電極１１Ｂに接続されているので、リード電
極１１Ａに印加された外部信号は、一旦パッケージ内部
に引き込まれた後、リード電極１１Ｂに現れる。リード
電極１１Ｂに現れた信号は、ＩＣ１２のリード電極１２
Ａに与えられ、その内部のＩＣチップの入力回路に入力
される。
【００１７】ここで、ＩＣ１１に着目すると、リード電
極１１Ａとリード電極１１Ｂは、外部信号の転送経路を
形成する。このとき、図２に示すワイヤ４Ｃは外部信号
の転送経路に対する分岐路を形成し、この分岐路の線路
長はワイヤ４Ｃの線路長に抑えられる。この結果、分岐
路でのインピーダンスのミスマッチが最小限に抑えられ
て外部信号と反射波との位相差が小さくなり、従って外
部信号の波形の劣化が抑えられる。したがって、上述の
外部信号として高周波信号を伝送する場合に、反射波と
の位相差を小さくでき、顕著な効果が得られる。
極１１Ａとリード電極１１Ｂは、外部信号の転送経路を
形成する。このとき、図２に示すワイヤ４Ｃは外部信号
の転送経路に対する分岐路を形成し、この分岐路の線路
長はワイヤ４Ｃの線路長に抑えられる。この結果、分岐
路でのインピーダンスのミスマッチが最小限に抑えられ
て外部信号と反射波との位相差が小さくなり、従って外
部信号の波形の劣化が抑えられる。したがって、上述の
外部信号として高周波信号を伝送する場合に、反射波と
の位相差を小さくでき、顕著な効果が得られる。
【００１８】以上、この発明の一実施形態を説明した
が、この発明は、この実施形態に限られるものではな
く、この発明の要旨を逸脱しない範囲の設計変更等があ
っても本発明に含まれる。例えば、上述の実施の形態で
は、図２に示すようにリード電極４Ａとリード電極４Ｂ
とをパッケージ内部で直接接続するものとしたが、リー
ド電極４Ａとリード電極４Ｂとを分離してそれぞれ別々
のワイヤを介してパッド電極３Ｂに接続し、パッド電極
３Ｂを介してリード電極４Ａとリード電極４Ｂとを間接
的に接続するものとしてもよい。この場合、外部信号の
転送経路に対する分岐路が事実上なくなり、この分岐路
に起因した波形の劣化を排除できる。
が、この発明は、この実施形態に限られるものではな
く、この発明の要旨を逸脱しない範囲の設計変更等があ
っても本発明に含まれる。例えば、上述の実施の形態で
は、図２に示すようにリード電極４Ａとリード電極４Ｂ
とをパッケージ内部で直接接続するものとしたが、リー
ド電極４Ａとリード電極４Ｂとを分離してそれぞれ別々
のワイヤを介してパッド電極３Ｂに接続し、パッド電極
３Ｂを介してリード電極４Ａとリード電極４Ｂとを間接
的に接続するものとしてもよい。この場合、外部信号の
転送経路に対する分岐路が事実上なくなり、この分岐路
に起因した波形の劣化を排除できる。
【００１９】
【発明の効果】以上説明したように、この発明によれば
以下の効果を得ることができる。すなわち、この発明の
請求項１にかかる発明によれば、ＩＣチップ上に設けら
れた信号入力用のパッド電極に電気的に接続されて外部
信号が印加される第１のリード電極と、この第１のリー
ド電極に接続された第２のリード電極とを備え、第１の
リード電極と前記第２のリード電極との間の信号経路が
外部信号の転送経路を形成するようにしたので、共通の
ドライバで複数のＩＣを駆動する場合に、波形の劣化を
抑えて信号を伝送させることが可能となる。
以下の効果を得ることができる。すなわち、この発明の
請求項１にかかる発明によれば、ＩＣチップ上に設けら
れた信号入力用のパッド電極に電気的に接続されて外部
信号が印加される第１のリード電極と、この第１のリー
ド電極に接続された第２のリード電極とを備え、第１の
リード電極と前記第２のリード電極との間の信号経路が
外部信号の転送経路を形成するようにしたので、共通の
ドライバで複数のＩＣを駆動する場合に、波形の劣化を
抑えて信号を伝送させることが可能となる。
【００２０】また、請求項２にかかる発明によれば、第
１および第２のリード電極を、共通のワイヤを介してパ
ッド電極と接続し、ワイヤとの接続部の近傍で互いに電
気的に接続したので、外部信号の転送経路のインピーダ
ンスを低く抑えることができる。
１および第２のリード電極を、共通のワイヤを介してパ
ッド電極と接続し、ワイヤとの接続部の近傍で互いに電
気的に接続したので、外部信号の転送経路のインピーダ
ンスを低く抑えることができる。
【００２１】さらに、請求項３にかかる発明によれば、
第１および第２のリード電極を、別々のワイヤを介して
パッド電極とそれぞれ接続し、パッド電極を介して互い
に電気的に接続したので、分岐路の発生を抑えることが
でき、波形の劣化を一層抑えることができる。
第１および第２のリード電極を、別々のワイヤを介して
パッド電極とそれぞれ接続し、パッド電極を介して互い
に電気的に接続したので、分岐路の発生を抑えることが
でき、波形の劣化を一層抑えることができる。
【図１】 この発明にかかるＩＣパッケージを用いた場
合の信号の伝送経路を説明するための図である。
合の信号の伝送経路を説明するための図である。
【図２】 この発明にかかるＩＣパッケージの詳細構成
を示す図である。
を示す図である。
【図３】 この発明にかかるＩＣパッケージの適用例を
示す図である。
示す図である。
【図４】 従来技術にかかるＩＣパッケージを用いた場
合の信号の伝送経路を説明するための図である。
合の信号の伝送経路を説明するための図である。
１…ＩＣ(Integrated Circuit)、２…ＩＣパッケージ、
３…ＩＣチップ、３Ａ…入力回路（レシーバ）、３Ｂ…
パッド電極、４Ａ，４Ｂ，１１Ａ，１１Ｂ，１２Ａ，１
２Ｂ…リード電極（ＩＣ内部伝送ライン）、４Ｃ…ボン
ディングワイヤ、５０…ドライバ、６Ａ，６Ｂ，６１，
６２，６３…ボード伝送ライン。
３…ＩＣチップ、３Ａ…入力回路（レシーバ）、３Ｂ…
パッド電極、４Ａ，４Ｂ，１１Ａ，１１Ｂ，１２Ａ，１
２Ｂ…リード電極（ＩＣ内部伝送ライン）、４Ｃ…ボン
ディングワイヤ、５０…ドライバ、６Ａ，６Ｂ，６１，
６２，６３…ボード伝送ライン。
Claims (3)
- 【請求項１】 ＩＣチップを収容して実装するＩＣパッ
ケージであって、 前記ＩＣチップ上に設けられた信号入力用のパッド電極
に電気的に接続され、外部信号が印加される第１のリー
ド電極と、 前記第１のリード電極に電気的に接続された第２のリー
ド電極とを備え、 前記第１のリード電極と前記第２のリード電極との間の
信号経路は、前記外部信号の転送経路を形成することを
特徴とするＩＣパッケージ。 - 【請求項２】 前記第１および第２のリード電極は、共
通のワイヤを介して前記信号入力用のパッド電極と接続
され、前記第１のリード電極と前記第２のリード電極
は、前記ワイヤとの接続部の近傍で互いに電気的に接続
されたことを特徴とする請求項１に記載されたＩＣパッ
ケージ。 - 【請求項３】 前記第１および第２のリード電極は、別
々のワイヤを介して前記信号入力用のパッド電極とそれ
ぞれ接続され、 前記第１のリード電極と前記第２のリード電極は、前記
信号入力用のパッド電極を介して電気的に接続されたこ
とを特徴とする請求項１に記載されたＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10276179A JP2000114450A (ja) | 1998-09-29 | 1998-09-29 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10276179A JP2000114450A (ja) | 1998-09-29 | 1998-09-29 | Ｉｃパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114450A true JP2000114450A (ja) | 2000-04-21 |
Family
ID=17565825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10276179A Pending JP2000114450A (ja) | 1998-09-29 | 1998-09-29 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114450A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425508B (zh) * | 2007-10-30 | 2013-10-16 | 三星电子株式会社 | 芯片堆叠封装 |
-
1998
- 1998-09-29 JP JP10276179A patent/JP2000114450A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425508B (zh) * | 2007-10-30 | 2013-10-16 | 三星电子株式会社 | 芯片堆叠封装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465336B2 (en) | Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module | |
| US7129568B2 (en) | Chip package and electrical connection structure between chip and substrate | |
| US5140407A (en) | Semiconductor integrated circuit devices | |
| US20220262718A1 (en) | Isolating electric paths in semiconductor device packages | |
| JPH07147352A (ja) | 半導体集積回路装置 | |
| JP2000114450A (ja) | Ｉｃパッケージ | |
| US6509628B2 (en) | IC chip | |
| JPH0786509A (ja) | 半導体集積回路 | |
| US7173326B2 (en) | Semiconductor integrated device | |
| JPH06310656A (ja) | 半導体集積回路 | |
| US20020073273A1 (en) | Memory module with DRAM package for matching channel impedance | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JP3112270B2 (ja) | 高速ロジック回路 | |
| TWI819960B (zh) | 能夠增加干擾源之間的隔離度的積體電路封裝結構 | |
| US7449788B2 (en) | Chip structure with arrangement of side pads | |
| JPH05259942A (ja) | 送信システム | |
| JP2637975B2 (ja) | 半導体装置用パツケージ | |
| JPH01132150A (ja) | 半導体チップのキャリア基板 | |
| JPH0786446A (ja) | Ｉｃパッケージ | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JP2000357755A (ja) | 高周波デバイス用パッケージ | |
| JP2003217745A (ja) | 信号中継装置 | |
| JPH04260341A (ja) | 半導体集積回路装置 | |
| JP2000068616A (ja) | 高速伝送路用中継ジャック | |
| JP2001168238A (ja) | 高周波回路用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |