JP2000101100A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2000101100A
JP2000101100A JP26352598A JP26352598A JP2000101100A JP 2000101100 A JP2000101100 A JP 2000101100A JP 26352598 A JP26352598 A JP 26352598A JP 26352598 A JP26352598 A JP 26352598A JP 2000101100 A JP2000101100 A JP 2000101100A
Authority
JP
Japan
Prior art keywords
electrode
sic
metal
schottky
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26352598A
Other languages
Japanese (ja)
Other versions
JP3361062B2 (en
Inventor
Osamu Takigawa
滝川  修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26352598A priority Critical patent/JP3361062B2/en
Publication of JP2000101100A publication Critical patent/JP2000101100A/en
Application granted granted Critical
Publication of JP3361062B2 publication Critical patent/JP3361062B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To restrain an electrode from acting on an SiC board so as to lessen a leakage current by a method, where the electrode is formed of an element such as iron, ruthenium, osmium, iridium, or rhodium or alloy of two or more metals selected from among them. SOLUTION: An N-type SiC layer 2 is grown epitaxially on an N-conductivity type SiC board 1, the SiC board 1 is cleaned, and then Fe is evaporated as a Schottky electrode 4 on the epitaxial layer 2 on the SiC board 1. Ni is evaporated as an ohmic electrode 3 on the rear of the SiC board 1. An Fe electrode is formed through a patterning process. Ruthenium, osmium, iridium, or rhodium may also be used in place of iron. As a result, an electrode is made hardly reacting with SiC, and a leakage current can be restrained from increasing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、炭化珪素(Si
C)を用いた半導体装置に関する。
TECHNICAL FIELD The present invention relates to a silicon carbide (Si)
The present invention relates to a semiconductor device using C).

【0002】[0002]

【従来の技術】金属と半導体を接触させたショットキー
電極を用いる構造のショットキーダイオードは、半導体
中の少数キャリアを使用しないので高速スイッチングが
できるという特徴がある。しかしながら、シリコンを用
いたショットキーダイオードは耐圧が低いという問題が
ある。これに対して、SiCを用いたショットキーダイ
オードは耐圧が高いという特徴を有している。また、S
iCを用いたショットキーダイオードは高温でも動作で
きることから、大電流が流れるような用途に対して、冷
却手段なし或いは小さな冷却装置を用いるだけでよい。
2. Description of the Related Art A Schottky diode having a structure using a Schottky electrode in which a metal and a semiconductor are in contact with each other has a feature that high-speed switching can be performed because minority carriers in the semiconductor are not used. However, a Schottky diode using silicon has a problem that the withstand voltage is low. On the other hand, a Schottky diode using SiC has a feature that the breakdown voltage is high. Also, S
Since a Schottky diode using iC can operate even at a high temperature, it is only necessary to use no cooling means or use only a small cooling device for applications in which a large current flows.

【0003】ショットキー電極としては例えばチタン
(Ti)等が用いられるが、チタンは高温で熱処理する
とSiCと反応し、逆バイアス時のリーク電流が増加す
るという問題がある。また、デバイスとしてはショット
キー電極の他にオーミック電極を形成する必要がある。
オーミック電極としては通常ニッケルが用いられるが、
良好なオーミック性を生じさせるためには数100度の
温度で熱処理を行う必要がある。このときの熱処理によ
って、ショットキー電極に前述したようなリーク電流の
増加が生じる。オーミック電極を形成した後に熱処理を
行い、その後にショットキー電極を形成する方法も考え
られるが、この場合にはアニール雰囲気中の不純物によ
って表面が汚染され、逆にリーク電流が増大するという
現象が生じる。
As a Schottky electrode, for example, titanium (Ti) is used. However, titanium has a problem in that when heat-treated at a high temperature, titanium reacts with SiC and a leakage current at the time of reverse bias increases. Further, it is necessary to form an ohmic electrode in addition to the Schottky electrode as a device.
Nickel is usually used as the ohmic electrode,
In order to produce good ohmic properties, it is necessary to perform heat treatment at a temperature of several hundred degrees. The heat treatment at this time causes an increase in the leakage current as described above in the Schottky electrode. A method of performing heat treatment after forming an ohmic electrode and then forming a Schottky electrode is also conceivable. In this case, however, a phenomenon occurs in which the surface is contaminated by impurities in an annealing atmosphere, and conversely, a leak current increases. .

【0004】一方、ショットキーダイオードを動作させ
る際には、オン抵抗を下げてオン電流が多くなるように
することが好ましい。この場合、半導体と金属との間の
電位障壁、いわゆるバリアハイトが低いことが要求され
る。ショットキー電極としてTiを用いた場合、バリア
ハイトは約1eV程度である。しかし、大電流を得るた
めにはさらにバリアハイトを下げることが望ましい。
On the other hand, when operating the Schottky diode, it is preferable to reduce the on-resistance to increase the on-current. In this case, the potential barrier between the semiconductor and the metal, that is, a so-called barrier height is required to be low. When Ti is used as the Schottky electrode, the barrier height is about 1 eV. However, it is desirable to further reduce the barrier height in order to obtain a large current.

【0005】[0005]

【発明が解決しようとする課題】このように、ショット
キー電極として例えばチタンを用いる場合、高温で熱処
理を行うことによりチタンがSiCと反応し、逆バイア
ス時のリーク電流が増加するいう問題があった。
As described above, when using, for example, titanium as a Schottky electrode, heat treatment at a high temperature causes a problem that titanium reacts with SiC and a leakage current at the time of reverse bias increases. Was.

【0006】また、ショットキーダイオードのオン電流
を増加させるためには、半導体と金属との間のバリアハ
イトを低くすることが必要であるが、ショットキー電極
としてTiを用いた場合のバリアハイトは1eV程度で
あり、必ずしも満足できるものではなかった。
In order to increase the ON current of the Schottky diode, it is necessary to lower the barrier height between the semiconductor and the metal. However, the barrier height when Ti is used as the Schottky electrode is about 1 eV. And it was not always satisfactory.

【0007】本発明は上記従来の課題に対してなされた
ものであり、SiCと電極との間でショットキー接合が
形成された半導体装置において、SiCと電極との反応
を抑制してリーク電流を低減することを第1の目的と
し、半導体と電極との間のバリアハイトを低くしてオン
電流を増大させることを第2の目的としている。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems. In a semiconductor device in which a Schottky junction is formed between SiC and an electrode, a reaction between the SiC and the electrode is suppressed to reduce a leakage current. A first object is to reduce the voltage, and a second object is to reduce the barrier height between the semiconductor and the electrode to increase the on-current.

【0008】[0008]

【課題を解決するための手段】本発明は、SiCと電極
との間でショットキー接合が形成された半導体装置にお
いて、前記電極として鉄、ルテニウム、オスミウム、イ
リジウム、ロジウム又はこれらの中から選択された少な
くとも2以上の金属の合金を用いることを特徴とする。
According to the present invention, there is provided a semiconductor device in which a Schottky junction is formed between SiC and an electrode, wherein the electrode is selected from iron, ruthenium, osmium, iridium, rhodium and the like. In addition, an alloy of at least two metals is used.

【0009】前記金属はSiCとの反応が少なく、これ
らの金属をショットキー電極として用いることにより、
高温で熱処理を行っても逆バイアス時のリーク電流の増
加を抑えることができる。
The above-mentioned metals have little reaction with SiC, and by using these metals as Schottky electrodes,
Even if heat treatment is performed at a high temperature, it is possible to suppress an increase in leakage current at the time of reverse bias.

【0010】また、本発明は、SiCと電極との間でシ
ョットキー接合が形成された半導体装置において、前記
電極としてIII a族(ScやY、或いはLa等のランタ
ン系、アクチニウム系)の第1の金属と仕事関数が3.
9eV以上の第2の金属との合金を用いることを特徴と
する。
Further, according to the present invention, in a semiconductor device in which a Schottky junction is formed between SiC and an electrode, the electrode is a IIIa-group (Sc, Y, La or other lanthanum-based, actinium-based) semiconductor. 2. The metal and work function of 1.
It is characterized by using an alloy of 9 eV or more with a second metal.

【0011】前記第1の金属としてはSc、前記第2の
金属としてはIVa族(Ti、Zr、Hf)の金属を用い
ることが好ましい。このように、III a族の金属(Sc
等は仕事関数が3.5eV以下)と仕事関数が3.9e
V以上の金属との合金をショットキー電極として用いる
ことにより、SiC(例えば、結晶構造が4Hのもので
は電子親和力が3.7eV程度)とのショットキー接合
のバリアハイトを低くすることが可能となり、オン電流
を増加させることが可能となる。
It is preferable that Sc is used as the first metal and a metal of the IVa group (Ti, Zr, Hf) is used as the second metal. Thus, the group IIIa metal (Sc
Work function is 3.5 eV or less) and work function is 3.9 e
By using an alloy with a metal of V or more as a Schottky electrode, it becomes possible to lower the barrier height of a Schottky junction with SiC (for example, a crystal structure of 4H has an electron affinity of about 3.7 eV), The ON current can be increased.

【0012】また、本発明は、SiCと電極との間でシ
ョットキー接合が形成された半導体装置において、前記
電極としてIVa族(Ti、Zr、Hf)どうしの合金を
用いることを特徴とする。
Further, the present invention is characterized in that, in a semiconductor device in which a Schottky junction is formed between SiC and an electrode, an alloy of IVa group (Ti, Zr, Hf) is used as the electrode.

【0013】このように、IVa族どうしの合金をショッ
トキー電極として用いた場合にも、SiCとのショット
キー接合のバリアハイトを低くすることが可能であり、
オン電流を増加させることが可能となる。
As described above, even when the IVa group alloy is used as the Schottky electrode, the barrier height of the Schottky junction with SiC can be reduced.
The ON current can be increased.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。 (実施形態1)以下のようにして図1に示すようなショ
ットキーダイオードを作製し、作製したショットキーダ
イオードの評価等を行った。
Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) A Schottky diode as shown in FIG. 1 was manufactured as follows, and the manufactured Schottky diode was evaluated.

【0015】まず、不純物濃度1018/cm3 のn型伝
導を示すSiC基板1(厚さ0.2mm)に、不純物濃
度5×1015/cm3 のn型SiC層(SiCエピタキ
シャル層2)10μmをエピタキシャル成長させた基板
を準備した。この基板をアンモニア水と過酸化水素水の
混合溶液に浸漬し、さらに希ふっ酸水溶液に浸漬するな
どして洗浄を行った後、エピタキシャル層2側にショッ
トキー電極4としてFeを1μmの厚さで蒸着した。ま
た、SiC基板1の裏面にオーミック電極3としてNi
を1μmの厚さで蒸着した。その後、レジスト塗布、露
光、現像、エッチングといったパターニングプロセスを
行い、直径0.1mmのFe電極(ショットキー電極
4)を形成した。また、比較例として、ショットキー電
極としてTiを形成したサンプルも作製した。
First, an n-type SiC layer (SiC epitaxial layer 2) having an impurity concentration of 5 × 10 15 / cm 3 is provided on a SiC substrate 1 (0.2 mm thick) exhibiting n-type conduction at an impurity concentration of 10 18 / cm 3. A substrate on which 10 μm was epitaxially grown was prepared. The substrate is immersed in a mixed solution of aqueous ammonia and hydrogen peroxide, washed by immersing it in a dilute hydrofluoric acid aqueous solution or the like, and then Fe is deposited on the epitaxial layer 2 side as a Schottky electrode 4 to a thickness of 1 μm. Was deposited. Further, Ni is used as an ohmic electrode 3 on the back surface of the SiC substrate 1.
Was deposited in a thickness of 1 μm. Thereafter, a patterning process such as resist coating, exposure, development, and etching was performed to form a 0.1 mm-diameter Fe electrode (Schottky electrode 4). As a comparative example, a sample in which Ti was formed as a Schottky electrode was also manufactured.

【0016】上記のようにして作製した両試料をアルゴ
ン雰囲気中、700℃で熱処理し、ダイオードの逆方向
のリーク電流を測定した。その結果、電圧−100Vに
おけるリーク電流は、ショットキー電極としてTiを用
いた場合は約10-4(A)であったが、Feの場合は1
-6(A)以下と小さかった。なお、オーミック電極
は、上記熱処理によってほぼオーミック特性を示した。
Both samples prepared as described above were heat-treated at 700 ° C. in an argon atmosphere, and the leakage current in the reverse direction of the diode was measured. As a result, the leakage current at a voltage of −100 V was about 10 −4 (A) when Ti was used as the Schottky electrode, but was 1 in the case of Fe.
0 -6 (A) or less. The ohmic electrode showed almost ohmic characteristics by the heat treatment.

【0017】ショットキー電極の界面を調べるため、T
i及びFeをそれぞれ10nmの厚さで蒸着したSiC
基板を700℃で熱処理し、X線回析を行った。Tiの
場合はシリサイドのピークが見られたが、Feではシリ
サイドはほとんど見られなかった。
To investigate the interface of the Schottky electrode, T
SiC in which i and Fe are each deposited in a thickness of 10 nm
The substrate was heat-treated at 700 ° C., and X-ray diffraction was performed. In the case of Ti, a peak of silicide was observed, but almost no silicide was observed in Fe.

【0018】このように、FeとSiCとの反応が少な
いことがリーク電流の小さい理由と考えられる。すなわ
ち、Feはシリサイドの生成熱がSiCの生成熱と同程
度かそれよりも大きく、SiC中のシリコンと反応して
シリサイドを形成するよりも金属として存在するほうが
安定である。したがって、熱処理によってSiCと反応
しにくいため、リーク電流の増加を抑制することができ
ると考えられる。
Thus, it is considered that the reason why the reaction between Fe and SiC is small is that the leak current is small. In other words, Fe has a heat of formation of silicide which is about the same as or larger than heat of formation of SiC, and is more stable when it is present as a metal than when it reacts with silicon in SiC to form silicide. Therefore, it is considered that the heat treatment hardly reacts with SiC, and thus an increase in leak current can be suppressed.

【0019】Feを10nmの厚さで形成し、アニール
した後にFe上にAlを1μm蒸着した試料について
も、上記と同様にリーク電流は小さかった。また、鉄の
代わりにルテニウム、オスミウム、イリジウム及びロジ
ウムを用いた試料についても、上記と同様にリーク電流
は小さかった。
As for the sample in which Fe was formed to a thickness of 10 nm, and after annealing, Al was vapor-deposited at 1 μm, the leakage current was small as in the above. Also, the samples using ruthenium, osmium, iridium, and rhodium instead of iron had a small leak current similarly to the above.

【0020】(実施形態2)ショットキー電極の種類を
換えて、第1の実施形態と同様に図1に示すようなショ
ットキーダイオードを作製し、作製したショットキーダ
イオードの評価等を行った。
(Embodiment 2) A Schottky diode as shown in FIG. 1 was manufactured by changing the type of the Schottky electrode as in the first embodiment, and the manufactured Schottky diode was evaluated.

【0021】本実施形態では、ショットキー電極として
Tiシリサイド、具体的にはTi3Si,TiSi及び
TiSi2 を形成した。形成方法としては、TiとSi
をそれぞれ蒸発源とし、Eガン蒸着装置で両者を同時に
蒸発させるようにした。このときの基板温度は250℃
とした。
In this embodiment, Ti silicide, specifically, Ti 3 Si, TiSi and TiSi 2 is formed as a Schottky electrode. As a forming method, Ti and Si
Were used as evaporation sources, and both were evaporated at the same time by an E-gun evaporation apparatus. The substrate temperature at this time is 250 ° C
And

【0022】作製した試料に対して、第1の実施形態と
同様に熱処理を行った後リーク電流を測定した。その結
果、Ti3 Siの場合には10-5(A)台のリーク電流
であったが、TiSiでは4×10-6(A)、TiSi
2 では2×10-6(A)のリーク電流であった。また、
界面のX線回析を第1の実施形態と同様に行った。その
結果、Ti3 Siでは同定不能なピークが見られたが、
それ以外のものではそれぞれのシリサイド以外のピーク
は見られなかった。Ti3 Siの場合にはリーク電流が
若干高くSiCとの反応が若干あるとも考えられるが、
他の試料では良好な特性が得られている。なお、シリサ
イドはアニールによって結晶性が向上しており、これも
特性向上に寄与していると考えられる。
After the heat treatment was performed on the manufactured sample in the same manner as in the first embodiment, the leak current was measured. As a result, in the case of Ti 3 Si, the leakage current was of the order of 10 −5 (A), but in the case of TiSi, it was 4 × 10 −6 (A).
In No. 2 , the leak current was 2 × 10 −6 (A). Also,
X-ray diffraction at the interface was performed in the same manner as in the first embodiment. As a result, an unidentifiable peak was observed for Ti 3 Si,
Other than that, no peak other than the respective silicide was observed. In the case of Ti 3 Si, it is considered that the leakage current is slightly higher and there is a slight reaction with SiC,
Good characteristics were obtained in other samples. Note that the crystallinity of silicide has been improved by annealing, which is also considered to have contributed to the improvement of characteristics.

【0023】また、Tiシリサイドを100nmの厚さ
で形成し、その上にTiを1μm形成した場合も、上記
と同様にリーク電流を低下することができた。この場合
は、Tiシリサイドが厚い場合に比べて、熱処理による
密着力の低下を抑制することができた。また、Tiシリ
サイドの厚さが20nmでも効果が見られた。
When Ti silicide was formed to a thickness of 100 nm and Ti was formed thereon to 1 μm, the leak current could be reduced in the same manner as described above. In this case, a decrease in adhesion due to heat treatment could be suppressed as compared with the case where Ti silicide was thick. Further, even when the thickness of Ti silicide was 20 nm, an effect was observed.

【0024】また、Ti以外の金属のシリサイドをショ
ットキー電極に用いて同様に熱処理を行った場合にもリ
ーク電流の増加が少なく、リーク電流は10-5(A)以
下であった。
Also, when heat treatment was similarly performed using a silicide of a metal other than Ti as a Schottky electrode, the increase in leak current was small, and the leak current was 10 −5 (A) or less.

【0025】金属シリサイドをMSix (Mは金属)と
すると、xの値が1の近傍でシリサイドの生成エネルギ
ーが最低となる。そのため、所定の割合でSiが含まれ
たシリサイドでは、SiCのSiを奪ってxのより大き
な化合物になるよりも、そのままの状態でいるほうが熱
的に安定といえる。したがって、シリサイドを用いるこ
とにより、熱処理によってSiCと反応しにくくなり、
リーク電流の増加を抑制することができると考えられ
る。
[0025] Metal silicide MSi x (M is a metal) to the value of x is generated energy of the silicide becomes minimum in the vicinity of 1. Therefore, in silicide containing Si at a predetermined ratio, it can be said that it is more thermally stable if the silicide remains as it is than it is to deprive SiC of Si to form a compound having a larger x. Therefore, the use of silicide makes it difficult to react with SiC by heat treatment,
It is considered that an increase in leakage current can be suppressed.

【0026】なお、シリサイドを形成する金属Mとして
は、仕事関数が5.2以下のものがSiCに対するバリ
アの高さが小さく、オン抵抗を下げることができる。金
属MとしてはTi以外に、La,Zr,Hf,V,N
b,Ta,Cr,Mo,W,Mn,Re,Ni,Ru,
Pd,Lu,Fe,Os,Ir,Co,Rh,Ptがあ
げられる。また、SiC中のSiとの反応を抑制する観
点から、金属シリサイドMSix 中のSiの割合は所定
以上、具体的にはxが0.3以上、さらに好ましくは1
以上とすることが好ましい。
As the metal M forming silicide, a metal having a work function of 5.2 or less has a small barrier height against SiC and can reduce the on-resistance. As the metal M, in addition to Ti, La, Zr, Hf, V, N
b, Ta, Cr, Mo, W, Mn, Re, Ni, Ru,
Pd, Lu, Fe, Os, Ir, Co, Rh, and Pt are mentioned. Further, in view of suppressing the reaction between Si in SiC, the proportion of Si in the metal silicide MSi x is given above, specifically, x is 0.3 or more, more preferably 1
It is preferable to make the above.

【0027】以上、第1及び第2の実施形態について説
明したが、ショットキー電極としての厚さは10nm程
度以上が好ましく、また、平面抵抗を下げる或いはボン
ディング性を向上させるために、実施例中でも説明した
ように他の金属を積層しても良い。
Although the first and second embodiments have been described above, the thickness of the Schottky electrode is preferably about 10 nm or more. Other metals may be stacked as described.

【0028】なお、第1及び第2の実施形態ではショッ
トキーダイオードについて説明したが、MESFETな
どの他の半導体装置のショットキー電極として用いるこ
とも可能である。
Although the Schottky diode has been described in the first and second embodiments, it may be used as a Schottky electrode of another semiconductor device such as a MESFET.

【0029】(実施形態3)以下のようにして図1に示
すようなショットキーダイオードを作製し、作製したシ
ョットキーダイオードの評価等を行った。
(Embodiment 3) A Schottky diode as shown in FIG. 1 was manufactured as follows, and the manufactured Schottky diode was evaluated.

【0030】まず、不純物濃度1018/cm3 のn型伝
導を示すSiC基板1(厚さ0.2mm)に、不純物濃
度5×1015/cm3 のn型SiC層(SiCエピタキ
シャル層2)10μmをエピタキシャル成長させた基板
を準備した。通常の洗浄方法によって洗浄した後、乾燥
酸素中1200℃で酸化膜を形成した。その後、エピタ
キシャル層2側をレジストで保護し、反対側の層の酸化
膜をふっ酸で溶解した。レジストを除去した後に洗浄を
行い、SiC基板1の裏面にオーミック電極3としてN
iを1μmの厚さで蒸着した。さらに、950℃でアニ
ールを行い、オーミック性を確保した。その後、エピタ
キシャル層2側の酸化膜を溶解してエピタキシャル層2
の表面を露出させた。
First, an n-type SiC layer (SiC epitaxial layer 2) having an impurity concentration of 5 × 10 15 / cm 3 is provided on a SiC substrate 1 (0.2 mm thick) exhibiting n-type conduction at an impurity concentration of 10 18 / cm 3. A substrate on which 10 μm was epitaxially grown was prepared. After cleaning by an ordinary cleaning method, an oxide film was formed at 1200 ° C. in dry oxygen. Thereafter, the epitaxial layer 2 side was protected with a resist, and the oxide film on the opposite layer was dissolved with hydrofluoric acid. After removing the resist, cleaning is performed, and an N-type ohmic electrode 3 is formed on the back surface of the SiC substrate 1.
i was deposited to a thickness of 1 μm. Furthermore, annealing was performed at 950 ° C. to secure ohmic properties. After that, the oxide film on the epitaxial layer 2 side is dissolved to remove the epitaxial layer 2.
Surface was exposed.

【0031】次に、上記の工程を行った基板を蒸着装置
にセットし、ショットキー電極となる金属材料を蒸着し
た。このとき、第1の金属としてSc、第2の金属とし
てHf或いはZrを選び、第1の金属及び第2の金属を
同時に蒸着した。基板温度は200℃とし、両金属の固
溶体を形成しやすくさせた。試料としては、Sc:Hf
或いはSc:Zrの比を、3:2、1:1、9:1とし
たものを作製した。その後、パターニングを行って直径
100μmのショットキー電極4を形成した。パターニ
ング後、アルゴン雰囲気中で300℃、1時間のアニー
ルを行った。
Next, the substrate subjected to the above steps was set in a vapor deposition apparatus, and a metal material to be a Schottky electrode was vapor deposited. At this time, Sc was selected as the first metal and Hf or Zr was selected as the second metal, and the first metal and the second metal were simultaneously deposited. The substrate temperature was set to 200 ° C. to facilitate formation of a solid solution of both metals. As a sample, Sc: Hf
Alternatively, ones having Sc: Zr ratios of 3: 2, 1: 1, and 9: 1 were produced. Thereafter, patterning was performed to form a Schottky electrode 4 having a diameter of 100 μm. After patterning, annealing was performed at 300 ° C. for 1 hour in an argon atmosphere.

【0032】第1の金属として用いるScは、シリサイ
ドやカーバイドを形成しやすくSiCに対して十分な密
着力が得られるが、仕事関数が小さいのでSiCと接合
したときにショットキーバリアを形成することができな
い。そこで、仕事関数がScよりも大きくかつScと固
溶体を形成しやすいHfやZrを用い、固溶体の仕事関
数を増加させることで、SiCに対し低バリアハイトの
ショットキーダイオードを形成するようにした。
Although Sc used as the first metal easily forms silicide and carbide and has a sufficient adhesion to SiC, it has a small work function and therefore forms a Schottky barrier when bonded to SiC. Can not. Therefore, a Schottky diode having a low barrier height with respect to SiC is formed by increasing the work function of the solid solution by using Hf or Zr having a work function larger than Sc and easily forming a solid solution with Sc.

【0033】以上のようにして作製したサンプルに対し
て、電圧と容量の関係からビルトイン電圧を求めバリア
ハイトを求めた。なお、比較例としてTiをショットキ
ー電極としたものも同様に作製し、バリアハイトを求め
た。その結果、Tiの場合は0.9eVのバリアハイト
であったが、本実施形態の場合には各試料とも0.2〜
0.8eVの範囲内であった。ばらつきは見られたが、
どちらかというとScの割合が少ないほうがバリアハイ
トの値が大きい傾向であった。
With respect to the sample manufactured as described above, the built-in voltage was obtained from the relationship between the voltage and the capacity, and the barrier height was obtained. As a comparative example, a device in which Ti was used as a Schottky electrode was similarly manufactured, and the barrier height was determined. As a result, the barrier height was 0.9 eV in the case of Ti.
It was in the range of 0.8 eV. Although there was some variation,
Rather, the smaller the ratio of Sc, the larger the value of the barrier height.

【0034】また、電極のX線回析を行ったところ、本
実施形態の試料は単一相であった。また、混合相電極に
ありがちなアニールにおける相分離などに起因するはが
れ等の現象は見られなかった。
When the electrode was subjected to X-ray diffraction, the sample of this embodiment was a single phase. Also, no phenomenon such as peeling due to phase separation in annealing which is common in mixed phase electrodes was observed.

【0035】なお、通常の洗浄、蒸着工程で電極を形成
すると界面に薄い酸化膜が形成されやすく、その影響で
大きなバリアハイトが観測される場合がある。そこで、
界面を清浄化させるために、蒸着前にイオンボンバード
メント等を行ったところ、安定した界面を得ることがで
きた。以下、具体的に説明する。
When an electrode is formed in a normal cleaning and vapor deposition process, a thin oxide film is easily formed at the interface, and a large barrier height may be observed due to the influence. Therefore,
When ion bombardment or the like was performed before vapor deposition to clean the interface, a stable interface could be obtained. Hereinafter, a specific description will be given.

【0036】RFコイルを備えた蒸着装置にHeやAr
等の不活性ガス或いは水素や炭化水素等の還元性ガスを
微量導入してプラズマを生成し、このプラズマに対して
100V程度以下の直流電圧を印加してSiC基板表面
に衝突させた。このようなイオンボンバードメント処理
を行った後にショットキー電極を形成したもののバリア
ハイトを評価した。300℃のアニールを行った後にお
いて、イオンボンバードメント処理無しのものはバリア
ハイトに±0.2eV程度のばらつきがあったが、イオ
ンボンバードメント処理を行ったものは±0.1eV以
内とばらつきが改善された。
He or Ar is deposited on a vapor deposition apparatus having an RF coil.
Plasma was generated by introducing a small amount of an inert gas such as hydrogen gas or a reducing gas such as hydrogen or hydrocarbon, and a DC voltage of about 100 V or less was applied to the plasma to collide with the surface of the SiC substrate. After performing such ion bombardment treatment, the barrier height of the Schottky electrode was evaluated. After annealing at 300 ° C., the barrier height without the ion bombardment treatment had a variation of about ± 0.2 eV, but the variation with the ion bombardment treatment was improved to within ± 0.1 eV. Was done.

【0037】また、水素ガスを導入した減圧状態で60
0℃の熱処理を行い、その後200℃でショットキー電
極となる金属材料を蒸着した場合も、やはりバリアハイ
トのばらつきは±0.1eV以内であった。
In addition, under reduced pressure with hydrogen gas introduced, 60
Even when a heat treatment at 0 ° C. was performed and then a metal material to be a Schottky electrode was deposited at 200 ° C., the variation in barrier height was also within ± 0.1 eV.

【0038】(実施形態4)第1の金属としてHfを、
第二の金属としてTiを用い、両金属の固溶体をショッ
トキー電極として、第3の実施形態と同様にショットキ
ーダイオードを作製した。Hf/Tiの比率は9から
0.1とした。その結果、バリアハイトは0.3から
0.7eVまで連続的に変化させることができた。ま
た、第1の実施形態と同様、電極はがれはなかった。
(Embodiment 4) Hf is used as the first metal,
A Schottky diode was fabricated in the same manner as in the third embodiment, using Ti as the second metal and using a solid solution of both metals as the Schottky electrode. The Hf / Ti ratio was 9 to 0.1. As a result, the barrier height could be continuously changed from 0.3 to 0.7 eV. Also, as in the first embodiment, there was no electrode peeling.

【0039】なお、ZrとHfやTiとで固溶体を形成
することも有効であり、上述したHf−Tiの他にも、
Hf−Zr或いはZr−Tiの固溶体を用いることによ
り、Tiよりも仕事関数を下げることができ、バリアハ
イトの低いショットキー接合を得ることが可能である。
It is also effective to form a solid solution with Zr and Hf or Ti. In addition to the above-mentioned Hf-Ti,
By using a solid solution of Hf-Zr or Zr-Ti, the work function can be lower than that of Ti, and a Schottky junction with a low barrier height can be obtained.

【0040】(実施形態5)第1の金属としてLaを、
第2の金属としてAlを用い、これらを基板温度200
℃で同時に蒸着して、La3 Al、LaAl2 をショッ
トキー電極として用いた2種類のショットキーダイオー
ドを第3の実施形態と同様に作製した。また、比較例と
して、Laをショットキー電極とした試料も作製した。
(Embodiment 5) La is used as the first metal,
Al was used as the second metal, and these were used at a substrate temperature of 200
At the same time, two kinds of Schottky diodes using La 3 Al and LaAl 2 as Schottky electrodes were produced in the same manner as in the third embodiment. As a comparative example, a sample using La as a Schottky electrode was also manufactured.

【0041】測定の結果、SiCとのショットキー接合
のバリアハイトは、La3 Alでは0.4eV、LaA
2 では0.6eVであった。また電極にLaAl2
用いた試料に対してアニールを行った。逆方向に100
Vの電圧を印加した場合、300℃のアニールでは10
-4(A)のリーク電流であったが、800℃のアニール
では10-6(A)に低下した。なお、電極にLaのみを
用いた試料では800℃でのアニールによって電極が凝
集してしまったが、電極にLaAl2 を用いた試料では
形状に特に変化は見られなかった。 (実施形態6)第1の金属としてSc、Y或いはランタ
ン系のLa,Ce,Gd,Ndを用い、第2の金属とし
てRu,Ag,Co,Zn,Cd,Hg,Ga,In,
Tl,Sn,Pb,Sb,Bi,Pt,Auを用い、第
1の金属/第2の金属の比率が0.3〜3の合金をショ
ットキー電極とした。作製方法は第3の実施形態と同様
であり、また同様にバリアハイトを評価した。
As a result of the measurement, the barrier height of the Schottky junction with SiC was 0.4 eV for La 3 Al and LaA
At l 2 , it was 0.6 eV. Annealing was performed on a sample using LaAl 2 for the electrode. 100 in the opposite direction
When a voltage of V is applied, annealing at 300 ° C.
Although the leakage current was -4 (A), it decreased to 10 -6 (A) by annealing at 800 ° C. In the sample using only La for the electrode, the electrode aggregated by annealing at 800 ° C., but no particular change was observed in the shape of the sample using LaAl 2 for the electrode. (Embodiment 6) Sc, Y or lanthanum-based La, Ce, Gd, Nd is used as the first metal, and Ru, Ag, Co, Zn, Cd, Hg, Ga, In, or the like is used as the second metal.
An alloy having a ratio of first metal / second metal of 0.3 to 3 was used as a Schottky electrode using Tl, Sn, Pb, Sb, Bi, Pt, and Au. The fabrication method was the same as in the third embodiment, and the barrier height was evaluated in the same manner.

【0042】その結果、バリアハイトは0.3〜0.8
eVの範囲内であった。なお、第2の金属中に不純物元
素が1%程度含まれていてもバリアハイトには大きな影
響はなかった。また、第2の金属としてRu,Ag,C
o,Zn,Cd,Hg,Ga,In,Tl,Sn,P
b,Sb,Bi,Pt,Auを用いた場合には、700
℃でアニールを行っても電極に変化はなく耐熱性が得ら
れた。
As a result, the barrier height was 0.3 to 0.8.
eV. Note that the barrier height was not significantly affected even when the second metal contained about 1% of the impurity element. Further, as the second metal, Ru, Ag, C
o, Zn, Cd, Hg, Ga, In, Tl, Sn, P
When b, Sb, Bi, Pt, and Au are used, 700
Even after annealing at ℃, there was no change in the electrodes and heat resistance was obtained.

【0043】以上本発明の各実施形態を説明したが、本
発明はこれらの実施形態に限定されるものではなく、そ
の趣旨を逸脱しない範囲内において種々変形して実施す
ることが可能である。
Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and various modifications can be made without departing from the spirit of the present invention.

【0044】[0044]

【発明の効果】本発明では、SiCとの間でショットキ
ー接合を形成する電極材料に所定の金属を用いることに
より、高温の熱処理を行ってもリーク電流の少ない優れ
た半導体素子を得ることができる。
According to the present invention, by using a predetermined metal as an electrode material for forming a Schottky junction with SiC, it is possible to obtain an excellent semiconductor element having a small leak current even when a high-temperature heat treatment is performed. it can.

【0045】また、本発明では、SiCとの間でショッ
トキー接合を形成する電極材料に所定の金属の合金を用
いることにより、ショットキー接合のバリアハイトを低
くすることができ、オン電流の多い優れた半導体素子を
得ることができる。
In the present invention, the barrier height of the Schottky junction can be reduced by using an alloy of a predetermined metal as the electrode material for forming the Schottky junction with SiC. Semiconductor element can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係るショットキーダイオー
ドの構成例を示した図。
FIG. 1 is a diagram showing a configuration example of a Schottky diode according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…SiC基板 2…SiCエピタキシャル層 3…オーミック電極 4…ショットキー電極 DESCRIPTION OF REFERENCE NUMERALS 1: SiC substrate 2: SiC epitaxial layer 3: Ohmic electrode 4: Schottky electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】SiCと電極との間でショットキー接合が
形成された半導体装置において、前記電極として鉄、ル
テニウム、オスミウム、イリジウム、ロジウム又はこれ
らの中から選択された少なくとも2以上の金属の合金を
用いることを特徴とする半導体装置。
1. A semiconductor device in which a Schottky junction is formed between SiC and an electrode, wherein said electrode is iron, ruthenium, osmium, iridium, rhodium, or an alloy of at least two or more metals selected from these. A semiconductor device characterized by using:
【請求項2】SiCと電極との間でショットキー接合が
形成された半導体装置において、前記電極としてIII a
族の第1の金属と仕事関数が3.9eV以上の第2の金
属との合金を用いることを特徴とする半導体装置。
2. A semiconductor device in which a Schottky junction is formed between SiC and an electrode, wherein said electrode is IIIa
A semiconductor device using an alloy of a first metal belonging to the group III and a second metal having a work function of 3.9 eV or more.
【請求項3】前記第1の金属としてスカンジウム(S
c)、前記第2の金属としてIVa族の金属を用いること
を特徴とする請求項2に記載の半導体装置。
3. The method according to claim 1, wherein the first metal is scandium (S).
3. The semiconductor device according to claim 2, wherein c) uses a Group IVa metal as the second metal.
【請求項4】SiCと電極との間でショットキー接合が
形成された半導体装置において、前記電極としてIVa族
どうしの合金を用いることを特徴とする半導体装置。
4. A semiconductor device in which a Schottky junction is formed between SiC and an electrode, wherein an alloy of IVa group is used as the electrode.
JP26352598A 1998-09-17 1998-09-17 Semiconductor device Expired - Fee Related JP3361062B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26352598A JP3361062B2 (en) 1998-09-17 1998-09-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26352598A JP3361062B2 (en) 1998-09-17 1998-09-17 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000101100A true JP2000101100A (en) 2000-04-07
JP3361062B2 JP3361062B2 (en) 2003-01-07

Family

ID=17390755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26352598A Expired - Fee Related JP3361062B2 (en) 1998-09-17 1998-09-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3361062B2 (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097906A (en) * 2000-04-27 2001-11-08 김효근 Metal thin film for ohmic contact and fabrication method thereof
KR20020066578A (en) * 2001-02-12 2002-08-19 광주과학기술원 Fabrication method of ohmic metal electrode for use in nitride compound semiconductor devices
JP2002314099A (en) * 2001-04-09 2002-10-25 Denso Corp Schottky diode and its manufacturing method
WO2004086522A1 (en) * 2003-03-24 2004-10-07 Showa Denko K.K. Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp
WO2006043346A1 (en) * 2004-10-20 2006-04-27 Kansai Technology Licensing Organization Co., Ltd. Method for fabricating semiconductor device
JP2009094433A (en) * 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology Silicon carbide equipment
JP2011142355A (en) * 2011-04-21 2011-07-21 Sumitomo Electric Ind Ltd Rectifying element
JP2011176183A (en) * 2010-02-25 2011-09-08 Toyota Motor Corp Method of manufacturing semiconductor device
US20120007037A1 (en) * 2010-07-09 2012-01-12 Micron Technology, Inc. CROSS-POINT MEMORY UTILIZING Ru/Si DIODE
JP2014530486A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドCree Inc. Schottky diode with recess for element of junction barrier array
JP2014530485A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドCree Inc. Edge termination structure using recesses for edge termination elements
EP2908343A3 (en) * 2014-02-17 2015-11-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9231122B2 (en) 2011-09-11 2016-01-05 Cree, Inc. Schottky diode
US9595618B2 (en) 2010-03-08 2017-03-14 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2017168674A (en) * 2016-03-16 2017-09-21 富士電機株式会社 Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
US10833199B2 (en) 2016-11-18 2020-11-10 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
US10872964B2 (en) 2016-06-17 2020-12-22 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US10879366B2 (en) 2011-11-23 2020-12-29 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US10937880B2 (en) 2002-08-12 2021-03-02 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11043571B2 (en) 2002-08-12 2021-06-22 Acorn Semi, Llc Insulated gate field effect transistor having passivated schottky barriers to the channel
WO2022045160A1 (en) * 2020-08-27 2022-03-03 新電元工業株式会社 Wide gap semiconductor device

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097906A (en) * 2000-04-27 2001-11-08 김효근 Metal thin film for ohmic contact and fabrication method thereof
KR20020066578A (en) * 2001-02-12 2002-08-19 광주과학기술원 Fabrication method of ohmic metal electrode for use in nitride compound semiconductor devices
JP2002314099A (en) * 2001-04-09 2002-10-25 Denso Corp Schottky diode and its manufacturing method
US10937880B2 (en) 2002-08-12 2021-03-02 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US10950707B2 (en) 2002-08-12 2021-03-16 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11018237B2 (en) 2002-08-12 2021-05-25 Acorn Semi, Llc Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11043571B2 (en) 2002-08-12 2021-06-22 Acorn Semi, Llc Insulated gate field effect transistor having passivated schottky barriers to the channel
US11355613B2 (en) 2002-08-12 2022-06-07 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11056569B2 (en) 2002-08-12 2021-07-06 Acorn Semi, Llc Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
WO2004086522A1 (en) * 2003-03-24 2004-10-07 Showa Denko K.K. Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp
US7538361B2 (en) 2003-03-24 2009-05-26 Showa Denko K.K. Ohmic electrode structure, compound semiconductor light emitting device having the same, and LED lamp
WO2006043346A1 (en) * 2004-10-20 2006-04-27 Kansai Technology Licensing Organization Co., Ltd. Method for fabricating semiconductor device
JP2009094433A (en) * 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology Silicon carbide equipment
JP2011176183A (en) * 2010-02-25 2011-09-08 Toyota Motor Corp Method of manufacturing semiconductor device
US9595618B2 (en) 2010-03-08 2017-03-14 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US20120007037A1 (en) * 2010-07-09 2012-01-12 Micron Technology, Inc. CROSS-POINT MEMORY UTILIZING Ru/Si DIODE
US9343674B2 (en) 2010-07-09 2016-05-17 Micron Technology, Inc. Cross-point memory utilizing Ru/Si diode
US8395140B2 (en) * 2010-07-09 2013-03-12 Micron Technology, Inc. Cross-point memory utilizing Ru/Si diode
US8803125B2 (en) 2010-07-09 2014-08-12 Micron Technology, Inc. Cross-point memory utilizing Ru/Si diode
JP2011142355A (en) * 2011-04-21 2011-07-21 Sumitomo Electric Ind Ltd Rectifying element
US9865750B2 (en) 2011-09-11 2018-01-09 Cree, Inc. Schottky diode
JP2014530485A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドCree Inc. Edge termination structure using recesses for edge termination elements
JP2014530486A (en) * 2011-09-11 2014-11-17 クリー インコーポレイテッドCree Inc. Schottky diode with recess for element of junction barrier array
US9231122B2 (en) 2011-09-11 2016-01-05 Cree, Inc. Schottky diode
US11610974B2 (en) 2011-11-23 2023-03-21 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US10879366B2 (en) 2011-11-23 2020-12-29 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US11804533B2 (en) 2011-11-23 2023-10-31 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
EP2908343A3 (en) * 2014-02-17 2015-11-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9793354B2 (en) 2014-02-17 2017-10-17 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2017168674A (en) * 2016-03-16 2017-09-21 富士電機株式会社 Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
US10872964B2 (en) 2016-06-17 2020-12-22 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US11843040B2 (en) 2016-06-17 2023-12-12 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US10833199B2 (en) 2016-11-18 2020-11-10 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
US11462643B2 (en) 2016-11-18 2022-10-04 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
JP7369302B2 (en) 2020-08-27 2023-10-25 新電元工業株式会社 Wide gap semiconductor device
WO2022045160A1 (en) * 2020-08-27 2022-03-03 新電元工業株式会社 Wide gap semiconductor device

Also Published As

Publication number Publication date
JP3361062B2 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
JP3361062B2 (en) Semiconductor device
US9478604B2 (en) Semiconductor device and method of manufacturing the same
US5442200A (en) Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
JP4026339B2 (en) SiC electrode and manufacturing method thereof
EP2388803B1 (en) Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
US4141020A (en) Intermetallic aluminum-transition metal compound Schottky contact
JPH03133176A (en) Silicon carbide semiconductor device and manufacture thereof
JP2006261624A (en) Ohmic connection forming method of wideband semiconductor
US4201999A (en) Low barrier Schottky diodes
US20160307756A1 (en) Method of manufacturing silicon carbide semiconductor device
EP0804802A1 (en) A method of producing an ohmic contact and a semiconductor device provided with such ohmic contact
US6468890B2 (en) Semiconductor device with ohmic contact-connection and method for the ohmic contact-connection of a semiconductor device
JP4501488B2 (en) Silicon carbide semiconductor ohmic electrode and method of manufacturing the same
US4310568A (en) Method of fabricating improved Schottky barrier contacts
JPH0864800A (en) Silicon carbide semiconductor device
US9035323B2 (en) Silicon carbide barrier diode
JP3934822B2 (en) Schottky diode and manufacturing method thereof
JP3970142B2 (en) Silicon carbide ohmic electrode structure and semiconductor device
JPH10163468A (en) Film-shaped complex structure
JP2000106350A (en) Manufacture of ohmic electrode and semiconductor element
JP2002083954A (en) Integrated circuit member and its manufacturing method
JPH08316498A (en) Diamond semiconductor rectifying element
JP2727902B2 (en) Al contact structure
JPH06232050A (en) Diamond electric element and its manufacture
JPH08316172A (en) Sic semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081018

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091018

LAPS Cancellation because of no payment of annual fees