JP2000092122A

JP2000092122A - 音声伝送装置

Info

Publication number: JP2000092122A
Application number: JP10257773A
Authority: JP
Inventors: Hitoshi Ikeda; 仁池田
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1998-09-11
Filing date: 1998-09-11
Publication date: 2000-03-31

Abstract

(57)【要約】【課題】パケット伝送路での遅延変動が生じても、音
声波形的に不連続点が生ずる機会を減らして、雑音の少
ない音声伝送装置を提供する。【解決手段】パケット・デ・アセンブラ１２からのデ
ジタル音声データ列を一時的に記憶する記憶手段１３に
記憶されているデジタル音声データ列のデータ量を検知
するデータ量検知手段を設ける。データ量検知手段で検
知されたデータ量と、予め設定された閾値データ量とを
比較し、その比較結果に応じた制御信号をデータ制御手
段１４からデータ補償手段１６に出力する。データ補償
手段１６は、データ制御手段からの制御信号により、デ
ータ量検知手段で検知されたデータ量が閾値データ量以
下となったときには、記憶手段からの音声データ中に、
記憶手段から読み出された音声データを用いて生成した
音声データを挿入して、音声復号化器１９への出力デー
タとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば、データ
の衝突あるいは再送により、データ受信までの時間が変
動するネットワークに接続される場合に適用して好適な
音声伝送装置に関する。

【０００２】

【従来の技術】通信回線を介して遠隔地に情報を伝達す
るデータ伝送の技術は、身近なところでは電話に利用さ
れている。これまで一般の公衆電話はアナログ回線を利
用していたが、近年ではデジタル回線を用いて音声以外
のデータ伝送も同時に行えるようになってきた。また、
企業内ではデジタル回線を利用したコンピューターネッ
トワークの構築が盛んになり、このネットワークを利用
して音声会話すなわち電話の機能を実現し、従来のよう
なアナログ電話回線網によっては内線電話網を構築しな
い動きが出てきている。

【０００３】ところで、イーサネット（登録商標）等の
安価なバス型コンピューターネットワークで音声を伝送
する場合、デジタル音声をパケット化してネットワーク
に送信することが一般に行われている。この場合に、ネ
ットワークには他の端末が送信した音声以外のデータも
流れているため、パケットデータが受信端末に到着する
までの時間はパケット毎に変動することになる。

【０００４】また、何らかの理由によりパケットが途中
で破棄され、送信端末がデータの再送処理を行うことが
ある。この場合には、パケットデータが受信端末に到着
するまでの時間は通常の場合に比べて長くなる。

【０００５】このような問題に対して、特開平５−３４
４０３４号に示される従来例の方式では、通信路の状況
によって受信端末までの遅延時間が変化する時間変動型
の通信路において、受信端末が音声信号を途切れなく連
続して処理できるようにしている。この従来例の方式を
図８および図９を用いて説明する。

【０００６】図８は、この従来例の方式を用いる音声伝
送装置のブロック図である。図８においてアナログ音声
は、送信側装置ＴＭにおいて音声符号化器１によって符
号化され、デジタル信号に変換される。符号化されたデ
ジタルデータ列は、パケット網にインターフェイスする
ために、パケット・アセンブラ２によりパケットデータ
に変換され、受信側に送信される。送信されたパケット
化されたデータ列は、パケット伝送路３を通って受信側
装置ＲＶに到着する。

【０００７】受信側装置ＲＶに到着したパケットデータ
については、パケット伝送路３で生じたパケットの衝突
あるいは再送処理により、当該パケットデータの、前の
パケットの到着時点からの遅延時間がパケット毎に異な
っている。受信側装置ＲＶでは、このパケットデータを
記憶回路４に蓄積し、一定時間の時間差をおいて記憶回
路４から読み出し、パケット・デ・アセンブラ５に供給
する。パケット・デ・アセンブラ５では、パケットをデ
・アセンブルしてデジタルデータ列に変換し、音声復号
化器６に供給する。音声復号化器６は、このデジタルデ
ータ列をアナログ音声信号に変換する。

【０００８】図９は記憶回路４の動作を示す図である。
図９では、伝送路で、パケットの衝突や再送処理がない
場合には、前のパケットの到着時点から今回のパケット
の到着時点までの遅延時間がＴｘとされている。そし
て、図９は、パケット番号（ｉ＋１）のパケットが、伝
送路の途中で何らかの原因により再送が行われ、このパ
ケット番号（ｉ＋１）のパケットは、通常の遅延時間Ｔ
ｘと比較して長い遅延時間（Ｔｘ＋α）で受信された場
合を示している。

【０００９】この場合、記憶回路４には、パケットデー
タが受信された順に書き込みが行われる。一方、記憶回
路４からの読み出しは、パケット到着予想時点（通常の
遅延時間Ｔｘの時間間隔により定まる時点）よりも一定
時間Ｔだけ遅れて行われる。したがって、パケット番号
（ｉ＋１）のデータが再送で遅延した場合でも遅延変動
時間αが、前記一定時間Ｔ以内であれば、読み出された
データ列は時間変動がなくなっている。

【００１０】

【発明が解決しようとする課題】上述したように、従来
例の方式によれば、受信データを記憶回路４によりバッ
ファリングして、一定時間の遅延を置いて受信データを
読み出すことにより、パケット伝送路における時間変動
を除去して、安定した品質の音声信号の伝送ができる。

【００１１】しかしながら、電話のような会話を行う場
合、受信データのバッファリング量を大きくすると、音
声の遅延が大きくなり、会話相手の応答が遅くなり、い
らいらさせられたり、会話の衝突が引き起こされたりし
て、通信品質が劣化してしまう。

【００１２】そこで、バッファリング量を小さくして、
通信品質の向上を図るようにすることが考えられるが、
バッファリング量を小さくすると、音声の遅延が小さく
なり、パケット伝送路での許容される遅延変動時間が小
さくなってしまう。遅延変動時間が小さいということ
は、バッファリングされたデータがすべて読み出されて
しまう機会が多くなり、音声のとぎれを招来することに
なる。

【００１３】この場合、バッファリングされたデータが
全て読み出されてしまった場合の音声のとぎれの問題を
解決する一つの手段としては、音声復号化器６に、無音
／疑似雑音あるいは記憶回路４に保持されていた最後の
データを供給するという方法（特開平７−１７５４９
２）が知られている。しかし、これらの方法では音声波
形的に不連続点が生じてしまい、不快な雑音が発生する
という問題点があった。

【００１４】この発明は、以上の点にかんがみ、バッフ
ァリング量を小さくして通信品質の維持を図る場合に、
音声伝送においてパケット伝送路での遅延変動が生じて
も、音声波形的に不連続点が生ずる機会を減らして、雑
音の少ない音声伝送装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明による音声伝送装置は、ネットワー
ク上を伝送されてくるパケット化された音声データを受
信する受信手段と、前記受信手段で受信されたパケット
化された音声データを符号化されたデジタル音声データ
列に変換するパケット・デ・アセンブラ手段と、前記パ
ケット・デ・アセンブラ手段からの前記符号化されたデ
ジタル音声データ列を一時的に記憶する記憶手段と、前
記記憶手段に記憶されている前記符号化されたデジタル
音声データ列のデータ量を検知するデータ量検知手段
と、前記データ量検知手段で検知された前記データ量
と、予め設定された閾値データ量とを比較し、その比較
結果に応じた制御信号を出力するデータ制御手段と、前
記データ制御手段からの前記制御信号により、前記デー
タ量検知手段で検知された前記データ量が前記閾値デー
タ量よりも大きいときには、前記記憶手段からの前記音
声データを順次に出力データとし、前記データ量検知手
段で検知された前記データ量が前記閾値データ量以下と
なったときには、前記記憶手段からの前記音声データ中
に、前記記憶手段から読み出された音声データを用いて
生成した符号化された音声データを挿入して、出力デー
タとするデータ補償手段と、前記データ補償手段からの
出力音声データを復号化する音声復号化手段と、を備え
ることを特徴とする。

【００１６】また、請求項３の発明は、前記データ制御
手段で比較する前記設定データ量は、パラメータ記憶手
段に記憶される可変の値であることを特徴とする。

【００１７】また、請求項４の発明は、請求項３の音声
伝送装置において、前記記憶手段から読み出された音声
データを用いて生成した前記音声データの、前記記憶手
段からの前記音声データ中に挿入する頻度を定めるため
の情報を、前記パラメータ記憶手段に記憶することを特
徴とする。

【００１８】また、請求項５の発明は、請求項３または
請求項４に記載の音声伝送装置において、前記設定デー
タ量記憶手段を複数個、備えることを特徴とする。

【００１９】また、請求項６の発明は、請求項１に記載
の音声伝送装置において、前記データ制御手段は、前記
記憶手段に記憶されている符号化された音声データ量
が、予め設定した前記閾値データ量とは異なる第２の閾
値データ量以上になると、前記記憶手段にデータ読み出
し信号を出力して、このデータ読み出し信号により前記
記憶手段に記憶されている符号化された音声データの読
み出しを行うようにするが、前記音声復号化手段はこの
音声データを読み込まないように制御することを特徴と
する。

【００２０】

【作用】上述の構成の請求項１の発明においては、デー
タ量検知手段により記憶手段に記憶されている符号化さ
れた音声データ量が、予め設定された閾値データ量以下
になると、データ制御手段は記憶されているデータを用
いて生成された符号化された音声データを、前記記憶手
段に記憶されている符号化された音声データに挿入して
音声復号化手段に入力する。

【００２１】これにより、記憶手段に記憶されているデ
ータが空になるのを遅らせて、パケット伝送路での遅延
変動時間を確保することができる。

【００２２】請求項３の発明によれば、パケット伝送路
でのパケット衝突や再送処理の発生状況に応じて、デー
タ制御手段で、音声復号化手段に供給する音声データ
に、生成したデータの挿入を開始する、記憶手段の記憶
データ量の閾値を可変にすることができる。これによ
り、無駄にデータが挿入されることによる音声品質の劣
化を抑えることができる。

【００２３】請求項４の発明においては、データ制御手
段で、音声復号化手段に供給する音声データに、生成し
たデータの挿入を開始する、記憶手段の記憶データ量の
閾値だけでなく、音声データ中に前記生成したデータを
挿入する頻度を可変にすることができる。これにより、
さらに、無駄にデータが挿入されることによる音声品質
の劣化を抑えることができる。

【００２４】請求項５の発明においては、設定データ量
記憶手段を複数持つことにより、挿入する音声データ量
を段階的に変えられるようにして、音声品質の急激な劣
化を防ぐことができる。

【００２５】さらに、請求項６の発明においては、デー
タ制御手段は記憶手段に記憶されている符号化された音
声データが、ある閾値データ量以上になると、データ読
み出し信号を出力し、この信号により記憶手段に記憶さ
れている符号化された音声データを読み出すが、このデ
ータを音声復号化手段では読み込まないようにすること
で、音声データの間引きを行えるようにして、バッファ
リング量の増加による遅延時間の増加を防ぐことができ
る。

【００２６】

【発明の実施の形態】以下、この発明による音声伝送装
置の実施の形態を、図を参照しながら説明する。

【００２７】［第１の実施の形態］図１は、この第１の
実施の形態の音声伝送装置のブロック図であり、送信側
装置ＴＭからのパケット化された音声データがパケット
伝送部３を通じて受信側装置ＲＶに供給される構成は、
図８に示した構成と全く同様である。

【００２８】この実施の形態では、受信側装置ＲＶの内
部構成が図８とは異なる。送信側装置ＴＭは、図８の場
合と全く同様であるので、図示は省略するが、音声符号
化部１と、パケット・アセンブラ２とからなるものであ
る。なお、図１において、太線の矢印は、複数ビットの
並列データ（音声サンプルデータワード）を示し、細線
は、単一データ線を示している。この関係は、各図にお
いて同じである。

【００２９】この実施の形態の受信側装置ＲＶでは、パ
ケット伝送部３を通じて伝送されてきたパケット化され
た音声データを受信回路１１で受信する。受信回路１１
は、受信したパケットデータをパケット・デ・アセンブ
ラ１２に出力する。パケット・デ・アセンブラ１２で
は、各パケットのヘッダー情報等を取り除き、符号化さ
れたデジタル音声データＡＵＤのみを一時記憶用ＦＩＦ
Ｏメモリ１３に出力すると共に、書き込み信号ＷＥをＦ
ＩＦＯメモリ１３に出力する。

【００３０】ＦＩＦＯメモリ１３では、このＦＩＦＯメ
モリ１３に供給されるリセット信号ＲＥＳＥＴがアクテ
ィブ状態（この実施の形態では、アクティブ状態はハイ
レベルとする。以下同じ）でなくなると、書き込み信号
ＷＥがアクティブ状態のときに、クロック信号ＣＬＫの
立ち上がりに同期して、パケット・デ・アセンブラ１２
からのデジタル音声データＡＵＤの書き込みが行われ
る。

【００３１】ＦＩＦＯメモリ１３の書き込みアドレスＷ
ＡＤＲは、リセット信号ＲＥＳＥＴがアクティブ状態の
ときにリセットされ、リセット信号ＲＥＳＥＴがアクテ
ィブ状態でなくなると、書き込み信号ＷＥがアクティブ
状態のときに、クロック信号ＣＬＫの立ち上がりに同期
してインクリメントされる。

【００３２】以上のようにして、パケット・デ・アセン
ブラ１２からのデジタル音声データＡＵＤは、ＦＩＦＯ
メモリ１３に、順次、書き込まれる。

【００３３】また、リセット信号ＲＥＳＥＴがアクティ
ブ状態でなく、データ制御回路１４からの読み出し信号
ＲＥがアクティブ状態のときには、クロック信号ＣＬＫ
の立ち上がりに同期してデジタル音声データＡＵＤが、
ＦＩＦＯメモリ１３から読み出される。

【００３４】ＦＩＦＯメモリ１３の読み出しアドレスＲ
ＡＤＲは、リセット信号ＲＥＳＥＴがアクティブ状態の
ときにリセットされ、リセット信号ＲＥＳＥＴがアクテ
ィブ状態でなくなると、データ制御回路１４からの読み
出し信号ＲＥがアクティブ状態のときに、クロック信号
ＣＬＫの立ち上がりに同期してインクリメントされる。

【００３５】以上のようにして、デジタル音声データＡ
ＵＤは、ＦＩＦＯメモリ１３から、順次、読み出され
る。読み出されたデジタル音声データＡＵＤは、データ
補償回路１６に供給される。

【００３６】ＦＩＦＯメモリ１３は、また、書き込みア
ドレスＷＡＤＲと、読み出しアドレスＲＡＤＲとをデー
タ制御回路１４に出力する。

【００３７】データ補償回路１６は、データ生成回路１
７と選択回路１８とからなる。

【００３８】データ生成回路１７は、図２に示すよう
に、３つのレジスタ１７１，１７２，１７３と、補間デ
ータ演算器１７４とを備える。補間データ演算器１７４
は、この例では、レジスタ１７１とレジスタ１７２の出
力データを受けて、平均値補間データを生成する。な
お、この例では平均値補間は直線補間を採用するが、レ
ジスタ１７１とレジスタ１７２の出力データのそれぞれ
のデータ値に応じた重み付けを伴う重み付け平均値補間
であってもよい。また、補間データ演算器１７４で求め
る補間データとしては、平均値補間データに限られるも
のではなく、例えば前値ホールドデータを用いてもよ
い。

【００３９】データ生成回路１７では、ＦＩＦＯメモリ
１３からのデジタル音声データＡＵＤをレジスタ１７１
及び１７２を介して、クロック信号ＣＬＫの２クロック
分、遅らせたものを、第１の出力データＡＵＤＤとする
と共に、レジスタ１７１とレジスタ１７２の出力データ
Ｄ１とＤ２の平均値を補間データ演算器１７４で演算
し、その演算出力である平均値補間データをレジスタ１
７３を通じて第２の出力ＡＵＤＣとする。

【００４０】レジスタ１７１には、データ制御回路１４
からの読み出し信号ＲＥがアクティブ状態のときに、ク
ロック信号ＣＬＫの立ち上がりに同期してＦＩＦＯメモ
リ１３が出力しているデジタル音声データＡＵＤがロー
ドされる。

【００４１】レジスタ１７２には、データ制御回路１４
からの読み出し信号ＲＥがアクティブ状態のときに、ク
ロック信号ＣＬＫの立ち上がりに同期してレジスタ１７
１が出力しているデジタル音声データＤ１がロードされ
る。レジスタ１７２の出力Ｄ２は、データ生成回路１０
からの第１の出力データＡＵＤＤとなる。

【００４２】また、レジスタ１７１の出力データＤ１と
レジスタ１７２の出力データＤ２とは補間データ演算器
１７４に供給される。補間データ演算器１７４では、レ
ジスタ１７１の出力Ｄ１とレジスタ１７２の出力Ｄ２と
の加算を行う。そして、この補間データ演算器１７４の
加算結果の最下位ビットを除いた出力データＤ３は、ク
ロック信号ＣＬＫの立ち上がりに同期してレジスタ１７
３にロードされる。

【００４３】ここで、出力データＤ３は、Ｄ３＝（Ｄ１＋Ｄ２）／２であり、出力データＤ１と出力データＤ２との平均値で
ある。すなわち、レジスタ１７３は、平均値補間データ
ＡＵＤＣを出力する。

【００４４】データ生成回路１７からの前述した第１お
よび第２の出力データＡＵＤＤおよびＡＵＤＣは、それ
ぞれ選択回路１８に供給される。選択回路１８は、デー
タ制御回路１４からのデータ選択信号ＳＥＬにより、い
ずれか一方の出力データを音声復号化器１９に出力す
る。

【００４５】この例では、選択回路１８は、データ選択
信号ＳＥＬがハイレベルのときには平均値補間データＡ
ＵＤＣを出力する。また、ローレベルのときにはレジス
タ１７２が出力するＦＩＦＯメモリ１３から読み出され
たデジタル音声データＡＵＤの遅延データＡＵＤＤを選
択して出力する。

【００４６】データ制御回路１４は、後で詳述するよう
に、ＦＩＦＯメモリ１３に記憶されているデータ量が、
パラメータ記憶回路１５ａ，１５ｂに記憶されている閾
値パラメータとしての閾値データ量よりも大きいときに
は、選択回路１８から常に遅延データＡＵＤＤを音声復
号化器１９に供給し、パラメータ記憶回路１５ａ，１５
ｂに記憶されている閾値データ量ＴＨａ，ＴＨｂよりも
少なくなったときには、選択回路１８からパラメータ記
憶回路１５ａ，１５ｂに記憶されている頻度パラメータ
情報Ｆａ，Ｆｂに応じた頻度で補間データＡＵＤＣを音
声復号化器１９に供給するようにする、データ選択信号
ＳＥＬを生成する。

【００４７】閾値パラメータＴＨａ，ＴＨｂや頻度パラ
メータＦａ，Ｆｂは、使用者が適宜選定して、パラメー
タ記憶回路１５ａ，１５ｂに記憶するようにする。これ
らのパラメータは、使用者が、ネットワーク上でのパケ
ットの衝突の頻度や、データ再送の頻度などを考慮して
設定することができる可変量である。

【００４８】なお、後述もするように、補間データＡＵ
ＤＣを音声復号化器１９に出力するときには、読み出し
信号ＲＥをノンアクティブ状態にして、遅延データＡＵ
ＤＤは、データ生成回路１７に保持し、次に、読み出し
信号ＲＥがアクティブ状態になったときに、保持してい
たデータＡＵＤＤを音声復号化器１９に供給するように
する。このようにすることにより、音声データは補間デ
ータの分だけ、長くなったようになり、パケットデータ
の到来の遅延の影響を軽減することができる。

【００４９】音声復号化器６では、図示されないシステ
ム制御回路からのスタート信号ＳＴが入力されると、音
声再生クロック信号に同期してデータリクエスト信号Ｄ
ＲＥＱをデータ制御回路１４に出力する。

【００５０】音声再生クロック信号が、前記クロック信
号ＣＬＫと同期していない場合には、同期化回路が必要
となるが、この実施の形態では、２つのクロック信号が
同期していて、クロック信号ＣＬＫは音声再生クロック
信号に比べて十分高速であるものとして説明を行う。こ
の場合のクロック信号ＣＬＫと、音声再生クロック信号
と、データリクエスト信号ＤＲＥＱの関係を図３に示
す。

【００５１】音声復号化器６は、データリクエスト信号
ＤＲＥＱがアクティブ状態のとき、音声再生クロック信
号に同期して選択回路１８の出力データＡＵＤＤまたは
ＡＵＤＣを取り込み、取り込んだデジタル音声データを
アナログ信号に変換して出力する。

【００５２】ただし、データ制御回路１４からのデータ
エンプティ信号ＥＭＰがアクティブ状態のときには、音
声復号化器１９は、取り込んだデータの代わりに、無音
や疑似雑音、あるいはデータエンプティ信号ＥＭＰがア
クティブ状態になる前の最後のデータをアナログ信号に
変換して出力する。ここで、データエンプティ信号ＥＭ
Ｐは、後述するように、ＦＩＦＯメモリ１３に記憶され
ているデータ量が０のときに、アクティブ状態になる信
号である。

【００５３】次に、データ制御回路１４の構成および詳
細な動作について説明する。

【００５４】データ制御回路１４の内部ブロック構成例
を図４に示す。データ制御回路１４は、減算回路１４１
と、第１および第２の比較回路１４２および１４３と、
ダウンカウンタ１４４と、選択スイッチ回路１４５と、
その他の複数個の論理ゲートとを備えて構成されてい
る。

【００５５】減算回路１４１では、書き込みアドレスＷ
ＡＤＲと読み出しアドレスＲＡＤＲとの間で減算を行っ
て、ＦＩＦＯメモリ１３の使用可能ワード数（ＦＩＦＯ
メモリ１３に記憶されているデータ数に相当）を求め、
比較回路１４２、１４３に出力する。

【００５６】減算回路１４１の出力は、また、ノアゲー
ト１５１に供給され、このノアゲート１５１からデータ
エンプティ信号ＥＭＰが出力される。データエンプティ
信号ＥＭＰは、減算回路１４１の減算結果が零、つま
り、ＦＩＦＯメモリ１３の記憶データ数が零のときにの
みハイレベルとなる。データエンプティ信号ＥＭＰは、
ＦＩＦＯメモリ１３の記憶データ数が零でないときには
ローレベルである。

【００５７】比較回路１４２は、減算回路１４１で演算
されたＦＩＦＯメモリ１３の使用可能ワード数と、パラ
メータ記憶回路１５ａの閾値パラメータである閾値デー
タ量ＴＨａとの比較を行う。一方、比較回路１４３は、
減算回路１４１で演算されたＦＩＦＯメモリ１３の使用
可能ワード数と、パラメータ記憶回路１５ｂの閾値パラ
メータである閾値データ量ＴＨｂとの比較を行う。

【００５８】比較回路１４２、１４３は、閾値データ量
ＴＨａ，ＴＨｂよりも使用可能ワード数の方が小さいか
あるいは等しい場合に、それぞれの比較出力信号Ｃ１，
Ｃ２をアクティブ状態にする。比較回路１４２の比較出
力信号Ｃ１は、アンドゲート１５２およびオアゲート１
５３を通じて、ダウンカウンタ１４４のロード端子に供
給される。比較回路１４２の比較出力信号Ｃ２は、ま
た、インバータ１５８およびオアゲート１５３を通じ
て、ダウンカウンタ１４４のロード端子に供給される。

【００５９】一方、比較回路１４３の比較出力信号Ｃ２
は、選択スイッチ回路１４５に供給される。

【００６０】この例の場合、パラメータ記憶回路１５
ａ，１５ｂに記憶される閾値データ量ＴＨａ，ＴＨｂ
は、ＴＨａ＞ＴＨｂに選定されている。このため、ＦＩ
ＦＯメモリ１３の使用可能ワード数が閾値データ量ＴＨ
ａよりも小さくなって、比較出力信号Ｃ１がアクティブ
状態になっても、ただちにＦＩＦＯメモリ１３の使用可
能ワード数が閾値データ量ＴＨｂよりも小さくなるわけ
ではない。しかし、ＦＩＦＯメモリ１３の使用可能ワー
ド数が閾値データ量ＴＨｂよりも小さくなると、比較出
力信号Ｃ１およびＣ２は、共にアクティブになる。

【００６１】選択スイッチ回路１４５は、パラメータ記
憶回路１５ａ，１５ｂからの頻度パラメータ情報Ｆａ，
Ｆｂのいずれをダウンカウンタ１４４のロードデータ入
力端子ＤＡＴＡに供給するかを選択するためのものであ
る。この例の場合の頻度パラメータ情報Ｆａ，Ｆｂは、
ダウンカウンタ１４４にロードされるカウント値であ
り、この例では、Ｆａ＞Ｆｂに選定されている。

【００６２】比較回路１４３の比較出力信号Ｃ２は、選
択スイッチ回路１４５の切り換え制御信号として供給さ
れる。比較出力信号Ｃ２がアクティブでないときには、
選択スイッチ回路１４５は、パラメータ記憶回路１５ａ
からの頻度パラメータ情報Ｆａをダウンカウンタ１４４
のロードデータ入力端子ＤＡＴＡに供給し、比較出力信
号Ｃ２がアクティブであるときには、選択スイッチ回路
１４５は、パラメータ記憶回路１５ｂからの頻度パラメ
ータ情報Ｆｂをダウンカウンタ１４４のロードデータ入
力端子ＤＡＴＡに供給する。

【００６３】ダウンカウンタ１４４は、ロード端子ＬＯ
ＡＤ，ロードデータ入力端子ＤＡＴＡ，イネーブル端子
ＥＮＡＢＬＥ，クロック入力端子ＣＫ，カウント値デー
タ出力端子ＤＯＵＴ端子を持つ。

【００６４】ダウンカウンタ１４４においては、ロード
端子ＬＯＡＤがアクティブ状態のときに、クロック端子
ＣＫの入力クロック信号ＣＬＫの立ち上がりに同期し
て、ロードデータ入力端子ＤＡＴＡの入力データが、こ
のダウンカウンタ１４４にロードされる。そして、ダウ
ンカウンタ１４４は、イネーブル端子ＥＮＡＢＬＥがア
クティブ状態のときに、クロック端子ＣＫの入力クロッ
ク信号ＣＬＫの立ち上がりに同期してダウンカウントす
る。

【００６５】そして、リセット信号ＲＥＳＥＴが、オア
ゲート１５３を通じてロード端子ＬＯＡＤに供給される
と共に、オアゲート１５６を通じてイネーブル端子ＥＮ
ＡＢＬＥに供給される。また、音声復号化器１９からの
データリクエスト信号ＤＲＥＱが、オアゲート１５６を
通じてイネーブル端子ＥＮＡＢＬＥに供給される。この
データリクエスト信号ＤＲＥＱは、また、アンドゲート
１５５に供給される。また、アンドゲート１５５には、
アンドゲート１５２の出力信号がインバータ１５４を通
じて供給される。このアンドゲート１５５の出力信号
は、読み出し信号ＲＥとして出力される。

【００６６】さらに、ダウンカウンタ１４４の出力端子
ＤＯＵＴから得られるカウント値出力データは、ノアゲ
ート１５７を通じてデータ選択信号ＳＥＬとして出力さ
れる。また、ノアゲート１５７の出力信号は、アンドゲ
ート１５２の一方の入力信号とされる。

【００６７】データ制御回路１４から出力される読み出
し信号ＲＥは、ダウンカウンタ１４４の出力端子ＤＯＵ
Ｔのカウント出力値が０で、かつ、比較出力信号Ｃ１が
アクティブのときには、アンドゲート１５２の出力がハ
イレベルとなるため、インバータ１５４の出力がローレ
ベルとなり、アクティブでない状態となる。それ以外の
場合は、アンドゲート１５２の出力がローレベルとなる
ため、インバータ１５４の出力がハイレベルとなり、デ
ータ制御回路１４は、読み出し信号ＲＥとして、データ
リクエスト信号ＤＲＥＱを出力する。

【００６８】そして、ダウンカウンタ１４４では、リセ
ット信号ＲＥＳＥＴがアクティブであるときと、比較回
路１４２の比較出力信号Ｃ１がアクティブでないとき
と、比較回路１４２の比較出力信号Ｃ１がアクティブ
で、かつ、ダウンカウンタ１４４の出力端子ＤＯＵＴが
カウント出力値が０のときに、ロード端子ＬＯＡＤはア
クティブとなり、ロードデータ入力端子ＤＡＴＡの入力
データが、ダウンカウンタ１４４にロードされる。

【００６９】次に、以上のような構成のデータ制御回路
１４の動作を、具体的な数値を一例として挙げて、以下
に説明する。

【００７０】すなわち、例えば、１つのパケット中のデ
ータ量を１５００バイト、ＦＩＦＯメモリ１３の容量は
１パケット当たりのデータ量の２倍つまり３０００ワー
ドとする。そして、ＦＩＦＯメモリ１３への１パケット
分のデータの書き込みは、読み出しに比べて高速に行わ
れ、最初のパケットデータのＦＩＦＯメモリ１３への書
き込みが開始されてから、Ｔｘ（＝１パケット分音声デ
ータ再生時間／２）時間後にリセットが解除されるもの
とする。

【００７１】また、パケットはＴｘ×２時間のインター
バルをおいて送信され、パラメータ記憶回路１５ａおよ
び１５ｂに記憶されている閾値データ量ＴＨａ，ＴＨｂ
は、それぞれ「７４０」および「３７０」、頻度パラメ
ータ情報ＦａおよびＦｂとしてのロードカウント値は、
それぞれ「２０」および「１０」が設定されているもの
とする。

【００７２】先ず、データ制御回路１４のリセットが解
除された段階では、ＦＩＦＯメモリ１３の使用可能ワー
ド数は１５００である。

【００７３】（１）定常動作（ＦＩＦＯメモリ１３の使
用可能ワード数がＴＨａ以上）この状態で音声復号化器１９からデータリクエスト信号
ＤＲＥＱ（図３参照）が出力される（ハイレベルとな
る）と、このときには、比較出力信号Ｃ１はアクティブ
状態ではないので、データリクエスト信号ＤＲＥＱが読
み出し信号ＲＥとなる。

【００７４】このため、データリクエスト信号ＤＲＥＱ
のタイミングで、ＦＩＦＯメモリ１３からデータＡＵＤ
が読み出されるとともに、読み出しアドレスＲＡＤＲが
インクリメントされる。そして、ＦＩＦＯメモリ１３か
ら読み出されたアドレス０のデータは、図２に示したデ
ータ生成回路１７のレジスタ１７１にラッチされる。

【００７５】また、比較回路１４２の比較出力信号Ｃ１
はアクティブ状態ではないので、インバータ１５８の出
力がハイレベルとなって、ダウンカウンタ１４４のロー
ド端子ＬＯＡＤはアクティブ状態となり、ダウンカウン
タ１４４には、パラメータ記憶回路１５ａの頻度パラメ
ータ情報Ｆａとしてのカウント値「２０」がロードされ
た状態となる。このため、データ制御回路１４から出力
されるデータ選択信号ＳＥＬはローレベルとなり、選択
回路１８からはデータ生成回路１７のレジスタ１７２の
出力であるデータＡＵＤＤが音声復号化器１９に供給さ
れる状態になる。

【００７６】そして、次のデータリクエスト信号ＤＲＥ
Ｑが出力されると、ＦＩＦＯメモリ１３から読み出され
たアドレス１のデータは、データ生成回路１７のレジス
タ１７１にラッチされ、それまでレジスタ１７１がラッ
チしていたアドレス０のデータはレジスタ１７２にラッ
チされる。

【００７７】その次のデータリクエスト信号ＤＲＥＱが
出力されると、ＦＩＦＯメモリ１３から読み出されたア
ドレス２のデータは、データ生成回路１７のレジスタ１
７１にラッチされ、それまでレジスタ１７１がラッチし
ていたアドレス１のデータはレジスタ１７２にラッチさ
れる。そして、データ選択信号ＳＥＬがローレベルのた
め、選択回路１８からはデータ生成回路１７のレジスタ
１７２がラッチしていたアドレス０のデータＡＵＤＤが
音声復号化器６に供給され、この音声復号化器６でアナ
ログ音声信号への変換が行われる。

【００７８】以後同様な動作が継続する。すなわち、ネ
ットワークにおいてパケット受信までの遅延時間変動が
ない場合、リセット解除後の時間Ｔｘ後に、次のパケッ
トが受信されるので、ＦＩＦＯメモリ１３の使用可能ワ
ード数は閾値データ量ＴＨａ＝７４０を下回らずにコン
スタントに音声再生が行われる。

【００７９】一方、ネットワークにおいて、パケット受
信までの遅延時間の変動があり、次のパケットの到着遅
れにより使用可能ワード数が閾値データ量ＴＨａ＝７４
０以下になると、次のような動作となる。

【００８０】（２）ＦＩＦＯメモリ１３の使用可能ワー
ド数が閾値データ量ＴＨａ以下このときには、比較回路１４２の比較出力信号Ｃ１がア
クティブ状態になり、インバータ１５８の出力がローレ
ベルになるので、ダウンカウンタ１４４のロード端子Ｌ
ＯＡＤはアクティブ状態でなくなる。したがって、この
状態で、次のデータリクエスト信号ＤＲＥＱが、音声復
号化器１９から出力されると、カウンタ１４４ではカウ
ントダウンが行われ、その出力カウント値は「１９」と
なる。

【００８１】そして、このとき、比較出力信号Ｃ１はア
クティブ状態になっても、カウンタ１４４の出力端子Ｄ
ＯＵＴの出力カウント値は０ではないので、データ選択
信号ＳＥＬは、ローレベルのままであり、アンドゲート
１５２の出力は、ハイレベルとはならず、データ制御回
路１４からの読み出し信号ＲＥとしてはデータリクエス
ト信号ＤＲＥＱが出力される。

【００８２】そして、データ選択信号ＳＥＬはローレベ
ルなので、データ生成回路１７のレジスタ１７２がラッ
チしていたデータが音声復号化器６に取り込まれ、アナ
ログ音声への変換が行われる。以後、データリクエスト
信号ＤＲＥＱが音声復号化器１９から出力される度に、
ダウンカウンタ１４４の出力カウント値が０になるまで
同様の動作が繰り返される。

【００８３】（３）ダウンカウンタ１４４の出力カウン
ト値が０ダウンカウンタ１４４の出力カウント値が０になると、
データ選択信号ＳＥＬはハイレベルとなる。この状態で
は、アンドゲート１５２の出力がハイレベルとなるた
め、アンドゲート１５５の出力は常にローレベルとな
り、次のデータリクエスト信号ＤＲＥＱが、音声復号化
器１９から出力されても、読み出し信号ＲＥとしては出
力されず、読み出し信号ＲＥはノンアクティブの状態に
なる。このため、ＦＩＦＯメモリ１３からの読み出しお
よびレジスタ１７１，１７２へのデータロードは行われ
ない。

【００８４】そして、データ選択信号ＳＥＬがハイレベ
ルであるので、選択回路１８では、データ生成回路１７
のレジスタ１７３からの補間データを選択し、その補間
データが音声復号化器６に取り込まれる。

【００８５】また、ダウンカウンタ１４４の出力カウン
ト値が０になると、比較出力信号Ｃ１はアクティブ状態
であるから、アンドゲート１５２の出力がハイレベルに
なり、ダウンカウンタ１４４のロード端子ＬＯＡＤはア
クティブ状態になり、ダウンカウンタ１４４には、パラ
メータ記憶回路１５ａの頻度パラメータ情報Ｆａのカウ
ント値「２０」が再びロードされる。そして、カウント
値「２０」がロードされると、ダウンカウンタ１４４の
出力端子ＤＯＵＴが０でなくなり、データ選択信号ＳＥ
Ｌがローレベルになるので、ダウンカウンタ１４４のロ
ード端子ＬＯＡＤはアクティブ状態でなくなる。

【００８６】以後、データリクエスト信号が音声復号化
器１９から出力されるごとに、前記の（２），（３）の
状態を繰り返すので、ＦＩＦＯメモリ１３から、音声デ
ータの２０ワードのデータを読み出すたびに１ワードの
補間データが挿入されることになる。

【００８７】さらに、ＦＩＦＯメモリ１３での使用可能
ワード数が減少して「３７０」になると、比較回路１４
３の比較出力信号Ｃ２がアクティブ状態（ハイレベル）
になる。すると、スイッチ回路１４５では、パラメータ
記憶回路１５ｂからの頻度パラメータＦｂとしてのカウ
ント値「１０」が選択され、ダウンカウンタ１４４のロ
ードデータ入力端子ＤＡＴＡに入力される。

【００８８】したがって、以後は、データリクエスト信
号ＤＲＥＱが出力されるごとに、ダウンカウンタ１４４
へのロード値が異なる以外は、前記（２），（３）と同
様な動作を繰り返すので、ＦＩＦＯメモリ１３から１０
ワードのデータを読み出すたびに１ワードの補間データ
が挿入されて、音声復号化器１９に音声データが供給さ
れることになる。

【００８９】ＦＩＦＯメモリ１３の使用可能ワード数が
さらに減少して「０」になると、前述したように、デー
タエンプティ信号ＥＭＰがアクティブ状態になる。する
と、前述したように、音声復号化器１９は、取り込んだ
データの代わりに、無音や疑似雑音、あるいはデータエ
ンプティ信号がアクティブ状態になる前の最後のデータ
をアナログ信号に変換して出力する。

【００９０】ＦＩＦＯ１３での使用可能ワード数が７４
０以下で補間が行われる状態で、あるいはデータエンプ
ティ信号ＥＭＰのアクティブ状態で、ネットワークを通
じて次のパケットが受信されると、ＦＩＦＯメモリ１３
の使用可能ワード数は７４０より大きくなるので、前述
の（１）の動作状態となる。

【００９１】以上述べてきたように、第１の実施形態で
は、ＦＩＦＯメモリ１３の使用可能ワード数が７４０以
下になると、２０ワード毎に１ワード、使用可能ワード
数が３７０以下になると、１０ワード毎に１ワード、の
補間データを元の音声データに挿入して音声復号化器１
９に入力するように、データ制御回路１４は、データ補
償回路１６を制御するようにするので、１パケット分の
音声再生時間を長くすること、つまり、ＦＩＦＯメモリ
１３が空になるまでの時間を長くすることが可能とな
る。

【００９２】［第２の実施の形態］次に、第２の実施の
形態について、図５〜図７を用いて説明する。この第２
の実施の形態は、ＦＩＦＯメモリ１３に記憶されている
音声データ量が多すぎて、書き込みができなくなる状態
を軽減する場合を考慮したものである。

【００９３】図５は、この発明の第２の実施の形態の場
合のブロック図である。データ制御回路２０以外の回路
については、図１を用いて示した第１の実施の形態と同
一のものであるので説明を省略する。なお、図５では、
図１に比べてパラメータ記憶回路１５ｃが追加されてい
る点も異なる。

【００９４】この第２の実施の形態の場合のデータ制御
回路２０の内部ブロック構成例を図６に示す。

【００９５】図６のデータ制御回路２０は、図４のデー
タ制御回路１４の構成に加えて、比較回路２０１と、バ
イナリーカウンタ２０２およびその周辺のロジックゲー
トと、アップダウンカウンタ２０３およびその周辺ロジ
ックゲートと、新データリクエスト信号ＮＲＥＱの生成
用のロジックゲートが追加されたものである。それ以外
の部分の回路は、前述のデータ制御回路１４と同一のも
のである。

【００９６】比較回路２０１の一方の入力としては、減
算回路１４１の減算結果であるＦＩＦＯメモリ１３での
使用可能ワード数のデータが供給され、他方の入力とし
ては、パラメータ記憶回路１５ｃからの閾値パラメータ
としての閾値データ量ＴＨｃが供給される。

【００９７】この比較回路２０１の比較出力信号Ｃ３
は、アンドゲート２０４およびオアゲート２０５を介し
てカウンタ２０２のロード端子ＬＯＡＤに供給される。
比較回路２０１の比較出力信号Ｃ３は、また、インバー
タ２１５およびオアゲート２０５を介してカウンタ２０
２のロード端子ＬＯＡＤに供給される。そして、カウン
タ２０２のロードデータ入力端子ＤＡＴＡには、パラメ
ータ記憶回路１５ｃからの頻度パラメータＦｃとしての
プリセットカウント値が供給される。

【００９８】そして、カウンタ２０２においては、リセ
ット信号ＲＥＳＥＴがオアゲート２０５を通じてロード
端子ＬＯＡＤに供給されると共に、オアゲート２０６を
通じてイネーブル端子ＥＮＡＢＬＥに供給される。さら
に、音声復号化器１９からのデータリクエスト信号ＤＲ
ＥＱがオアゲート２０６を通じてイネーブル端子ＥＮＡ
ＢＬＥに供給される。また、クロック信号ＣＬＫは、ク
ロック端子ＣＫに供給される。

【００９９】そして、カウンタ２０２の出力端子ＤＯＵ
Ｔのカウント値出力がノアゲート２０７を通じてデータ
選択信号ＳＥＬ２とされ、このデータ選択信号ＳＥＬ２
がＤフリップフロップ２０８のＤ端子に供給されると共
に、オアゲート２１１、アンドゲート２１２を通じてア
ップダウンカウンタ２０３のイネーブル端子ＥＮＡＢＬ
Ｅに供給される。

【０１００】Ｄフリップフロップ２０８および２０９の
出力は、アンドゲート２１０に供給されて、このアンド
ゲート２１０から新データリクエスト信号ＮＲＥＱを得
る。この新データリクエスト信号ＮＲＥＱは、オアゲー
ト２１４を通じて、読み出し信号ＲＥとされる。もちろ
ん、この例の場合にも、アンドゲート１５５の出力デー
タは、オアゲート２１４を通じて読み出し信号ＲＥとさ
れる。

【０１０１】また、ノアゲート１５７からのデータ選択
信号ＳＥＬがオアゲート２１１およびアンドゲート２１
２を通じてアップダウンカウンタ２０３のイネーブル端
子ＥＮＡＢＬＥに供給される。さらに、データリクエス
ト信号ＤＲＥＱは、Ｄフリップフロップ２０９のＤ端子
に供給されると共に、アンドゲート２１２を通じてアッ
プダウンカウンタ２０３のイネーブル端子ＥＮＡＢＬＥ
に供給されている。

【０１０２】アップダウンカウンタ２０３のリセット端
子ＲＳＴには、リセット信号ＲＥＳＥＴが供給され、カ
ウンタ方向制御端子ＵＰには、比較回路１４２の比較出
力信号Ｃ１が供給される。そして、アップダウンカウン
タ２０３の出力端子ＤＯＵＴの出力カウント値データ
は、ノアゲート２１３を通じ、オアゲート２０５を通じ
てバイナリーカウンタ２０２のロード端子ＬＯＡＤに供
給されている。

【０１０３】アップダウンカウンタ２０３は、そのリセ
ット端子ＲＳＴがアクティブ状態のときに、クロック端
子ＣＫに供給されているクロック信号ＣＬＫの立ち上が
りに同期してリセットされ、その出力端子ＤＯＵＴのカ
ウント値出力は０となる。

【０１０４】また、アップダウンカウンタ２０３は、リ
セット端子ＲＳＴがアクティブ状態でなく、かつ、イネ
ーブル端子ＥＮＡＢＬＥがアクティブ状態のときに、ク
ロック端子ＣＫに供給されているクロック信号ＣＬＫの
立ち上がりに同期してアップカウントあるいはダウンカ
ウントする。そして、アップダウンカウンタ２０３は、
カウンタ方向制御端子ＵＰの入力がアクティブ状態のと
きはアップカウント、そうでないときはダウンカウント
となり、出力端子ＤＯＵＴのカウント値出力が更新され
る。

【０１０５】次に、この図６のデータ制御回路２０によ
る動作を、具体例を挙げて以下に説明する。

【０１０６】ここでも前述した第１の実施の形態と同様
に、１つのパケット中のデータ量を１５００バイト、Ｆ
ＩＦＯメモリ１３の容量は１パケット当たりのデータ量
の２倍つまり３０００ワード、ＦＩＦＯメモリ１３への
１パケット分のデータの書き込みは読み出しに比べて高
速に行われ、最初のパケットデータのＦＩＦＯメモリ１
３への書き込みが開始されてからＴｘ（＝１パケット分
音声データ再生時間／２）時間後にリセットが解除さ
れ、パケットはＴｘ×２時間のインターバルをおいて送
信されるものとする。

【０１０７】そして、パラメータ記憶回路１５ａおよび
１５ｂの閾値パラメータＴＨａおよびＴＨｂとしては、
それぞれ「７４０」および「３７０」、頻度パラメータ
ＦａおよびＦｂとしては、それぞれ「２０」および「１
０」が設定されているものとする。さらに、この実施の
形態では、パラメータ記憶回路１５ｃの閾値パラメータ
ＴＨｃとしては、「２２５０」、頻度パラメータＦｃと
しては「１０」が設定されているものとする。

【０１０８】ここで、図７に示すように、１番目のパケ
ットと３番目のパケットは遅延時間変動がなく受信され
たのに対して、２番目のパケットは（Ｔｘ＋α）時間の
遅れを伴って受信された場合を考える。

【０１０９】先ず、リセットが解除された段階では、Ｆ
ＩＦＯメモリ１３の使用可能ワード数は１５００であ
り、第１の実施の形態における（１）の動作と同様の動
作を繰り返す。２番目のパケットは、（Ｔｘ＋α）時間
の遅れを伴って受信されるので、このときには、ＦＩＦ
Ｏメモリ１３の使用可能ワード数は「７４０」以下にな
り、第１の実施の形態における（２）および（３）の動
作と同様の動作を繰り返すようになり、音声復号化器１
９に供給される音声データには、２０ワード毎に１ワー
ドの補間データが挿入される。

【０１１０】さらにＦＩＦＯメモリ１３の使用可能ワー
ド数が減少し、「３７０」以下になると、音声復号化器
１９に供給される音声データには、１０ワード毎に１ワ
ードの補間データが挿入される。

【０１１１】ここで、図６においては、データ選択信号
ＳＥＬがオアゲート２１１、アンドゲート２１２を通じ
てアップダウンカウンタ２０３のイネーブル端子ＥＮＡ
ＢＬＥに供給されていることから、データ選択信号ＳＥ
Ｌが０になる、すなわち、補間データが挿入されるたび
にアップダウンカウンタ２０３のカウント値はカウント
アップする。

【０１１２】ここで、４９ワード、補間データが挿入さ
れ、アップダウンカウンタ２０３で「４９」までカウン
トアップした時点で２番目のパケットが受信されたもの
とする。このとき、ＦＩＦＯメモリ１３には５０ワード
程度が残されているとすると、これに新しいパケットの
データを加えると、ＦＩＦＯメモリ１３の使用可能ワー
ド数は１５５０まで増加し、再び、前述の第１の実施の
形態の（１）の動作と同様の動作を繰り返すようにな
る。

【０１１３】そして、次の３番目のパケットが受信され
までには、例えば７０１ワード分のデータが再生され、
ＦＩＦＯメモリ１３には７９９ワード程度が残されてい
て、これに新しいパケット（３番目のパケット）のデー
タを加えると、ＦＩＦＯメモリ１３の使用可能ワード数
は２２９９まで増加する。

【０１１４】このように、アップダウンカウンタ２０３
のカウント値出力が０でない状態で、ＦＩＦＯメモリ１
３の使用可能ワード数が、パラメータ記憶回路１５ｃの
閾値パラメータＴＨｃの設定値「２２５０」以上になる
と、次のような動作となる。

【０１１５】（４）ＦＩＦＯメモリ１３の使用可能ワー
ド数がＴＨｃ以上このときには、比較回路２０１の比較出力信号Ｃ３がア
クティブ状態になり、インバータ２１５の出力がローレ
ベルとなるので、カウンタ２０２のロード端子ＬＯＡＤ
はアクティブ状態でなくなる。カウンタ２０２のロード
値は、「１０」（＝Ｆｃ）であるので、この状態で次の
データリクエスト信号ＤＲＥＱが出力されると、カウン
タ２０２ではカウントダウンが行われ、出力カウント値
は「９」となる。

【０１１６】このとき、データ選択信号ＳＥＬはローレ
ベルなので、データ生成回路１７のレジスタ１７２がラ
ッチしていたデータが音声復号化器６に取り込まれ、ア
ナログ音声への変換が行われる。以後、音声復号化器６
からデータリクエスト信号ＤＲＥＱが出力されるごと
に、カウンタ２０２の出力が０になるまで同様の動作が
繰り返される。

【０１１７】（５）カウンタ２０２の出力カウント値＝
０カウンタ２０２の出力カウント値が０になった状態で、
次のデータリクエスト信号ＤＲＥＱが音声復号化器１９
から出力されると、データ生成回路１７のレジスタ１７
２がラッチしていたデータが、クロック信号ＣＬＫに同
期して音声復号化器６に取り込まれ、アナログ音声への
変換が行われる。

【０１１８】また、同時に、ＦＩＦＯメモリ１３からの
読み出しおよびレジスタ１７１，１７２へのデータロー
ドが行われる。また、カウンタ２０２のロード端子ＬＯ
ＡＤはアクティブ状態なので、カウンタ２０２にはパラ
メータ記憶回路１５ｃの頻度パラメータＦｃのカウント
値「１０」が再びロードされ、その後、そのロード端子
ＬＯＡＤはアクティブ状態でなくなる。さらに、このと
きアップダウンカウンタ２０３はカウントダウンする。

【０１１９】次のクロック信号ＣＬＫの立ち上がり時点
では、アンドゲート２１０の出力である新データリクエ
スト信号ＮＲＥＱがハイレベルとなっているため、読み
出し信号ＲＥがアクティブとなり、再び、ＦＩＦＯメモ
リ１３からの読み出しおよびレジスタ１７１，１７２へ
のデータロードが行われる。

【０１２０】しかし、このときには、音声復号化器１９
からはデータリクエスト信号ＤＲＥＱが出力されていな
いため、音声復号化器１９はレジスタ１７２が保持して
いたデータを取り込まない。このため、音声復号化器１
９に対する受信データは１ワード削除されたことにな
る。

【０１２１】以後、データリクエスト信号ＤＲＥＱが出
力されるごとに、上述の（４），（５）の動作状態を繰
り返すので、ＦＩＦＯメモリ１３から、１０ワードのデ
ータを読み出すたびに１ワードのデータが削除されるこ
とになる。但し、アップダウンカウンタ２０３の出力値
が０になると、カウンタ２０２のロード端子ＬＯＡＤは
アクティブ状態となるので、第１の実施の形態の（１）
の動作状態となる。

【０１２２】なお、アップダウンカウンタ２０３の出力
カウント値が０までカウントダウンしないまま、さらに
使用可能ワード数が減少して、「２２５０」未満になる
と、比較回路２０１の比較出力信号Ｃ３がアクティブ状
態でなくなり、カウンタ２０２のロード端子ＬＯＡＤは
アクティブ状態となるので、前記（１）の動作状態とな
る。

【０１２３】以上説明したように、第２の実施の形態で
は、データ制御回路２０で、ＦＩＦＯメモリ１３の使用
可能ワード数が「２２５０」以上になると、１０ワード
毎に１ワードづつ、補間により挿入したデータ量だけ受
信データの削除が行われるので、受信データのバッファ
リング量が増大していくのを防ぎ、通信品質の劣化を避
けることが可能となる。

【０１２４】

【発明の効果】以上説明したように、この発明によれ
ば、音声伝送において、パケット伝送路での遅延変動が
生じても、音声波形的に不連続点が発生するのを減らす
ことができ、不快な雑音の少ない音声伝送装置が実現で
きる。

【図面の簡単な説明】

【図１】この発明による音声伝送装置の第１の実施の形
態のブロック図である。

【図２】第１の実施の形態の一部ブロックの構成例を示
すブロック図である。

【図３】第１の実施の形態を説明するためのタイミング
図である。

【図４】第１の実施の形態の一部ブロックの構成例を示
すブロック図である。

【図５】この発明による音声伝送装置の第２の実施の形
態のブロック図である。

【図６】第２の実施の形態の一部ブロックの構成例を示
すブロック図である。

【図７】第２の実施の形態を説明するためのタイミング
図である。

【図８】従来の音声伝送装置の一例を説明するためのブ
ロック図である。

【図９】図８の従来例の説明のためのタイミング図であ
る。

【符号の説明】

１音声符号化器２パケット・アセンブラ３パケット伝送路１１受信回路１２パケット・デ・アセンブラ１３ＦＩＦＯメモリ１４、２０データ制御回路１５ａ，１５ｂ，１５ｃパラメータ記憶回路１６データ補償回路１７データ生成回路１８選択回路１９音声復号化器

Claims

【特許請求の範囲】

【請求項１】ネットワーク上を伝送されてくるパケット
化された音声データを受信する受信手段と、前記受信手段で受信されたパケット化された音声データ
を符号化されたデジタル音声データ列に変換するパケッ
ト・デ・アセンブラ手段と、前記パケット・デ・アセンブラ手段からの前記符号化さ
れたデジタル音声データ列を一時的に記憶する記憶手段
と、前記記憶手段に記憶されている前記符号化されたデジタ
ル音声データ列のデータ量を検知するデータ量検知手段
と、前記データ量検知手段で検知された前記データ量と、予
め設定された閾値データ量とを比較し、その比較結果に
応じた制御信号を出力するデータ制御手段と、前記データ制御手段からの前記制御信号により、前記デ
ータ量検知手段で検知された前記データ量が前記閾値デ
ータ量よりも大きいときには、前記記憶手段からの前記
音声データを順次に出力データとし、前記データ量検知
手段で検知された前記データ量が前記閾値データ量以下
となったときには、前記記憶手段からの前記音声データ
中に、前記記憶手段から読み出された音声データを用い
て生成した符号化された音声データを挿入して、出力デ
ータとするデータ補償手段と、前記データ補償手段からの出力音声データを復号化する
音声復号化手段と、を備えることを特徴とする音声伝送装置。
【請求項２】アナログ音声信号をデジタル音声データ系
列に変換する音声符号化手段と、前記音声符号化手段により符号化された音声データをパ
ケットデータに変換するパケット・アセンブラ手段と、前記パケット・アセンブラ手段によりパケット化された
音声データをネットワーク上に送信する送信手段と、前記送信手段から送信されて、前記ネットワーク上を伝
送されてくるパケット化された音声データを受信する受
信手段と、前記受信手段で受信されたパケット化された音声データ
を符号化されたデジタル音声データ列に変換するパケッ
ト・デ・アセンブラ手段と、前記パケット・デ・アセンブラ手段からの前記符号化さ
れたデジタル音声データ列を一時的に記憶する記憶手段
と、前記記憶手段に記憶されている前記符号化されたデジタ
ル音声データ列のデータ量を検知するデータ量検知手段
と、前記データ量検知手段で検知された前記データ量と、予
め設定された閾値データ量とを比較し、その比較結果に
応じた制御信号を出力するデータ制御手段と、前記データ制御手段からの前記制御信号により、前記デ
ータ量検知手段で検知された前記データ量が前記閾値デ
ータ量よりも大きいときには、前記記憶手段からの前記
音声データを順次に出力データとし、前記データ量検知
手段で検知された前記データ量が前記閾値データ量以下
となったときには、前記記憶手段からの前記音声データ
中に、前記記憶手段から読み出された音声データを用い
て生成した符号化された音声データを挿入して、出力デ
ータとするデータ補償手段と、前記データ補償手段からの出力音声データを復号化する
音声復号化手段と、を備えることを特徴とする音声伝送装置。
【請求項３】前記データ制御手段で比較する前記閾値デ
ータ量は、パラメータ記憶手段に記憶される可変の値で
あることを特徴とする請求項１または請求項２に記載の
音声伝送装置。
【請求項４】前記記憶手段から読み出された音声データ
を用いて生成した前記音声データの、前記記憶手段から
の前記音声データ中に挿入する頻度を定めるための情報
を、前記パラメータ記憶手段に記憶することを特徴とす
る請求項３に記載の音声伝送装置。
【請求項５】前記パラメータ記憶手段を複数個、備える
ことを特徴とする請求項３または請求項４に記載の音声
伝送装置。
【請求項６】前記データ制御手段は、前記記憶手段に記
憶されている符号化された音声データ量が、予め設定し
た前記閾値データ量とは異なる第２の閾値データ量以上
になると、前記記憶手段にデータ読み出し信号を出力し
て、このデータ読み出し信号により前記記憶手段に記憶
されている符号化された音声データの読み出しを行うよ
うにするが、前記音声復号化手段はこの音声データを読
み込まないように制御することを特徴とする請求項１に
記載の音声伝送装置。
【請求項７】請求項６に記載の音声伝送装置において、前記データ制御手段で、前記記憶手段に記憶されている
符号化された音声データ量と比較する前記第２の閾値デ
ータ量は、パラメータ記憶手段に記憶される可変の値で
あることを特徴とする音声伝送装置。