JP2000091464A - 半導体装置実装構造体の製造方法 - Google Patents
半導体装置実装構造体の製造方法Info
- Publication number
- JP2000091464A JP2000091464A JP10256437A JP25643798A JP2000091464A JP 2000091464 A JP2000091464 A JP 2000091464A JP 10256437 A JP10256437 A JP 10256437A JP 25643798 A JP25643798 A JP 25643798A JP 2000091464 A JP2000091464 A JP 2000091464A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor
- insulating substrate
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】半導体基板の厚さによる段差のため半導体装置
と伝送線路をワイヤボンディングなどで接続することに
起因する特性のバラツキ、劣化、放熱性の悪化などの問
題を解決する。 【解決手段】絶縁基板（サファイア基板２７）と層構造
（エピタキシャル層２９）が形成された半導体基板２８
とを、層構造を接着面側にして接着した後、半導体基板
２８を選択的に除去し、残った層構造の部分を用いて絶
縁基板上に島状の半導体装置３１−１を形成する。絶縁
基板上の半導体装置以外の領域に伝送線路３２、３３を
形成し、半導体装置と伝送線路を接続する配線３４、３
５を形成する。層構造が形成された半導体基板と絶縁基
板とを接着した後、半導体基板を除去することで、数ミ
クロン程度の厚さの半導体層が絶縁基板に残された構造
を実現できる。その半導体層に対して通常の半導体プロ
セスにより半導体装置、伝送線路、配線の作成を一貫し
て行なえる。
と伝送線路をワイヤボンディングなどで接続することに
起因する特性のバラツキ、劣化、放熱性の悪化などの問
題を解決する。 【解決手段】絶縁基板（サファイア基板２７）と層構造
（エピタキシャル層２９）が形成された半導体基板２８
とを、層構造を接着面側にして接着した後、半導体基板
２８を選択的に除去し、残った層構造の部分を用いて絶
縁基板上に島状の半導体装置３１−１を形成する。絶縁
基板上の半導体装置以外の領域に伝送線路３２、３３を
形成し、半導体装置と伝送線路を接続する配線３４、３
５を形成する。層構造が形成された半導体基板と絶縁基
板とを接着した後、半導体基板を除去することで、数ミ
クロン程度の厚さの半導体層が絶縁基板に残された構造
を実現できる。その半導体層に対して通常の半導体プロ
セスにより半導体装置、伝送線路、配線の作成を一貫し
て行なえる。
Description
【０００１】
【発明の属する技術分野】本発明は、広帯域光ファイバ
ー伝送および無線通信、超高速光および電気信号計測等
の光および電気信号処理を行なう高速・高出力および高
集積デバイスの実装構造体の製造方法に関するものであ
る。
ー伝送および無線通信、超高速光および電気信号計測等
の光および電気信号処理を行なう高速・高出力および高
集積デバイスの実装構造体の製造方法に関するものであ
る。
【０００２】
【従来の技術】従来の単体の光或いは電子デバイス、も
しくはそれらの複合体である集積回路（以下、これらを
半導体装置と呼ぶ）の実装においては、半導体装置の支
持基板である半導体基板の厚さを１００〜２００ミクロ
ン程度に薄片化し、半導体基板から切り出してチップ化
し、伝送線路が形成されている実装用絶縁基板上に有機
系もしくは金属系接着剤によって接着した後、半導体装
置と伝送線路をワイヤボンディング或いは半田粒によっ
て接続していた。
しくはそれらの複合体である集積回路（以下、これらを
半導体装置と呼ぶ）の実装においては、半導体装置の支
持基板である半導体基板の厚さを１００〜２００ミクロ
ン程度に薄片化し、半導体基板から切り出してチップ化
し、伝送線路が形成されている実装用絶縁基板上に有機
系もしくは金属系接着剤によって接着した後、半導体装
置と伝送線路をワイヤボンディング或いは半田粒によっ
て接続していた。
【０００３】例えば、半導体装置と伝送線路間を接続す
る配線にワイヤボンディングを用いる場合には、図４に
示すように、通常のプロセスを経て作成した半導体装置
１を半導体基板９と共にチップ化し、伝送線路パターン
４、５が形成されているセラミクス等の実装基板６の上
に接着した後、伝送線路４、５と半導体装置１間をワイ
ヤ配線７、８で接続していた。なお、図４において、
２、３は半導体装置１に形成された電極である。
る配線にワイヤボンディングを用いる場合には、図４に
示すように、通常のプロセスを経て作成した半導体装置
１を半導体基板９と共にチップ化し、伝送線路パターン
４、５が形成されているセラミクス等の実装基板６の上
に接着した後、伝送線路４、５と半導体装置１間をワイ
ヤ配線７、８で接続していた。なお、図４において、
２、３は半導体装置１に形成された電極である。
【０００４】また、デバイスと伝送線路間の配線に半田
バンプを用いる場合は、図５に示すように、通常のプロ
セスを経て作成した半導体装置１０を半導体基板１８と
共にチップ化し、伝送線路パターン１３、１４が形成さ
れた実装基板１５の電極パッド上に半田粒１６、１７を
用いて接着していた。なお、図５において、１１、１２
は半導体装置１０に形成された電極である。
バンプを用いる場合は、図５に示すように、通常のプロ
セスを経て作成した半導体装置１０を半導体基板１８と
共にチップ化し、伝送線路パターン１３、１４が形成さ
れた実装基板１５の電極パッド上に半田粒１６、１７を
用いて接着していた。なお、図５において、１１、１２
は半導体装置１０に形成された電極である。
【０００５】
【発明が解決しようとする課題】このような従来の実装
形態では、半導体装置をチップ化するに当たり、強度保
持のため半導体基板を１００〜２００ミクロン程度の厚
さで残す必要があった。その理由は数ミクロン程度まで
薄くした半導体装置をピンセット等で扱うことが強度上
不可能なためである。
形態では、半導体装置をチップ化するに当たり、強度保
持のため半導体基板を１００〜２００ミクロン程度の厚
さで残す必要があった。その理由は数ミクロン程度まで
薄くした半導体装置をピンセット等で扱うことが強度上
不可能なためである。
【０００６】しかし、上記のように１００〜２００ミク
ロン程度の厚さの半導体基板を残すと、半導体装置と伝
送線路間の段差が１００〜２００ミクロン程度となるた
め、半導体装置と伝送線路間を接続するためにはワイヤ
ボンディングを用いる必要が生じる。また、実装基板に
半導体装置のチップの寸法に合わせた穴を作成し、その
穴に半導体装置を入れるように構成した場合には、半導
体装置と伝送線路間の段差は小さくなるが、半導体チッ
プと絶縁基板間に空隙があるため、やはりワイヤボンデ
ィングを用いる必要がある。
ロン程度の厚さの半導体基板を残すと、半導体装置と伝
送線路間の段差が１００〜２００ミクロン程度となるた
め、半導体装置と伝送線路間を接続するためにはワイヤ
ボンディングを用いる必要が生じる。また、実装基板に
半導体装置のチップの寸法に合わせた穴を作成し、その
穴に半導体装置を入れるように構成した場合には、半導
体装置と伝送線路間の段差は小さくなるが、半導体チッ
プと絶縁基板間に空隙があるため、やはりワイヤボンデ
ィングを用いる必要がある。
【０００７】また、半田粒を用いる方法では段差の問題
は無いが、放熱の問題が新たに生じる。すなわち、半導
体装置が高集積化されることや高出力動作にある場合、
半導体装置からの発熱は増加する。このとき、半導体装
置の下部の半導体基板の熱伝導特性の善し悪しは放熱効
率の観点から重要である。そして、半田粒を用いる実装
構造では半導体装置の発熱部分の上部には半導体基板が
あり、かつ、下部には実装基板があるため、半導体装置
の放熱が十分でなくなり、半導体装置の動作の不安定化
や寿命特性の劣化などを引き起こす問題がある。ワイヤ
ボンディングを用いる方法でも、一般的には半導体の熱
伝導率はヒートシンクに比べて悪いので、残された半導
体基板が厚い場合は問題となる。
は無いが、放熱の問題が新たに生じる。すなわち、半導
体装置が高集積化されることや高出力動作にある場合、
半導体装置からの発熱は増加する。このとき、半導体装
置の下部の半導体基板の熱伝導特性の善し悪しは放熱効
率の観点から重要である。そして、半田粒を用いる実装
構造では半導体装置の発熱部分の上部には半導体基板が
あり、かつ、下部には実装基板があるため、半導体装置
の放熱が十分でなくなり、半導体装置の動作の不安定化
や寿命特性の劣化などを引き起こす問題がある。ワイヤ
ボンディングを用いる方法でも、一般的には半導体の熱
伝導率はヒートシンクに比べて悪いので、残された半導
体基板が厚い場合は問題となる。
【０００８】また、実際には、ワイヤ或いは半田粒の形
状、位置等が半導体装置ごとに微妙に異なってしまうた
め、実装後の半導体装置の特性がばらついてしまうとい
った問題もある。
状、位置等が半導体装置ごとに微妙に異なってしまうた
め、実装後の半導体装置の特性がばらついてしまうとい
った問題もある。
【０００９】更に、これらの方法ではワイヤ或いは半田
粒の寸法、形状に起因するインダクタンス等の外部の寄
生成分が加わるため、ワイヤもしくは半田粒の接続部分
で電気信号の反射が生じ、信号強度、位相情報の変化な
ど信号波形に歪みが生じ、結果として高周波電気信号が
帯域劣化するといった問題もある。また、半導体装置基
板と絶縁基板の誘電率差および空隙による信号伝搬の反
射等も避けられない。
粒の寸法、形状に起因するインダクタンス等の外部の寄
生成分が加わるため、ワイヤもしくは半田粒の接続部分
で電気信号の反射が生じ、信号強度、位相情報の変化な
ど信号波形に歪みが生じ、結果として高周波電気信号が
帯域劣化するといった問題もある。また、半導体装置基
板と絶縁基板の誘電率差および空隙による信号伝搬の反
射等も避けられない。
【００１０】本発明は、上記のごとき従来技術の種々の
問題を解決することを目的とする。
問題を解決することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するように
構成している。すなわち、請求項１に記載の発明におい
ては、絶縁基板と、半導体装置となる層構造（例えばエ
ピタキシャル層）が形成された半導体基板とを、上記層
構造が接着面側になるように接着して基板構造体を形成
した後、該基板構造体のうち、半導体基板部分を選択的
に除去し、残った層構造の部分を用いて絶縁基板上に単
数もしくは複数の島状の半導体装置を形成する。そし
て、絶縁基板上の半導体装置以外の領域に伝送線路を形
成し、半導体装置と伝送線路を電気的に接続する配線を
形成するように構成している。
め、本発明においては特許請求の範囲に記載するように
構成している。すなわち、請求項１に記載の発明におい
ては、絶縁基板と、半導体装置となる層構造（例えばエ
ピタキシャル層）が形成された半導体基板とを、上記層
構造が接着面側になるように接着して基板構造体を形成
した後、該基板構造体のうち、半導体基板部分を選択的
に除去し、残った層構造の部分を用いて絶縁基板上に単
数もしくは複数の島状の半導体装置を形成する。そし
て、絶縁基板上の半導体装置以外の領域に伝送線路を形
成し、半導体装置と伝送線路を電気的に接続する配線を
形成するように構成している。
【００１２】上記のように、層構造が形成された半導体
基板と絶縁基板とを接着して基板構造体を形成した後、
半導体基板を除去することで、数ミクロン程度の厚さの
半導体層が実装用絶縁基板に残された構造を製造するこ
とが出来る。そして、その半導体層に対して、通常の半
導体プロセスを行なうことにより、半導体装置や伝送線
路および配線までの作成を一貫して行なうことが出来
る。
基板と絶縁基板とを接着して基板構造体を形成した後、
半導体基板を除去することで、数ミクロン程度の厚さの
半導体層が実装用絶縁基板に残された構造を製造するこ
とが出来る。そして、その半導体層に対して、通常の半
導体プロセスを行なうことにより、半導体装置や伝送線
路および配線までの作成を一貫して行なうことが出来
る。
【００１３】例えば、図３に示すように、伝送線路２
１、２２が形成された絶縁基板２０の上に、薄膜化した
半導体装置１９の部分のみを島状に形成し、通常の半導
体プロセス工程によって電極２５、２６および配線２
３、２４を形成して伝送線路２１、２２に直接接続する
のが理想的である。しかし、従来は、数ミクロン以下の
厚さの薄膜化した半導体装置のみを島状にして絶縁基板
等の上に形成する方法は存在しなかったので、上記の方
法は実現出来なかったが、上記のごとき本発明の製造方
法により可能となった。
１、２２が形成された絶縁基板２０の上に、薄膜化した
半導体装置１９の部分のみを島状に形成し、通常の半導
体プロセス工程によって電極２５、２６および配線２
３、２４を形成して伝送線路２１、２２に直接接続する
のが理想的である。しかし、従来は、数ミクロン以下の
厚さの薄膜化した半導体装置のみを島状にして絶縁基板
等の上に形成する方法は存在しなかったので、上記の方
法は実現出来なかったが、上記のごとき本発明の製造方
法により可能となった。
【００１４】また、請求項２に記載の発明は、前記実装
用の絶縁基板として石英基板を用いたものである。石英
基板は誘電率が低いこと、誘電損失が通常の半導体に比
べて大幅に低いこと等の理由により、高速信号処理に優
れた半導体装置を作成することが可能となる。
用の絶縁基板として石英基板を用いたものである。石英
基板は誘電率が低いこと、誘電損失が通常の半導体に比
べて大幅に低いこと等の理由により、高速信号処理に優
れた半導体装置を作成することが可能となる。
【００１５】また、請求項３に記載の発明は、前記実装
用の絶縁基板としてダイヤモンド基板或いは窒化アルミ
ニウム基板を用いたものである。これら材料の熱伝導特
性は通常の半導体に比べて大幅に優れているため、半導
体装置が高集積化されたり、高出力動作状態に置かれた
場合、半導体装置より発生する熱の放熱効率を向上させ
ることが出来る。
用の絶縁基板としてダイヤモンド基板或いは窒化アルミ
ニウム基板を用いたものである。これら材料の熱伝導特
性は通常の半導体に比べて大幅に優れているため、半導
体装置が高集積化されたり、高出力動作状態に置かれた
場合、半導体装置より発生する熱の放熱効率を向上させ
ることが出来る。
【００１６】
【発明の実施の形態】（第１の実施例）図１および図２
は、本発明に関わる実装の製造方法の各工程を示す断面
図である。まず、図１（ａ）に示すように、半導体基板
であるＩｎＰ基板２８上に半導体装置を構成するＩｎＰ
／ＩｎＧａＡｓエピタキシャル層２９を成長させる。次
に、絶縁基板となるサファイア基板２７および上記エピ
タキシャル層２９の表面に接着剤として水ガラス（Ｎａ
系接着剤）３０の希釈液をスピンナー等で厚さ１０００
オングストローム塗布する。次に、上記希釈液中の水分
の除去のため、３００℃に設定された電気炉に１分間放
置する。
は、本発明に関わる実装の製造方法の各工程を示す断面
図である。まず、図１（ａ）に示すように、半導体基板
であるＩｎＰ基板２８上に半導体装置を構成するＩｎＰ
／ＩｎＧａＡｓエピタキシャル層２９を成長させる。次
に、絶縁基板となるサファイア基板２７および上記エピ
タキシャル層２９の表面に接着剤として水ガラス（Ｎａ
系接着剤）３０の希釈液をスピンナー等で厚さ１０００
オングストローム塗布する。次に、上記希釈液中の水分
の除去のため、３００℃に設定された電気炉に１分間放
置する。
【００１７】次に、図１（ｂ）に示すように、十分水分
が除去された後、エピタキシャル層２９の表面との表面
同士を張り合わせる。接着の程度は次のようにして判断
できる。すなわち、絶縁基板（ここではサファイア基板
２７）および半導体基板（ここではＩｎＰ基板２８）の
何れか或いは両方が可視光域で不透明な場合には、赤外
線透過装置などを用いて判断し、絶縁基板或いは半導体
基板のいずれかが透明な場合は目視によって確認でき
る。接着が十分になったら、温度を緩やかに室温まで戻
す。
が除去された後、エピタキシャル層２９の表面との表面
同士を張り合わせる。接着の程度は次のようにして判断
できる。すなわち、絶縁基板（ここではサファイア基板
２７）および半導体基板（ここではＩｎＰ基板２８）の
何れか或いは両方が可視光域で不透明な場合には、赤外
線透過装置などを用いて判断し、絶縁基板或いは半導体
基板のいずれかが透明な場合は目視によって確認でき
る。接着が十分になったら、温度を緩やかに室温まで戻
す。
【００１８】次に、図１（ｃ）に示すように、ＩｎＰ基
板＋エピタキシャル層＋サファイア基板の構造におい
て、ＩｎＰ基板２８のみが分離できるＨＣｌのような選
択エッチング液を用いてＩｎＰ基板２８を除去し、サフ
ァイア基板２７上にエピタキシャル層２９のみが残るよ
うな構造にする。この段階ではサファイア基板２７上の
エピタキシャル層２９の厚さは数ミクロン程度以下とな
る。
板＋エピタキシャル層＋サファイア基板の構造におい
て、ＩｎＰ基板２８のみが分離できるＨＣｌのような選
択エッチング液を用いてＩｎＰ基板２８を除去し、サフ
ァイア基板２７上にエピタキシャル層２９のみが残るよ
うな構造にする。この段階ではサファイア基板２７上の
エピタキシャル層２９の厚さは数ミクロン程度以下とな
る。
【００１９】次に、図２（ｄ）に示すように、上記の構
造において通常の半導体デバイスプロセス工程により、
メサ構造３１−１の形成、電極３１−２、３１−３の形
成を行なうことにより、単一キャリア走行フォトダイオ
ードを作成する。
造において通常の半導体デバイスプロセス工程により、
メサ構造３１−１の形成、電極３１−２、３１−３の形
成を行なうことにより、単一キャリア走行フォトダイオ
ードを作成する。
【００２０】また、図２（ｅ）に示すように、サファイ
ア基板２７上において半導体装置の形成されていない部
分に、通常の半導体デバイスプロセス工程により、伝送
線路３２、３３を形成する。
ア基板２７上において半導体装置の形成されていない部
分に、通常の半導体デバイスプロセス工程により、伝送
線路３２、３３を形成する。
【００２１】また、図２（ｆ）に示すように、通常の半
導体デバイスプロセス工程により、電極３１−２、３１
−３と伝送線路３２、３３とを接続する配線３４、３５
を形成する。
導体デバイスプロセス工程により、電極３１−２、３１
−３と伝送線路３２、３３とを接続する配線３４、３５
を形成する。
【００２２】上記のように、エピタキシャル層２９がサ
ファイア基板２７上に直接接着された構造が実現される
と、絶縁基板（サファイア基板２７）上の伝送線路３
２、３３と単一キャリア走行フォトダイオードの電極３
１−２、３１−３との段差は、上述したように数ミクロ
ン程度であるため、従来のようなワイヤボンディングを
用いる必要がなく、通常の半導体デバイスプロセス工程
における金属蒸着工程を用いて、配線３４、３５を滑ら
かに接続することが可能となる。また、半導体プロセス
工程で一貫して実装まで完了できる。
ファイア基板２７上に直接接着された構造が実現される
と、絶縁基板（サファイア基板２７）上の伝送線路３
２、３３と単一キャリア走行フォトダイオードの電極３
１−２、３１−３との段差は、上述したように数ミクロ
ン程度であるため、従来のようなワイヤボンディングを
用いる必要がなく、通常の半導体デバイスプロセス工程
における金属蒸着工程を用いて、配線３４、３５を滑ら
かに接続することが可能となる。また、半導体プロセス
工程で一貫して実装まで完了できる。
【００２３】その結果、従来の製造方法で実装した半導
体装置で問題となった特性の不均一性等の問題や伝送線
路と配線の接続部分或いは半導体装置と配線の接続部分
における電気信号の反射による信号強度の損失、波形の
歪み等の問題も解決できる。また、一方の面に半導体基
板が残っていないので、放熱の点でも有利である。
体装置で問題となった特性の不均一性等の問題や伝送線
路と配線の接続部分或いは半導体装置と配線の接続部分
における電気信号の反射による信号強度の損失、波形の
歪み等の問題も解決できる。また、一方の面に半導体基
板が残っていないので、放熱の点でも有利である。
【００２４】なお、絶縁基板としては、上記実施例で挙
げたサファイア基板２７の代わりに、石英基板、ダイア
モンド基板、窒化アルミ基板等の絶縁基板や、これら絶
縁基板にＳｉ０2やＴｉ０2等の同種又は異種の絶縁物を
積層堆積した基板、もしくはこれら絶縁基板に金、チタ
ン、白金等の金属を堆積した基板、もしくはこれら絶縁
基板に金属、絶縁物を積層した基板、もしくはこれら絶
縁基板または絶縁基板の表面に絶縁物や金属などを堆積
した基板の表面を化学的、機械的等の方法にて研磨した
基板等を用いてもよい。
げたサファイア基板２７の代わりに、石英基板、ダイア
モンド基板、窒化アルミ基板等の絶縁基板や、これら絶
縁基板にＳｉ０2やＴｉ０2等の同種又は異種の絶縁物を
積層堆積した基板、もしくはこれら絶縁基板に金、チタ
ン、白金等の金属を堆積した基板、もしくはこれら絶縁
基板に金属、絶縁物を積層した基板、もしくはこれら絶
縁基板または絶縁基板の表面に絶縁物や金属などを堆積
した基板の表面を化学的、機械的等の方法にて研磨した
基板等を用いてもよい。
【００２５】また、半導体基板としては、上記実施例で
挙げたＩｎＰ基板２８の代わりに、ＧａＡｓ基板、Ｓｉ
基板等の半導体基板、もしくはこれら半導体基板に同種
又は異種の絶縁物を積層堆積した基板、もしくはこれら
半導体基板に金属を堆積した基板、もしくはこれら半導
体基板に金属、絶縁物を積層した基板、もしくはこれら
半導体基板または半導体基板の表面に絶縁物や金属など
を堆積した基板の表面を化学的、機械的等の方法にて研
磨した基板等を用いてもよい。
挙げたＩｎＰ基板２８の代わりに、ＧａＡｓ基板、Ｓｉ
基板等の半導体基板、もしくはこれら半導体基板に同種
又は異種の絶縁物を積層堆積した基板、もしくはこれら
半導体基板に金属を堆積した基板、もしくはこれら半導
体基板に金属、絶縁物を積層した基板、もしくはこれら
半導体基板または半導体基板の表面に絶縁物や金属など
を堆積した基板の表面を化学的、機械的等の方法にて研
磨した基板等を用いてもよい。
【００２６】また、上記実施例で挙げたＩｎＰ／ＩｎＧ
ａＡｓエピタキシャル層２９は、ＩｎＧａＡｓＰ、Ｇａ
Ａｓ、ＡｌＧａＡｓ、Ｓｉ等の半導体を用いてもよい。
ａＡｓエピタキシャル層２９は、ＩｎＧａＡｓＰ、Ｇａ
Ａｓ、ＡｌＧａＡｓ、Ｓｉ等の半導体を用いてもよい。
【００２７】また、上記実施例で挙げた単一キャリア走
行フォトダイオードの代わりに、ＧａＡｓ、ＩｎＰ等の
化合物半導体装置やＳｉ等の半導体装置を用いてもよ
い。
行フォトダイオードの代わりに、ＧａＡｓ、ＩｎＰ等の
化合物半導体装置やＳｉ等の半導体装置を用いてもよ
い。
【００２８】また、上記実施例で挙げた水ガラスの代わ
りに、無機系、有機系、金属系等の接着剤を用いてもよ
い。
りに、無機系、有機系、金属系等の接着剤を用いてもよ
い。
【００２９】また、上記実施例で挙げた水ガラスの厚さ
は数１００オングストロームから数１０ミクロンの範囲
でも可能である。また、上記実施例で挙げた水ガラスの
希釈液中の水分を除去する温度は１００度以上であって
も良い。また、上記実施例で挙げた水ガラスの希釈液中
の水分を除去する時間は１分以上であっても良い、ま
た、上記実施例で挙げたＩｎＰ基板の選択エッチング液
はＨＣｌ＋Ｈ3Ｐ０４等のエッチング液や反応性エッチ
ング法などを用いても良い。
は数１００オングストロームから数１０ミクロンの範囲
でも可能である。また、上記実施例で挙げた水ガラスの
希釈液中の水分を除去する温度は１００度以上であって
も良い。また、上記実施例で挙げた水ガラスの希釈液中
の水分を除去する時間は１分以上であっても良い、ま
た、上記実施例で挙げたＩｎＰ基板の選択エッチング液
はＨＣｌ＋Ｈ3Ｐ０４等のエッチング液や反応性エッチ
ング法などを用いても良い。
【００３０】（第２の実施例）図１、図２の構造におい
て、実装用の絶縁基板として石英基板を用いた場合に
は、誘電率の値が通常の実装基板もしくは半導体基板の
ものに比べて３分の１程度である。通常、電気信号の高
周波成分が増加すると、信号は伝送線路の上下、すなわ
ち空気側および実装基板側の両方を伝搬するようにな
る。ここで伝搬速度は一般に光速を誘電率の平方根で割
ったものである。つまり、或る距離を信号が伝搬すると
信号に遅延が生じることになり、結果として電気信号の
波形が拡がることになる。このような理由により、実装
基板の誘電率が空気の値（誘電率＝１）に近いほど高速
信号の伝搬には有利となる。また誘電損失は通常の半導
体に比べて２桁程度低い。誘電損失が低いということ
は、伝送線路を伝搬する電気信号の速度の分散が小さい
ことを意味し、これは電気信号が伝送線路を伝搬する
際、信号波形が拡がることなく伝送することになる。こ
のような傾向は高周波になるほど顕著である。したがっ
て、本発明の製造方法により石英基板上に半導体エピタ
キシャル層を接着し、更に半導体エピタキシャル層を用
いて半導体装置およびその実装を行なうことにより、高
速信号処理に優れた半導体装置を作成することが可能と
なる。
て、実装用の絶縁基板として石英基板を用いた場合に
は、誘電率の値が通常の実装基板もしくは半導体基板の
ものに比べて３分の１程度である。通常、電気信号の高
周波成分が増加すると、信号は伝送線路の上下、すなわ
ち空気側および実装基板側の両方を伝搬するようにな
る。ここで伝搬速度は一般に光速を誘電率の平方根で割
ったものである。つまり、或る距離を信号が伝搬すると
信号に遅延が生じることになり、結果として電気信号の
波形が拡がることになる。このような理由により、実装
基板の誘電率が空気の値（誘電率＝１）に近いほど高速
信号の伝搬には有利となる。また誘電損失は通常の半導
体に比べて２桁程度低い。誘電損失が低いということ
は、伝送線路を伝搬する電気信号の速度の分散が小さい
ことを意味し、これは電気信号が伝送線路を伝搬する
際、信号波形が拡がることなく伝送することになる。こ
のような傾向は高周波になるほど顕著である。したがっ
て、本発明の製造方法により石英基板上に半導体エピタ
キシャル層を接着し、更に半導体エピタキシャル層を用
いて半導体装置およびその実装を行なうことにより、高
速信号処理に優れた半導体装置を作成することが可能と
なる。
【００３１】（第３の実施例）図１、図２の構造におい
て、実装用の絶縁基板としてダイヤモンド基板或いは窒
化アルミニウム基板を用いた場合、これら材料の熱伝導
特性は通常の半導体に比べて１〜２桁程度優れているた
め、半導体装置が高集積化されたり、高出力動作状態に
置かれた場合、半導体装置より発生する熱の放熱効率に
優れることになる。本発明の構造では、一方の面に半導
体基板が残っていないので、従来構造よりも放熱の点で
有利であるが、この実施例によれば、さらに放熱効率を
向上させることが出来る。すなわち、半導体装置の動作
の安定性や寿命劣化の問題が従来の実装方法にて得られ
た半導体基板が半導体装置の下部に配置されているもの
と比べて、さらに優れることになる。
て、実装用の絶縁基板としてダイヤモンド基板或いは窒
化アルミニウム基板を用いた場合、これら材料の熱伝導
特性は通常の半導体に比べて１〜２桁程度優れているた
め、半導体装置が高集積化されたり、高出力動作状態に
置かれた場合、半導体装置より発生する熱の放熱効率に
優れることになる。本発明の構造では、一方の面に半導
体基板が残っていないので、従来構造よりも放熱の点で
有利であるが、この実施例によれば、さらに放熱効率を
向上させることが出来る。すなわち、半導体装置の動作
の安定性や寿命劣化の問題が従来の実装方法にて得られ
た半導体基板が半導体装置の下部に配置されているもの
と比べて、さらに優れることになる。
【００３２】
【発明の効果】以上説明したように、本発明の製造方法
においては、実装用絶縁基板上に半導体装置を構成する
半導体エピタキシャル層を直接接着することが可能とな
る。この方法により実現された構造においては、通常の
半導体プロセス工程により半導体装置、伝送線路および
半導体装置と伝送線路を接続する配線を一貫して作成で
きるようになる。そのため、ワイヤボンディングや半田
パンブなどの手法を用いる必要がないため、ワイヤや半
田粒の寸法、形状の変化により生じるインダクタンスな
どの寄生成分を低減することが可能となり、半導体装置
の特性の再現性や均一性に優れた半導体装置が作成でき
るようになる。
においては、実装用絶縁基板上に半導体装置を構成する
半導体エピタキシャル層を直接接着することが可能とな
る。この方法により実現された構造においては、通常の
半導体プロセス工程により半導体装置、伝送線路および
半導体装置と伝送線路を接続する配線を一貫して作成で
きるようになる。そのため、ワイヤボンディングや半田
パンブなどの手法を用いる必要がないため、ワイヤや半
田粒の寸法、形状の変化により生じるインダクタンスな
どの寄生成分を低減することが可能となり、半導体装置
の特性の再現性や均一性に優れた半導体装置が作成でき
るようになる。
【００３３】また、配線部分と半導体装置或いは伝送線
路の接続部分での電気信号の反射などが低減できるた
め、電気信号波形を劣化させることなく伝送することも
可能となる。
路の接続部分での電気信号の反射などが低減できるた
め、電気信号波形を劣化させることなく伝送することも
可能となる。
【００３４】また、実装用絶縁基板として高周波領域に
おける誘電分散の少ない基板や熱伝導に優れた基板を選
択することで、高周波信号の伝送特性に優れた半導体装
置や高集積化成いは高出力動作状態の半導体装置の特性
の安定性や装置寿命に優れた半導体装置の実現も可能と
なる、という多くの効果が得られる。
おける誘電分散の少ない基板や熱伝導に優れた基板を選
択することで、高周波信号の伝送特性に優れた半導体装
置や高集積化成いは高出力動作状態の半導体装置の特性
の安定性や装置寿命に優れた半導体装置の実現も可能と
なる、という多くの効果が得られる。
【図面の簡単な説明】
【図１】本発明の製造工程の一部を示す断面図。
【図２】本発明の製造工程の他の一部を示す断面図。
【図３】本発明の製造方法で製造した半導体装置の一例
の断面図。
の断面図。
【図４】従来装置の一例図であり、ワイヤボンディング
を用いた半導体装置の実装構造の断面図。
を用いた半導体装置の実装構造の断面図。
【図５】従来装置の他の一例図であり、半田バンプを用
いた半導体装置の実装構造の断面図。
いた半導体装置の実装構造の断面図。
１…半導体装置 ２…電極 ３…電極 ４…伝送線
路 ５…伝送線路 ６…実装基
板 ７…ワイヤ配線 ８…ワイヤ
配線 ９…半導体基板 １０…半導体
装置 １１…電極 １２…電極 １３…伝送線路 １４…伝送
線路 １５…実装基板 １６…半田
粒 １７…半田粒 １８…半導
体基板 １９…半導体装置 ２０…実装
用絶縁基板 ２１…伝送線路 ２２…伝送
線路 ２３…配線 ２４…配線 ２５…電極 ２６…電極 ２７…サファイア基板 ２８…Ｉｎ
Ｐ基板 ２９…ＩｎＰ／ＧａＡｓエピタキシャル層 ３０…Ｎａ
系接着剤（水ガラス） ３１−１…メサ構造 ３１−２…
電極 ３１−３…電極 ３２…伝送
線路 ３３…伝送線路 ３４…配線 ３５…配線
路 ５…伝送線路 ６…実装基
板 ７…ワイヤ配線 ８…ワイヤ
配線 ９…半導体基板 １０…半導体
装置 １１…電極 １２…電極 １３…伝送線路 １４…伝送
線路 １５…実装基板 １６…半田
粒 １７…半田粒 １８…半導
体基板 １９…半導体装置 ２０…実装
用絶縁基板 ２１…伝送線路 ２２…伝送
線路 ２３…配線 ２４…配線 ２５…電極 ２６…電極 ２７…サファイア基板 ２８…Ｉｎ
Ｐ基板 ２９…ＩｎＰ／ＧａＡｓエピタキシャル層 ３０…Ｎａ
系接着剤（水ガラス） ３１−１…メサ構造 ３１−２…
電極 ３１−３…電極 ３２…伝送
線路 ３３…伝送線路 ３４…配線 ３５…配線
フロントページの続き (72)発明者 ヤコブ ロイター 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 石橋 忠夫 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 伊藤 弘 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 5F088 AA01 AB07 BA02 BB01 BB10 CB01 CB14 GA02 JA03
Claims (3)
- 【請求項１】伝送線路が形成された絶縁基板上に接着さ
れた半導体装置および、前記半導体装置と前記伝送線路
とを電気的に接続する配線を備えた半導体装置実装構造
体の製造方法において、 前記絶縁基板と、前記半導体装置となる層構造が形成さ
れた半導体基板とを、前記半導体装置となる層構造が接
着面側になるように接着して基板構造体を形成する工程
と、 前記基板構造体のうち、前記半導体基板部分を選択的に
除去する工程と、 前記基板構造体の半導体装置となる層構造部分を用いて
前記絶縁基板上に単数もしくは複数の島状の半導体装置
を形成する工程と、 前記絶縁基板上の前記半導体装置以外の領域に伝送線路
を形成する工程と、 前記半導体装置と前記伝送線路を電気的に接続する配線
を形成する工程と、を備えたことを特徴とする半導体装
置実装構造体の製造方法。 - 【請求項２】前記絶縁基板として石英基板を用いたこと
を特徴とする請求項１に記載の半導体装置実装構造体の
製造方法。 - 【請求項３】前記絶縁基板としてダイヤモンド基板或い
は窒化アルミニウム基板を用いたことを特徴とする請求
項１に記載の半導体装置実装構造体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10256437A JP2000091464A (ja) | 1998-09-10 | 1998-09-10 | 半導体装置実装構造体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10256437A JP2000091464A (ja) | 1998-09-10 | 1998-09-10 | 半導体装置実装構造体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091464A true JP2000091464A (ja) | 2000-03-31 |
Family
ID=17292658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10256437A Pending JP2000091464A (ja) | 1998-09-10 | 1998-09-10 | 半導体装置実装構造体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000091464A (ja) |
-
1998
- 1998-09-10 JP JP10256437A patent/JP2000091464A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5024966A (en) | Method of forming a silicon-based semiconductor optical device mount | |
| US8964805B2 (en) | Thermally optimized mechanical interface for hybrid integrated wavelength division multiplexed arrayed transmitter | |
| CA2005788C (en) | Silicon-based mounting structure for semiconductor optical devices | |
| KR100616680B1 (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
| US10332937B2 (en) | Semiconductor device having a protruding interposer edge face | |
| WO2005112096A1 (ja) | 導電性半導体基板上の電極パッド | |
| US20020076187A1 (en) | Optoelectronic device having a P-contact and an N-contact located over a same side of a substrate and a method of manufacture therefor | |
| JP2004093606A (ja) | 光モジュール及び光伝送装置 | |
| US9941659B2 (en) | Optical module for ultrahigh-speed communication | |
| JP2000091464A (ja) | 半導体装置実装構造体の製造方法 | |
| JP5318913B2 (ja) | 光モジュール | |
| US6108477A (en) | Photonic component with electrical conduction paths | |
| JP3987029B2 (ja) | 半導体光素子の製造方法および半導体光素子 | |
| KR20220085685A (ko) | 방열기판, 방열기판의 제조방법, 및 이를 포함하는 반도체 집적 장치 | |
| EP0614221A1 (en) | Integrated transmission line structure | |
| JP6741155B2 (ja) | 光モジュール | |
| WO2021210178A1 (ja) | 光半導体チップ | |
| KR100216523B1 (ko) | 전기흡수변조기 모듈 구조 및 그 제작방법 | |
| KR0138846B1 (ko) | 초고속 레이저 다이오드 전송 모듈의 구조 및 제조방법 | |
| US9772461B2 (en) | Semiconductor integrated circuit and method for manufacturing the same | |
| KR20230020470A (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
| KR0149129B1 (ko) | 레이저 다이오드 전송모듈의 제조방법 | |
| JPH06120566A (ja) | 半導体発光素子の製造方法 | |
| KR20010009735A (ko) | 실리콘 방열판 및 그 제작방법 | |
| KR20150139680A (ko) | 반도체 광소자용 지지 기판 및 이를 이용하는 반도체 광소자를 제조하는 방법 |