JP2000091343A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JP2000091343A
JP2000091343A JP10254885A JP25488598A JP2000091343A JP 2000091343 A JP2000091343 A JP 2000091343A JP 10254885 A JP10254885 A JP 10254885A JP 25488598 A JP25488598 A JP 25488598A JP 2000091343 A JP2000091343 A JP 2000091343A
Authority
JP
Japan
Prior art keywords
growth furnace
substrate
growth
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10254885A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Sugaya
好行 菅家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10254885A priority Critical patent/JP2000091343A/en
Publication of JP2000091343A publication Critical patent/JP2000091343A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent oxidation as much as possible from an emitter polysilicon growth preprocessing to polysilicon growth on the manufacture method of the emitter of an NPN transistor. SOLUTION: In a manufacture method using the growth furnace of an NPN transistor having the emitter of polysilicon 8, a process for introducing a substrate 1 to the preparation room of a structure integrated with the growth furnace at a low temperature, setting oxygen concentration in the preparation room to be almost equal to that in the growth furnace, introducing the substrate 1 to the growth furnace from the preparation room and executing prescribed molding work is given.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、バイポーラ半導体
装置の製造方法に関し、特に、高温である成長炉内への
導入中に基板表面を酸化させず、基板とエミッタポリシ
リコン界面の酸化膜を極力なくすことが可能なポリシリ
コンのエミッタを有するNPNトランジスタを配置した
半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a bipolar semiconductor device, and more particularly to a method for manufacturing a bipolar semiconductor device by introducing an oxide film at an interface between a substrate and an emitter polysilicon without oxidizing the substrate surface during introduction into a high temperature growth furnace. The present invention relates to a method for manufacturing a semiconductor device having an NPN transistor having a polysilicon emitter which can be eliminated.

【0002】[0002]

【従来の技術】NPNトランジスタを配置した半導体装
置において、ポリシリコンのエミッタを使用する場合に
は、基板(ベース領域)とポリシリコンの界面を清浄に
保つということが非常に重要である。ところで、エミッ
タ領域の開口からエミッタポリシリコンの成長までには
どうしても大気にさらされるため、自然酸化膜がついて
しまう。引き続き、基板を高温のLPCVD(Low Pres
sure Chemical Vapor Deposition)成長炉に導入する
際、更に酸化が進行してしまう。このようにして生じる
基板とポリシリコンとの界面の酸化膜は、ベースからエ
ミッタへ注入されるホールのバリアとして働き、膜厚の
大小のバラツキでベース電流が変動しhFE(=コレクタ
電流/ベース電流)が不安定になる。また、該界面の酸
化膜厚の大小で、ポリシリコンのグレインサイズが変わ
り、NPNトランジスタの特性に影響する。
2. Description of the Related Art When a polysilicon emitter is used in a semiconductor device having an NPN transistor, it is very important to keep the interface between the substrate (base region) and polysilicon clean. By the way, since it is inevitably exposed to the air from the opening of the emitter region to the growth of the emitter polysilicon, a natural oxide film is formed. Subsequently, the substrate is heated at a high temperature by LPCVD (Low Pres
(Sure Chemical Vapor Deposition) When introduced into a growth reactor, oxidation proceeds further. The oxide film formed at the interface between the substrate and the polysilicon formed as described above functions as a barrier for holes injected from the base to the emitter, and the base current fluctuates due to the variation of the film thickness, and h FE (= collector current / base) Current) becomes unstable. Also, the grain size of polysilicon changes depending on the thickness of the oxide film at the interface, which affects the characteristics of the NPN transistor.

【0003】室温での自然酸化膜は膜質的には非常にも
ろく、また、酸化レートも小さいため、成長前処理から
成長までの時間を管理すれば、上記酸化の進行は大した
問題にはならない。しかしながら、基板を高温のLPC
VD減圧成長炉に導入するときは、基板も高温にさらさ
れるので、この時に酸化した酸化膜は、デバイスの特性
に大きく影響してしまう。何の対策も無しに基板を導入
してしまうと、基板表面はかなり酸化され、また、その
膜厚制御もほとんどできない状態であるので、hFEのバ
ラツキ原因になる。通常、従来技術では、これを避ける
ため、成長炉に基板を導入する際は、上記の通り、成長
炉中に窒素をフローさせ、酸素の少ない雰囲気にして、
酸化を抑えている。また、エミッタポリシリコンの成長
前に、シリコン基板表面を清浄にさせるための手段もと
られている。
A natural oxide film at room temperature is very fragile in film quality and has a small oxidation rate. Therefore, if the time from pre-growth treatment to growth is controlled, the progress of the oxidation does not become a serious problem. . However, if the substrate is hot LPC
When the substrate is introduced into a VD reduced-pressure growth furnace, the substrate is also exposed to high temperatures, and the oxide film oxidized at this time greatly affects the characteristics of the device. When thus the substrate is put without any countermeasures, the substrate surface is considerably oxidized and is, in the case where almost incapable its thickness control, the variation cause h FE. Normally, in the prior art, in order to avoid this, when introducing a substrate into the growth furnace, as described above, nitrogen is allowed to flow in the growth furnace, and an atmosphere containing less oxygen is used.
Oxidation is suppressed. Also, there is a means for cleaning the surface of a silicon substrate before growing the emitter polysilicon.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の手段によっては、シリコン成長前に十分に基板表面
を清浄化した状態にしておくことは困難であった。即
ち、成長炉に基板を導入する際に、成長炉中に窒素をフ
ローさせ、酸素の少ない雰囲気にして、酸化を抑えよう
としても成膜炉中は酸化防止には十分な酸素濃度とはな
っていないので、十分に酸化を抑制することができなか
った。
However, it has been difficult to keep the substrate surface sufficiently clean before silicon growth by the above conventional means. That is, when introducing the substrate into the growth furnace, nitrogen is caused to flow in the growth furnace to make the atmosphere low in oxygen, and even if an attempt is made to suppress oxidation, the oxygen concentration in the film forming furnace is sufficient to prevent oxidation. Therefore, oxidation could not be sufficiently suppressed.

【0005】本発明は、上記のような、従来の半導体装
置の製造方法における問題点に鑑みてなされたものであ
り、エミッタを有するNPNトランジスタを配置した半
導体装置の製造方法において、エミッタポリシリコン成
長前処理からポリシリコン成長の間の酸化を極力防ぐこ
とが可能な半導体装置の製造方法を提供することを目的
とするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems in the conventional method of manufacturing a semiconductor device. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of minimizing oxidation during pre-treatment to polysilicon growth.

【0006】[0006]

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、成長炉入口前に設けた準備室に、低温度
で基板を導入し、準備室の酸素濃度を極めて低い状態、
即ち、成長炉の酸素濃度と同程度に低い状態に下げる工
程を経た後、高温の成長炉に基板を導入することにより
上記の目的を達成したものである。
According to a method of manufacturing a semiconductor device according to the present invention, a substrate is introduced at a low temperature into a preparatory chamber provided in front of a growth furnace, and the oxygen concentration in the preparatory chamber is extremely low.
That is, the above object is achieved by introducing a substrate into a high-temperature growth furnace after passing through a step of lowering the oxygen concentration to a state substantially equal to the oxygen concentration of the growth furnace.

【0007】即ち、本発明に係る半導体装置の製造方法
は、「ポリシリコンのエミッタを有するNPNトランジ
スタを配置した半導体装置の製造方法において、成長炉
の前に設けた準備室に低温度で基板を導入し、該準備室
内の酸素濃度を該成長炉内の酸素濃度と同程度とした後
に、該基板を該準備室から該成長炉に導入して所定のポ
リシリコン成長を行うことを特徴とする半導体装置の製
造方法。」(請求項1)を要旨(発明を特定する事項)
とするものである。
In other words, the method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which an NPN transistor having a polysilicon emitter is arranged, wherein a substrate is placed at a low temperature in a preparation room provided in front of a growth furnace. And introducing the substrate into the growth furnace from the preparation chamber and growing a predetermined amount of polysilicon after the oxygen concentration in the preparation chamber is made substantially equal to the oxygen concentration in the growth furnace. (A method for manufacturing a semiconductor device) (Claim 1).
It is assumed that.

【0008】また、本発明に係る半導体装置の製造方法
は、 ・前記準備室は、前記成長炉と一体の構造をなし、該準
備室と該成長炉とは、開閉自在な隔壁によって仕切られ
ているものであること(請求項2)、 ・前記準備室内の酸素濃度を、前記成長炉内の真空度と
同程度の真空度とすることによって達成すること(請求
項3)、 ・前記成長炉を常に所定の真空度に維持すること(請求
項4)、 ・前記準備室内の酸素濃度を、該準備室に不活性ガスを
導入して酸素を追い出すことにより、前記成長炉内の酸
素濃度と同程度とすること(請求項5)、 ・前記不活性ガスが、窒素ガスであること(請求項
6)、 ・前記基板の前記成長炉内への導入を、不活性ガスを該
成長炉内に噴射しながら行うこと(請求項7)、 ・前記成長炉内へ導入する不活性ガスが、窒素ガスであ
ること(請求項8)、を特徴とするものである。
The method of manufacturing a semiconductor device according to the present invention may further comprise: the preparation chamber has an integral structure with the growth furnace, and the preparation chamber is separated from the growth furnace by a partition which can be opened and closed. (Claim 2) ・ Achieved by making the oxygen concentration in the preparation chamber the same degree of vacuum as that in the growth furnace (Claim 3) ・ The growth furnace Is always maintained at a predetermined degree of vacuum (Claim 4). The oxygen concentration in the growth chamber is adjusted by introducing an inert gas into the preparation chamber to expel oxygen. The inert gas is nitrogen gas (Claim 6). The introduction of the substrate into the growth furnace is performed by using an inert gas in the growth furnace. (Invention 7), ・ Introducing into the growth furnace The inert gas is a nitrogen gas (claim 8).

【0009】以下、本発明の作用について説明すると、
本発明は、ポリシリコンのエミッタを有するNPNトラ
ンジスタを配置した半導体装置の製造において、エミッ
タポリシリコン成長を行う際に、成長炉の前に準備室を
設け、低温度で該準備室に基板を導入し、該準備室内の
酸素濃度を該成長炉内の酸素濃度と同程度とした後に、
基板を成長炉内に導入することにより、高温である成長
炉内への導入中に基板表面を酸化させず、基板とエミッ
タポリシリコン界面の酸化膜を極力無くすことにある。
The operation of the present invention will be described below.
According to the present invention, in the manufacture of a semiconductor device in which an NPN transistor having a polysilicon emitter is arranged, when performing emitter polysilicon growth, a preparation chamber is provided before a growth furnace, and a substrate is introduced into the preparation chamber at a low temperature. Then, after making the oxygen concentration in the preparation chamber approximately the same as the oxygen concentration in the growth furnace,
By introducing the substrate into the growth furnace, the surface of the substrate is not oxidized during the introduction into the growth furnace at a high temperature, and the oxide film at the interface between the substrate and the emitter polysilicon is minimized.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の製造方法によっ
て得られた半導体装置におけるNPNトランジスタの断
面構造を示す図である。図1において、1は基板、2は
+の埋込コレクタ領域、3はN-のコレクタ領域、4は
+コレクタ領域、5はPのベース領域である。エミッ
タはAsを高ドーズしたポリシリコン8とそこから熱処
理によりベース中に拡散したN+領域7から構成されて
いる。また、酸化膜101、絶縁膜102、絶縁膜10
3は電極及び配線をそれぞれ分離するための絶縁膜、2
01はベース、エミッタ、コレクタの各電極のコンタク
トを取るための金属、202は第1配線の金属である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a cross-sectional structure of an NPN transistor in a semiconductor device obtained by a manufacturing method of the present invention. In FIG. 1, 1 is a substrate, 2 is an N + buried collector region, 3 is an N collector region, 4 is an N + collector region, and 5 is a P base region. Emitter and an N + region 7 is diffused into the base during the heat treatment from which the polysilicon 8 that high dose of A s. Further, the oxide film 101, the insulating film 102, the insulating film 10
3 is an insulating film for separating an electrode and a wiring, respectively;
Reference numeral 01 denotes a metal for making contact between base, emitter and collector electrodes, and reference numeral 202 denotes a metal of the first wiring.

【0011】(第1の実施の形態)図2(a)〜
(b)、図3(c)〜(d)、図4(e)〜(f)、図
5(g)は、本発明の半導体装置の製造方法によってN
PNトランジスタが順次形成されていく状態を示す図で
ある。図2(a)は、N-のコレクタ領域3及びN+コレ
クタ領域4が既に形成されている基板表面が絶縁膜10
2で覆われている状態を示しており、図2(b)は、フ
ォトレジスト301形成後に基板即ちベース迄、絶縁膜
102がエッチングされた状態を示しており、また、図
3(c)は、エミッタポリシリコンのパターニング工程
を経た後の状態を示しており、図3(d)は絶縁膜成長
後の状態を示しており、図4(e)はフォトリソグラフ
ィー後の状態を示しており、図4(f)はコンタクト金
属埋め込み後の状態を示しており、図5(g)は第1金
属配線工程後のNPNトランジスタの断面構造を示して
いる。
(First Embodiment) FIGS.
(B), FIGS. 3 (c) to (d), FIGS. 4 (e) to (f), and FIG. 5 (g) show N by the method of manufacturing a semiconductor device of the present invention.
FIG. 5 is a diagram showing a state in which PN transistors are sequentially formed. FIG. 2A shows that the substrate surface on which the N collector region 3 and the N + collector region 4 have already been formed has an insulating film 10.
2B shows a state in which the insulating film 102 is etched to the substrate, that is, the base after the formation of the photoresist 301, and FIG. 3C shows a state in which the photoresist 301 is formed. 3D shows a state after a patterning step of the emitter polysilicon, FIG. 3D shows a state after the insulating film is grown, and FIG. 4E shows a state after the photolithography. FIG. 4F shows a state after the contact metal is buried, and FIG. 5G shows a cross-sectional structure of the NPN transistor after the first metal wiring step.

【0012】以下、前記NPNトランジスタを順次形成
していく工程について説明する。N-コレクタ領域3及
びN+コレクタ領域4が既に形成されている基板表面
に、CVD法で絶縁膜102(例えば、2000Å)を
成長させ、図2(a)に示す状態を形成する。次いで、
その上に、フォトレジスト301を塗布し、その後、フ
ォトリソグラフィ技術によりエミッタ領域を(例えば幅
0.60μm)開口し、ドライエッチングにより基板即
ちベース迄、絶縁膜102をエッチングして、図2
(b)に示す状態を形成する。
Hereinafter, a process of sequentially forming the NPN transistors will be described. On the substrate surface on which the N collector region 3 and the N + collector region 4 have already been formed, an insulating film 102 (for example, 2000 °) is grown by the CVD method to form the state shown in FIG. Then
A photoresist 301 is applied thereon, and thereafter, an emitter region (for example, 0.60 μm in width) is opened by photolithography, and the insulating film 102 is etched to a substrate, that is, a base by dry etching.
The state shown in (b) is formed.

【0013】次に、フォトレジスト301を剥離した
後、エミッタとなるポリシリコン8をLPCVD法で成
長させるが、この時、成長するまで露出表面がなるべく
自然酸化しないよう注意する必要がある。また、上記開
口後にできた自然酸化膜を一旦除去するが、酸化膜を除
去する手段としては、通常行われている手段、例えば、
ポリシリコン成長工程の直前に前処理として行われてい
るフッ酸処理等の手段を適用する。そして、成長までは
制限時間を設けてなるべく自然酸化をさせないようにす
る。
Next, after the photoresist 301 is stripped, polysilicon 8 serving as an emitter is grown by LPCVD. At this time, care must be taken so that the exposed surface is not oxidized as much as possible until the growth. In addition, the natural oxide film formed after the opening is once removed, and as a means for removing the oxide film, a commonly used means, for example,
Means such as a hydrofluoric acid treatment performed as a pretreatment immediately before the polysilicon growth step is applied. A time limit is provided until growth to prevent natural oxidation as much as possible.

【0014】本発明の第1の実施の形態においては、上
記の不要な酸化を抑えるため、更に上記基板を成長炉に
導入する前に、低温度(例えば、室温)で密閉準備室に
導入し、真空にして酸素濃度を低下せしめ(例えば、成
長炉の真空状態における酸素濃度程度)、それから該基
板を高温の成長炉に導入する。具体的には、成長炉入口
手前に位置する部分に密閉容器(密閉準備室)を設置
し、該密閉容器に基板を入れて密閉し、かつ真空引きを
行い、該密閉容器内部の気圧を成長炉の真空度程度にま
で下げる。なお、成長炉は常に真空状態とする。該密閉
容器が目標の真空度(成長炉の真空度に等しい真空度)
に達した後、気密状態で接続されている成長炉入口を開
けて基板を高温の成長炉に導入する。
In the first embodiment of the present invention, in order to suppress the unnecessary oxidation described above, the substrate is introduced into a closed preparation room at a low temperature (for example, room temperature) before the substrate is introduced into the growth furnace. Then, a vacuum is applied to reduce the oxygen concentration (for example, about the oxygen concentration in a vacuum state of the growth furnace), and then the substrate is introduced into a high-temperature growth furnace. Specifically, an airtight container (sealing preparation room) is installed in a portion located just before the growth furnace entrance, a substrate is put in the airtight container, and the airtightness is evacuated. Reduce the vacuum to about the furnace level. The growth furnace is always in a vacuum state. The sealed container is the target vacuum degree (vacuum degree equal to the vacuum degree of the growth furnace)
Is reached, the growth furnace inlet connected in an airtight state is opened, and the substrate is introduced into the high-temperature growth furnace.

【0015】基板を成長炉に導入後、エミッタ形成のた
めのポリシリコンの成長を行う。ポリシリコンの成長
後、ポリシリコン8にAsをイオン注入し、熱処理を施
すことにより、Asの活性化とベース領域への拡散によ
るN+領域7の形成、エミッタ−ベース接合の形成を行
い、次に、エミッタポリシリコンのパターニングを行
う。このようにして得られたNPNトランジスタの断面
構造は、図3(c)に示されているような構造である。
その後、絶縁膜103を図3(d)のように成長させ、
フォトレジスト301を塗布し、フォトリソグラフィー
技術によりコンタクトを形成する部分のフォトレジスト
301を開口し、さらにドライエッチングにより、絶縁
膜103、絶縁膜102を開口し、図4(e)に示され
ているような断面構造となる。次に、コンタクトを形成
する部分に金属を埋め込み、金属コンタクト201を形
成し、図4(f)に示されているような断面構造とな
る。さらに、第1配線金属202の成長後、フォトレジ
ストを塗布し、パターニングして図5(g)に示されて
いるような断面構造となり、最後に第1配線金属202
をエッチングし、図1に示すNPNトランジスタの断面
構造を得る。
After introducing the substrate into the growth furnace, polysilicon for forming the emitter is grown. After the polysilicon deposition, a A s is ion implanted into the polysilicon 8, by thermal treatment, formation of the N + region 7 by diffusion into the activation of A s and the base region, the emitter - performs formation of base junction Next, the emitter polysilicon is patterned. The cross-sectional structure of the NPN transistor obtained in this way has a structure as shown in FIG.
Thereafter, an insulating film 103 is grown as shown in FIG.
A photoresist 301 is applied, the photoresist 301 is opened at a portion where a contact is to be formed by photolithography technology, and the insulating film 103 and the insulating film 102 are further opened by dry etching, as shown in FIG. Such a cross-sectional structure is obtained. Next, a metal is buried in a portion where a contact is to be formed, and a metal contact 201 is formed, resulting in a cross-sectional structure as shown in FIG. Further, after the growth of the first wiring metal 202, a photoresist is applied and patterned to obtain a sectional structure as shown in FIG. 5 (g).
Is etched to obtain the cross-sectional structure of the NPN transistor shown in FIG.

【0016】上記のように、密閉準備室(密閉容器)
は、成長炉と別個の密閉準備室として製作されて、使用
時に、成長炉の入口に気密接続されるようにしてもよい
が、他の形態としては、成長炉と一体構造とし、かつ密
閉準備室と成長炉とは、開閉自在な隔壁によって仕切ら
れるような設計により製作されたものとすることもでき
る。
As described above, the sealed preparation room (sealed container)
May be manufactured as a sealed preparation chamber separate from the growth furnace, and may be hermetically connected to the inlet of the growth furnace at the time of use. The chamber and the growth furnace may be manufactured by a design such that they are separated by a partition that can be opened and closed.

【0017】上記したように、本実施の態様において
は、基板を高温の成長炉に導入する前の段階で、低温度
で、前もって外気とは完全に遮断され、酸素の極めて少
ない雰囲気中で高温の成長炉に導入されることになるの
で、従来方法におけるように、基板が、成長炉に導入さ
れる際に、外気中で高温に晒されることがない。それ
故、本実施の態様においては、基板が高温の成長炉に導
入される前後で真空が維持されて、酸化は殆どおこらな
い状態となり、その後にポリシリコンを成長させても、
基板表面とポリシリコンの界面には自然酸化膜はほとん
ど存在しないことになる。
As described above, in this embodiment, before the substrate is introduced into the high-temperature growth furnace, the substrate is completely shielded from the outside air at a low temperature in advance, and is heated in an atmosphere containing very little oxygen. The substrate is not exposed to a high temperature in the open air when the substrate is introduced into the growth furnace as in the conventional method. Therefore, in this embodiment, the vacuum is maintained before and after the substrate is introduced into the high-temperature growth furnace, so that oxidation hardly occurs, and even if polysilicon is grown thereafter,
The natural oxide film hardly exists at the interface between the substrate surface and the polysilicon.

【0018】(第2の実施の形態)本発明に係る半導体
装置の製造方法は、LPCVD成長炉に基板を導入する
際に酸化を抑えることを特徴とする方法であるので、こ
の特徴とする事項が達成できるのであれば、第1の実施
の形態で示したように、準備室として密閉準備室を使用
し真空状態にすることは必須の要件ではない。
(Second Embodiment) The method of manufacturing a semiconductor device according to the present invention is characterized by suppressing oxidation when a substrate is introduced into an LPCVD growth furnace. Is not an essential requirement, as shown in the first embodiment, to use a sealed preparation room as the preparation room and to make it a vacuum state.

【0019】そこで、本実施の形態では、第1の実施の
形態において「該密閉準備室内の酸素濃度を該成長炉内
の酸素濃度と同程度とする」のに密閉準備室、成長炉を
真空にしているのに代えて以下の手段を適用するもので
あり、それ以外は、第1の実施の形態と同様である。
Therefore, in the present embodiment, when the oxygen concentration in the sealed preparation chamber is made substantially equal to the oxygen concentration in the growth furnace in the first embodiment, the closed preparation chamber and the growth furnace are evacuated. Instead, the following means are applied, and the rest is the same as the first embodiment.

【0020】即ち、本実施の形態では、高温の成長炉の
前に設けられている準備室に、不活性ガス(例えば、窒
素)のパージを行うことによって、酸素濃度を極力低下
させてから、低温で基板を導入する(酸素濃度は、例え
ば、50ppmまで低下される)。その後、高温の成長室
の入口を開け、準備室から高温の成長室へ基板を導入す
る。この時、高温の成長室は、大気圧ではあるものの、
不活性ガスを成長炉内中にフローさせることによって、
成長炉内の酸素濃度も低下されるのである。この処置
は、成長炉内は高温であるため、大気中で基板を導入す
ると酸化し易くなるからである。
That is, in the present embodiment, the preparatory chamber provided in front of the high-temperature growth furnace is purged with an inert gas (for example, nitrogen) to reduce the oxygen concentration as much as possible. The substrate is introduced at a low temperature (the oxygen concentration is reduced, for example, to 50 ppm ). Thereafter, the entrance of the high-temperature growth chamber is opened, and the substrate is introduced from the preparation chamber into the high-temperature growth chamber. At this time, although the high temperature growth chamber is at atmospheric pressure,
By flowing the inert gas into the growth furnace,
The oxygen concentration in the growth furnace is also reduced. This treatment is because the inside of the growth furnace is at a high temperature, and therefore, when the substrate is introduced in the atmosphere, it is easily oxidized.

【0021】この方法では、必ずしも密閉準備室(真空
チャンバ)を必要とせず、ある程度シールされた準備室
でありさえあればよい。密閉準備室の代わりに上記のよ
うな不活性ガス(窒素)使用パージ準備室にすれば、酸
化させないという目的に対しては同様の効果がえられ
る。なお、その他にも、基板の成長室への導入前に成長
炉内温度を低温(例えば室温)にすれば、真空準備室や
窒素パージも必要なくなるが、成長炉内温度を急激に変
化させるのは非常に困難なので、スループットや炉の保
守性を考慮すると、現状では非実用的である。
In this method, a sealed preparation room (vacuum chamber) is not necessarily required, and it is sufficient that the preparation room is sealed to some extent. If a purge preparation chamber using an inert gas (nitrogen) as described above is used instead of the closed preparation chamber, the same effect can be obtained for the purpose of not oxidizing. In addition, if the temperature in the growth furnace is lowered (for example, room temperature) before the substrate is introduced into the growth chamber, the vacuum preparation chamber and the nitrogen purge are not required, but the temperature in the growth furnace is changed rapidly. Is very difficult, so it is impractical at present if considering the throughput and the maintainability of the furnace.

【0022】[0022]

【発明の効果】上記の通り、本発明によれば、NPNト
ランジスタのエミッタの形成に際し、エミッタポリシリ
コン成長前処理からポリシリコン成長の間の酸化を極力
防ぐことが可能となり、基板とエミッタポリシリコン界
面の酸化膜を極めてない状態にすることができるので、
製造バラツキの少ない特性の安定したNPNトランジス
タを配置した半導体装置を製造することができる。即
ち、従来、NPNトランジスタを動作させた時、酸化膜
が存在すると、ベース電流の元となるベースからエミッ
タへのホールの注入に対し、酸化膜がバリアとなりベー
ス電流が小さくなり、その結果、hFEが大きくなるが、
この酸化膜は20Å以下の非常に薄い酸化膜でも影響
し、厚さによってホールバリアの程度が決定されるの
で、hFEの不安定性の原因の一つになることが知られて
いたが、従来の方法では、この極薄酸化膜のコントロー
ルは非常に難しかったが、本発明では、準備室を使用
し、低温で入炉することにより、入炉の際の酸化が抑え
られ、ポリシリコンと基板表面界面の酸化膜が極めて少
ない状態を安定して製造でき、特性の安定したNPNト
ランジスタを製造することが可能となった。
As described above, according to the present invention, when forming the emitter of the NPN transistor, it is possible to minimize oxidation during the pre-growth process from the pre-emitter polysilicon growth to the polysilicon growth. Since the oxide film at the interface can be made extremely free,
It is possible to manufacture a semiconductor device in which NPN transistors having stable characteristics with little manufacturing variation are arranged. That is, conventionally, when an NPN transistor is operated, if an oxide film is present, the oxide film becomes a barrier against the injection of holes from the base to the emitter, which is the base of the base current, and the base current becomes small. FE increases,
It has been known that this oxide film affects even a very thin oxide film of 20 ° or less, and the thickness of the oxide film determines the degree of the hole barrier, which is one of the causes of hFE instability. In this method, it was very difficult to control the ultra-thin oxide film.However, in the present invention, by using a preparatory room and entering the furnace at a low temperature, oxidation during the entrance was suppressed, so that the polysilicon and the substrate could be removed. A state in which an oxide film on the surface interface is extremely small can be stably manufactured, and an NPN transistor having stable characteristics can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体の製造方法によって製造さ
れるNPNトランジスタの断面構造を示す。
FIG. 1 shows a cross-sectional structure of an NPN transistor manufactured by a semiconductor manufacturing method according to the present invention.

【図2】本発明に係る半導体の製造方法の工程を示す図
であって、(a)は基板表面を絶縁膜で覆う工程後の
図、(b)は絶縁膜をエッチングする工程後の図であ
る。
FIGS. 2A and 2B are diagrams showing steps of a method for manufacturing a semiconductor according to the present invention, wherein FIG. 2A is a view after a step of covering a substrate surface with an insulating film, and FIG. It is.

【図3】本発明に係る半導体の製造方法の工程を示す図
であって、(c)はエミッタポリシリコンのパターニン
グ工程後の図、(d)は絶縁膜成長後の図である。
FIGS. 3A and 3B are views showing the steps of the method of manufacturing a semiconductor according to the present invention, wherein FIG. 3C is a view after a patterning step of emitter polysilicon, and FIG.

【図4】本発明に係る半導体の製造方法の工程を示す図
であって、(e)はフォトリソグラフィー後の図、
(f)はコンタクト金属埋め込み後の図である。
FIG. 4 is a view showing steps of a method for manufacturing a semiconductor according to the present invention, wherein (e) is a view after photolithography,
(F) is a view after embedding the contact metal.

【図5】本発明に係る半導体の製造方法の工程を示す図
であって、(g)は第1金属配線工程後の図である。
FIG. 5 is a view showing a step of the method for manufacturing a semiconductor according to the present invention, in which (g) is a view after a first metal wiring step.

【符号の説明】[Explanation of symbols]

1 基板 2 N+の埋込コレクタ領域 3 N-のコレクタ領域 4 N+のコレクタ領域 5 Pのベース領域 7 N+領域 8 ポリシリコン 101 酸化膜 102,103 絶縁膜 201 コンタクト用金属 202 第1配線の金属 301 フォトレジスト1 substrate 2 N + buried collector region 3 N - collector region 4 N + collector region 5 P base region 7 N + region 8 polysilicon 101 oxide film 102 and 103 insulating film 201 for contact metal 202 first wiring Metal 301 Photoresist

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 ポリシリコンのエミッタを有するNPN
トランジスタを配置した半導体装置の製造方法におい
て、成長炉の前に設けた準備室に低温度で基板を導入
し、該準備室内の酸素濃度を該成長炉内の酸素濃度と同
程度とした後に、該基板を該準備室から該成長炉に導入
してLPCVD法により、ポリシリコン成長を行うこと
を特徴とする半導体装置の製造方法。
1. An NPN having a polysilicon emitter.
In the method for manufacturing a semiconductor device in which transistors are arranged, a substrate is introduced at a low temperature into a preparation chamber provided in front of a growth furnace, and the oxygen concentration in the preparation chamber is made approximately equal to the oxygen concentration in the growth furnace. A method of manufacturing a semiconductor device, comprising: introducing a substrate from the preparation chamber into the growth furnace to grow polysilicon by an LPCVD method.
【請求項2】 前記準備室は、前記成長炉と一体の構造
をなし、該準備室と該成長炉とは、開閉自在な隔壁によ
って仕切られているものであることを特徴とする請求項
1記載の半導体装置の製造方法。
2. The preparation chamber has an integral structure with the growth furnace, and the preparation chamber and the growth furnace are separated by a partition which can be opened and closed. The manufacturing method of the semiconductor device described in the above.
【請求項3】 前記準備室内の酸素濃度を、前記成長炉
内の真空度と同程度の真空度とすることによって達成す
ることを特徴とする請求項1、2のいずれか1項に記載
の半導体装置の製造方法。
3. The method according to claim 1, wherein the oxygen concentration in the preparation chamber is set to a degree of vacuum similar to the degree of vacuum in the growth furnace. A method for manufacturing a semiconductor device.
【請求項4】 前記成長炉を常に所定の真空度に維持す
ることを特徴とする請求項1〜3のいずれか1項に記載
の半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein the growth furnace is always maintained at a predetermined degree of vacuum.
【請求項5】 前記準備室内の酸素濃度を、該準備室に
不活性ガスを導入して酸素を追い出すことにより、前記
成長炉内の酸素濃度と同程度とすることを特徴とする請
求項1、2のいずれか1項に記載の半導体装置の製造方
法。
5. The oxygen concentration in the growth chamber is made substantially the same as the oxygen concentration in the growth furnace by introducing an inert gas into the preparation chamber to drive out oxygen. 3. The method for manufacturing a semiconductor device according to any one of 2.
【請求項6】 前記不活性ガスが、窒素ガスであること
を特徴とする請求項5記載の半導体装置の製造方法。
6. The method according to claim 5, wherein the inert gas is a nitrogen gas.
【請求項7】 前記基板の前記成長炉内への導入を、不
活性ガスを該成長炉内に噴射しながら行うことを特徴と
する請求項1,2,5,6のいずれか1項に記載の半導
体装置の製造方法。
7. The method according to claim 1, wherein the introduction of the substrate into the growth furnace is performed while injecting an inert gas into the growth furnace. The manufacturing method of the semiconductor device described in the above.
【請求項8】 前記不活性ガスが、窒素ガスであること
を特徴とする請求項7記載の半導体装置の製造方法。
8. The method according to claim 7, wherein the inert gas is a nitrogen gas.
JP10254885A 1998-09-09 1998-09-09 Manufacture of semiconductor device Pending JP2000091343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10254885A JP2000091343A (en) 1998-09-09 1998-09-09 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10254885A JP2000091343A (en) 1998-09-09 1998-09-09 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JP2000091343A true JP2000091343A (en) 2000-03-31

Family

ID=17271198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10254885A Pending JP2000091343A (en) 1998-09-09 1998-09-09 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JP2000091343A (en)

Similar Documents

Publication Publication Date Title
US5067437A (en) Apparatus for coating of silicon semiconductor surface
US5194397A (en) Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface
JPH1050989A (en) Fabrication of semiconductor device
US5225036A (en) Method of manufacturing semiconductor device
JPH0437152A (en) Manufacture of semiconductor device
JP2775563B2 (en) Semiconductor device and manufacturing method thereof
KR970008326B1 (en) Method for treating semiconductor substrates
JP2705592B2 (en) Method for manufacturing semiconductor device
JP2000091343A (en) Manufacture of semiconductor device
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
US20020019130A1 (en) Process for fabricating semiconductor device, apparatus using more than one kind of inert gas for evacuating air and method for entering wafer into the apparatus
US5904542A (en) Performing a semiconductor fabrication sequence within a common chamber and without opening the chamber beginning with forming a field dielectric and concluding with a gate dielectric
JPH11186257A (en) Manufacture of semiconductor device
JP2001308319A (en) Insulated gate compound semiconductor device
JPS5933255B2 (en) Manufacturing method of semiconductor device
JPH0485935A (en) Manufacture of bipolar transistor
JP4506056B2 (en) Method of nitriding object and semiconductor element
JP3556795B2 (en) Semiconductor manufacturing method
JPS6134921A (en) Manufacture of semiconductor device
JPH0283928A (en) Manufacture of semiconductor device and semiconductor device obtained thereby
JPH0845852A (en) Vapor-phase growth method and apparatus
JPH0330293B2 (en)
JPH05206154A (en) Manufacture of semiconductor element
KR100478367B1 (en) Method of manufacturing a semiconductor device having "shallow trench isolation"
JPS61102048A (en) Manufacture of semiconductor device