JP2000091178A - Production control method - Google Patents

Production control method

Info

Publication number
JP2000091178A
JP2000091178A JP25845698A JP25845698A JP2000091178A JP 2000091178 A JP2000091178 A JP 2000091178A JP 25845698 A JP25845698 A JP 25845698A JP 25845698 A JP25845698 A JP 25845698A JP 2000091178 A JP2000091178 A JP 2000091178A
Authority
JP
Japan
Prior art keywords
yield
production management
wafer
electrical characteristics
ipqc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25845698A
Other languages
Japanese (ja)
Inventor
Hiroyuki Yamada
浩之 山田
Yuji Imai
勇次 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25845698A priority Critical patent/JP2000091178A/en
Publication of JP2000091178A publication Critical patent/JP2000091178A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30Computing systems specially adapted for manufacturing

Abstract

PROBLEM TO BE SOLVED: To appropriately control production by adjusting the production according to a predicted yield by obtaining a regression expression for predicting the yield from production control data in a wafer treatment process. SOLUTION: In a semiconductor-manufacturing device 10, a wafer treatment part 11 sends production control data in a process of a treated wafer to a control part 20. When the wafer that is treated by the wafer treatment part 11 is sent to a prober inspection part 12, the prober inspection part 12 detects the electrical characteristics of a chip in the wafer and sends them to the control part 20. An assembly part 13 assembles a chip that is inspected by the prober inspection part 12 into a semiconductor product. Then, an inspection part 14 detects electrical characteristics in a semiconductor product being assembled by the assembly part 13 to the control part 20. Also, it is judged whether the semiconductor product is conforming or not based on the electrical characteristics being detected by the inspection part 14, and the number of conforming semiconductor products is set to the control part 20. The control part 20 calculates a scheduled yield using a specific yield prediction expression and throws wafers into the wafer treatment part 11 based on the scheduled yield.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、たとえば半導体製
造装置における生産管理方法の改良、特に歩留まりの変
動による半導体製品の数量の変動を最小限にするととも
に、歩留まりを抑えることができる生産管理方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a production control method in, for example, a semiconductor manufacturing apparatus, and more particularly to a production control method capable of minimizing a change in the number of semiconductor products due to a change in yield and suppressing the yield. Things.

【0002】[0002]

【従来の技術】半導体製品の生産管理は要求数量や要求
時期に応じて、予定歩留まりやTAT(Turn−Ar
ound−Time:製品を完全に仕上げるまで要する
時間)を算出して行われている。歩留まりとは、半導体
製造装置の製造ラインに投入した製品数量に対する良品
完成率を意味する。この歩留まりを算出する予測式はた
とえばY=1/(1+AD)で示すことができる。ここ
でYは歩留まり、Aは半導体製品のチップ面積、Dは単
位面積当たりの欠陥密度である。歩留まり予測式は半導
体製品の製造ライン、製造される半導体製品のタイプに
最も適合した歩留まり予測式が用いられている。
2. Description of the Related Art The production management of semiconductor products is based on a required yield and a TAT (Turn-Ar
sound-time: the time required until the product is completely finished). The yield means a non-defective product completion rate with respect to the number of products put into a production line of a semiconductor production device. The prediction formula for calculating the yield can be represented by, for example, Y = 1 / (1 + AD). Here, Y is the yield, A is the chip area of the semiconductor product, and D is the defect density per unit area. As the yield prediction formula, a yield prediction formula most suitable for the semiconductor product manufacturing line and the type of semiconductor product to be manufactured is used.

【0003】図5は従来の半導体製品の生産管理方法を
示すフローチャート図であり、図5を参照して従来の生
産管理方法の一例について説明する。まず、半導体の製
造ライン、製造される半導体のタイプに基づいて製造す
る数量を設定し、複数の歩留まり予測式から最も適合す
る歩留まり予測式が選択される(S1)。次に、歩留ま
り予測式により算出された数量のウェハ(ロット)が製
造ラインに投入される(S2)。そして、ウェハ上に受
動素子、能動素子もしくは集積回路が形成される(S
3)。具体的には、半導体製品の製作タイプのプロセス
フローに従って、ウェハに対して洗浄工程、拡散工程、
酸化膜形成工程、CVD成膜工程、フォトリソグラフィ
工程、イオン注入工程、スパッタリング工程等が繰り返
されてチップが形成される。そして、このウェハ処理工
程が終了すると、処理されたウェハの電気測定が行われ
て、ウェハの電気的特性が確認される。
FIG. 5 is a flowchart showing a conventional semiconductor product production management method. An example of a conventional production management method will be described with reference to FIG. First, the quantity to be manufactured is set based on the semiconductor manufacturing line and the type of semiconductor to be manufactured, and the most suitable yield prediction equation is selected from a plurality of yield prediction equations (S1). Next, the number of wafers (lots) calculated by the yield prediction formula is input to the production line (S2). Then, passive elements, active elements or integrated circuits are formed on the wafer (S
3). Specifically, according to a semiconductor product manufacturing type process flow, a cleaning process, a diffusion process,
A chip is formed by repeating an oxide film forming step, a CVD film forming step, a photolithography step, an ion implantation step, a sputtering step, and the like. Then, when the wafer processing step is completed, electrical measurement of the processed wafer is performed, and electrical characteristics of the wafer are confirmed.

【0004】その後、ウェハはプローバ検査工程におい
て、ウェハに形成されているチップの電気的特性を測定
し、この段階でチップの良品と不良品を判別する(S
4)。そして、良品と不良品の数量情報が生産管理にフ
ィードバックされて、この数量情報に応じて生産ライン
に投入するウェハの数量を制御する。そしてプローバ検
査工程を経たウェハは半導体製品に組み立てられる(S
5)。そして製造された半導体製品のチップに対して電
気特性の検査を行い、良品と不良品を判別する。そし
て、良品と不良品の数量情報が生産管理にフィードバッ
クされて、この数量情報に応じて生産ラインに投入する
ウェハの数量を制御する。
Thereafter, in the prober inspection process, the electrical characteristics of the chips formed on the wafer are measured, and at this stage, non-defective and defective chips are discriminated (S).
4). Then, the quantity information of the non-defective and defective products is fed back to the production management, and the quantity of wafers to be put into the production line is controlled according to the quantity information. Then, the wafer after the prober inspection process is assembled into a semiconductor product (S
5). Then, the electrical characteristics of the manufactured semiconductor product chip are inspected, and a good product and a defective product are discriminated. Then, the quantity information of the non-defective and defective products is fed back to the production management, and the quantity of wafers to be put into the production line is controlled according to the quantity information.

【0005】[0005]

【発明が解決しようとする課題】ここで、ウェハ処理工
程における各工程の作業条件は所定の範囲で制御されて
いるため、処理される個々のウェハの特性は理論的には
ほぼ同一のものとなる。しかし、実際には作業条件は温
度、湿度等により変動するため、半導体製品の特性にも
ばらつきが生じる。そして半導体製品のうち、一定の特
性を満たしていないものは不良品となる。従って、不良
品の数量は常に一定にはならず変動したものとなり、製
造された良品の数量も変動したものとなる。
Here, since the working conditions of each step in the wafer processing step are controlled within a predetermined range, the characteristics of individual wafers to be processed are theoretically almost the same. Become. However, in practice, operating conditions fluctuate depending on temperature, humidity, and the like, so that characteristics of semiconductor products also fluctuate. Semiconductor products that do not satisfy certain characteristics are defective. Therefore, the quantity of defective products is not always constant but fluctuates, and the quantity of manufactured non-defective products also fluctuates.

【0006】ここで、実際の歩留まりが歩留まり予測式
より算出された予定歩留まりより下回った場合、すなわ
ち実際の良品の数量が予定していた数量よりも少ない場
合、新たにウェハを生産ラインに投入しなければならな
い。しかし、ウェハが製造ラインに投入(S1)されて
から半導体製品が完成するまで(ロットアウト)数十工
程〜数百工程あり、処理期間には長い日数が必要とな
る。従って、プローバ検査工程もしくは組立工程におい
て検査した後、ウェハを生産ラインに追加投入しても、
一定の数量が揃うまで時間が掛かってしまうという問題
がある。
Here, when the actual yield is lower than the expected yield calculated from the yield prediction formula, that is, when the actual quantity of non-defective products is smaller than the expected quantity, a new wafer is put into the production line. There must be. However, there are several tens to hundreds of steps from the wafer input into the production line (S1) to the completion of the semiconductor product (lot out), and a long processing time is required. Therefore, after inspecting in the prober inspection process or the assembly process, even if the wafer is added to the production line,
There is a problem that it takes time until a certain quantity is prepared.

【0007】この問題を回避するために、当初から製造
ラインに投入するウェハの数量を多くして、大量のウェ
ハを投入することが考えられる。しかし、実際の歩留ま
りが予定歩留まりとほぼ同一であった場合、半導体製品
が過剰に生産されてしまうという問題がある。よって、
歩留まりが変動することによる半導体製品の生産量の影
響を最小限に押さえて、生産管理を適切に行う生産管理
方法が求められている。
[0007] In order to avoid this problem, it is conceivable to increase the quantity of wafers to be put into the production line from the beginning and to put in a large number of wafers. However, when the actual yield is almost the same as the expected yield, there is a problem that semiconductor products are excessively produced. Therefore,
There is a demand for a production management method that appropriately controls production while minimizing the influence of the yield of semiconductor products due to fluctuations in yield.

【0008】そこで本発明は上記課題を解消し、歩留ま
りの変動による半導体製品の生産量の影響を最小限に抑
えて、生産管理を適切にするとともに、歩留まりの低下
を抑えることができる生産管理方法を提供することを目
的としている。
Accordingly, the present invention solves the above-mentioned problems, minimizes the influence of the yield of semiconductor products due to fluctuations in the yield, makes the production control appropriate, and suppresses the decrease in the yield. It is intended to provide.

【0009】[0009]

【課題を解決するための手段】上記目的は、請求項1の
発明によれば、歩留まりの発生を予め予測して予定歩留
まりを算出し、前記予定歩留まりに基づいて半導体製造
装置に所定のウェハを投入して、半導体製品の生産量を
制御する生産管理方法において、前記半導体製造装置で
製造されたチップを検査するために測定される電気的特
性と、前記予定歩留まりとの相関関係を解析して、前記
電気的特性と、前記ウェハ上に電気素子を形成する際に
得られるデータであって、複数のパラメータを有する工
程内生産管理データとの相関関係を解析して、前記電気
的特性と前記予定歩留まりの相関関係と、前記電気的特
性と前記工程内生産管理データの相関関係に基づいて、
前記工程内生産管理データと前記予定歩留まりとの関係
を解析して、前記工程内生産管理データに基づいて前記
予定歩留まりを算出し、ウェハの投入する数量を制御す
る生産管理方法により、達成される。
According to the first aspect of the present invention, a predetermined yield is calculated by predicting the occurrence of a yield in advance, and a predetermined wafer is transferred to a semiconductor manufacturing apparatus based on the predetermined yield. Injection, in the production management method for controlling the production amount of semiconductor products, by analyzing the correlation between the electrical characteristics measured to inspect the chip manufactured by the semiconductor manufacturing apparatus and the expected yield The electrical characteristics and data obtained when forming an electrical element on the wafer, the correlation between the in-process production management data having a plurality of parameters is analyzed, and the electrical characteristics and the Based on the correlation of the expected yield, based on the correlation between the electrical characteristics and the in-process production management data,
This is achieved by a production management method that analyzes the relationship between the in-process production management data and the expected yield, calculates the expected yield based on the in-process production management data, and controls the number of wafers to be input. .

【0010】請求項1の構成によれば、工程内生産管理
データと歩留まりとの関係を解析することにより、予定
歩留まりが導出される。これにより、ウェハ上に電気素
子を形成している段階で、予定歩留まりを算出すること
ができるため、早期にウェハを投入することができ、歩
留まり変動による半導体製品の生産量への影響を最小限
に抑えることができる。
According to the first aspect of the present invention, the expected yield is derived by analyzing the relationship between the in-process production management data and the yield. As a result, the expected yield can be calculated at the stage when the electric elements are formed on the wafer, so that the wafer can be loaded at an early stage, and the influence of the yield fluctuation on the production of semiconductor products is minimized. Can be suppressed.

【0011】上記目的は、請求項2の発明によれば、請
求項1の構成において、前記電気的特性と前記工程内生
産管理データとの相関関係の解析は、前記工程内生産管
理データのうち、前記電気的特性に影響を与える1つの
パラメータを抽出して行われる生産管理方法により、達
成される。請求項2の構成によれば、歩留まりに最も影
響を与えている1つのパラメータに基づいて予定歩留ま
りが算出される。この予定歩留まりに基づいて生産管理
が行われることにより、歩留まり変動による半導体製品
の生産量への影響を最小限に抑えることができる。
[0011] According to a second aspect of the present invention, in the configuration of the first aspect, the analysis of the correlation between the electrical characteristics and the in-process production management data is performed based on the analysis of the in-process production management data. This is achieved by a production management method performed by extracting one parameter that affects the electrical characteristics. According to the configuration of the second aspect, the expected yield is calculated based on one parameter that most affects the yield. By performing the production management based on the expected yield, it is possible to minimize the influence of the yield fluctuation on the production amount of the semiconductor product.

【0012】上記目的は、請求項3の発明によれば、請
求項1の構成において、前記電気的特性と前記工程内生
産管理データとの相関関係の解析は、前記工程内生産管
理データのうち、前記電気的特性に影響を与える複数の
パラメータを抽出して行われる生産管理方法により、達
成される。請求項3の構成によれば、歩留まりに最も影
響を与えている複数のパラメータに基づいて予定歩留ま
りが算出される。この予定歩留まりに基づいて生産管理
が行われることにより、歩留まり変動による半導体製品
の生産量への影響を最小限に抑えることができる。
[0012] According to a third aspect of the present invention, in the configuration of the first aspect, the analysis of the correlation between the electrical characteristic and the in-process production management data includes the step of analyzing the correlation between the in-process production management data. This is achieved by a production management method in which a plurality of parameters affecting the electrical characteristics are extracted and performed. According to the configuration of the third aspect, the expected yield is calculated based on the plurality of parameters that most affect the yield. By performing the production management based on the expected yield, it is possible to minimize the influence of the yield fluctuation on the production amount of the semiconductor product.

【0013】上記目的は、請求項4の発明によれば、請
求項1の構成において、前記電気的特性と前記工程内生
産管理データとの相関関係の解析は、前記工程内生産管
理データのうち、前記電気的特性に影響を与える第1パ
ラメータと、この第1パラメータに影響を与える第2パ
ラメータを抽出して行われる生産管理方法により、達成
される。請求項4の構成によれば、予定歩留まりは、第
1パラメータを解析することにより算出され、この第1
パラメータは第2パラメータを解析することにより算出
される。従ってウェハを処理する工程において、第2パ
ラメータに影響を与える作業を行うと、第1パラメータ
も変動し予定歩留まりも変動する。これを利用して、第
2パラメータの変動から予定歩留まりの変動を算出し
て、この予定歩留まりが最小限に抑えられるような第1
パラメータになるように、ウェハ処理工程における第1
パラメータに影響を与える作業の作業条件を修正する。
これにより、歩留まりの低下を最小限に抑え留ことがで
きる。
[0013] According to a fourth aspect of the present invention, in the configuration of the first aspect, the analysis of the correlation between the electrical characteristics and the in-process production management data includes the step of analyzing the correlation between the in-process production management data. This is achieved by a production management method performed by extracting a first parameter that affects the electrical characteristics and a second parameter that affects the first parameter. According to the configuration of claim 4, the expected yield is calculated by analyzing the first parameter.
The parameter is calculated by analyzing the second parameter. Therefore, in the process of processing a wafer, when an operation that affects the second parameter is performed, the first parameter also changes, and the expected yield also changes. Utilizing this, a change in the expected yield is calculated from a change in the second parameter, and a first yield that minimizes this expected yield is calculated.
Parameters in the wafer processing process so that
Modify the work conditions of the work that affects the parameters.
As a result, a decrease in yield can be minimized.

【0014】[0014]

【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、本発明
の範囲は、以下の説明において特に本発明を限定する旨
の記載がない限り、これらの形態に限られるものではな
い。
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. Note that the embodiments described below are preferred specific examples of the present invention,
Although various technically preferable limits are given, the scope of the present invention is not limited to these modes unless otherwise specified in the following description.

【0015】図1は本発明の生産管理方法が適用される
半導体製造装置の一例を示すブロック図であり、図1を
参照して半導体製造装置10について説明する。図1の
半導体装置10は、ウェハ処理部11、プローバ検査部
12、組立部13、検査部14、制御部20等からなっ
ている。ウェハ処理部11は洗浄装置、CVD成膜装
置、スパッタリング装置、イオンエッチング装置等を有
しており、ウェハに対してトランジスタやコンデンサ等
を形成するものである。ウェハ処理部11の動作は制御
部20によって制御されていて、ウェハ処理部11は処
理したウェハの工程内プロセス品質制御データ(Inl
ine Process Quality Contr
ol、以下「IPQCデータ」という)を制御部20に
対して送る。
FIG. 1 is a block diagram showing an example of a semiconductor manufacturing apparatus to which the production management method of the present invention is applied. The semiconductor manufacturing apparatus 10 will be described with reference to FIG. The semiconductor device 10 of FIG. 1 includes a wafer processing unit 11, a prober inspection unit 12, an assembly unit 13, an inspection unit 14, a control unit 20, and the like. The wafer processing unit 11 includes a cleaning device, a CVD film forming device, a sputtering device, an ion etching device, and the like, and forms a transistor, a capacitor, and the like on a wafer. The operation of the wafer processing unit 11 is controlled by the control unit 20, and the wafer processing unit 11 performs in-process process quality control data (Inl
ine Process Quality Controller
ol, hereinafter referred to as “IPQC data”) to the control unit 20.

【0016】ここで、IPQCデータとは、たとえば酸
化膜形成工程では膜厚、CVD成膜工程ではその膜厚、
屈折率、Phos/Boron等のドープ濃度、シート
抵抗、フォトリソグラフィ工程では線幅、合わせずれ、
エッチング工程では、線幅、下地残膜厚、洗浄工程では
下地残膜厚、パーティクル、スパッタリング工程では膜
厚、シート抵抗、パーティクルのような情報が組み込ま
れたデータである。
Here, the IPQC data includes, for example, the film thickness in the oxide film forming step, the film thickness in the CVD film forming step,
Refractive index, doping concentration such as Phos / Boron, sheet resistance, line width, misalignment in photolithography process,
In the etching process, data such as the line width and the remaining base film thickness, in the cleaning process, the remaining base film thickness and particles, and in the sputtering process, data such as film thickness, sheet resistance, and particles are incorporated.

【0017】ウェハ処理部11で処理されたウェハがプ
ローバ検査部12に送られる。プローバ検査部12は、
ウェハ上に形成された電子回路の電気的特性を効率よく
試験するために、各チップの電極に触針を自動的に接触
させて、触針に接続した外部のテスタによる各チップの
電気的試験を行うものである。ここで、プローバ検査部
12は、ウェハにおけるチップの電気的特性EC1を検
出して制御部20に送る。この電気的特性EC1は複数
のパラメータEC1(1)、EC1(2)、・・・から
なっている。またプローバ検査部12は電気的特性EC
1に基づいてチップの良否を判断し、良品の数量を制御
部20に送る。
The wafer processed by the wafer processing unit 11 is sent to the prober inspection unit 12. The prober inspection unit 12
In order to efficiently test the electrical characteristics of the electronic circuit formed on the wafer, a stylus is automatically brought into contact with the electrode of each chip, and an electrical test of each chip is performed by an external tester connected to the stylus Is what you do. Here, the prober inspection unit 12 detects the electrical characteristics EC1 of the chips on the wafer and sends them to the control unit 20. This electric characteristic EC1 is composed of a plurality of parameters EC1 (1), EC1 (2),. In addition, the prober inspection unit 12 has an electric characteristic EC.
The quality of the chip is determined based on 1 and the number of non-defective products is sent to the control unit 20.

【0018】組立部13は、プローバ検査部12で検査
されたチップを半導体製品に組み立てるものである。組
立部13はたとえば、ウェハから個々のチップに切断す
るダイジング装置、チップをリードフレームやパッケー
ジに装着するダイボンディング装置、チップ上の接続電
極と外部端子とを電気的に接続させるワイヤボンディン
グ装置、チップをパッケージングするパッケージング装
置、パッケージ表面に文字や記号をつけるマーキング装
置等を有している。検査部14は、組立部13により組
み立てられた半導体製品における電気的特性EC2を検
出して制御部20に送る。この電気的特性EC2は複数
のパラメータEC2(1)、EC2(2)、・・・から
なっている。また、検査部14は検出した電気的特性E
C2に基づいて半導体製品の良否を判断し、良品の数量
を制御部20に送る。
The assembling section 13 assembles the chip inspected by the prober inspecting section 12 into a semiconductor product. The assembling unit 13 includes, for example, a dicing device for cutting the wafer into individual chips, a die bonding device for mounting the chips on a lead frame or a package, a wire bonding device for electrically connecting connection electrodes on the chips to external terminals, and a chip. And a marking device for marking characters and symbols on the package surface. The inspection unit 14 detects the electrical characteristic EC2 of the semiconductor product assembled by the assembly unit 13 and sends the same to the control unit 20. This electrical characteristic EC2 is composed of a plurality of parameters EC2 (1), EC2 (2),. The inspection unit 14 detects the detected electric characteristic E
The quality of the semiconductor product is determined based on C2, and the quantity of the non-defective product is sent to the control unit 20.

【0019】制御部20は半導体製造装置10の動作を
制御するものであるとともに、予定歩留まりの算出及び
解析を行うものである。具体的には、制御部20は所定
の歩留まり予測式を用いて予定歩留まりを算出し、その
予定歩留まりに基づいてウェハ処理部11にウェハを投
入する。また後述するように、ウェハ処理部11から送
られてくるIPQCデータ、プローバ検査部12及び検
査部14から送られくる電気的特性EC1、EC2及び
良品の数量に基づいて、予定歩留まりを修正し、必要が
あれば新たにウェハを投入するよう制御する。
The control section 20 controls the operation of the semiconductor manufacturing apparatus 10 and calculates and analyzes the expected yield. Specifically, the control unit 20 calculates a planned yield using a predetermined yield prediction formula, and loads a wafer into the wafer processing unit 11 based on the planned yield. As will be described later, the expected yield is corrected based on the IPQC data sent from the wafer processing unit 11, the electrical characteristics EC1 and EC2 sent from the prober inspection unit 12 and the inspection unit 14, and the number of non-defective products. If necessary, control is performed so that a new wafer is loaded.

【0020】図2には本発明の半導体の生産管理方法の
一例を示すフローチャート図であり、図1と図2を参照
して半導体の生産管理方法について詳しく説明する。ま
ず、図1の制御部20が予め歩留まりを予測して(S1
0)、一定数量のウェハがウェハ処理部11に投入され
る(S11)。するとウェハ処理部11がウェハに対し
て所定の処理を施し、チップが作製される(S12)。
このときウェハ処理部11の各作業部は各ウェハに対す
るIPQCデータを測定して制御部20に送る。
FIG. 2 is a flowchart showing an example of the semiconductor production management method of the present invention. The semiconductor production management method will be described in detail with reference to FIGS. First, the control unit 20 in FIG. 1 predicts the yield in advance (S1
0), a fixed number of wafers are loaded into the wafer processing unit 11 (S11). Then, the wafer processing unit 11 performs a predetermined process on the wafer to produce a chip (S12).
At this time, each working unit of the wafer processing unit 11 measures IPQC data for each wafer and sends it to the control unit 20.

【0021】次に、プローバ検査部12が作製されたチ
ップの電気的測定を行い(S13)、チップの電気的特
性EC1を検出する。プローバ検査部12はこの電気的
特性EC1に基づいてウェハの状態でチップの良否を判
定し、良品と不良品とを分別する。また、プローバ検査
部12は良品となった数量も制御部20に送る。プロー
バ検査工程において良品と判断されたチップは、組立部
13に送られる。組立部13はチップを組み立てて、半
導体製品を作製する(S14)。その後、検査部14は
半導体製品に対して電気的測定を行い、半導体チップの
電気的特性EC2を検出する(S15)。検査部14は
この電気的特性EC2に基づいて半導体チップの良否を
判断し、良品と不良品に分別する。また検査部14は良
品の数量を制御部20に送る。そして検査を終えた半導
体製品が出荷される(S16)。
Next, the prober inspection section 12 performs electrical measurement of the manufactured chip (S13), and detects the electrical characteristic EC1 of the chip. The prober inspection unit 12 determines the quality of the chip in the state of the wafer based on the electrical characteristic EC1, and separates the non-defective product from the non-defective product. Further, the prober inspection unit 12 also sends the number of non-defective products to the control unit 20. Chips determined to be non-defective in the prober inspection process are sent to the assembling unit 13. The assembling unit 13 assembles the chip to produce a semiconductor product (S14). Thereafter, the inspection unit 14 performs an electrical measurement on the semiconductor product and detects an electrical characteristic EC2 of the semiconductor chip (S15). The inspection unit 14 determines the acceptability of the semiconductor chip based on the electrical characteristic EC2, and classifies the semiconductor chip into non-defective products and defective products. The inspection unit 14 sends the quantity of non-defective products to the control unit 20. Then, the inspected semiconductor product is shipped (S16).

【0022】制御部20はこの電気的特性EC1もしく
はEC2又は電気的特性EC1とEC2(以下、単に
「EC」とする)に基づいて予定歩留まりを求める。具
体的には、まず、プローバ検査部12及び検査部14で
検出された電気的特性ECと歩留まりとの相関関係が解
析される。これを関数に示すと、歩留まり関数y1は次
式のようになる。 y1=f1 (電気的特性EC) =f1 (電気的特性EC(1)、電気的特性EC(2)、・・・) ・・・(1) そして、この歩留まり関数y1が最も影響を受けている
電気的特性ECのパラメータEC(m)を抽出する。す
ると、歩留まり関数y1は電気的特性EC(m)を変数
とした歩留まり関数y1になる。 y1=f2 (電気的特性EC(m)) ・・・(2)
The control unit 20 calculates the expected yield based on the electric characteristics EC1 or EC2 or the electric characteristics EC1 and EC2 (hereinafter, simply referred to as “EC”). Specifically, first, the correlation between the electrical characteristics EC detected by the prober inspection unit 12 and the inspection unit 14 and the yield is analyzed. Expressing this as a function, the yield function y1 is as follows. y1 = f 1 (electrical characteristic EC) = f 1 (electrical characteristic EC (1), electric characteristic EC (2),...) (1) And this yield function y1 has the most influence. The parameter EC (m) of the received electrical characteristic EC is extracted. Then, the yield function y1 becomes the yield function y1 using the electric characteristic EC (m) as a variable. y1 = f 2 (Electrical characteristics EC (m)) (2)

【0023】次に、電気的特性EC(m)とIPQCデ
ータとの相関関係が解析される。これを関数に示すと、
電気的特性関数EC(m)は次式のようになる。 EC(m)=f3 (IPQC) =f3 (IPQC(1)、IPQC(2)、・・・) ・・・(3) そして、この電気的特性関数EC(m)が最も影響を受
けている1つのパラメータIPQC(m)を抽出する。
たとえばウェハ上にCMOSトランジスタを作製した場
合、そのCMOSトランジスタのしきい値電圧Vthは
ウェハの不純物濃度に影響される。従って、IPQCデ
ータのうちウェハの不純物濃度の1つのパラメータを抽
出することになる。ここで電気的特性関数EC(m)は
1つのパラメータIPQC(m)を変数とした電気的特
性関数EC(m)に変換される。 EC(m)=f4 (IPQC(m)) ・・・(4)
Next, the correlation between the electrical characteristics EC (m) and the IPQC data is analyzed. This is shown in the function:
The electrical characteristic function EC (m) is as follows. EC (m) = f 3 (IPQC) = f 3 (IPQC (1), IPQC (2),...) (3) And this electric characteristic function EC (m) is most affected. One parameter IPQC (m) is extracted.
For example, when a CMOS transistor is manufactured on a wafer, the threshold voltage Vth of the CMOS transistor is affected by the impurity concentration of the wafer. Therefore, one parameter of the impurity concentration of the wafer is extracted from the IPQC data. Here, the electric characteristic function EC (m) is converted into an electric characteristic function EC (m) using one parameter IPQC (m) as a variable. EC (m) = f 4 (IPQC (m)) (4)

【0024】式(2)と式(4)により、歩留まり関数
y1は、次式で示すように、IPQCデータの1つのパ
ラメータIPQC(m)を変数とする回帰式となる。 歩留まり関数y1=f2 (f4 (IPQC(m))) =f5 (IPQC(m)) ・・・(5) この歩留まり関数y1を用いて算出された予定歩留まり
と、検査部14から送られてきた良品数量に基づいて算
出された実際の歩留まりを比較する。そして予定歩留ま
りより実際の歩留まりが低いとき、制御部20は新たに
ウェハ処理部11にウェハを投入するよう制御する。
From the equations (2) and (4), the yield function y1 is a regression equation using one parameter IPQC (m) of the IPQC data as a variable as shown in the following equation. Yield function y1 = f 2 (f 4 (IPQC (m))) = f 5 (IPQC (m)) (5) Scheduled yield calculated using this yield function y 1 and transmission from inspection unit 14. The actual yield calculated based on the obtained non-defective product quantity is compared. Then, when the actual yield is lower than the expected yield, the control unit 20 controls the wafer processing unit 11 to insert a new wafer.

【0025】この歩留まり関数y1を用いて歩留まりを
予測することにより、IPQCデータから歩留まりを予
測することができるため、ウェハ投入が必要な場合には
早期に投入することができ、歩留まりの変動による半導
体製品の生産量への影響を最小限に抑えることができ
る。
By predicting the yield by using the yield function y1, the yield can be predicted from the IPQC data. Therefore, when the wafer needs to be loaded, the wafer can be loaded at an early stage. The impact on product production can be minimized.

【0026】また、制御部20がIPQCデータのパラ
メータIPQC(m)に最も影響を与えているウェハ処
理部11内の作業の作業条件を式(5)に基づいて変更
させることもできる。具体的には、式(5)において歩
留まりy1が最もよくなるようなIPQC(m)になる
ように作業条件を変更することにより、歩留まりの低下
を最小限に防止することもできる。
Further, the control unit 20 can change the operation condition of the operation in the wafer processing unit 11 which has the most influence on the parameter IPQC (m) of the IPQC data based on the equation (5). Specifically, by changing the working conditions so that the yield y1 becomes the best IPQC (m) in the equation (5), it is possible to minimize the decrease in the yield.

【0027】図3には本発明の第2の実施の形態を示す
フローチャート図を示しており、図3を参照して半導体
の生産管理方法について説明する。図3の半導体の生産
管理方法が図2の半導体の生産管理方法と異なる点は、
歩留まり関数y2を次式に示すように、2つのパラメー
タを変数とする2変数関数とした点である。 y2=f10(IPQC(m)、IPQC(n)) ・・・(6) 歩留まり関数y2を2変数関数としたのは以下の理由に
よる。たとえばCMOSトランジスタのドレイン電流I
dsは(ゲート幅W/ゲート長L)に依存する。従って
ドレイン電流はIPQCデータのうちゲート幅Wとゲー
ト長Lの2つのパラメータに依存することがわかる。こ
の場合、2つのパラメータを変数とした歩留まり関数y
2を用いて歩留まりを算出することにより、より正確に
歩留まりを予測することができる。
FIG. 3 is a flowchart showing a second embodiment of the present invention, and a semiconductor production management method will be described with reference to FIG. The difference between the semiconductor production management method of FIG. 3 and the semiconductor production management method of FIG.
The point is that the yield function y2 is a two-variable function having two parameters as variables as shown in the following equation. y2 = f 10 (IPQC (m), IPQC (n)) (6) The reason why the yield function y2 is a two-variable function is as follows. For example, the drain current I of a CMOS transistor
ds depends on (gate width W / gate length L). Therefore, it is understood that the drain current depends on two parameters of the IPQC data, the gate width W and the gate length L. In this case, the yield function y with two parameters as variables
By calculating the yield using 2, the yield can be more accurately predicted.

【0028】ここで、式(6)について具体的に説明す
る。まず、プローバ検査部12及び検査部14で検出さ
れた電気的特性ECと歩留まりとの相関関係が解析され
る。これを関数に示すと、歩留まり関数y2は次式のよ
うになる。 y2=f6 (電気的特性EC) =f6 (電気的特性EC(1)、電気的特性EC(2)、・・・) ・・・(7) そして、この歩留まり関数y2が最も影響を受けている
電気的特性のパラメータEC(m)を抽出し、歩留まり
関数y2は電気的特性EC(m)を変数とした歩留まり
関数y2に変換される。 y2=f7 (電気的特性EC(m)) ・・・(8)
Here, equation (6) will be specifically described. First, the correlation between the electrical characteristics EC detected by the prober inspection unit 12 and the inspection unit 14 and the yield is analyzed. Expressing this as a function, the yield function y2 is as follows. y2 = f 6 (electric characteristic EC) = f 6 (electric characteristic EC (1), electric characteristic EC (2),...) (7) And the yield function y2 has the most influence. The parameter EC (m) of the received electric characteristic is extracted, and the yield function y2 is converted into a yield function y2 using the electric characteristic EC (m) as a variable. y2 = f 7 (Electrical characteristics EC (m)) (8)

【0029】次に、電気的特性のパラメータEC(m)
とIPQCデータとの相関関係が解析される。これを関
数に示すと、電気的特性関数EC(m)は次式のように
なる。 EC(m)=f8 (IPQC) =f8 (IPQC(1)、IPQC(2)、・・・) ・・・(9) そして、この電気的特性関数EC(m)が影響を受けて
いるたとえば2つのパラメータIPQC(m)、IPQ
C(n)を抽出して、この2つのパラメータIPQC
(m)、IPQC(n)を変数とした電気的特性関数E
C(m)は次式のようになる。 EC(m)=f9 (IPQC(m)、IPQC(n)) ・・・(10)
Next, the parameter EC (m) of the electrical characteristics
The correlation between the data and the IPQC data is analyzed. Expressing this as a function, the electrical characteristic function EC (m) is as follows. EC (m) = f 8 (IPQC) = f 8 (IPQC (1), IPQC (2),...) (9) Then, the electric characteristic function EC (m) is affected. There are for example two parameters IPQC (m), IPQ
C (n) is extracted and the two parameters IPQC
(M), electrical characteristic function E with IPQC (n) as a variable
C (m) is as follows. EC (m) = f 9 (IPQC (m), IPQC (n)) (10)

【0030】式(8)と式(10)により、歩留まり関
数yは2つのパラメータIPQC(m)、IPQC
(n)を変数とする回帰式となる。 歩留まり関数y2=f7 (f9 (IPQC(m)、IPQC(n))) =f10(IPQC(m)、IPQC(n))・・・(6) この歩留まり関数y2を用いて歩留まりを予測すること
により、ウェハ処理部11における各工程においてIP
QCデータから歩留まりを予測し生産管理を調整するこ
とができる。
From equations (8) and (10), the yield function y has two parameters, IPQC (m) and IPQC
It is a regression equation using (n) as a variable. Yield function y2 = f 7 (f 9 (IPQC (m), IPQC (n))) = f 10 (IPQC (m), IPQC (n)) (6) The yield is calculated using this yield function y2. By predicting, in each process in the wafer processing unit 11, the IP
The yield can be predicted from the QC data and production control can be adjusted.

【0031】また、制御部20がIPQCデータのパラ
メータIPQC(m)、IPQC(n)に最も影響を与
えているウェハ処理部11内の作業の作業条件を式
(6)に基づいて変更させることもできる。具体的に
は、式(6)において歩留まりy2がよくなるような2
つのパラメータIPQC(m)、IPQC(n)にする
ように作業条件を設定することにより、歩留まりの低下
を最小限に防止することもできる。
Further, the control unit 20 changes the operation condition of the operation in the wafer processing unit 11 which has the most influence on the parameters IPQC (m) and IPQC (n) of the IPQC data based on the equation (6). Can also. Specifically, in equation (6), 2 is used such that the yield y2 is improved.
By setting the working conditions so that the two parameters are IPQC (m) and IPQC (n), it is possible to prevent the yield from decreasing to a minimum.

【0032】図4には本発明の半導体の生産管理方法の
第3の実施の形態を示すフローチャート図であり、図4
を参照して第3の実施の形態について説明する。図4の
第3の実施の形態が図2の第1の実施の形態と異なる点
は、第1パラメータIPQC(n)が第2パラメータI
PQC(m)に影響を及ぼされている場合を考慮して、
歩留まり関数y3が算出されることである。
FIG. 4 is a flow chart showing a third embodiment of the semiconductor production management method according to the present invention.
The third embodiment will be described with reference to FIG. The third embodiment of FIG. 4 is different from the first embodiment of FIG. 2 in that the first parameter IPQC (n) is different from the second parameter IQC (n).
Considering the case where PQC (m) is affected,
That is, the yield function y3 is calculated.

【0033】具体的には、複数のIPQCデータが検出
される電気的特性ECに影響を与えているものとする。
さらに、パラメータIPQC(m)が他のパラメータI
PQC(n)に影響を与えているものとする。この場
合、ウェハを処理する工程において、第2パラメータに
影響を与える作業を行うと、第1パラメータも変動し予
定歩留まりも変動する。 IPQC(n)=f11(IPQC(m)) ・・・(11)
More specifically, it is assumed that a plurality of pieces of IPQC data affect the electrical characteristic EC detected.
Furthermore, the parameter IPQC (m) is different from the other parameters I
It is assumed that PQC (n) is affected. In this case, in the process of processing the wafer, if an operation that affects the second parameter is performed, the first parameter also changes, and the expected yield also changes. IPQC (n) = f 11 (IPQC (m)) (11)

【0034】従って、最初に第2パラメータIPQC
(m)を変化させて、これにより変化した第1パラメー
タIPQC(n)と歩留まりの変動を解析するようにす
る。このときの歩留まり関数y3は次式のようになる。 歩留まり関数y3=f12(f11(IPQC(m)) ・・・(11) そして、パラメータIPQC(m)を制御するため、ウ
ェハ処理部11内の工程作業条件を調整する。これによ
り、ウェハ処理部11内におけるある工程のIPQCデ
ータから歩留まりの低下が予測される場合、次工程に作
業条件を調整して歩留まり低下を最小限に抑えるように
する事ができる。また、この作業条件の修正を含めた歩
留まりを予測することにより、ウェハの投入する数量も
最小限に抑えることができる。
Therefore, first, the second parameter IPQC
(M) is changed, and the thus-changed first parameter IPQC (n) and the fluctuation of the yield are analyzed. The yield function y3 at this time is as follows. Yield function y3 = f 12 (f 11 (IPQC (m)) (11) Then, in order to control the parameter IPQC (m), the process operation conditions in the wafer processing unit 11 are adjusted. When a decrease in yield is predicted from the IPQC data of a certain process in the processing unit 11, the work condition can be adjusted to the next process so as to minimize the decrease in yield. By predicting the yield including the number of wafers, the number of wafers to be supplied can be minimized.

【0035】また第2パラメータIPQC(m)の変動
から予定歩留まりの変動を算出して、この予定歩留まり
が抑えられるような第1パラメータIPQC(n)にな
るように、ウェハ処理工程における第1パラメータ
(n)に影響を与える作業の作業条件を修正する。これ
により、歩留まりの低下を防止することができる。
Further, the variation of the expected yield is calculated from the variation of the second parameter IPQC (m), and the first parameter in the wafer processing step is set so as to be the first parameter IPQC (n) which suppresses the expected yield. Correct the work conditions of the work affecting (n). As a result, a decrease in yield can be prevented.

【0036】上記実施の形態によれば、半導体製品の生
産管理において、ウェハ処理工程のIPQCデータから
歩留まりを予測する回帰式を求め、この予測歩留まりか
ら生産調整を行うことにより、歩留まり変動による影響
を最小限に抑えて生産管理を適切に行うことができる。
また、ウェハ処理工程において、所定の作業終了後のI
PQCデータから歩留まりを予測して、この結果に基づ
いて次の作業条件を修正して作業を行うことにより、製
造ロットの歩留まり低下を最小限に抑えることができ
る。
According to the above embodiment, in the production control of semiconductor products, the regression equation for predicting the yield from the IPQC data of the wafer processing step is obtained, and the production is adjusted based on the predicted yield. Proper production management can be performed with a minimum.
Further, in the wafer processing step, the I
By estimating the yield from the PQC data and correcting the next operation condition based on the result and performing the operation, it is possible to minimize the decrease in the yield of the production lot.

【0037】[0037]

【発明の効果】以上説明したように、本発明によれば、
歩留まり変動による生産量の変動を最小限に抑えて、生
産管理を適切に行うことができる。
As described above, according to the present invention,
It is possible to appropriately perform production control while minimizing fluctuations in production volume due to fluctuations in yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の生産管理方法により管理されている半
導体製造装置の一例を示すブロック図。
FIG. 1 is a block diagram showing an example of a semiconductor manufacturing apparatus managed by a production management method of the present invention.

【図2】本発明の生産管理方法の好ましい実施の形態を
示すフローチャート図。
FIG. 2 is a flowchart showing a preferred embodiment of the production management method of the present invention.

【図3】本発明の生産管理方法の第2の実施の形態を示
すフローチャート図。
FIG. 3 is a flowchart illustrating a production management method according to a second embodiment of the present invention.

【図4】本発明の生産管理方法の第3の実施の形態を示
すフローチャート図。
FIG. 4 is a flowchart illustrating a production management method according to a third embodiment of the present invention.

【図5】従来の生産管理方法の一例を示すフローチャー
ト図。
FIG. 5 is a flowchart illustrating an example of a conventional production management method.

【符号の説明】[Explanation of symbols]

10・・・半導体製造装置、11・・・ウェハ処理部、
12・・・プローバ検査部、13・・・組立部、IPQ
Cデータ・・・工程内品質管理データ、EC・・・電気
的特性。
10: semiconductor manufacturing apparatus, 11: wafer processing unit,
12: Prober inspection unit, 13: Assembly unit, IPQ
C data: In-process quality control data, EC: Electrical characteristics.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 歩留まりの発生を予め予測して予定歩留
まりを算出し、前記予定歩留まりに基づいて半導体製造
装置に所定のウェハを投入して、半導体製品の生産量を
制御する生産管理方法において、 前記半導体製造装置で製造されたチップを検査するため
に測定される電気的特性と、前記予定歩留まりとの相関
関係を解析して、 前記電気的特性と、前記ウェハ上に電気素子を形成する
際に得られるデータであって、複数のパラメータを有す
る工程内生産管理データとの相関関係を解析して、 前記電気的特性と前記予定歩留まりの相関関係と、前記
電気的特性と前記工程内生産管理データの相関関係に基
づいて、前記工程内生産管理データと前記予定歩留まり
との関係を解析して、 前記工程内生産管理データに基づいて前記予定歩留まり
を算出し、ウェハの投入する数量を制御することを特徴
とする生産管理方法。
1. A production management method for predicting occurrence of a yield in advance, calculating a planned yield, loading a predetermined wafer into a semiconductor manufacturing apparatus based on the planned yield, and controlling a production amount of a semiconductor product, Analyzing a correlation between electrical characteristics measured for inspecting a chip manufactured by the semiconductor manufacturing apparatus and the expected yield, and forming the electrical characteristics and an electrical element on the wafer. And analyzing the correlation between the in-process production management data having a plurality of parameters, the correlation between the electrical characteristics and the expected yield, and the electrical characteristics and the in-process production management. Analyzing the relationship between the in-process production management data and the planned yield based on the correlation of data, and calculating the planned yield based on the in-process production management data. Out, production management method characterized by controlling the quantity of introduction of the wafer.
【請求項2】 前記電気的特性と前記工程内生産管理デ
ータとの相関関係の解析は、前記工程内生産管理データ
のうち、前記電気的特性に影響を与える1つのパラメー
タを抽出して行われる請求項1に記載の生産管理方法。
2. The analysis of the correlation between the electrical characteristics and the in-process production management data is performed by extracting one parameter that affects the electrical characteristics from the in-process production management data. The production management method according to claim 1.
【請求項3】 前記電気的特性と前記工程内生産管理デ
ータとの相関関係の解析は、前記工程内生産管理データ
のうち、前記電気的特性に影響を与える複数のパラメー
タを抽出して行われる請求項1に記載の生産管理方法。
3. The analysis of the correlation between the electrical characteristics and the in-process production management data is performed by extracting a plurality of parameters affecting the electrical characteristics from the in-process production management data. The production management method according to claim 1.
【請求項4】 前記電気的特性と前記工程内生産管理デ
ータとの相関関係の解析は、前記工程内生産管理データ
のうち、前記電気的特性に影響を与える第1パラメータ
と、前記第1パラメータに影響を与える第2パラメータ
を抽出して行われる請求項1に記載の生産管理方法。
4. The analysis of the correlation between the electrical characteristic and the in-process production management data includes the step of: in the in-process production management data, a first parameter affecting the electrical characteristic; 2. The production management method according to claim 1, wherein the method is performed by extracting a second parameter that affects the parameter.
JP25845698A 1998-09-11 1998-09-11 Production control method Pending JP2000091178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25845698A JP2000091178A (en) 1998-09-11 1998-09-11 Production control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25845698A JP2000091178A (en) 1998-09-11 1998-09-11 Production control method

Publications (1)

Publication Number Publication Date
JP2000091178A true JP2000091178A (en) 2000-03-31

Family

ID=17320479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25845698A Pending JP2000091178A (en) 1998-09-11 1998-09-11 Production control method

Country Status (1)

Country Link
JP (1) JP2000091178A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324862B2 (en) 2004-04-30 2008-01-29 Omron Corporation Quality control apparatus and control method of the same, and recording medium recorded with quality control program
US7337149B2 (en) * 2000-12-12 2008-02-26 International Business Machines Corporation System and methodology for calculating the cost of future semiconductor products using regression analysis of historical cost data
JP2011097099A (en) * 2003-08-25 2011-05-12 Tau-Metrix Inc Technique for evaluating fabrication of semiconductor component and wafer
WO2017037901A1 (en) * 2015-09-02 2017-03-09 三菱電機株式会社 Simulation device and simulation program
GB2505587B (en) * 2011-06-14 2017-10-18 Hitachi Ltd Railroad vehicle with collision energy absorption structure
US11170332B2 (en) 2017-11-30 2021-11-09 Hitachi, Ltd. Data analysis system and apparatus for analyzing manufacturing defects based on key performance indicators

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7337149B2 (en) * 2000-12-12 2008-02-26 International Business Machines Corporation System and methodology for calculating the cost of future semiconductor products using regression analysis of historical cost data
JP2011097099A (en) * 2003-08-25 2011-05-12 Tau-Metrix Inc Technique for evaluating fabrication of semiconductor component and wafer
JP2011097098A (en) * 2003-08-25 2011-05-12 Tau-Metrix Inc Technique for evaluating fabrication of semiconductor component and wafer
US7324862B2 (en) 2004-04-30 2008-01-29 Omron Corporation Quality control apparatus and control method of the same, and recording medium recorded with quality control program
GB2505587B (en) * 2011-06-14 2017-10-18 Hitachi Ltd Railroad vehicle with collision energy absorption structure
WO2017037901A1 (en) * 2015-09-02 2017-03-09 三菱電機株式会社 Simulation device and simulation program
JPWO2017037901A1 (en) * 2015-09-02 2017-11-16 三菱電機株式会社 Simulation apparatus and simulation program
CN107636543A (en) * 2015-09-02 2018-01-26 三菱电机株式会社 Simulator and simulated program
CN107636543B (en) * 2015-09-02 2019-03-12 三菱电机株式会社 The recording medium that simulator and computer capacity are read
US11170332B2 (en) 2017-11-30 2021-11-09 Hitachi, Ltd. Data analysis system and apparatus for analyzing manufacturing defects based on key performance indicators

Similar Documents

Publication Publication Date Title
US8185230B2 (en) Method and apparatus for predicting device electrical parameters during fabrication
US6346426B1 (en) Method and apparatus for characterizing semiconductor device performance variations based on independent critical dimension measurements
KR100734534B1 (en) Automated process monitoring and analysis system for semiconductor processing
US6917849B1 (en) Method and apparatus for predicting electrical parameters using measured and predicted fabrication parameters
US6470230B1 (en) Supervisory method for determining optimal process targets based on product performance in microelectronic fabrication
US6773931B2 (en) Dynamic targeting for a process control system
US6810296B2 (en) Correlating an inline parameter to a device operation parameter
KR20020063295A (en) Process control system
US20040093110A1 (en) Method and apparatus for controlling a fabrication process based on a measured electrical characteristic
JP2007538383A (en) Defect detection and control method for ion implantation process and execution system thereof
US6665623B1 (en) Method and apparatus for optimizing downstream uniformity
US10522427B2 (en) Techniques providing semiconductor wafer grouping in a feed forward process
US6856849B2 (en) Method for adjusting rapid thermal processing (RTP) recipe setpoints based on wafer electrical test (WET) parameters
US6947803B1 (en) Dispatch and/or disposition of material based upon an expected parameter result
JP2009521800A (en) Improved state estimation based on information credibility
US6978187B1 (en) Method and apparatus for scheduling production lots based on lot and tool health metrics
JP2000091178A (en) Production control method
US6895295B1 (en) Method and apparatus for controlling a multi-chamber processing tool
US6834211B1 (en) Adjusting a trace data rate based upon a tool state
US6871114B1 (en) Updating process controller based upon fault detection analysis
US6868353B1 (en) Method and apparatus for determining wafer quality profiles
US6985825B1 (en) Method and apparatus for adaptive sampling based on process covariance
CN105895563A (en) Method and system of predicting electrical parameters of semiconductor device during manufacturing process
JP2002368056A (en) Method for providing yield conditions, method for determining production conditions, method for fabricating semiconductor device and recording medium
WO2002027782A2 (en) Fault detection method and apparatus using multiple dimension measurements