JP2000078130A - Data distribution device, input output synchronization method used for it and recording medium recording its control program - Google Patents

Data distribution device, input output synchronization method used for it and recording medium recording its control program

Info

Publication number
JP2000078130A
JP2000078130A JP10241301A JP24130198A JP2000078130A JP 2000078130 A JP2000078130 A JP 2000078130A JP 10241301 A JP10241301 A JP 10241301A JP 24130198 A JP24130198 A JP 24130198A JP 2000078130 A JP2000078130 A JP 2000078130A
Authority
JP
Japan
Prior art keywords
input
output
data
input data
editing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10241301A
Other languages
Japanese (ja)
Inventor
Takatsugu Yamaguchi
隆次 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP10241301A priority Critical patent/JP2000078130A/en
Publication of JP2000078130A publication Critical patent/JP2000078130A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the data distribution device that simplifies input processing and minimizes a response time from input to output. SOLUTION: Input correction processing circuits 1-3 correct an input timing of input signals #1-#3 according to a station signal from an input deviation detection circuit 4. The input deviation detection circuit 4 detects input deviation of the input signals #1-#3 and detects a delay time of the input signals #2, #3 with respect to the input signal #1. An input processing circuit 5 receives the input signals respectively corrected by the input correction processing circuits 1-3 and expands each input signal into word data. An edit exchange processing circuit 6 edits and exchanges input data into output data in a form along with a purpose of the user. An exchange processing arithmetic circuit 10 calculates a proper operating timing from the input to output of the edit exchange processing circuit 6 and a leading control circuit 11 outputs a leading control signal to each of output processing circuits 7-9 according to its arithmetic result.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はデータ集配信装置及
びそれに用いる入出力同期方法並びにその制御プログラ
ムを記録した記録媒体に関し、特に使用者の目的にあっ
た複数の入力データを複数の出力データに編集交換出力
するデータ集配信装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data collection / distribution apparatus, an input / output synchronization method used therefor, and a recording medium on which a control program is recorded. The present invention relates to a data collection / delivery device for editing, exchanging, and outputting.

【0002】[0002]

【従来の技術】従来、データ集配信装置においては、複
数の入力端子からのデータの中から必要なデータのみを
抽出して複数の出力端子に送出する機能を持っている。
上記のデータ集配信装置は、図5に示すように、複数の
入力処理回路21〜23と、これら入力処理回路21〜
23各々の入力処理を統合する共通的な共通入力処理回
路24と、必要なデータのみを抽出する編集交換処理回
路25と、複数の出力処理回路26〜28とから構成さ
れている。
2. Description of the Related Art Conventionally, a data collection and distribution device has a function of extracting only necessary data from data from a plurality of input terminals and transmitting the extracted data to a plurality of output terminals.
As shown in FIG. 5, the above data collection and distribution device includes a plurality of input processing circuits 21 to 23,
23, a common input processing circuit 24 for integrating each input processing, an edit exchange processing circuit 25 for extracting only necessary data, and a plurality of output processing circuits 26 to 28.

【0003】複数の入力処理回路21〜23は夫々入力
データ#1〜#3を受信し、これら入力データ#1〜#
3を共通入力処理回路24に書込む処理を行う。共通入
力処理回路24は入力処理回路21〜23各々からのデ
ータを受信し、各入力処理回路21〜23毎に予め決め
られた位置にデータを格納する。
A plurality of input processing circuits 21 to 23 receive input data # 1 to # 3, respectively, and input data # 1 to # 3.
3 is written into the common input processing circuit 24. The common input processing circuit 24 receives data from each of the input processing circuits 21 to 23 and stores the data at a predetermined position for each of the input processing circuits 21 to 23.

【0004】編集交換処理回路25は予め決められたテ
ーブル(図示せず)によって入力データ#1〜#3をど
の出力データ#1〜#3に編集するのかを求め、それに
したがって各出力処理回路26〜28向けに、交換され
たデータを出力する。出力処理回路26〜28は編集交
換されたデータを各出力データ#1〜#3として出力す
る。上記のようなデータ集配信装置としては、特開平4
−344747号公報等に開示された技術がある。
[0004] The edit exchange processing circuit 25 determines which output data # 1 to # 3 the input data # 1 to # 3 are to be edited from using a predetermined table (not shown), and according to that, each output processing circuit 26 The exchanged data is output for .about.28. The output processing circuits 26 to 28 output the edited and exchanged data as output data # 1 to # 3. As a data collection and distribution device as described above, Japanese Unexamined Patent Application Publication No.
There is a technique disclosed in Japanese Patent Application Publication No.

【0005】[0005]

【発明が解決しようとする課題】上述した従来のデータ
集配信装置では、入力と出力とが非同期であることか
ら、入力から出力までのレスポンスがバラバラであり、
効率のよいデータ伝送を行うことができない。
In the above-mentioned conventional data collection and distribution device, since the input and the output are asynchronous, the response from the input to the output varies.
Efficient data transmission cannot be performed.

【0006】また、複数の入力信号は送信する相手装置
の独自タイミングで動作するため、複数の入力信号を受
信するデータ集配信装置においては、入力信号毎に受信
のタイミングをとる必要があるので、処理が複雑とな
り、出力に対する交換処理の効率的な伝送の対応が難し
くなる。よって、複数の入力データのタイミングを統一
的に扱うことができない。
Also, since a plurality of input signals operate at the timing unique to the transmitting device, the data collection and distribution device receiving the plurality of input signals needs to take the reception timing for each input signal. Processing becomes complicated, and it becomes difficult to cope with efficient transmission of exchange processing to output. Therefore, the timing of a plurality of input data cannot be treated uniformly.

【0007】さらに、編集交換処理のレスポンス時間ア
ップのみではトータル的な入力から出力までのレスポン
ス時間の改善にはならず、装置内の一部のレスポンス時
間アップのみの改善となる。
Further, simply increasing the response time of the editing and exchanging process does not improve the total response time from input to output, but only improves the response time of a part of the apparatus.

【0008】そこで、本発明の目的は上記の問題点を解
消し、入力処理を簡素化することができるデータ集配信
装置及びそれに用いる入出力同期方法並びにその制御プ
ログラムを記録した記録媒体を提供することにある。
Accordingly, an object of the present invention is to provide a data collection / distribution apparatus which can solve the above-mentioned problems and simplify input processing, an input / output synchronization method used therefor, and a recording medium recording a control program therefor. It is in.

【0009】また、本発明の他の目的は、入力から出力
までのレスポンス時間を最短にすることができるデータ
集配信装置及びそれに用いる入出力同期方法並びにその
制御プログラムを記録した記録媒体を提供することにあ
る。
Another object of the present invention is to provide a data collection / delivery device capable of minimizing a response time from input to output, an input / output synchronization method used therefor, and a recording medium recording a control program therefor. It is in.

【0010】[0010]

【課題を解決するための手段】本発明によるデータ集配
信装置は、複数のサイクリックな入力データを編集交換
して出力するデータ集配信装置であって、前記複数の入
力データ各々の入力ずれ時間を測定する入力ずれ検出手
段と、前記入力ずれ検出手段で測定された時間を基に前
記複数の入力データのうちの1つの入力タイミングに他
の入力データの入力タイミングを合わせる複数の入力補
正手段とを備えている。
A data collection and distribution device according to the present invention is a data collection and distribution device that edits, exchanges, and outputs a plurality of cyclic input data, and includes an input shift time for each of the plurality of input data. And a plurality of input correction means for adjusting an input timing of another input data to one input timing of the plurality of input data based on the time measured by the input deviation detection means. It has.

【0011】本発明による他のデータ集配信装置は、上
記の構成のほかに、前記複数の入力データの中から任意
のワードを抜き出して編集交換して1つの出力信号に出
力する編集交換手段と、前記出力信号を外部に出力する
複数の出力処理手段と、前記編集交換手段での出力信号
のワードの編集交換内容を演算する演算手段と、前記演
算手段の演算結果に応じて前記複数の出力処理手段各々
の動作開始タイミングを制御する立上り制御手段とを具
備している。
According to another aspect of the present invention, there is provided another data collection / distribution apparatus which, in addition to the above-described configuration, edit-exchange means for extracting an arbitrary word from the plurality of input data, editing and exchanging the word, and outputting it as one output signal. A plurality of output processing means for outputting the output signal to the outside; a computing means for computing the contents of the edit exchange of the words of the output signal in the edit / exchange means; and the plurality of outputs in accordance with the computation results of the computing means. A rising control means for controlling an operation start timing of each processing means.

【0012】本発明によるデータ集配信装置の入出力同
期方法は、複数のサイクリックな入力データを編集交換
して出力するデータ集配信装置の入出力同期方法であっ
て、前記複数の入力データ各々の入力ずれ時間を測定す
るステップと、測定された時間を基に前記複数の入力デ
ータのうちの1つの入力タイミングに他の入力データの
入力タイミングを合わせるステップとを備えている。
An input / output synchronization method for a data collection / distribution device according to the present invention is an input / output synchronization method for a data collection / distribution device which edits, exchanges, and outputs a plurality of cyclic input data, wherein each of the plurality of input data is Measuring the input shift time, and adjusting the input timing of another input data to the input timing of one of the plurality of input data based on the measured time.

【0013】本発明による他のデータ集配信装置の入出
力同期方法は、上記のステップのほかに、前記複数の入
力データの中から任意のワードを抜き出して編集交換し
て1つの出力信号に出力するステップと、前記編集交換
手段での出力信号のワードの編集交換内容を演算するス
テップと、その演算結果に応じて前記出力信号を外部に
出力する複数の出力処理手段各々の動作開始タイミング
を制御するステップとを具備している。
In another input / output synchronization method for a data collection / distribution apparatus according to the present invention, in addition to the above steps, an arbitrary word is extracted from the plurality of input data, edited and exchanged, and output as one output signal. Performing the editing / exchanging content of the word of the output signal in the editing / exchanging means, and controlling the operation start timing of each of the plurality of output processing means for outputting the output signal to the outside according to the operation result. Performing the following steps.

【0014】本発明によるデータ集配信装置の入出力同
期制御プログラムを記録した記録媒体は、複数のサイク
リックな入力データを編集交換して出力するデータ集配
信装置においてその入出力同期制御をコンピュータに行
わせるための入出力同期制御プログラムを記録した記録
媒体であって、前記入出力同期制御プログラムは前記コ
ンピュータに、前記複数の入力データ各々の入力ずれ時
間を測定させ、測定された時間を基に前記複数の入力デ
ータのうちの1つの入力タイミングに他の入力データの
入力タイミングを合わさせている。
A recording medium in which an input / output synchronization control program of a data collection / distribution apparatus according to the present invention is recorded is a data collection / delivery apparatus which edits, exchanges, and outputs a plurality of cyclic input data and controls the input / output synchronization control of the computer. A recording medium recording an input / output synchronization control program for causing the computer to execute the input / output synchronization control program, the input / output synchronization control program causing the computer to measure an input shift time of each of the plurality of input data, and based on the measured time. The input timing of another input data is matched with the input timing of one of the plurality of input data.

【0015】本発明による他のデータ集配信装置の入出
力同期制御プログラムを記録した記録媒体は、上記の動
作のほかに、前記入出力同期制御プログラムは前記コン
ピュータに、前記複数の入力データの中から任意のワー
ドを抜き出して編集交換して1つの出力信号に出力さ
せ、前記編集交換手段での出力信号のワードの編集交換
内容を演算させ、その演算結果に応じて前記出力信号を
外部に出力する複数の出力処理手段各々の動作開始タイ
ミングを制御させている。
According to another aspect of the present invention, there is provided a recording medium storing an input / output synchronization control program of another data collection / distribution apparatus. , An arbitrary word is extracted, edited, exchanged, and output as one output signal. The editing and exchange contents of the word of the output signal in the editing and exchange means are operated, and the output signal is output to the outside according to the operation result. The operation start timing of each of the plurality of output processing means is controlled.

【0016】すなわち、本発明のデータ集配信装置は、
複数の入力データの入力ずれ時間を検出する入力ずれ検
出回路と、入力ずれ検出回路によって検出された時間幅
の補正信号を生成しかつその補正信号によって入力デー
タのタイミングをずらす入力補正処理回路とを有してい
る。
That is, the data collection and distribution device of the present invention
An input shift detection circuit for detecting an input shift time of a plurality of input data, and an input correction processing circuit for generating a correction signal of a time width detected by the input shift detection circuit and shifting the timing of the input data by the correction signal. Have.

【0017】また、各出力においてどの入力データがど
の出力データのどの位置に収容されて出力されるのかを
演算し、レスポンス時間が最も短くなるような交換処理
演算回路と、この演算結果によって各出力回路の立上り
時間を制御する立上り制御回路とを有している。
Further, an exchange processing circuit for calculating which input data is stored in which position of which output data in each output and outputting the data, and an exchange processing circuit for minimizing a response time, A rise control circuit for controlling a rise time of the circuit.

【0018】入力ずれ検出回路は複数の入力データを入
力し、入力データ#1を基準として他の入力データ#
2,#3がどれくらいずれているのか、つまり遅れてい
るのかを検出する。入力補正処理回路は入力ずれ検出回
路にて得られた補正時間から入力データを補正し、全入
力データの入力タイミングを同一にする。
The input shift detecting circuit inputs a plurality of input data, and based on the input data # 1, the other input data #
2, # 3 is detected, that is, it is late. The input correction processing circuit corrects the input data from the correction time obtained by the input shift detection circuit, and makes the input timings of all the input data the same.

【0019】交換処理演算回路は各出力処理回路にて出
力するデータの編集交換内容を演算し、各出力処理回路
が最も効率よく出力するタイミングを算出する。また、
交換処理演算回路によって得られた立上り時間を立上り
制御回路に入力し、各出力処理回路に演算したタイミン
グで出力する。
The exchange processing arithmetic circuit calculates the contents of the edit exchange of the data output by each output processing circuit, and calculates the timing at which each output processing circuit outputs the data with the highest efficiency. Also,
The rise time obtained by the exchange processing operation circuit is input to the rise control circuit and output to each output processing circuit at the calculated timing.

【0020】これによって、非同期に入力されるサイク
リック方式の信号を全て同一のタイミングとすることが
可能となり、個々に入力処理を行う必要がなくなるの
で、入力処理の簡素化を図ることが可能となる。
This makes it possible to make all the signals of the cyclic system asynchronously input at the same timing, and it is not necessary to individually perform the input processing, so that the input processing can be simplified. Become.

【0021】また、出力処理のワード編集内容を検出
し、それに見合った形で出力処理のサイクリック動作の
起動を行うことから、入力処理と出力処理との最も短い
時間タイミングとなり、高レスポンス応答の装置が構成
可能となるので、入力から出力までのレスポンス時間を
最短とすることが可能となる。
Further, since the word editing contents of the output processing are detected and the cyclic operation of the output processing is started in a manner corresponding thereto, the shortest time timing between the input processing and the output processing is obtained, and a high response response is obtained. Since the device can be configured, the response time from input to output can be minimized.

【0022】[0022]

【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図1は本発明の一実施例によ
るデータ集配信装置の構成を示すブロック図である。図
において、本発明の一実施例によるデータ集配信装置は
入力補正処理回路1〜3と、入力ずれ検出回路4と、入
力処理回路5と、編集交換処理回路6と、出力処理回路
7〜9と、交換処理演算回路10と、立上り制御回路1
1とから構成されている。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a data collection and distribution device according to one embodiment of the present invention. In the figure, a data collection and distribution device according to an embodiment of the present invention includes input correction processing circuits 1 to 3, an input shift detection circuit 4, an input processing circuit 5, an edit exchange processing circuit 6, and output processing circuits 7 to 9. , Exchange processing operation circuit 10, and rise control circuit 1
And 1.

【0023】入力補正処理回路1〜3各々は入力信号#
1〜#3を入力し、入力ずれ検出回路4からの補正信号
101〜103を入力し、補正信号101〜103にし
たがって入力信号#1〜#3の入力タイミングの補正を
行う。入力ずれ検出回路4は各入力信号#1〜#3の入
力ずれを検出し、入力信号#1に対する各入力信号#
2,#3の遅れ時間を検出する。
Each of the input correction processing circuits 1 to 3 has an input signal #
1 to # 3 are input, correction signals 101 to 103 from the input deviation detection circuit 4 are input, and input timings of the input signals # 1 to # 3 are corrected according to the correction signals 101 to 103. The input shift detecting circuit 4 detects an input shift of each of the input signals # 1 to # 3, and detects each input signal # 1 with respect to the input signal # 1.
The delay time of # 2 or # 3 is detected.

【0024】入力処理回路5は入力補正処理回路1〜3
で夫々補正された入力信号を入力し、各入力信号をワー
ドデータに展開する。編集交換処理回路6は使用者の目
的に添った形で入力データを出力データに編集交換し、
編集交換したデータを出力処理回路7〜9によって外部
に出力する。
The input processing circuit 5 includes input correction processing circuits 1 to 3
Input the corrected input signals, and develop each input signal into word data. The edit exchange processing circuit 6 edits and exchanges input data into output data in a form according to the purpose of the user.
The edited and exchanged data is output to the outside by the output processing circuits 7-9.

【0025】交換処理演算回路10は編集交換処理回路
6の入力から出力までの最適な動作タイミングを演算
し、演算結果によって立上り制御回路11が各出力処理
回路7〜9に立上り制御信号104を出力する。
The exchange processing operation circuit 10 calculates an optimum operation timing from the input to the output of the edit exchange processing circuit 6, and the rising control circuit 11 outputs a rising control signal 104 to each of the output processing circuits 7 to 9 according to the calculation result. I do.

【0026】図2は本発明の一実施例による入出力同期
制御を示すフローチャートである。これら図1及び図2
を参照して本発明の一実施例による入出力同期制御につ
いて説明する。尚、図2に示す処理動作は図示せぬ制御
メモリに格納されたプログラムをデータ集配信装置の各
部が実行することで実現され、制御メモリとしてはRO
M(リードオンリメモリ)やフロッピディスク等が使用
可能である。
FIG. 2 is a flowchart showing input / output synchronization control according to one embodiment of the present invention. These FIGS. 1 and 2
An input / output synchronization control according to an embodiment of the present invention will be described with reference to FIG. The processing operation shown in FIG. 2 is realized by executing a program stored in a control memory (not shown) by each unit of the data collection and distribution device.
M (read only memory), a floppy disk and the like can be used.

【0027】入力補正処理回路1〜3に入力される各入
力信号#1〜#3はサイクリック方式を採用した伝送方
式のフォーマットにて入力される。ここで、サイクリッ
ク伝送では数ワードのデータから数十ワードのデータを
常に連続したワード列で繰返し伝送している。
The input signals # 1 to # 3 input to the input correction processing circuits 1 to 3 are input in a format of a transmission system employing a cyclic system. Here, in the cyclic transmission, data of several words to several tens of words are always repeatedly transmitted in a continuous word string.

【0028】入力ずれ検出回路4は各入力されるサイク
リックデータのずれを時間で検出するもので、入力信号
#1を基準として入力信号#2,#3とのずれ時間を検
出する(図2ステップS1,S2)。
The input shift detecting circuit 4 detects a shift of each input cyclic data by time, and detects a shift time between the input signals # 2 and # 3 with reference to the input signal # 1 (FIG. 2). Steps S1 and S2).

【0029】入力ずれ検出回路4はこのずれ時間を補正
信号101〜103として入力補正処理回路1〜3各々
に入力し(図2ステップS3)、入力補正処理回路1〜
3各々はその時間分遅延回路(図示せず)にて遅延を発
生させ、遅延した入力データを入力処理回路5に出力す
る(図2ステップS4)。
The input shift detection circuit 4 inputs this shift time as correction signals 101 to 103 to the input correction processing circuits 1 to 3 (step S3 in FIG. 2).
3 generates a delay by a delay circuit (not shown) corresponding to the time, and outputs the delayed input data to the input processing circuit 5 (step S4 in FIG. 2).

【0030】入力処理回路5に入力されてくるデータは
全て同一のタイミングとなり、入力処理回路5は各入力
を同一の処理タイミングで動作させることができる。入
力処理回路5は入力されてきたサイクリックデータをワ
ード単位に分解処理し、所定の格納位置に格納する。
All the data input to the input processing circuit 5 have the same timing, and the input processing circuit 5 can operate each input at the same processing timing. The input processing circuit 5 decomposes the inputted cyclic data in word units and stores it in a predetermined storage location.

【0031】編集交換処理回路6はどの入力ワードをど
の出力ワードに編集交換するかが予めユーザによって任
意に定義されており、出力処理の動作タイミングにて定
義された通りに編集交換動作を行い、出力処理回路7〜
9に出力する(図2ステップS5)。この入力処理から
出力処理までの一連の動作によって、データの集配信を
行うことができる。
The editing / exchange processing circuit 6 arbitrarily defines in advance which input word is to be edited and exchanged with which output word by the user, and performs the editing / exchange operation as defined at the operation timing of the output processing. Output processing circuit 7-
9 (step S5 in FIG. 2). Data collection and distribution can be performed by a series of operations from the input processing to the output processing.

【0032】交換処理演算回路10は予め登録されてい
る編集交換処理の内容を各出力毎に演算し(図2ステッ
プS6)、入力ワードと出力ワードとの関係からどのタ
イミングに出力処理を立上げれば、入力タイミングに最
も適していて、入力から出力までのレスポンス時間が最
も短くなるかを算出する。
The exchange processing operation circuit 10 calculates the contents of the edit exchange processing registered in advance for each output (step S6 in FIG. 2), and can start the output processing at any timing based on the relationship between the input word and the output word. For example, it is calculated whether or not the response time from input to output is the shortest, which is most suitable for the input timing.

【0033】交換処理演算回路10はこの算出した時間
を立上り制御信号104として出力処理回路7〜9に出
力し(図2ステップS7)、各出力処理回路7〜9を制
御する(図2ステップS8)。以上の動作を装置立上り
時に1回動作させることによって、以降の処理では入力
と出力との間の最も適した動作タイミングが得られる
(図2ステップS9〜S13)。
The exchange processing arithmetic circuit 10 outputs the calculated time as a rise control signal 104 to the output processing circuits 7 to 9 (step S7 in FIG. 2), and controls each of the output processing circuits 7 to 9 (step S8 in FIG. 2). ). By performing the above operation once at the time of start-up of the apparatus, in the subsequent processing, the most suitable operation timing between input and output is obtained (steps S9 to S13 in FIG. 2).

【0034】図3は本発明の一実施例による入力補正処
理を示す図であり、図4は本発明の一実施例による出力
立上り制御を示す図である。これら図1と図3と図4と
を参照して本発明の一実施例の動作について説明する。
FIG. 3 is a diagram showing an input correction process according to one embodiment of the present invention, and FIG. 4 is a diagram showing output rising control according to one embodiment of the present invention. The operation of the embodiment of the present invention will be described with reference to FIG. 1, FIG. 3, and FIG.

【0035】入力信号#1〜#3はサイクリックディジ
タル伝送方式のフォーマットにて入力されるもので、あ
る時間軸を基準とすると、送信する相手側の立上りタイ
ミングによって入力信号#1〜#3の伝送タイミングは
ずれていることとなる。但し、このずれ幅はサイクリッ
ク伝送のため、常に入力信号#1〜#3は同じタイミン
グとなっている。
The input signals # 1 to # 3 are input in a format of the cyclic digital transmission system. When a certain time axis is used as a reference, the input signals # 1 to # 3 are changed according to the rising timing of the transmitting party. The transmission timing is shifted. However, since this shift width is cyclic transmission, the input signals # 1 to # 3 always have the same timing.

【0036】ここで、図3に示す入力補正処理の場合の
ずれ時間は、入力信号#1が基準時間より1ワード目の
tl時間だけ進んでおり、入力信号#2が10ワードの
t2時間だけ進んでおり、入力信号#3が31ワード丁
度の時間となる。
Here, the shift time in the case of the input correction processing shown in FIG. 3 is such that the input signal # 1 is advanced from the reference time by the tl time of the first word, and the input signal # 2 is shifted by the t2 time of 10 words. The input signal # 3 is just 31 words.

【0037】入力ずれ検出回路4はこの時間幅を検出
し、次の計算によって補正時間を算出する。まず、入力
ずれ検出回路4は基準時間を入力信号#1として、入力
信号#1と入力信号#2とのずれ時間を「(10ワード
+t2)−(1ワード+t1)」時間で算出する。つま
り、1ワード時間を1Nとすると、上記の算出式は
「(10N+t2)−(1N+t1)」となる。
The input shift detecting circuit 4 detects this time width and calculates a correction time by the following calculation. First, the input shift detection circuit 4 calculates a shift time between the input signal # 1 and the input signal # 2 by a time of “(10 words + t2) − (1 word + t1)”, using the reference time as the input signal # 1. That is, assuming that one word time is 1N, the above calculation formula is “(10N + t2) − (1N + t1)”.

【0038】次に、入力ずれ検出回路4は入力信号#1
と入力信号#3とのずれ時間を「31ワード−(1ワー
ド+t1)」時間で算出する。この場合も、1ワード時
間を1Nとすると、上記の算出式は「31N−(1N+
t1)」となる。
Next, the input shift detecting circuit 4 outputs the input signal # 1.
And the input signal # 3 is calculated as the "31 word- (1 word + t1)" time. Also in this case, assuming that one word time is 1N, the above calculation formula is “31N− (1N +
t1)).

【0039】入力ずれ検出回路4はこの算出された時間
幅分を入力信号#2及び入力信号#3に加えることによ
って、全ての入力が同一タイミングで入力処理回路5に
入力されることとなる。
The input shift detecting circuit 4 adds the calculated time width to the input signal # 2 and the input signal # 3 so that all inputs are input to the input processing circuit 5 at the same timing.

【0040】立上り制御を行う場合、まず入力信号#1
〜#3は上記の処理によって入力タイミングが同一状態
となっている。出力信号#1は出力ワードD1〜D31
までを夫々入力信号#1の1ワード目(d1−1)から
31ワード目(d1−31)まで規則正しく並んだ状態
とする。
When performing the rise control, first, the input signal # 1
# 3 to # 3 have the same input timing due to the above processing. The output signal # 1 is output words D1 to D31.
Are regularly arranged from the first word (d1-1) to the 31st word (d1-31) of the input signal # 1.

【0041】出力信号#2は1ワード目(D1)から3
1ワード目(D31)まで、入力信号#2の15ワード
目(d2−15)から順番に並んだ状態とする。出力信
号#3は1ワード目(D1)を入力信号#1の1ワード
目(d1−1)、2ワード目を入力信号#2の15ワー
ド目(d2−15)、3ワード目を入力信号#3の31
ワード目(d3−31)というようにランダムな定義を
行っている。
The output signal # 2 is 3 from the first word (D1).
Until the first word (D31), the input signal # 2 is arranged in order from the fifteenth word (d2-15). For the output signal # 3, the first word (D1) is the first word (d1-1) of the input signal # 1, the second word is the fifteenth word (d2-15) of the input signal # 2, and the third word is the input signal # 3 of 31
A random definition is made as in the word (d3-31).

【0042】ここで、出力立上り制御の方式として、出
力信号#1は入力信号#1と全く同じワード編集内容の
ため、入力信号#1の入力タイミングにて出力信号#1
を起動することによって入力信号#1と出力信号#1と
が最も短い時間差で処理されることとなる。
Here, as the output rising control method, the output signal # 1 has exactly the same word editing content as the input signal # 1, so the output signal # 1 is input at the input timing of the input signal # 1.
Is activated, the input signal # 1 and the output signal # 1 are processed with the shortest time difference.

【0043】次に、出力信号#2について見ると、出力
信号#2は入力信号#2の15ワード目から編集するよ
うになっている。この場合、出力信号#2の処理は入力
信号#2の15ワード目から起動することによって、入
力信号#2と出力信号#2とのタイミングは最も短いタ
イミングとなる。同様に、出力信号#3についてもワー
ド編集内容にしたがって最も短い時間になるよう、起動
時間を制御する。
Next, regarding the output signal # 2, the output signal # 2 is edited from the 15th word of the input signal # 2. In this case, the processing of the output signal # 2 starts from the fifteenth word of the input signal # 2, so that the timing between the input signal # 2 and the output signal # 2 is the shortest. Similarly, the start-up time of the output signal # 3 is controlled to be the shortest time according to the contents of the word editing.

【0044】このように、入力ずれ検出回路4で複数の
入力信号#1〜#3の入力ずれ時間を検出して検出時間
幅の補正信号101〜103を生成し、入力補正処理回
路1〜3で入力ずれ検出回路4からの補正信号101〜
103にしたがって複数の入力信号#1〜#3の入力タ
イミングをずらすことによって、非同期に入力されるサ
イクリック方式の信号を全て同一タイミングとすること
ができるので、個々に入力処理を行う必要がなくなり、
入力処理の簡素化を図ることができる。
As described above, the input shift detecting circuit 4 detects the input shift times of the plurality of input signals # 1 to # 3 to generate the correction signals 101 to 103 of the detection time width, and the input correction processing circuits 1 to 3 And the correction signals 101 to 101 from the input shift detection circuit 4
By shifting the input timings of the plurality of input signals # 1 to # 3 according to 103, all the signals of the cyclic system which are input asynchronously can be set to the same timing, so that it is not necessary to individually perform the input processing. ,
Input processing can be simplified.

【0045】また、各出力においてどの入力データがど
の出力データのどの位置に収容されて出力されるのかを
交換処理演算回路10で演算し、この演算結果によって
各出力回路7〜9の立上り時間を立上り制御回路11で
制御することによって、出力信号#1〜#3のワード編
集内容を検出し、それに見合った形で出力信号#1〜#
3のサイクリック動作の起動を行うことができるので、
入力と出力との最も短い時間タイミングとすることがで
き、高レスポンス応答の装置を構成することができる。
つまり、入力から出力までのレスポンス時間を最も短く
することができる。
The exchange processing circuit 10 calculates which input data is stored in which position of which output data at each output and outputs the rise time of each of the output circuits 7 to 9 based on the calculation result. Under the control of the rise control circuit 11, the contents of the word editing of the output signals # 1 to # 3 are detected, and the output signals # 1 to # 3 are appropriately matched.
Since the 3rd cyclic operation can be activated,
The timing of the shortest time between the input and the output can be set, and a device with a high response response can be configured.
That is, the response time from input to output can be minimized.

【0046】[0046]

【発明の効果】以上説明したように本発明のデータ集配
信装置によれば、複数のサイクリックな入力データを編
集交換して出力するデータ集配信装置において、複数の
入力データ各々の入力ずれ時間を測定し、測定された時
間を基に複数の入力データのうちの1つの入力タイミン
グに他の入力データの入力タイミングを合わせることに
よって、入力処理を簡素化することができるという効果
がある。
As described above, according to the data collection and distribution device of the present invention, in the data collection and distribution device for editing and exchanging a plurality of cyclic input data and outputting the same, the input shift time of each of the plurality of input data is reduced. Is measured, and the input timing of another input data is adjusted to one input timing of the plurality of input data based on the measured time, whereby the input processing can be simplified.

【0047】また、本発明の他のデータ集配信装置によ
れば、複数の入力データ各々の入力タイミングが合わせ
られた状態において、複数の入力データの中から任意の
ワードを抜き出して編集交換して1つの出力信号に出力
し、この出力信号のワードの編集交換内容を演算し、そ
の演算結果に応じて出力信号を外部に出力する複数の出
力処理手段各々の動作開始タイミングを制御することに
よって、入力から出力までのレスポンス時間を最短にす
ることができるという効果がある。
According to another data collection / distribution device of the present invention, in a state where the input timings of a plurality of input data are adjusted, an arbitrary word is extracted from the plurality of input data and edited and exchanged. By outputting to one output signal, calculating the contents of editing and exchanging words of the output signal, and controlling the operation start timing of each of a plurality of output processing means for outputting an output signal to the outside according to the calculation result, The effect is that the response time from input to output can be minimized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例によるデータ集配信装置の構
成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a data collection and distribution device according to an embodiment of the present invention.

【図2】本発明の一実施例による入出力同期制御を示す
フローチャートである。
FIG. 2 is a flowchart illustrating input / output synchronization control according to an embodiment of the present invention.

【図3】本発明の一実施例による入力補正処理を示す図
である。
FIG. 3 is a diagram illustrating an input correction process according to an embodiment of the present invention.

【図4】本発明の一実施例による出力立上り制御を示す
図である。
FIG. 4 is a diagram illustrating output rise control according to an embodiment of the present invention.

【図5】従来例のデータ集配信装置の構成を示すブロッ
ク図である。
FIG. 5 is a block diagram showing a configuration of a conventional data collection and distribution device.

【符号の説明】[Explanation of symbols]

1〜3 入力補正処理回路 4 入力ずれ検出回路 5 入力処理回路 6 編集交換処理回路 7〜9 出力処理回路 10 交換処理演算回路 11 立上り制御回路 1-3 Input correction processing circuit 4 Input shift detection circuit 5 Input processing circuit 6 Edit / exchange processing circuit 7-9 Output processing circuit 10 Exchange processing operation circuit 11 Rise control circuit

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数のサイクリックな入力データを編集
交換して出力するデータ集配信装置であって、前記複数
の入力データ各々の入力ずれ時間を測定する入力ずれ検
出手段と、前記入力ずれ検出手段で測定された時間を基
に前記複数の入力データのうちの1つの入力タイミング
に他の入力データの入力タイミングを合わせる複数の入
力補正手段とを有することを特徴とするデータ集配信装
置。
1. A data collection and distribution device for editing and exchanging a plurality of cyclic input data and outputting the same, wherein an input deviation detecting means for measuring an input deviation time of each of the plurality of input data; And a plurality of input correction means for adjusting an input timing of another input data to one of the plurality of input data based on the time measured by the means.
【請求項2】 前記複数の入力データの中から任意のワ
ードを抜き出して編集交換して1つの出力信号に出力す
る編集交換手段と、前記出力信号を外部に出力する複数
の出力処理手段と、前記編集交換手段での出力信号のワ
ードの編集交換内容を演算する演算手段と、前記演算手
段の演算結果に応じて前記複数の出力処理手段各々の動
作開始タイミングを制御する立上り制御手段とを含むこ
とを特徴とする請求項1記載のデータ集配信装置。
2. An editing and exchange unit for extracting an arbitrary word from the plurality of input data, editing and exchanging it, and outputting it as one output signal, a plurality of output processing units for outputting the output signal to the outside, Computing means for computing the contents of the edit exchange of the word of the output signal in the editing and exchange means, and rise control means for controlling the operation start timing of each of the plurality of output processing means in accordance with the computation result of the computation means 2. The data collection and distribution device according to claim 1, wherein:
【請求項3】 複数のサイクリックな入力データを編集
交換して出力するデータ集配信装置の入出力同期方法で
あって、前記複数の入力データ各々の入力ずれ時間を測
定するステップと、測定された時間を基に前記複数の入
力データのうちの1つの入力タイミングに他の入力デー
タの入力タイミングを合わせるステップとを有すること
を特徴とする入出力同期方法。
3. An input / output synchronization method for a data collection / distribution device for editing and exchanging a plurality of cyclic input data and outputting the edited data, comprising: a step of measuring an input shift time of each of the plurality of input data; Adjusting the input timing of another input data to the input timing of one of the plurality of input data on the basis of the determined time.
【請求項4】 前記複数の入力データの中から任意のワ
ードを抜き出して編集交換して1つの出力信号に出力す
るステップと、前記編集交換手段での出力信号のワード
の編集交換内容を演算するステップと、その演算結果に
応じて前記出力信号を外部に出力する複数の出力処理手
段各々の動作開始タイミングを制御するステップとを含
むことを特徴とする請求項3記載の入出力同期方法。
4. A step of extracting an arbitrary word from the plurality of input data, editing and exchanging the word, and outputting it as one output signal, and calculating and exchanging the contents of the word of the output signal by the editing and exchanging means. 4. The input / output synchronization method according to claim 3, further comprising the step of: controlling the operation start timing of each of a plurality of output processing means for outputting the output signal to the outside according to a result of the operation.
【請求項5】 複数のサイクリックな入力データを編集
交換して出力するデータ集配信装置においてその入出力
同期制御をコンピュータに行わせるための入出力同期制
御プログラムを記録した記録媒体であって、前記入出力
同期制御プログラムは前記コンピュータに、前記複数の
入力データ各々の入力ずれ時間を測定させ、測定された
時間を基に前記複数の入力データのうちの1つの入力タ
イミングに他の入力データの入力タイミングを合わさせ
ることを特徴とする入出力同期制御プログラムを記録し
た記録媒体。
5. A recording medium recording an input / output synchronization control program for causing a computer to perform input / output synchronization control in a data collection and distribution device for editing, exchanging and outputting a plurality of cyclic input data, The input / output synchronization control program causes the computer to measure an input shift time of each of the plurality of input data, and to input one of the plurality of input data to another input data based on the measured time. A recording medium on which an input / output synchronization control program is recorded, wherein input timing is adjusted.
【請求項6】 前記入出力同期制御プログラムは前記コ
ンピュータに、前記複数の入力データの中から任意のワ
ードを抜き出して編集交換して1つの出力信号に出力さ
せ、前記編集交換手段での出力信号のワードの編集交換
内容を演算させ、その演算結果に応じて前記出力信号を
外部に出力する複数の出力処理手段各々の動作開始タイ
ミングを制御させることを特徴とする請求項5記載の入
出力同期制御プログラムを記録した記録媒体。
6. The input / output synchronization control program causes the computer to extract an arbitrary word from the plurality of input data, edit and exchange it, and output it as one output signal. 6. The input / output synchronization according to claim 5, wherein the contents of editing and exchange of the word are operated, and the operation start timing of each of the plurality of output processing means for outputting the output signal to the outside is controlled in accordance with the operation result. A recording medium on which a control program is recorded.
JP10241301A 1998-08-27 1998-08-27 Data distribution device, input output synchronization method used for it and recording medium recording its control program Withdrawn JP2000078130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10241301A JP2000078130A (en) 1998-08-27 1998-08-27 Data distribution device, input output synchronization method used for it and recording medium recording its control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10241301A JP2000078130A (en) 1998-08-27 1998-08-27 Data distribution device, input output synchronization method used for it and recording medium recording its control program

Publications (1)

Publication Number Publication Date
JP2000078130A true JP2000078130A (en) 2000-03-14

Family

ID=17072254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10241301A Withdrawn JP2000078130A (en) 1998-08-27 1998-08-27 Data distribution device, input output synchronization method used for it and recording medium recording its control program

Country Status (1)

Country Link
JP (1) JP2000078130A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105809882A (en) * 2016-04-07 2016-07-27 大连大学 Data collecting and alarming device of wireless anti-collision pier monitoring and alarming system
CN106248200A (en) * 2016-07-26 2016-12-21 大连大学 A kind of wireless data acquisition system of engineering structure fundamental frequency test

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105809882A (en) * 2016-04-07 2016-07-27 大连大学 Data collecting and alarming device of wireless anti-collision pier monitoring and alarming system
CN106248200A (en) * 2016-07-26 2016-12-21 大连大学 A kind of wireless data acquisition system of engineering structure fundamental frequency test
CN106248200B (en) * 2016-07-26 2018-10-12 大连大学 A kind of wireless data acquisition system of engineering structure fundamental frequency test

Similar Documents

Publication Publication Date Title
WO2003010674A1 (en) Phase correction circuit
JPH04157692A (en) Memory device
JP2000078130A (en) Data distribution device, input output synchronization method used for it and recording medium recording its control program
JP2009130579A (en) Reception signal processing device
US20220174619A1 (en) Radio communication apparatus and radio communication method
JPH10145238A (en) Error-correcting device and its method
JP3398440B2 (en) Input channel status data processing method
JP2652994B2 (en) Retiming circuit
JP4578024B2 (en) Timing verification device
JPH05191297A (en) Serial/parallel conversion circuit
JP3007256B2 (en) Variable speed data input controller
JP2010204913A (en) Vector processor
JP3178346B2 (en) Reed-Solomon error correction circuit
JPH0637648A (en) Error correcter
JP2733140B2 (en) FIFO memory control circuit
JPH0659884A (en) Digital signal processing unit
JPH0744448A (en) Memory access device
JPH06224894A (en) System and device for synchronized pull-in
JP2005210270A (en) Clock generating apparatus and clock generating method
JPH01236735A (en) Error detecting and correcting system
JPS5965914A (en) Error position detecting circuit
JPH10302394A (en) Synchronizing control device, recording and reproducing device
JP2001147827A (en) Device and method for generating parity and program recording medium
JPH07193561A (en) System and device for synchronously processing format
JPS59175012A (en) Generating circuit of synchronizing signal

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101