JP2000077207A - Resistance element and method of adjusting resistance of the same - Google Patents

Resistance element and method of adjusting resistance of the same

Info

Publication number
JP2000077207A
JP2000077207A JP10248378A JP24837898A JP2000077207A JP 2000077207 A JP2000077207 A JP 2000077207A JP 10248378 A JP10248378 A JP 10248378A JP 24837898 A JP24837898 A JP 24837898A JP 2000077207 A JP2000077207 A JP 2000077207A
Authority
JP
Japan
Prior art keywords
metal thin
resistance
resistance value
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10248378A
Other languages
Japanese (ja)
Inventor
Mitsuaki Fujimoto
光章 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP10248378A priority Critical patent/JP2000077207A/en
Publication of JP2000077207A publication Critical patent/JP2000077207A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a resistance element which has low dispersion in resistance and can accurately and easily perform adjustment of the resistance. SOLUTION: In this thermistor element 1, a first and a second surface electrodes 3 and 4 are formed facing each other on the upper surface 2a of a thermistor element 2 as resistance element, the first and the second surface electrodes 3 and 4 have structures in which a plurality of electrode layers 3a, 3b and 4a, 4b are sequentially laminated, respectively, a portion in which the surface electrodes 3 and 4 face each other is of least two-step shaped structure, each of the electrode layers 3a-3d and 4a-4d in each step have a structure in which a second metal thin film is laminated on a first metal thin film, and the first and the second metal thin films are formed of a first and a second metals, respectively, each of which has an etchant which dissolves one metal thin film but not the other metal thin film each other.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばチップ型サ
ーミスタ素子のような抵抗素子及びその抵抗値調整方法
に関し、より詳細には、抵抗素体の一方主面において対
向された第1,第2の表面電極を有する抵抗素子及びそ
の抵抗値調整方法の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistance element such as a chip thermistor element and a method of adjusting the resistance value thereof, and more particularly, to a first and a second resistance element which are opposed to each other on one principal surface of a resistance element body. And a method of adjusting the resistance value of the resistance element having the surface electrode.

【0002】[0002]

【従来の技術】従来、温度補償回路や温度検出器にチッ
プ型サーミスタ素子が広く用いられている。
2. Description of the Related Art Conventionally, chip type thermistors have been widely used for temperature compensation circuits and temperature detectors.

【0003】図12は、従来のチップ型サーミスタ素子
の一例を示す断面図である。チップ型サーミスタ素子5
1は、半導体セラミックスよりなるサーミスタ素体52
を用いて構成されている。サーミスタ素体52の一方端
面52aを覆うように第1の外部電極53aが形成され
ている。サーミスタ素体52の他方端面52bを覆うよ
うに第2の外部電極53bが形成されている。
FIG. 12 is a sectional view showing an example of a conventional chip thermistor element. Chip type thermistor element 5
1 is a thermistor element 52 made of semiconductor ceramics.
It is configured using A first external electrode 53a is formed to cover one end surface 52a of the thermistor body 52. A second external electrode 53b is formed to cover the other end surface 52b of the thermistor body 52.

【0004】外部電極53a,53bは、サーミスタ素
体52の端部を導電ペーストに浸漬し、しかる後、焼き
付けることにより形成されている。従って、外部電極5
3a,53bのサーミスタ素体52の上面、下面及び両
側面に至る部分の長さにばらつきが生じがちであった。
加えて、サーミスタ素体52の比抵抗自体もばらつきが
ちであった。従って、サーミスタ素子51では、抵抗値
のばらつきが大きいという問題があった。
The external electrodes 53a and 53b are formed by immersing the ends of the thermistor body 52 in a conductive paste and then baking the ends. Therefore, the external electrode 5
The lengths of the portions 3a and 53b reaching the upper surface, the lower surface, and both side surfaces of the thermistor body 52 tend to vary.
In addition, the specific resistance itself of the thermistor body 52 also tends to vary. Therefore, in the thermistor element 51, there is a problem that the variation in the resistance value is large.

【0005】上記のような問題を解決するようなものと
して、特開平3−250603号公報には、図13に示
すサーミスタ素子54が開示されている。サーミスタ素
子54では、サーミスタ素体55の上面、下面及び両側
面を覆うようにガラス被覆層56が形成されている。サ
ーミスタ素体55の一方端面55aを覆うように第1の
外部電極57aが形成されており、他方端面55bを覆
うように外部電極57bが形成されている。
To solve the above-mentioned problem, Japanese Patent Application Laid-Open No. 3-250603 discloses a thermistor element 54 shown in FIG. In the thermistor element 54, a glass coating layer 56 is formed so as to cover the upper surface, the lower surface, and both side surfaces of the thermistor element 55. A first external electrode 57a is formed so as to cover one end face 55a of the thermistor body 55, and an external electrode 57b is formed so as to cover the other end face 55b.

【0006】サーミスタ素子54では、ガラス被覆層5
6が形成されているため、抵抗値は、外部電極57a,
57bの端面55a,55b上に存在する部分間で決定
される。従って、外部電極57a,57bの、サーミス
タ素体55の上面、下面及び側面に至っている部分の長
さのばらつきにより抵抗値が影響されない。
In the thermistor element 54, the glass coating layer 5
6 is formed, the resistance value of the external electrodes 57a,
It is determined by the portion existing on the end faces 55a and 55b of the 57b. Therefore, resistance values are not affected by variations in lengths of the external electrodes 57a and 57b reaching the upper surface, the lower surface, and the side surface of the thermistor body 55.

【0007】しかしながら、外部電極57a,57bを
導電ペーストの塗布・焼付けにより形成した場合、ガラ
ス被覆層56を構成している材料と、外部電極57a,
57bを構成している材料とが互いに拡散しがちであっ
た。そのため、相互拡散により、ガラス被覆層56の一
部が欠落し、外部電極57bがサーミスタ素体55の下
面等において直接サーミスタ素体55に接触することが
あった。
However, when the external electrodes 57a and 57b are formed by applying and baking a conductive paste, the material forming the glass coating layer 56 and the external electrodes 57a and 57b
57b tended to diffuse with each other. For this reason, a part of the glass coating layer 56 may be lost due to mutual diffusion, and the external electrode 57b may directly contact the thermistor body 55 on the lower surface of the thermistor body 55 or the like.

【0008】上記相互拡散を制御することは困難であ
り、従って、やはり、抵抗値が設計値からずれがちであ
るという問題があった。加えて、サーミスタ素体55自
体の抵抗値ばらつきは依然として存在し、従って所望の
抵抗値のサーミスタ素子54を高精度に得ることは非常
に困難であった。
[0008] It is difficult to control the above-mentioned interdiffusion, and there is a problem that the resistance value tends to deviate from the design value. In addition, the resistance value variation of the thermistor body 55 itself still exists, and therefore, it is very difficult to obtain the thermistor element 54 having a desired resistance value with high accuracy.

【0009】さらに、様々な抵抗値のサーミスタ素子5
4を製造しようとした場合、目的とする抵抗値ごとに、
異なる比抵抗を有するサーミスタ素体55を用意しなけ
ればならなかった。従って、様々な抵抗値のサーミスタ
素子54を供給することも困難であった。
Further, thermistor elements 5 having various resistance values
In the case of trying to manufacture No. 4, for each desired resistance value,
The thermistor body 55 having a different specific resistance has to be prepared. Therefore, it has been difficult to supply thermistor elements 54 having various resistance values.

【0010】そこで、特開平4−130702号公報に
は、図14に示すチップ型サーミスタ素子58が提案さ
れている。チップ型サーミスタ素子58では、サーミス
タ素体59内に、第1,第2の内部電極60,61が配
置されている。内部電極60,61は同じ高さ位置に形
成されており、かつ先端60aと先端61aとが互いに
所定距離を隔てて対向されている。内部電極60,61
は、それぞれ、端面59a,59bに引き出されてお
り、かつ外部電極62a,62bにそれぞれ電気的に接
続されている。
Therefore, Japanese Patent Application Laid-Open No. 4-130702 proposes a chip thermistor element 58 shown in FIG. In the chip-type thermistor element 58, first and second internal electrodes 60 and 61 are arranged in a thermistor body 59. The internal electrodes 60 and 61 are formed at the same height position, and the front end 60a and the front end 61a are opposed to each other at a predetermined distance. Internal electrodes 60, 61
Are drawn out to end surfaces 59a and 59b, respectively, and are electrically connected to external electrodes 62a and 62b, respectively.

【0011】チップ型サーミスタ素子58は、周知の積
層セラミックス一体焼成技術を用いて得られる。この場
合、第1,第2の内部電極60,61は、同一セラミッ
クグリーンシート上に導電ペーストを印刷することによ
り形成される。従って、第1,第2の内部電極60の先
端60aと、第2の内部電極61の先端61aとの間隔
は、スクリーン印刷により容易に制御することができ
る。よって、同じサーミスタ素体59を用いて、上記間
隔を制御することにより、様々な抵抗値のサーミスタ素
子58を容易に実現することができる。
The chip-type thermistor element 58 is obtained by using a well-known integrated ceramic firing technique. In this case, the first and second internal electrodes 60 and 61 are formed by printing a conductive paste on the same ceramic green sheet. Therefore, the distance between the tip 60a of the first and second internal electrodes 60 and the tip 61a of the second internal electrode 61 can be easily controlled by screen printing. Therefore, by controlling the above-mentioned interval using the same thermistor element body 59, thermistor elements 58 having various resistance values can be easily realized.

【0012】しかしながら、実際には、導電ペーストの
滲みにより内部電極60,61の端縁が歪むことがあっ
た。また、導電ペーストが印刷されたセラミックグリー
ンシートと、導電ペーストが印刷されていない複数枚の
セラミックグリーンシートとを積層し、一体焼成してい
るため、焼成に際しての収縮ばらつきによっても、内部
電極60,61の形状にばらつきが生じがちであった。
従って、やはり、抵抗値が設計値からずれがちであり、
設計値どおりの抵抗値を有するチップ型サーミスタ素子
58を高精度に得ることは困難であった。
However, in practice, the edges of the internal electrodes 60 and 61 may be distorted due to bleeding of the conductive paste. In addition, since the ceramic green sheets on which the conductive paste is printed and a plurality of ceramic green sheets on which the conductive paste is not printed are laminated and integrally fired, the internal electrodes 60 and 50 may be affected by variations in shrinkage during firing. 61 tended to vary.
Therefore, the resistance value tends to deviate from the design value,
It has been difficult to obtain a chip thermistor element 58 having a resistance value as designed, with high accuracy.

【0013】特開平6−61101号公報には、上記の
ような抵抗値ばらつきを低減し得るチップ型サーミスタ
素子が提案されている。図15(a)及び(b)に示す
ように、このチップ型サーミスタ素子63では、サーミ
スタ素体64の上面において、矩形の第1,第2の表面
電極65,66が形成されている。第1,第2の表面電
極65,66の先端は、サーミスタ素体64の上面中央
において所定距離を隔てて対向されている。また、表面
電極65,66は、それぞれ、サーミスタ素体64の端
面64a,64bと上面とのなす端縁まで引き出されて
いる。
Japanese Patent Application Laid-Open No. 6-61101 proposes a chip-type thermistor element capable of reducing the variation in resistance value as described above. As shown in FIGS. 15A and 15B, in the chip type thermistor element 63, rectangular first and second surface electrodes 65 and 66 are formed on the upper surface of the thermistor body 64. The tips of the first and second surface electrodes 65 and 66 are opposed to each other at a predetermined distance in the center of the upper surface of the thermistor body 64. Further, the surface electrodes 65 and 66 are extended to the edges formed by the end surfaces 64a and 64b and the upper surface of the thermistor body 64, respectively.

【0014】外部電極67a、67bは、それぞれ、サ
ーミスタ素体64の端面64a,64bを覆うように、
かつ一対の側面及び上面並びに下面に至るように形成さ
れている。外部電極67aは、第1の表面電極65に、
外部電極67aは第2の表面電極66に電気的に接続さ
れている。
The external electrodes 67a and 67b cover the end faces 64a and 64b of the thermistor body 64, respectively.
Further, it is formed so as to reach a pair of side surfaces, an upper surface, and a lower surface. The external electrode 67a is connected to the first surface electrode 65,
The external electrode 67a is electrically connected to the second surface electrode 66.

【0015】さらに、第1,第2の表面電極65,66
の対向領域及び先端近傍部分を被覆するように、絶縁層
68が形成されている。上記表面電極65,66は、メ
ッキ、蒸着もしくはスパッタリングなどの薄膜形成法に
よりサーミスタ素体64の上面に形成することができ
る。従って、薄膜形成法を用いるため、表面電極65,
66は正確な形状に形成することができ、サーミスタ素
子63の抵抗値ばらつきを低減することが可能とされて
いる。
Further, first and second surface electrodes 65 and 66 are provided.
An insulating layer 68 is formed so as to cover the opposing region and the vicinity of the tip. The surface electrodes 65 and 66 can be formed on the upper surface of the thermistor body 64 by a thin film forming method such as plating, vapor deposition, or sputtering. Therefore, the surface electrode 65,
66 can be formed in an accurate shape, and it is possible to reduce variation in the resistance value of the thermistor element 63.

【0016】[0016]

【発明が解決しようとする課題】上述したように、従来
のチップ型サーミスタ素子51,54,58では、抵抗
値のばらつきを低減することが困難であり、設計値どお
りの抵抗値を有するサーミスタ素子を高精度に得ること
はできなかった。
As described above, in the conventional chip type thermistor elements 51, 54 and 58, it is difficult to reduce the variation in the resistance value, and the thermistor elements having the resistance value as designed. Could not be obtained with high precision.

【0017】他方、チップ型サーミスタ素子は、通常、
温度検出や温度補償に用いられるものであるため、その
抵抗値については、非常に高い精度を有することが強く
望まれている。
On the other hand, a chip type thermistor element is usually
Since it is used for temperature detection and temperature compensation, it is strongly desired that the resistance value has very high accuracy.

【0018】そこで、従来、製造された多数のチップ型
サーミスタ素子の抵抗値ばらつきが大きいことに鑑み、
大量に製造されたチップ型サーミスタ素子の抵抗値を測
定し、抵抗値が設計値に近接した値のものを選別すると
いう煩雑な作業が強いられていた。従って、他の電子部
品に比べ、選別作業が必要な分だけ、コストが高くつく
という問題があった。
In view of the above, in view of the large variation in the resistance value of a large number of chip thermistor elements conventionally manufactured,
A complicated operation of measuring the resistance value of a chip-type thermistor element manufactured in large quantities and selecting a resistance value close to a design value has been required. Therefore, there is a problem that the cost is higher by the amount required for the sorting operation than other electronic components.

【0019】他方、図15に示したチップ型サーミスタ
素子63では、表面電極65,66を正確に形成するこ
とができる。また、表面電極65,66の対向領域及び
先端近傍を被覆するように絶縁層68が形成されている
ため、ディッピング法を利用して形成される外部電極6
7a,67bに比べて高精度に形成される表面電極6
5,66により抵抗値の大部分が決定される。従って、
抵抗値のばらつきを一応小さくすることが可能とされて
いる。
On the other hand, in the chip type thermistor element 63 shown in FIG. 15, the surface electrodes 65 and 66 can be formed accurately. Further, since the insulating layer 68 is formed so as to cover the opposing regions of the surface electrodes 65 and 66 and the vicinity of the tip, the external electrodes 6 formed by using the dipping method are formed.
Surface electrode 6 formed with higher precision than 7a and 67b
The majority of the resistance value is determined by 5,66. Therefore,
It is possible to temporarily reduce the variation in the resistance value.

【0020】しかしながら、上記表面電極65,66を
導電ペーストのスクリーン印刷により形成した場合に
は、滲みによる図形歪みが生じ、抵抗値の精度はそれほ
ど高まらなかった。
However, when the surface electrodes 65 and 66 were formed by screen printing of a conductive paste, graphic distortion was caused by bleeding, and the precision of the resistance value was not so high.

【0021】さらに、上記表面電極65,66を、フォ
トリソグラフィー法を用いて形成した場合には、エッチ
ングに際してのオーバーエッチングにより表面電極6
5,66の端縁の形状がばらつき、やはり抵抗値のばら
つきが大きくなることがあった。表面電極65,66の
膜厚を薄くすれば、上記オーバーエッチングは避けるこ
とができるものの、電極自身の抵抗値が上昇し、やはり
抵抗値のばらつきの原因となる。
Further, when the surface electrodes 65 and 66 are formed by photolithography, the surface electrodes 6 are formed by over-etching at the time of etching.
In some cases, the shapes of the 5, 66 edges are varied, and the variation in the resistance value is also increased. If the film thickness of the surface electrodes 65 and 66 is reduced, the above-mentioned over-etching can be avoided, but the resistance value of the electrode itself increases, which again causes a variation in the resistance value.

【0022】他方、抵抗値を調整する方法として、従
来、レーザーを用いて電極の一部をトリミングする方法
が知られている。しかしながら、レーザーによる加工で
は、除去する部分を数ミクロン単位で制御することが困
難であった。すなわち、高精度に抵抗値を調整すること
は困難であった。
On the other hand, as a method of adjusting the resistance value, there has been conventionally known a method of trimming a part of an electrode using a laser. However, in processing by laser, it was difficult to control the portion to be removed in units of several microns. That is, it was difficult to adjust the resistance value with high accuracy.

【0023】本発明の目的は、抵抗値のばらつきが少な
く、従って、製造後に抵抗値を選別する煩雑な作業を簡
略化することができ、かつ抵抗値の調整を容易にかつ高
精度に行い得るチップ型抵抗素子、並びに該チップ型抵
抗素子の抵抗値調整方法を提供することにある。
An object of the present invention is to reduce the variation in the resistance value, so that the complicated operation of selecting the resistance value after manufacturing can be simplified, and the adjustment of the resistance value can be performed easily and accurately. An object of the present invention is to provide a chip-type resistance element and a method for adjusting a resistance value of the chip-type resistance element.

【0024】[0024]

【課題を解決するための手段】請求項1に係る抵抗素子
は、抵抗素体と、前記抵抗素体の一面において互いに対
向するように形成された第1,第2の表面電極と、前記
抵抗素体の両端に形成されておりかつ第1,第2の表面
電極にそれぞれ電気的に接続された第1,第2の外部電
極とを備え、第1,第2の表面電極が複数の電極膜を積
層した構造を有し、かつ第1,第2の表面電極の対向し
合っている部分が、少なくとも2段の階段状の構造を有
し、かつ、各段の電極膜が、さらに第1の金属薄膜上に
第2の金属薄膜を積層した構造を有し、第1,第2の金
属薄膜は、それぞれ、互いに一方を溶解するが他方を溶
解しないエッチャントを有する第1,第2の金属により
構成されていることを特徴とする。
According to a first aspect of the present invention, there is provided a resistance element, comprising: a resistor element; first and second surface electrodes formed on one surface of the resistor element so as to face each other; First and second external electrodes formed at both ends of the element body and electrically connected to the first and second surface electrodes, respectively, wherein the first and second surface electrodes are a plurality of electrodes. The first and second surface electrodes have a stepped structure with at least two steps, and each of the electrode films further has a stepped structure. It has a structure in which a second metal thin film is laminated on one metal thin film, and the first and second metal thin films each have an etchant that dissolves one but not the other with each other. It is characterized by being made of metal.

【0025】請求項2に記載の発明では、前記第1,第
2の表面電極が対向し合っている部分を除いて、第1,
第2の表面電極を被覆するように絶縁層が形成されてい
る。請求項3に記載の発明では、前記第1,第2の外部
電極が、前記抵抗素体の両端から第1,第2の表面電極
が形成されている抵抗素体面に至るように延ばされてお
り、該抵抗素体面上においては前記絶縁層上に積層され
ている。
According to the second aspect of the present invention, except for the portion where the first and second surface electrodes are opposed to each other, the first and second surface electrodes are not limited to each other.
An insulating layer is formed so as to cover the second surface electrode. According to the third aspect of the invention, the first and second external electrodes are extended from both ends of the resistor body to the resistor body surface on which the first and second surface electrodes are formed. And is laminated on the insulating layer on the surface of the resistor body.

【0026】請求項4に記載の発明では、前記抵抗素体
が、一対の主面、一対の側面及び一対の端面を有する直
方体状の形状を有し、前記第1,第2の表面電極が、少
なくとも一方主面に形成されている。
In the invention described in claim 4, the resistor element has a rectangular parallelepiped shape having a pair of main surfaces, a pair of side surfaces, and a pair of end surfaces, and the first and second surface electrodes are , Formed on at least one main surface.

【0027】請求項5に記載の発明では、前記第1,第
2の金属薄膜が、フォトリソグラフィー法により形成さ
れた金属薄膜により構成される。請求項6に記載の発明
では、上記抵抗素体が、正または負の抵抗温度特性を有
する半導体セラミックスよりなるサーミスタ素体であ
り、それによって抵抗素子としてサーミスタ素子が構成
される。
[0027] In the invention described in claim 5, the first and second metal thin films are constituted by metal thin films formed by a photolithography method. According to the invention described in claim 6, the resistor element is a thermistor element made of a semiconductor ceramic having positive or negative resistance-temperature characteristics, thereby forming a thermistor element as a resistance element.

【0028】請求項7に記載の発明は、本発明に係る抵
抗素子の抵抗値調整方法であって、第1,第2の表面電
極が対向し合っている部分において、第1,第2の表面
電極の階段状の構造をエッチングすることにより抵抗値
を調整することを特徴とする。
According to a seventh aspect of the present invention, there is provided a method for adjusting a resistance value of a resistance element according to the present invention, wherein the first and second surface electrodes are opposed to each other at a portion where the first and second surface electrodes face each other. The resistance value is adjusted by etching a step-like structure of the surface electrode.

【0029】請求項8に記載の発明では、前記抵抗値調
整に際してのエッチング工程が、第2の金属を溶解する
が第1の金属を溶解しないエッチャントを用いて第2の
金属薄膜をエッチングし、次に、第1の金属薄膜を溶解
するが、第2の金属薄膜を溶解しないエッチャントを用
いて第1の金属薄膜をエッチングすることにより行われ
る。
In the invention described in claim 8, the etching step for adjusting the resistance value includes etching the second metal thin film using an etchant that dissolves the second metal but does not dissolve the first metal. Next, the etching is performed by etching the first metal thin film using an etchant that dissolves the first metal thin film but does not dissolve the second metal thin film.

【0030】[0030]

【発明の実施の形態】図1〜図3を参照して、本発明の
一実施例に係るチップ型サーミスタ素子を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A chip type thermistor according to an embodiment of the present invention will be described with reference to FIGS.

【0031】チップ型サーミスタ素子1は、直方体状の
サーミスタ素体2を用いて構成されている。サーミスタ
素体2は、正または負の抵抗温度特性を有する半導体セ
ラミックスにより構成されている。
The chip type thermistor element 1 is constituted by using a thermistor element body 2 having a rectangular parallelepiped shape. The thermistor body 2 is made of a semiconductor ceramic having a positive or negative resistance temperature characteristic.

【0032】サーミスタ素体2の上面2a上には、互い
に対向するように第1,第2の表面電極3,4が形成さ
れている。表面電極3,4は、複数の電極膜3a〜3
d,4a〜4dを積層した構造を有する。また、各電極
膜3a〜3d、4a〜4dは、それぞれが、第1,第2
の金属薄膜を積層することにより形成された積層金属膜
により構成されている。すなわち、図3にCで示す部分
を上方に拡大して示すように、電極膜4a〜電極膜4d
は、それぞれ、第1,第2の金属薄膜4a1 ,4a2
4d1 ,4d2 を積層することにより構成されている。
例えば、電極膜4aは、第1の金属薄膜4a1 上に、第
2の金属薄膜4a2 を積層した構造を有する。なお、第
1,第2の表面電極3の電極膜3a〜3dも同様に、第
1,第2の金属薄膜を積層することにより形成されてい
る。
First and second surface electrodes 3 and 4 are formed on the upper surface 2a of the thermistor body 2 so as to face each other. The surface electrodes 3 and 4 include a plurality of electrode films 3a to 3
d, 4a to 4d. In addition, each of the electrode films 3a to 3d and 4a to 4d is a first and a second, respectively.
And a laminated metal film formed by laminating the above metal thin films. That is, as shown in FIG. 3 by enlarging the portion indicated by C upward, the electrode films 4a to 4d
Are the first and second metal thin films 4a1, 4a2 to 4a2, respectively.
It is constituted by laminating 4d 1 and 4d 2 .
For example, the electrode film 4a is the first on the thin metal film 4a 1, having a structure formed by laminating a second metal film 4a 2. Similarly, the electrode films 3a to 3d of the first and second surface electrodes 3 are also formed by laminating the first and second metal thin films.

【0033】また、図1〜図3から明らかなように、電
極膜4aにおける第1の金属薄膜4a1 と第2の金属薄
膜4a2 は同じ平面形状とされている。また、残りの電
極膜においても、第1,第2の金属薄膜は同じ矩形形状
とされている。
Further, as it is clear from FIGS. 1 to 3, a first metal thin film 4a 1 and the second metal thin film 4a 2 in the electrode film 4a is the same planar shape. In the remaining electrode films, the first and second metal thin films have the same rectangular shape.

【0034】もっとも、第1,第2の表面電極3,4に
おいて、電極膜3a,4aから上層の電極膜に行くにつ
れて、その面積が小さくされており、それによって、表
面電極3,4の対向し合っている部分において、それぞ
れ、4段の階段状の構造が形成されている。
However, the area of the first and second surface electrodes 3 and 4 is reduced from the electrode films 3a and 4a to the upper electrode film, so that the surface electrodes 3 and 4 face each other. In each of the portions where they meet each other, a four-step stair-like structure is formed.

【0035】本実施例では、表面電極3,4は、サーミ
スタ素体2の端面2c,2dに至る端縁を除く全ての端
縁において、上記階段状の構造が形成されている。な
お、本明細書において、階段状の構造とは、下方の電極
膜が上方の電極膜に行くにつれて、その端縁が内側に引
き込んだ構造をいうものとする。
In this embodiment, the surface electrodes 3 and 4 have the above-mentioned step-like structure at all edges except the edges reaching the end faces 2c and 2d of the thermistor body 2. Note that, in this specification, a step-like structure refers to a structure in which an edge is drawn inward as a lower electrode film goes to an upper electrode film.

【0036】従って、矩形形状の表面電極3,4の対向
距離は、最下層の電極膜3a,4a間の対向距離とな
る。本明細書において、第1,第2の表面電極の対向距
離とは、図1に示す対向距離dのように、表面電極3と
表面電極4とが対向し合っている部分の両者の間の最短
距離をいうものとする。
Accordingly, the opposing distance between the rectangular surface electrodes 3 and 4 is the opposing distance between the lowermost electrode films 3a and 4a. In the present specification, the facing distance between the first and second surface electrodes means the distance between both of the portions where the surface electrode 3 and the surface electrode 4 face each other, as the facing distance d shown in FIG. It refers to the shortest distance.

【0037】上記第1の金属薄膜を構成する第1の金属
と、第2の金属薄膜を構成する第2の金属は、それぞれ
が、互いに一方を溶解するが、他方を溶解しないエッチ
ャントを有する異種の金属により構成されている。例え
ば、第1の金属としてNi−Cr合金を用い、第2の金
属としてAgを用いた場合、Ni−Cr合金は塩化第2
鉄水溶液でエッチングし得るが、Agについては塩化第
2鉄水溶液でエッチングすることができない。逆に、A
gは硝酸第2鉄水溶液でエッチングし得るが、Ni−C
r合金については硝酸第2鉄水溶液でエッチングするこ
とができない。
The first metal forming the first metal thin film and the second metal forming the second metal thin film are different types having an etchant which dissolves each other but does not dissolve the other. Of metal. For example, when a Ni—Cr alloy is used as the first metal and Ag is used as the second metal, the Ni—Cr alloy becomes
Although etching can be performed with an aqueous iron solution, Ag cannot be etched with a ferric chloride aqueous solution. Conversely, A
g can be etched with ferric nitrate aqueous solution, but Ni-C
The r alloy cannot be etched with ferric nitrate aqueous solution.

【0038】このように、第1,第2の金属薄膜を構成
する第1,第2の金属は、互いに、一方を溶解するが他
方を溶解しないエッチャントを有する異種の金属により
構成される。
As described above, the first and second metals constituting the first and second metal thin films are composed of different metals having an etchant that dissolves one but does not dissolve the other.

【0039】なお、本実施例では、表面電極3,4の平
面形状は矩形とされているが、半円状などの様々な形状
とすることができる。また、表面電極3,4は、それぞ
れ、複数本の電極指を有するくし歯電極により構成され
ていてもよく、両者の電極指が間挿し合うように配置す
ることにより,表面電極3,4間の対向面積を大きくす
ることができる。
In the present embodiment, the planar shape of the surface electrodes 3 and 4 is rectangular, but may be various shapes such as a semicircle. Further, each of the surface electrodes 3 and 4 may be composed of a comb-shaped electrode having a plurality of electrode fingers. Can be enlarged.

【0040】表面電極3,4の対向し合っている部分を
除いて、表面電極3,4を被覆するように、絶縁層5,
6が形成されている。絶縁層5,6は、ポリイミド、エ
ポキシ樹脂などの適宜の絶縁性樹脂により構成すること
ができる。絶縁層5,6は、上面2aと、端面2cまた
は端面2dとのなす端縁に至るように形成されている。
また、本実施例では、サーミスタ素体2の下面2b上に
も、絶縁層7が形成されている。絶縁層7は、絶縁層
5,6と同様の材料で構成することができ、かつ絶縁層
7は、下面2bと、端面2cまたは端面2dとのなす端
縁に至るように形成されている。
The insulating layers 5 and 5 cover the surface electrodes 3 and 4 except for the portions where the surface electrodes 3 and 4 face each other.
6 are formed. The insulating layers 5 and 6 can be made of an appropriate insulating resin such as polyimide or epoxy resin. The insulating layers 5 and 6 are formed so as to reach an edge formed by the upper surface 2a and the end surface 2c or the end surface 2d.
In this embodiment, the insulating layer 7 is also formed on the lower surface 2b of the thermistor body 2. The insulating layer 7 can be made of the same material as the insulating layers 5 and 6, and the insulating layer 7 is formed so as to reach an edge formed by the lower surface 2b and the end surface 2c or the end surface 2d.

【0041】サーミスタ素体2の両端には、端面2c,
2dをそれぞれ被覆するように、第1,第2の外部電極
8,9が形成されている。外部電極8,9は、端面2
c,2dだけでなく、サーミスタ素体2の上面及び下面
にも至るように形成されている。もっとも、外部電極
8,9のサーミスタ素体2の上面2aに至っている部分
は、4絶縁層5,6,の上面に積層されている。同様
に、外部電極8,9のサーミスタ素体2の下面2b上に
至っている部分は、絶縁層7に積層されている。
At both ends of the thermistor body 2, end faces 2c,
First and second external electrodes 8 and 9 are formed so as to cover 2d, respectively. The external electrodes 8 and 9 are connected to the end face 2
It is formed so as to reach not only c and 2d but also the upper and lower surfaces of the thermistor body 2. However, the portions of the external electrodes 8 and 9 reaching the upper surface 2a of the thermistor body 2 are stacked on the upper surfaces of the four insulating layers 5, 6. Similarly, portions of the external electrodes 8, 9 reaching the lower surface 2 b of the thermistor body 2 are laminated on the insulating layer 7.

【0042】従って、チップ型サーミスタ素子1では、
外部電極8,9間で取り出される抵抗値は、外部電極
8,9のサーミスタ素体2の上面2a及び下面2b上に
至っている部分の長さに影響されない。
Therefore, in the chip type thermistor element 1,
The resistance value extracted between the external electrodes 8 and 9 is not affected by the length of the portions of the external electrodes 8 and 9 reaching the upper surface 2a and the lower surface 2b of the thermistor body 2.

【0043】本実施例のチップ型サーミスタ素子1で
は、表面電極3,4が、第1,第2の金属薄膜を積層し
てなる電極膜3a〜3d,4a〜4dを積層した構造を
有するが、第1,第2の金属薄膜については、フォトリ
ソグラフィー法により高精度に形成することができる。
従って、抵抗値のばらつきを小さくすることができる。
In the chip type thermistor element 1 of this embodiment, the surface electrodes 3 and 4 have a structure in which the electrode films 3a to 3d and 4a to 4d formed by stacking the first and second metal thin films are stacked. The first and second metal thin films can be formed with high precision by photolithography.
Therefore, variation in resistance value can be reduced.

【0044】また、本実施例では、各電極膜が、第1,
第2の金属薄膜を積層した構造を有し、かつ各表面電極
3,4は、それぞれ、4層の電極膜を積層した構造を有
する。従って、表面電極3,4自体の電気的抵抗が低い
ので、それによっても抵抗値のばらつきが低減される。
Further, in this embodiment, each electrode film is formed of the first,
Each of the surface electrodes 3 and 4 has a structure in which four layers of electrode films are stacked. Therefore, since the electric resistance of the surface electrodes 3 and 4 itself is low, the variation in the resistance value is also reduced.

【0045】加えて、第1,第2の金属薄膜が、上記第
1,第2の金属を用いて構成されてょるので、エッチン
グにより、抵抗値を高精度に調整することができる。こ
れを、図4及び図5を併せて参照して説明する。
In addition, since the first and second metal thin films are formed using the first and second metals, the resistance value can be adjusted with high precision by etching. This will be described with reference to FIGS.

【0046】チップ型サーミスタ素子1を得た後に、そ
の抵抗値が所望の抵抗値よりも小さい場合には、第1,
第2の金属薄膜3,4が対向し合っている部分をエッチ
ングすることにより、第1,第2の表面電極3,4の対
向距離dを大きくして抵抗値を高めるように調整するこ
とができる。
After the chip type thermistor element 1 is obtained, if its resistance value is smaller than a desired resistance value,
By etching the portions where the second metal thin films 3 and 4 are opposed to each other, it is possible to increase the facing distance d between the first and second surface electrodes 3 and 4 so as to increase the resistance value. it can.

【0047】すなわち、絶縁層5,6は、表面電極3,
4が対向し合っている部分を被覆していないため、表面
電極3,4が対向し合っている部分は露出されている。
そこで、チップ型サーミスタ素子1を得た後に、表面電
極3,4の対向し合っている部分を容易にエッチングす
ることができる。
That is, the insulating layers 5 and 6 are
4 does not cover the portion where the surface electrodes 3 and 4 face each other, so that the portion where the surface electrodes 3 and 4 face each other is exposed.
Therefore, after the chip type thermistor element 1 is obtained, the opposing portions of the surface electrodes 3 and 4 can be easily etched.

【0048】しかも、各電極膜は、上述した第1,第2
の金属薄膜を積層した構造を有するため、まず、第1の
金属薄膜を溶解しないが、第2の金属薄膜を溶解し得る
エッチャントを用いて第2の金属薄膜をエッチングす
る。次に、第2の金属薄膜を溶解しないが、第1の金属
薄膜を溶解するエッチャントを用いて第1の金属薄膜を
エッチングする。その結果、図4に示すように、表面電
極3,4の対向し合っている部分がエッチングされ、第
1,第2の表面電極3,4の対向距離が拡大される。す
なわち、図4における対向距離d1 は、図1に示した対
向距離dよりも大きくされている。さらに、より抵抗値
を大きく高めたい場合には、上述したエッチング方法を
もう一度繰り返してエッチング量を増大させることによ
り図5に示すように、より大きな対向距離d2 となるよ
うに、エッチングを行えばよい。
Moreover, each electrode film is formed by the first and second electrodes described above.
First, the second metal thin film is etched using an etchant that does not dissolve the first metal thin film but dissolves the second metal thin film. Next, the first metal thin film is etched using an etchant that does not dissolve the second metal thin film but dissolves the first metal thin film. As a result, as shown in FIG. 4, the opposing portions of the surface electrodes 3 and 4 are etched, and the opposing distance between the first and second surface electrodes 3 and 4 is increased. That is, opposing distance d 1 in FIG. 4 is larger than the opposing distance d shown in FIG. Further, when it is desired to further increase the resistance value, the etching method described above is repeated once again to increase the etching amount so as to increase the facing distance d 2 as shown in FIG. Good.

【0049】ところで、表面電極3,4のエッチングに
際し、高精度に表面電極3,4の一部を除去するには、
電極膜の厚みが薄いことが必要である。すなわち、電極
膜の厚みが厚い場合には、オーバーエッチングが生じ易
く、高精度にトリミングすることができない。ところ
が、本実施例では、表面電極3,4の対向距離は、最下
層の電極膜3a,4a間の距離で定められる。他方、最
下層の電極3a,4aは、表面電極3,4全体の厚みに
比べて薄い。従って、電極膜3a,4aは、高精度にエ
ッチングされ得る。
In order to remove a part of the surface electrodes 3 and 4 with high accuracy when etching the surface electrodes 3 and 4,
It is necessary that the thickness of the electrode film is thin. That is, when the thickness of the electrode film is large, over-etching tends to occur and trimming cannot be performed with high accuracy. However, in this embodiment, the facing distance between the surface electrodes 3 and 4 is determined by the distance between the lowermost electrode films 3a and 4a. On the other hand, the lowermost electrodes 3a and 4a are thinner than the entire thickness of the surface electrodes 3 and 4. Therefore, the electrode films 3a and 4a can be etched with high precision.

【0050】しかも、上記のように、電極膜3a,4a
は、それぞれが第1,第2の金属薄膜を積層した構造を
有し、上記のように2段階に分けて第1,第2の金属薄
膜をエッチングすればよいため、より一層高精度にトリ
ミングすることができる。
Further, as described above, the electrode films 3a, 4a
Each has a structure in which the first and second metal thin films are stacked, and the first and second metal thin films may be etched in two stages as described above, so that the trimming is performed with even higher precision. can do.

【0051】よって、本実施例のチップ型サーミスタ素
子1では、エッチングによりその抵抗値を高精度に調整
することができる。従って、本実施例によれば、抵抗値
のばらつきが少ないだけでなく、抵抗値の調整を高精度
に行い得るチップ型サーミスタ素子1を提供することが
できる。
Therefore, in the chip type thermistor element 1 of this embodiment, the resistance value can be adjusted with high accuracy by etching. Therefore, according to the present embodiment, it is possible to provide the chip-type thermistor element 1 capable of adjusting the resistance value with high accuracy, in addition to the small variation in the resistance value.

【0052】次に、チップ型サーミスタ素子1の製造方
法を具体的な実験例に基づき説明する。Mn化合物、N
i化合物及びCo化合物をバインダと共に混練し、スラ
リーを得た。このスラリーを用いて、65mm×65m
mの平面形状を有するグリーンシートを得た。
Next, a method of manufacturing the chip type thermistor element 1 will be described based on specific experimental examples. Mn compound, N
The i compound and the Co compound were kneaded with a binder to obtain a slurry. Using this slurry, 65mm x 65m
A green sheet having a planar shape of m was obtained.

【0053】次に、図6(a)に示すように、複数枚の
上記グリーンシート11を積層し、厚み方向に加圧した
後、1300℃で焼成することにより、サーミスタウエ
ハ12を得た(図6(b))。
Next, as shown in FIG. 6A, a plurality of the green sheets 11 are stacked, pressed in the thickness direction, and baked at 1300 ° C. to obtain a thermistor wafer 12 (FIG. 6A). FIG. 6 (b)).

【0054】次に、上記サーミスタウエハ12の上面の
全面に、Ni−Cr合金及びAgを順次スパッタリング
により製膜し、サーミスタウエハ12の上面に厚さ0.
1μmのNi−Cr薄膜及び厚さ0.1μmのAg薄膜
を積層形成し、マザーの電極膜13を得た。
Next, a Ni—Cr alloy and Ag are sequentially formed on the entire surface of the thermistor wafer 12 by sputtering to form a film having a thickness of 0.1 μm on the upper surface of the thermistor wafer 12.
A 1 μm Ni—Cr thin film and a 0.1 μm thick Ag thin film were laminated to form a mother electrode film 13.

【0055】しかる後、上記マザーの電極膜13上にス
ピンコート法により厚さ1.5μmのフォトレジスト層
14を形成した(図6(d))。次に、フォトレジスト
層14上にマスク15を当接し、露光し、溶剤で現像し
た(図6(e))。このようにして、パターニングされ
たフォトレジスト層14Aを形成した(図7(a))。
しかる後、次に、硝酸第2鉄水溶液(pH=2)を用い
て30秒間エッチングし、電極膜13の上層のAg薄膜
をエッチングし、塩化第2鉄水溶液(pH=2)を用い
て30秒間エッチングし、マザーの電極膜13中のNi
−Cr薄膜をエッチングした。このようにして、1段目
のパターニングされた電極膜13Aを形成した(図7
(b))。次に、残存しているフォトレジスト層を溶剤
により除去した(図7(c))。隣合う電極膜13A,
13A間の距離は、100μmとした。
Thereafter, a photoresist layer 14 having a thickness of 1.5 μm was formed on the mother electrode film 13 by spin coating (FIG. 6D). Next, a mask 15 was brought into contact with the photoresist layer 14, exposed, and developed with a solvent (FIG. 6E). Thus, a patterned photoresist layer 14A was formed (FIG. 7A).
Thereafter, etching is performed for 30 seconds using an aqueous ferric nitrate solution (pH = 2), the Ag thin film on the upper layer of the electrode film 13 is etched, and etching is performed using an aqueous ferric chloride solution (pH = 2). Etching for 2 seconds, Ni in the mother electrode film 13
-The Cr thin film was etched. Thus, the first-stage patterned electrode film 13A was formed (FIG. 7).
(B)). Next, the remaining photoresist layer was removed with a solvent (FIG. 7C). The adjacent electrode films 13A,
The distance between 13A was 100 μm.

【0056】次に、2段目の電極膜を形成するために、
電極膜13を形成したのと同様にして、Ni−Cr合金
薄膜及びAg薄膜を順次スパッタリングにより形成し、
電極膜16を積層した(図7(d))。
Next, in order to form a second-stage electrode film,
In the same manner as the formation of the electrode film 13, a Ni-Cr alloy thin film and an Ag thin film are sequentially formed by sputtering,
The electrode film 16 was laminated (FIG. 7D).

【0057】しかる後、電極膜16の上面に厚さ1.5
μmのフォトレジスト層17を、フォトレジスト層14
と同様にして形成した(図7(e))。しかる後、図8
(a)に示すように、マスク18を当接し、露光した。
なお、マスク18としては、電極膜16の残存させるべ
き部分に応じた開口を有するマスクを用いた。すなわ
ち、階段状の構造を構成するために、マスク18として
は、マスク15よりも開口部の面積が小さいものを用い
た。
After that, a thickness of 1.5
μm of the photoresist layer 17
(FIG. 7E). After a while, FIG.
As shown in (a), the mask 18 was brought into contact and exposed.
Note that a mask having an opening corresponding to a portion where the electrode film 16 is to be left was used as the mask 18. That is, in order to form a step-like structure, a mask 18 having a smaller opening area than the mask 15 was used.

【0058】この場合、電極膜13Aの外周縁よりも、
電極膜16をパターニングした後に得られる電極膜の外
周縁が20μm内側となるように、上記マスク18の開
口面積を調整した。
In this case, the outer peripheral edge of the electrode film 13A is
The opening area of the mask 18 was adjusted so that the outer peripheral edge of the electrode film obtained after patterning the electrode film 16 was inside 20 μm.

【0059】次に、電極膜13をパターニングした際と
同様にして、現像し、フォトレジスト層17をパターニ
ングし、フォトレジスト層17Aを形成した(図8
(b))。しかる後、電極膜13をエッチングした場合
と同様にして、エッチングし、パターニングされた第2
の電極膜16Aを形成した(図8(c))。さらに、フ
ォトレジスト層17Aを溶剤を用いて除去した(図8
(d))。
Next, development was performed in the same manner as when the electrode film 13 was patterned, and the photoresist layer 17 was patterned to form a photoresist layer 17A (FIG. 8).
(B)). Thereafter, in the same manner as when the electrode film 13 is etched, the etched and patterned second
The electrode film 16A was formed (FIG. 8C). Further, the photoresist layer 17A was removed using a solvent (FIG. 8).
(D)).

【0060】上記第1段及び第2段のパターニングされ
た電極膜13A,16Aを形成した工程とほぼ同様とし
て、3段目及び4段目の電極膜を形成した。ただし、3
段目及び4段目の電極膜を形成するにあったっては、3
段目の電極膜の外周縁が、2段目の電極膜16Aの外周
縁よりも20μm内側に位置するようなマスクを用い
た。さらに、第4段目の電極膜を形成するに際しては、
第3目の電極膜の外周縁よりも第4段目の電極膜の外周
縁が20μm内側に位置するように形成されるようなマ
スクを用いた。
The third-stage and fourth-stage electrode films were formed in substantially the same manner as the process of forming the first-stage and second-stage patterned electrode films 13A and 16A. However, 3
When forming the electrode films of the fourth and fourth stages, 3
A mask was used in which the outer peripheral edge of the second-stage electrode film was positioned 20 μm inside the outer peripheral edge of the second-stage electrode film 16A. Further, when forming the fourth-stage electrode film,
A mask was used that was formed so that the outer peripheral edge of the fourth-stage electrode film was located 20 μm inside the outer peripheral edge of the third electrode film.

【0061】上記のようにして、図8(e)に示すよう
に、電極膜13A,16A,19A,20Aが積層され
ている構造を得た。次に、図9(a)に示すように、サ
ーミスタウエハ12の上面の全面に、厚さ3μmの感光
性ポリイミド膜21を形成した。
As described above, a structure in which the electrode films 13A, 16A, 19A and 20A are stacked as shown in FIG. 8E was obtained. Next, as shown in FIG. 9A, a photosensitive polyimide film 21 having a thickness of 3 μm was formed on the entire upper surface of the thermistor wafer 12.

【0062】しかる後、図9(b)に示すように、マス
ク22を用いて、露光し、現像することにより、ポリイ
ミド膜21をパターニングした。図9(c)に示すよう
に、パターニングされたポリイミド膜21Aは、4段目
の電極膜20Aの対向し合っている端縁よりも、その端
縁が50μm内側に位置するような形状とされてる。
Thereafter, as shown in FIG. 9B, the polyimide film 21 was patterned by exposing and developing using a mask 22. As shown in FIG. 9C, the patterned polyimide film 21A is shaped such that its edge is located 50 μm inward from the opposing edge of the fourth-stage electrode film 20A. Te

【0063】しかる後、図9(d)に示すように、サー
ミスタウエハ12の下面にも、ポリイミド膜23を全面
に形成した。このようにして得られたサーミスタウエハ
12を、図9(d)の一点鎖線E,Eで切断することに
より、1.6mm幅の短冊状のウエハ分割体を得た。こ
のウエハ分割体を図10に示す。図10において、ウエ
ハ分割体12Aの長さ方向Lは、図9(d)における紙
面−紙背方向に相当する。
Thereafter, as shown in FIG. 9D, a polyimide film 23 was formed on the entire lower surface of the thermistor wafer 12 as well. The thermistor wafer 12 thus obtained was cut along the dashed-dotted lines E, E in FIG. 9D to obtain a 1.6 mm wide strip-shaped wafer divided body. This divided wafer is shown in FIG. In FIG. 10, the length direction L of the wafer divided body 12A corresponds to the paper surface-paper back direction in FIG. 9D.

【0064】しかる後、ウエハ分割体12Aの両側面
に、Ni−Cr合金膜をスパッタリングにより形成し、
該Ni−Cr合金膜上に湿式電解メッキにより、Ni膜
及びSn膜を順次形成した。このようにして、図11に
示すマザーの外部電極24,25を形成した。
Thereafter, a Ni—Cr alloy film is formed on both sides of the divided wafer body 12A by sputtering.
A Ni film and a Sn film were sequentially formed on the Ni-Cr alloy film by wet electrolytic plating. Thus, the mother external electrodes 24 and 25 shown in FIG. 11 were formed.

【0065】しかる後、ウエハ分割体12Aを、さらに
図11の一点鎖線F,Fで示す0.8mm幅にカット
し、個々のチップ型サーミスタ素子単位のチップを得
た。上記のようにして得られた多数のチップ型サーミス
タ素子1について、抵抗値を測定し、別のグループに判
別した。もっとも、グループ分けについては、測定され
たサーミスタ素子に応じて5以上のグループにグループ
分けしてもよく、3以下のグループにグループ分けして
もよい。この場合、抵抗値範囲が最も大きい方から順
に、グループ、グループ、グループ、及びグルー
プとした。
Thereafter, the wafer divided body 12A was further cut to a width of 0.8 mm as shown by a dashed line F, F in FIG. 11 to obtain chips for each chip-type thermistor element. The resistance values of a large number of chip-type thermistor elements 1 obtained as described above were measured and classified into another group. Of course, the grouping may be divided into five or more groups or three or less groups according to the measured thermistor elements. In this case, a group, a group, a group, and a group are set in order from the largest resistance value range.

【0066】そして、グループに比べて抵抗値が低い
グループ〜のサーミスタ素子について、硝酸第2鉄
水溶液(pH=2)を用いて30秒間エッチングし、表
面電極3,4の各電極膜3a〜4d内の上層のAg薄膜
をエッチングし、引き続いて塩酸第2鉄水溶液(pH=
2)を用いて30秒間エッチングし、各電極膜3a〜4
d内の下層のNi−Cr薄膜をエッチングした。このエ
ッチングにより、表面電極3,4間の対向距離が拡が
り、抵抗値を上昇させることができた。
Then, the thermistor elements of the group having a lower resistance value than the group were etched for 30 seconds using an aqueous ferric nitrate solution (pH = 2), and the electrode films 3a to 4d of the surface electrodes 3 and 4 were etched. The upper Ag thin film in the inside was etched, and subsequently, an aqueous solution of ferric hydrochloride (pH =
Etching for 30 seconds using 2), the respective electrode films 3a to 4
The lower Ni-Cr thin film in d was etched. By this etching, the facing distance between the surface electrodes 3 and 4 was increased, and the resistance value could be increased.

【0067】エッチング後にサーミスタ素子の抵抗値を
再度測定し、さらにグループの抵抗値よりも低いサー
ミスタ素子については、上記エッチングを繰り返すこと
により、抵抗値を上昇させた。
After the etching, the resistance value of the thermistor element was measured again, and the resistance value of the thermistor element lower than the resistance value of the group was increased by repeating the above etching.

【0068】上記のように、マスクやフォトレジスト層
を形成することなくエッチングを繰り返すことにより、
得られたサーミスタ素子1の抵抗値を段階的に高めるこ
とができ、所望の抵抗値のサーミスタ素子を得ることが
できる。上記のようにして、エッチングにより抵抗値を
調整した後のチップ型サーミスタ素子の抵抗値のばらつ
き3CV(試験数は1000個)は0.4%であった。
As described above, by repeating etching without forming a mask or a photoresist layer,
The resistance value of the obtained thermistor element 1 can be increased stepwise, and a thermistor element having a desired resistance value can be obtained. After the resistance value was adjusted by etching as described above, the variation 3CV in the resistance value of the chip type thermistor element (the number of tests was 1,000) was 0.4%.

【0069】比較のために、上記実施例のサーミスタ素
子と、電極構造を異ならせたことを除いては、同様にし
て、従来のチップ型サーミスタ素子51,54,58,
63を作製し、その抵抗値ばらつき3CV(試験数はい
ずれも1000個)を測定した。結果を下記の表1に示
す。
For comparison, the conventional thermistor elements 51, 54, 58, and 58 are similar to the thermistor element of the above embodiment except that the electrode structure is different.
63 were manufactured, and the resistance value variation 3 CV (the number of tests was 1000) was measured. The results are shown in Table 1 below.

【0070】また、サーミスタ素子63については、レ
ーザーによりトリミングした後の抵抗値ばらつき3CV
も併せて示す。
The thermistor element 63 has a resistance value variation of 3 CV after trimming by laser.
Are also shown.

【0071】[0071]

【表1】 [Table 1]

【0072】表1から明らかなように、本実施例のチッ
プ型サーミスタ素子1では、エッチングによるトリミン
グによって、抵抗値のばらつき3CVを従来例に比べて
著しく低減し得ることがわかる。
As is clear from Table 1, in the chip type thermistor element 1 of this embodiment, the resistance value variation 3CV can be significantly reduced by trimming by etching as compared with the conventional example.

【0073】なお、上記実施例では、抵抗素子として、
サーミスタ素子を示したが、本発明は、固定抵抗素子や
バリスタなどの他の抵抗素子にも適用することができ
る。
In the above embodiment, the resistance element is
Although the thermistor element is shown, the present invention can be applied to other resistance elements such as a fixed resistance element and a varistor.

【0074】[0074]

【発明の効果】請求項1に記載の発明に係る抵抗素子で
は、第1,第2の表面電極が抵抗素体の一面において互
いに対向されており、第1,第2の表面電極がそれぞれ
複数の電極膜を積層した構造を有し、対向し合っている
部分が少なくとも2段の階段状の構造を有する。そし
て、各段の電極膜が、第1の金属薄膜上に第2の金属薄
膜を積層した構造を有する。従って、第1,第2の表面
電極を形成するに際し、第1,第2の金属薄膜を積層し
てなる電極膜を複数段積層すればよいため、フォトリソ
グラフィー法により、第1,第2の表面電極を高精度に
形成することができる。
In the resistance element according to the first aspect of the present invention, the first and second surface electrodes are opposed to each other on one surface of the resistor element, and each of the first and second surface electrodes has a plurality of surfaces. And the opposing portions have a step-like structure of at least two steps. Each of the electrode films has a structure in which a second metal thin film is laminated on a first metal thin film. Therefore, when the first and second surface electrodes are formed, an electrode film formed by stacking the first and second metal thin films may be stacked in a plurality of stages. The surface electrode can be formed with high precision.

【0075】しかも、第1,第2の表面電極全体の厚み
については、電極膜の積層数を調整することにより十分
な厚さとすることができ、それによって表面電極自体の
電気抵抗を低減することができる。
Further, the thickness of the entire first and second surface electrodes can be made sufficient by adjusting the number of laminated electrode films, thereby reducing the electric resistance of the surface electrodes themselves. Can be.

【0076】従って、第1,第2の表面電極を高精度に
形成し得ること、並びに表面電極自体の電気抵抗を低減
し得るため、抵抗値のばらつきを効果的に低減すること
が可能となる。
Therefore, the first and second surface electrodes can be formed with high precision and the electric resistance of the surface electrodes themselves can be reduced, so that the variation in the resistance value can be effectively reduced. .

【0077】さらに、第1,第2の金属薄膜は、対向し
合っている部分が少なくとも2段の階段状の構造を有
し、かつそれぞれ、互いに一方を溶解するが、他方を溶
解しないエッチャントを有する第1,第2の金属により
構成されている。他方、第1,第2の表面電極の対向距
離は、最下段の電極膜間の対向距離により決定される。
従って、第2の金属薄膜を溶解するが第1の金属薄膜を
溶解しないエッチャントを用いて第2の金属薄膜をエッ
チングし、次に、第1の金属薄膜を溶解するが第2の金
属薄膜を溶解しないエッチャントを用いて再度エッチン
グすることにより、最下段の電極膜の対向距離を容易に
広げることができる。この場合、最下段の電極膜を構成
している上記第1,第2の金属薄膜は、非常に薄く形成
され得るので、上記エッチングにより第1,第2の表面
電極の対向距離を高精度にトリミングすることができ、
それによって抵抗値を高精度に調整することができる。
また、第1,第2の金属薄膜の階段状の段数に応じて、
新たなマスクを用いることもなくエッチングでき、段階
的に抵抗値を調整することができる。
Further, the first and second metal thin films have a stepped structure in which the opposing portions have at least two steps, and each of the first and second metal thin films has an etchant that dissolves one of the other but does not dissolve the other. And the first and second metals. On the other hand, the facing distance between the first and second surface electrodes is determined by the facing distance between the lowermost electrode films.
Therefore, the second metal thin film is etched using an etchant that dissolves the second metal thin film but does not dissolve the first metal thin film, and then dissolves the first metal thin film but removes the second metal thin film. By re-etching using an etchant that does not dissolve, the facing distance of the lowermost electrode film can be easily increased. In this case, since the first and second metal thin films constituting the lowermost electrode film can be formed extremely thin, the facing distance between the first and second surface electrodes can be precisely determined by the etching. Can be trimmed,
Thereby, the resistance value can be adjusted with high precision.
Also, according to the number of steps of the first and second metal thin films,
Etching can be performed without using a new mask, and the resistance value can be adjusted stepwise.

【0078】請求項2に記載の発明では、第1,第2の
表面電極が対向し合っている部分を除いて、第1,第2
の表面電極を被覆するように絶縁層が形成されている。
この場合においても、第1,第2の表面電極が対向し合
っている部分は絶縁層により被覆されておらず、露出さ
れているので、上記エッチングにより抵抗値の調整を容
易に行うことができる。
According to the second aspect of the invention, the first and second surface electrodes are removed except for the portion where the first and second surface electrodes face each other.
An insulating layer is formed so as to cover the surface electrode.
Also in this case, since the portion where the first and second surface electrodes face each other is not covered with the insulating layer and is exposed, the resistance value can be easily adjusted by the etching. .

【0079】請求項3に記載の発明では、第1,第2の
外部電極が、抵抗素体の両端から第1,第2の表面電極
が形成されている抵抗素体面に至るように延ばされてい
るが、該抵抗素体面上においては、第1,第2の外部電
極は絶縁層上に積層されている。従って、第1,第2の
外部電極のかぶり深さ、すなわち抵抗素体の両端から上
記抵抗素体面に至るように延ばされている部分の長さの
ばらつきにより抵抗値が影響され難い。従って、抵抗値
のばらつきをより一層効果的に低減することができる。
According to the third aspect of the present invention, the first and second external electrodes extend from both ends of the resistor body to the resistor body surface on which the first and second surface electrodes are formed. However, the first and second external electrodes are stacked on the insulating layer on the surface of the resistor element. Accordingly, the resistance value is hardly affected by the fogging depth of the first and second external electrodes, that is, the length of the portion extending from both ends of the resistor body to the surface of the resistor body. Therefore, variation in the resistance value can be reduced more effectively.

【0080】請求項4に記載の発明では、抵抗素体が、
直方体状の形状を有し、第1,第2の表面電極が少なく
とも一方主面に形成されているので、相対的に大きな面
積を有する主面上において、第1,第2の表面電極を容
易に形成することができる。
According to the fourth aspect of the present invention, the resistance element is:
Since it has a rectangular parallelepiped shape and the first and second surface electrodes are formed on at least one main surface, the first and second surface electrodes can be easily formed on the main surface having a relatively large area. Can be formed.

【0081】請求項5に記載の発明では、第1,第2の
金属薄膜が、フォトリソグラフィー法により形成された
金属薄膜により構成されているので、第1,第2の金属
薄膜を高精度に形成することができ、それによって抵抗
値のばらつきを低減することができる。
According to the fifth aspect of the present invention, since the first and second metal thin films are constituted by metal thin films formed by photolithography, the first and second metal thin films can be formed with high precision. Can be formed, whereby variation in resistance value can be reduced.

【0082】請求項6に記載の発明では、抵抗素体とし
て、正または負の抵抗温度特性を有する半導体セラミッ
クスよりなるサーミスタ素体を用いるため、抵抗値のば
らつきが少なく、かつ抵抗値の調整が容易なサーミスタ
素子を提供することができる。特に、半導体セラミック
スを用いたサーミスタ素子では、抵抗値のばらつきを低
減することが困難であり、かつサーミスタ素子では、抵
抗値を高精度に制御することが強く求められているのに
対し、本発明によれば、このような要求を満たすサーミ
スタ素子を安定にかつ容易に提供することが可能とな
る。従って、従来の煩雑な抵抗値選別作業を省略もしく
は簡略化することが可能となる。
According to the sixth aspect of the present invention, since the thermistor element made of a semiconductor ceramic having positive or negative resistance-temperature characteristics is used as the resistor element, the resistance value is less varied and the resistance value can be adjusted. An easy thermistor element can be provided. In particular, in a thermistor element using semiconductor ceramics, it is difficult to reduce the variation in the resistance value, and in the thermistor element, it is strongly required to control the resistance value with high accuracy. According to this, it becomes possible to stably and easily provide a thermistor element satisfying such a requirement. Therefore, it is possible to omit or simplify the conventional complicated resistance value selection work.

【0083】請求項7に記載の発明に係る抵抗素子の抵
抗値調整方法では、第1,第2の表面電極が対向し合っ
ている部分において、第1,第2の表面電極をエッチン
グすることにより、第1,第2の表面電極を高精度にト
リミングすることができる。従って、抵抗値が高まる方
向に、抵抗素子の抵抗値を容易にかつ高精度に調整する
ことが可能となる。
According to the seventh aspect of the present invention, the first and second surface electrodes are etched at portions where the first and second surface electrodes face each other. Thereby, the first and second surface electrodes can be trimmed with high precision. Therefore, the resistance value of the resistance element can be easily and accurately adjusted in the direction in which the resistance value increases.

【0084】請求項8に記載の発明では、第2の金属を
溶解するが第1の金属を溶解しないエッチャントを用い
て第2の金属薄膜をエッチングし、次に、第1の金属薄
膜を溶解するが、第2の金属薄膜を溶解しないエッチャ
ントを用いて第1の金属薄膜をエッチングすることによ
り抵抗値の調整が果たされる。この場合、第1,第2の
金属薄膜は、表面電極全体の厚みに比べて非常に薄いた
め、上記エッチングにより、第1,第2の金属薄膜を高
精度にかつ容易にトリミングすることができる。従っ
て、抵抗素子の抵抗値を容易にかつ高精度に調整するこ
とができる。
In the invention according to claim 8, the second metal thin film is etched using an etchant that dissolves the second metal but does not dissolve the first metal, and then dissolves the first metal thin film. However, the resistance value is adjusted by etching the first metal thin film using an etchant that does not dissolve the second metal thin film. In this case, since the first and second metal thin films are extremely thin compared to the thickness of the entire surface electrode, the first and second metal thin films can be trimmed with high precision and easily by the above-described etching. . Therefore, the resistance value of the resistance element can be easily and accurately adjusted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係るサーミスタ素子を示す
平面図。
FIG. 1 is a plan view showing a thermistor element according to one embodiment of the present invention.

【図2】図1に示した実施例のサーミスタ素子の側面
図。
FIG. 2 is a side view of the thermistor element of the embodiment shown in FIG.

【図3】図1に示した実施例のサーミスタ素子の側面断
面図。
FIG. 3 is a side sectional view of the thermistor element of the embodiment shown in FIG.

【図4】実施例のサーミスタ素子において、抵抗値を調
整した結果を示す側面断面図。
FIG. 4 is a side sectional view showing a result of adjusting a resistance value in the thermistor element according to the embodiment.

【図5】図1に示した実施例のサーミスタ素子において
抵抗値を調整した後の状態を示す側面断面図。
FIG. 5 is a side sectional view showing a state after adjusting a resistance value in the thermistor element of the embodiment shown in FIG. 1;

【図6】(a)〜(e)は、実施例のチップ型サーミス
タ素子を製造する方法の各工程を説明するための各側面
図。なお、マスクは断面図。
FIGS. 6A to 6E are side views for explaining respective steps of a method for manufacturing a chip-type thermistor element according to an embodiment. Note that the mask is a cross-sectional view.

【図7】(a)〜(e)は、実施例のチップ型サーミス
タ素子を製造する方法の各工程を説明するための各側面
図。
FIGS. 7A to 7E are side views illustrating each step of a method for manufacturing a chip-type thermistor element according to an embodiment.

【図8】(a)〜(e)は、実施例のチップ型サーミス
タ素子を製造する方法の各工程を説明するための各側面
図。なお、マスクは断面図。
FIGS. 8A to 8E are side views for explaining each step of a method for manufacturing a chip-type thermistor element according to an embodiment. Note that the mask is a cross-sectional view.

【図9】(a)〜(d)は、実施例のチップ型サーミス
タ素子を製造する方法の各工程を説明するための各側面
図。なお、マスクは断面図。
FIGS. 9A to 9D are side views illustrating each step of a method for manufacturing a chip-type thermistor element according to an embodiment. Note that the mask is a cross-sectional view.

【図10】実施例のサーミスタ素子の製造方法において
得られたウエハ分割体を示す部分切欠平面図。
FIG. 10 is a partially cutaway plan view showing a divided wafer obtained by the method for manufacturing a thermistor element according to the embodiment.

【図11】図10に示したウエハ分割体の両側面を被覆
するようにマザーの外部電極を形成した状態を示す部分
切欠断面図。
FIG. 11 is a partially cutaway sectional view showing a state where mother external electrodes are formed so as to cover both side surfaces of the wafer divided body shown in FIG. 10;

【図12】従来のチップ型サーミスタ素子の一例を示す
断面図。
FIG. 12 is a sectional view showing an example of a conventional chip thermistor element.

【図13】従来のチップ型サーミスタ素子の他の例を示
す断面図。
FIG. 13 is a sectional view showing another example of a conventional chip thermistor element.

【図14】従来のチップ型サーミスタ素子のさらに他の
例を示す断面図。
FIG. 14 is a sectional view showing still another example of a conventional chip-type thermistor element.

【図15】(a)及び(b)は、従来のチップ型サーミ
スタ素子の他の例を示す平面図及び側面断面図。
15A and 15B are a plan view and a side sectional view showing another example of a conventional chip-type thermistor element.

【符号の説明】[Explanation of symbols]

1…チップ型サーミスタ素子 2…サーミスタ素体 2a…上面 2b…下面 2c,2d…第1,第2の端面 3,4…第1,第2の表面電極 3a〜3d,4a〜4d…電極膜 4a1 ,4b1 ,4c1 ,4d1 …第1の金属薄膜 4a2 ,4b2 ,4c2 ,4d2 …第2の金属薄膜 5,6…絶縁層 7…絶縁層 8,9…第1,第2の外部電極 12…サーミスタウエハ 13…マザーの電極膜 13A…パターニングされた電極膜 16…電極膜 16A,19A,20A…電極膜DESCRIPTION OF SYMBOLS 1 ... Chip type thermistor element 2 ... Thermistor body 2a ... Upper surface 2b ... Lower surface 2c, 2d ... First and second end surfaces 3, 4 ... First and second surface electrodes 3a-3d, 4a-4d ... Electrode film 4a 1 , 4b 1 , 4c 1 , 4d 1 .. 1st metal thin film 4a 2 , 4b 2 , 4c 2 , 4d 2 .. 2nd metal thin film 5, 6 ... insulating layer 7 ... insulating layer 8, 9 ... first , Second external electrode 12 ... thermistor wafer 13 ... mother electrode film 13A ... patterned electrode film 16 ... electrode film 16A, 19A, 20A ... electrode film

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E028 AA10 BA23 BB09 BB10 CA02 DA04 EA23 JC02 JC05 JC11 JC12 5E032 BA23 BB09 BB10 CA02 CC14 CC16 TA03 TB20 5E034 AA09 AB01 BA09 BB01 DB12 DC01 DC03 DC09 DC10 DE14 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E028 AA10 BA23 BB09 BB10 CA02 DA04 EA23 JC02 JC05 JC11 JC12 5E032 BA23 BB09 BB10 CA02 CC14 CC16 TA03 TB20 5E034 AA09 AB01 BA09 BB01 DB12 DC01 DC03 DC09 DC10 DE14

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 抵抗素体と、 前記抵抗素体の一面において互いに対向するように形成
された第1,第2の表面電極と、 前記抵抗素体の両端に形成されておりかつ第1,第2の
表面電極にそれぞれ電気的に接続された第1,第2の外
部電極とを備え、 第1,第2の表面電極が複数の電極膜を積層した構造を
有し、かつ第1,第2の表面電極の対向し合っている部
分が、少なくとも2段の階段状の構造を有し、かつ、 各段の電極膜が、第1の金属薄膜上に第2の金属薄膜を
積層した構造を有し、第1,第2の金属薄膜は、それぞ
れ、互いに一方を溶解するが他方を溶解しないエッチャ
ントを有する第1,第2の金属により構成されているこ
とを特徴とする、抵抗素子。
A resistor element; first and second surface electrodes formed on one surface of the resistor element so as to face each other; and first and second electrodes formed at both ends of the resistor element. First and second external electrodes respectively electrically connected to the second surface electrode, the first and second surface electrodes having a structure in which a plurality of electrode films are stacked, and Opposing portions of the second surface electrode have at least two steps of a step-like structure, and each of the electrode films has a second metal thin film laminated on the first metal thin film. A resistive element having a structure, wherein each of the first and second metal thin films is formed of first and second metals having an etchant that dissolves one of the other but does not dissolve the other. .
【請求項2】 前記第1,第2の表面電極が対向し合っ
ている部分を除いて、第1,第2の表面電極を被覆する
ように形成された絶縁層をさらに備える、請求項1に記
載の抵抗素子。
2. The semiconductor device according to claim 1, further comprising an insulating layer formed so as to cover the first and second surface electrodes except for a portion where the first and second surface electrodes face each other. 3. The resistance element according to 1.
【請求項3】 前記第1,第2の外部電極が、前記抵抗
素体の両端から第1,第2の表面電極が形成されている
抵抗素体面に至るように延ばされており、該抵抗素体面
上においては前記絶縁層上に積層されている、請求項2
に記載の抵抗素子。
3. The first and second external electrodes extend from both ends of the resistive element to a resistive element surface on which first and second surface electrodes are formed. 3. The resistive element according to claim 2, wherein said resistive element is laminated on said insulating layer.
3. The resistance element according to 1.
【請求項4】 前記抵抗素体が、一対の主面、一対の側
面及び一対の端面を有する直方体状の形状を有し、 前記第1,第2の表面電極が、少なくとも一方主面に形
成されている、請求項1〜3の何れかに記載の抵抗素
子。
4. The resistance element has a rectangular parallelepiped shape having a pair of main surfaces, a pair of side surfaces, and a pair of end surfaces, and the first and second surface electrodes are formed on at least one main surface. The resistance element according to claim 1, wherein the resistance element is formed.
【請求項5】 前記第1,第2の金属薄膜が、フォトリ
ソグラフィー法により形成された金属薄膜である、請求
項1〜4の何れかに記載の抵抗素子。
5. The resistance element according to claim 1, wherein said first and second metal thin films are metal thin films formed by a photolithography method.
【請求項6】 前記抵抗素体が、正または負の抵抗温度
特性を有する半導体セラミックスよりなるサーミスタ素
体である、請求項1〜5の何れかに記載の抵抗素子。
6. The resistance element according to claim 1, wherein the resistance element is a thermistor element made of a semiconductor ceramic having a positive or negative resistance-temperature characteristic.
【請求項7】 請求項1〜6の何れかに記載の抵抗素子
の抵抗値調整方法であって、 前記第1,第2の表面電極が対向し合っている部分にお
いて、第1,第2の表面電極をエッチングすることによ
り抵抗値を調整する、抵抗素子の抵抗値調整方法。
7. The method for adjusting the resistance value of a resistance element according to claim 1, wherein the first and second surface electrodes face each other in a portion where the first and second surface electrodes face each other. The resistance value of the resistance element is adjusted by etching the surface electrode.
【請求項8】 前記抵抗値調整に際してのエッチングに
あたり、第2の金属を溶解するが第1の金属を溶解しな
いエッチャントを用いて第2の金属薄膜をエッチング
し、次に、第1の金属薄膜を溶解するが、第2の金属薄
膜を溶解しないエッチャントを用いて第1の金属薄膜を
エッチングする、請求項7に記載の抵抗素子の抵抗値調
整方法。
8. In etching for adjusting the resistance value, the second metal thin film is etched using an etchant that dissolves the second metal but does not dissolve the first metal, and then etches the first metal thin film. 8. The method for adjusting a resistance value of a resistance element according to claim 7, wherein the first metal thin film is etched using an etchant that dissolves but does not dissolve the second metal thin film.
JP10248378A 1998-09-02 1998-09-02 Resistance element and method of adjusting resistance of the same Pending JP2000077207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10248378A JP2000077207A (en) 1998-09-02 1998-09-02 Resistance element and method of adjusting resistance of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10248378A JP2000077207A (en) 1998-09-02 1998-09-02 Resistance element and method of adjusting resistance of the same

Publications (1)

Publication Number Publication Date
JP2000077207A true JP2000077207A (en) 2000-03-14

Family

ID=17177221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10248378A Pending JP2000077207A (en) 1998-09-02 1998-09-02 Resistance element and method of adjusting resistance of the same

Country Status (1)

Country Link
JP (1) JP2000077207A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011013213A (en) * 2009-06-02 2011-01-20 Mitsubishi Materials Corp Infrared sensor
JP2011102791A (en) * 2009-10-17 2011-05-26 Mitsubishi Materials Corp Infrared-ray sensor and circuit substrate equipped with the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011013213A (en) * 2009-06-02 2011-01-20 Mitsubishi Materials Corp Infrared sensor
JP2011102791A (en) * 2009-10-17 2011-05-26 Mitsubishi Materials Corp Infrared-ray sensor and circuit substrate equipped with the same
US9182286B2 (en) 2009-10-17 2015-11-10 Mitsubishi Materials Corporation Infrared sensor and a circuit board equipped therewith

Similar Documents

Publication Publication Date Title
JPH10189318A (en) Manufacture of network resistor
KR100318252B1 (en) Thermistors and methods of adjusting and producing same
JP2007194595A (en) Method of manufacturing thin-film chip resistor, thin-film chip capacitor, and thin-film chip inductor
JP2000077207A (en) Resistance element and method of adjusting resistance of the same
JPH05267025A (en) Manufacture of chip part and manufacture of electronic part
JP2847102B2 (en) Chip type thermistor and method of manufacturing the same
JP3381780B2 (en) Manufacturing method of thermistor
JPH11219805A (en) Chip type thermistor
JP2000036401A (en) Resistive element and manufacture thereof
JP2000077208A (en) Resistance element end method of producing the same
JP2008171853A (en) Process for manufacturing electronic component and electronic component
JP2008270447A (en) Thin composite element and method of manufacturing the same
JPH0795483B2 (en) Method for manufacturing thick film resistance element
JP2000030905A (en) Chip type thermistor and its manufacture
JP3608569B2 (en) Resistor manufacturing method
JP4281136B2 (en) Chip-type thermistor resistance value correction method
JPS63169058A (en) Thin film integrated circuit
TW571426B (en) Manufacturing method of non-optical etched thin film resistor
JP4058941B2 (en) Chip-type thermistor and manufacturing method thereof
JP4135265B2 (en) Manufacturing method of chip-type electronic component
JPH09260108A (en) Chip type thermistor and manufacturing method thereof
KR20190132607A (en) Micro chip resistor and its fabrication method
JP4389325B2 (en) Thin film multiple chip resistors
JP4310852B2 (en) Electronic components
JP2001284101A (en) Laminated chip thermistor and manufacturing method for the same