JP2000068402A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2000068402A
JP2000068402A JP23200898A JP23200898A JP2000068402A JP 2000068402 A JP2000068402 A JP 2000068402A JP 23200898 A JP23200898 A JP 23200898A JP 23200898 A JP23200898 A JP 23200898A JP 2000068402 A JP2000068402 A JP 2000068402A
Authority
JP
Japan
Prior art keywords
layer
bump
solder
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP23200898A
Other languages
Japanese (ja)
Inventor
Takaharu Hosokawa
隆治 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23200898A priority Critical patent/JP2000068402A/en
Publication of JP2000068402A publication Critical patent/JP2000068402A/en
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a highly reliable semiconductor device having bumps with prolonged service life, which are connection terminal parts to external circuits. SOLUTION: In this semiconductor device, a wiring layer 8 such as signal lines, etc., inner leads 9 and connection pads 10, which are external connection terminals, are disposed on one surface of an insulating resin film 7. Excluding the upper surface of the connection pads 10, a solder resist layer 11 is formed by coating. A semiconductor element 12 is placed in a device hole 7a and bonded with inner leads, then a connection part such as this is resin-sealed. Furthermore, cylindrical bumps 18 are disposed on the connection pads 10. These bumps 18 have a structure where an intermediate solder coated layer and heat-resistant insulating resin layer are provided successively on a copper core material. The height of a bump is set greater than the diameter of the bump.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に係わ
り、特に外部接続端子のピッチを狭くすることができ、
高密度の実装が可能な半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method for reducing the pitch of external connection terminals.
The present invention relates to a semiconductor device capable of high-density mounting.

【0002】[0002]

【従来の技術】従来から、コストの低減と構成の簡略化
等を目的として、絶縁樹脂フィルムの片面に銅箔等の配
線パターンが設けられたフィルムキャリアテープに、半
導体素子を搭載し実装した、TCP(テープキャリアパ
ッケージ)と呼ばれる半導体装置が知られている。そし
てこのようなTCPでは、入出力端子数の増加、外形の
小型化、実装の容易性等の観点から、外部接続端子であ
る接続パッド上に、はんだボール等のバンプを配設し、
これらのボールを格子状に配列した、ボールグリッドア
レイ(以下、BGAと示す。)と呼ばれる構造が採られ
ている。
2. Description of the Related Art Conventionally, semiconductor elements have been mounted and mounted on a film carrier tape in which a wiring pattern such as a copper foil is provided on one surface of an insulating resin film for the purpose of reducing costs and simplifying the configuration. A semiconductor device called TCP (tape carrier package) is known. In such a TCP, bumps such as solder balls are arranged on connection pads, which are external connection terminals, from the viewpoints of increasing the number of input / output terminals, miniaturizing the outer shape, and facilitating mounting.
A structure called a ball grid array (hereinafter, referred to as BGA), in which these balls are arranged in a grid, is employed.

【0003】従来からのT(tape)−BGA型半導体パ
ッケージのはんだボール接合部の構造を、図4に示す。
FIG. 4 shows a structure of a solder ball joint of a conventional T (tape) -BGA type semiconductor package.

【0004】図において、符号1は、ポリイミド樹脂フ
ィルムのような絶縁樹脂フィルム、符号2は、この絶縁
樹脂フィルム1の片面(図では下面)に配設された信号
線等の配線層、符号3は、外部接続端子である接続パッ
ド、符号4は、接続パッド3の配設部を開口部として配
線層2形成面に被覆・形成されたソルダーレジスト層、
符号5は、接続パッド3上に配設されたはんだボールを
それぞれ示している。なお、絶縁樹脂フィルム1の半導
体素子搭載面側の構造は、図示を省略する。
In FIG. 1, reference numeral 1 denotes an insulating resin film such as a polyimide resin film, and reference numeral 2 denotes a wiring layer such as a signal line disposed on one surface (the lower surface in the figure) of the insulating resin film 1; Denotes a connection pad which is an external connection terminal; reference numeral 4 denotes a solder resist layer which is formed by covering the surface on which the wiring layer 2 is formed with the arrangement of the connection pad 3 as an opening;
Reference numeral 5 indicates a solder ball disposed on the connection pad 3. The structure of the insulating resin film 1 on the semiconductor element mounting surface side is not shown.

【0005】このような半導体パッケージは、図5に示
すように、ガラスエポキシ配線基板のようなマザーボー
ド6に搭載され、加熱によりリフローしたはんだボール
5を介して、半導体パッケージの接続パッド3とマザー
ボード6の接続パッド(図示を省略。)とが、電気的・
機械的に接続される。
As shown in FIG. 5, such a semiconductor package is mounted on a motherboard 6 such as a glass epoxy wiring board, and connected to connection pads 3 of the semiconductor package and the motherboard 6 via solder balls 5 reflowed by heating. Connection pads (not shown)
Connected mechanically.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな半導体パッケージにおいては、以下に示す問題があ
った。すなわち、接続パッド3上にバンプとしてはんだ
ボール5が配設されているため、接続パッド3のピッチ
が小さくなるにしたがって、リフロー後のはんだボール
5が相互に接触しないように、ソルダーレジスト層4の
開口部の径を小さくし、はんだボール5の直径を小さく
する必要がある。そのため、配線フィルムおよびマザー
ボード6とはんだボール5との接合部の面積が減少する
ばかりでなく、はんだボール5の高さが低くなる。した
がって、はんだボール5に集中する熱応力(熱負荷等に
起因する応力)を緩和する作用が十分でなくなり、比較
的短期間で、はんだボールおよびその接合部が疲労して
破壊に至るという問題があった。
However, such a semiconductor package has the following problems. That is, since the solder balls 5 are provided as bumps on the connection pads 3, as the pitch of the connection pads 3 becomes smaller, the solder resist layers 4 are formed so that the solder balls 5 after reflow do not contact each other. It is necessary to reduce the diameter of the opening and the diameter of the solder ball 5. Therefore, not only the area of the joint between the wiring film and the mother board 6 and the solder ball 5 is reduced, but also the height of the solder ball 5 is reduced. Therefore, the effect of relieving the thermal stress (stress caused by thermal load or the like) concentrated on the solder ball 5 is not sufficient, and the solder ball and its joint are fatigued and destroyed in a relatively short period of time. there were.

【0007】本発明は、このような問題を解決するため
になされたもので、外部回路との接続端子部であるバン
プの寿命が延長された、信頼性の高い半導体装置を提供
することを目的とする。
The present invention has been made to solve such a problem, and an object of the present invention is to provide a highly reliable semiconductor device in which the life of a bump serving as a connection terminal portion with an external circuit is extended. And

【0008】[0008]

【課題を解決するための手段】本発明の半導体装置は、
板状またはフィルム状の絶縁基材の少なくとも一主面
に、配線層および外部接続端子である接続パッドが配設
された配線基材と、この配線基材に搭載され、前記配線
層と電気的に接続された半導体素子と、前記接続パッド
上に配設された、はんだから成る被覆層を有する円柱状
のバンプとを備えたことを特徴とする。
According to the present invention, there is provided a semiconductor device comprising:
A wiring base on which at least one main surface of a plate-like or film-like insulating base is provided with a wiring layer and a connection pad serving as an external connection terminal; and a wiring base mounted on the wiring base and electrically connected to the wiring layer. And a columnar bump having a coating layer made of solder and disposed on the connection pad.

【0009】本発明において、板状またはフィルム状の
絶縁基材としては、例えばポリイミド樹脂フィルムのよ
うな絶縁樹脂フィルムや、ガラスクロスにエポキシ樹脂
のような熱硬化性樹脂を含浸させたプリプレグを積層し
て成形したガラスクロス−樹脂含浸基板等が挙げられ
る。
In the present invention, as the plate-like or film-like insulating base material, for example, an insulating resin film such as a polyimide resin film or a prepreg obtained by impregnating a glass cloth with a thermosetting resin such as an epoxy resin is laminated. And a resin-impregnated glass cloth substrate.

【0010】このような絶縁基材の少なくとも一主面
(片面または両面)に配設される、信号線等の配線層お
よび外部接続端子である接続パッドは、例えばCu、C
u系合金、42アロイのようなNi系合金等から構成さ
れ、これらの金属の絶縁基材への蒸着パターニング、ま
たは絶縁基材の片面または両面に貼着されたCu箔また
は前記合金箔をフォトエッチングすることにより形成さ
れる。また、本発明では、このような絶縁基材の半導体
素子実装領域に、搭載される半導体素子の大きさや平面
形状に対応したデバイスホールを形成するとともに、絶
縁基材の前記配線層の形成面側に、先端部がデバイスホ
ールに突出したインナーリードを設けることができる。
なお、このようなインナーリードの形成も、前記した配
線層および接続パッドと同様に行なうことができる。
[0010] The connection pad which is a wiring layer for signal lines and the like and an external connection terminal provided on at least one main surface (one or both surfaces) of such an insulating base material is, for example, Cu, C or the like.
u-based alloys, Ni-based alloys such as 42 alloy, etc., and vapor deposition patterning of these metals on an insulating base material, or photolithography of Cu foil or the alloy foil attached to one or both surfaces of the insulating base material It is formed by etching. Further, in the present invention, a device hole corresponding to the size and planar shape of the semiconductor element to be mounted is formed in the semiconductor element mounting region of such an insulating base, and the insulating base is formed on the side of the insulating base on which the wiring layer is formed. In addition, an inner lead whose tip projects into the device hole can be provided.
The formation of such inner leads can be performed in the same manner as the wiring layers and connection pads described above.

【0011】このようなデバイスホールおよびインナー
リードをそれぞれ有する配線基材では、半導体素子の実
装は、デバイスホール内に半導体素子を配置し、その電
極端子を対応するインナーリードに、金バンプ等を介し
て接合(インナーリードボンディング)することにより
行なわれる。
In the wiring base having such a device hole and an inner lead, the semiconductor element is mounted by placing the semiconductor element in the device hole and connecting its electrode terminal to the corresponding inner lead via a gold bump or the like. Bonding (inner lead bonding).

【0012】本発明において、外部接続端子である接続
パッド上に配設される円柱状のバンプとしては、はんだ
より高融点で熱伝導性が良好な金属から成る芯材の上
に、はんだから成る中間被覆層を設け、その上に耐熱性
の絶縁被覆層を設けた3層構造のバンプを使用すること
ができる。ここで、芯材を構成する金属としては、例え
ば銅、アルミニウム、鉄、およびこれらの合金が挙げら
れ、最外層の絶縁被覆層を構成する材料としては、例え
ば芳香族系ポリイミド樹脂、フッ素系樹脂のような、高
融点で耐熱性に優れた絶縁樹脂が挙げられる。
In the present invention, the columnar bumps provided on the connection pads, which are external connection terminals, are made of a solder made of a metal having a melting point higher than that of the solder and having a good thermal conductivity. A bump having a three-layer structure in which an intermediate coating layer is provided and a heat-resistant insulating coating layer is provided thereon can be used. Here, examples of the metal constituting the core material include copper, aluminum, iron, and alloys thereof, and examples of the material constituting the outermost insulating coating layer include, for example, an aromatic polyimide resin and a fluorine resin. And an insulating resin having a high melting point and excellent heat resistance.

【0013】また、このような円柱状のバンプにおい
て、バンプの径である中心軸に垂直断面の円の直径は、
接続パッドのピッチに対応して設定することができ、従
来からのバンプ(はんだボール)に比べて、隣接するバ
ンプ間の距離を小さくすることができ、より大径のバン
プを配設することができる。さらに、中心軸方向の長さ
であるバンプ高さは、任意に設定することができるが、
より長寿命のバンプ接合部を得るには、バンプ高さをバ
ンプの径よりも大きくすることが望ましい。
In such a columnar bump, the diameter of a circle having a cross section perpendicular to the central axis, which is the diameter of the bump, is:
It can be set according to the pitch of the connection pads, and the distance between adjacent bumps can be reduced compared to conventional bumps (solder balls). it can. Furthermore, the bump height, which is the length in the central axis direction, can be set arbitrarily,
In order to obtain a longer-life bump joint, it is desirable that the bump height be larger than the diameter of the bump.

【0014】本発明の半導体装置では、外部接続端子で
ある接続パッド上に、従来からのバンプであるはんだボ
ールに代わって、はんだ被覆層を有する円柱状のバンプ
が配設され、このバンプを介して、マザーボードとの電
気的・機械的接続がなされるようになっているので、バ
ンプ高さをバンプ径に比べて十分に高くすることがで
き、バンプ接合部における応力を緩和し、周期的な熱負
荷等に起因するバンプ接合部の疲労および破壊を防止す
ることができる。また、バンプの潰れが生じにくく、バ
ンプ間の短絡発生が減少するので、隣接するバンプ間の
距離を小さくすることができ、接続パッドの狭ピッチ化
に対応して、バンプ接合部の断面積(はんだ接合面積)
を十分に大きく確保することができる。
In the semiconductor device of the present invention, a columnar bump having a solder coating layer is provided on a connection pad as an external connection terminal instead of a conventional solder ball as a bump, and the bump is provided via the bump. As a result, electrical and mechanical connection with the motherboard is made, so that the bump height can be made sufficiently higher than the bump diameter, to reduce the stress at the bump joint, It is possible to prevent fatigue and destruction of the bump joint due to heat load and the like. In addition, the bumps are less likely to be crushed and the occurrence of short circuits between the bumps is reduced, so that the distance between adjacent bumps can be reduced, and the cross-sectional area ( Solder joint area)
Can be secured sufficiently large.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0016】図1は、本発明の半導体装置の一実施例を
断面的に示したものであり、図2はそのA部を拡大して
示したものである。
FIG. 1 is a sectional view showing an embodiment of a semiconductor device according to the present invention, and FIG. 2 is an enlarged view of a portion A thereof.

【0017】これらの図において、符号7は、デバイス
ホール7aを有するポリイミド樹脂フィルムのような絶
縁樹脂フィルムを示し、この絶縁樹脂フィルム7の一方
の主面(図では下面)には、信号線等の配線層8と先端
部がデバイスホール7aに突出したインナーリード9
が、それぞれ配設されている。また、信号線等の配線層
8の端部には、外部接続端子である接続パッド10が、
格子状のパターンで配設されており、このような接続パ
ッド10上を除いて配線層形成面には、配線間の短絡防
止と保護のために、ソルダーレジスト層11が被覆・形
成されている。
In these figures, reference numeral 7 denotes an insulating resin film such as a polyimide resin film having a device hole 7a, and one main surface (lower surface in the figure) of the insulating resin film 7 is provided with a signal line or the like. Wiring layer 8 and inner lead 9 whose tip protrudes into device hole 7a
, Respectively. A connection pad 10 as an external connection terminal is provided at an end of the wiring layer 8 such as a signal line.
The wiring layer is formed in a lattice pattern, and a solder resist layer 11 is coated and formed on the wiring layer forming surface except for the connection pads 10 in order to prevent and protect a short circuit between the wirings. .

【0018】さらに、このような配線フィルムのデバイ
スホール7a内には、半導体素子12がフェースダウン
に配置されており、この半導体素子12の電極端子(図
示を省略。)は、インナーリード9の先端部に金バンプ
13等を介して電気的に接続されている。
Further, a semiconductor element 12 is disposed face down in the device hole 7a of such a wiring film, and an electrode terminal (not shown) of the semiconductor element 12 is connected to the tip of the inner lead 9. Are electrically connected to the corresponding parts via gold bumps 13 and the like.

【0019】また、このような半導体素子12の接続部
の外側には、半導体素子の保護および補強のために、エ
ポキシ樹脂等の樹脂封止層14が設けられている。そし
て、配線フィルムの配線層形成面と反対側の面(図では
上面)のデバイスホール7aを囲む領域には、ステンレ
ス鋼のような金属から成る形状保持板(スティフナー)
15が、接着剤層16を介して接着されており、さらに
スティフナー15の上面および半導体素子12の上面に
は、銅、アルミニウム、ステンレス鋼等の金属からなる
カバープレート17が配設され、接着剤層(図示を省
略。)を介して接着されている。
A resin sealing layer 14 made of epoxy resin or the like is provided outside the connection portion of the semiconductor element 12 for protection and reinforcement of the semiconductor element. A shape holding plate (stiffener) made of a metal such as stainless steel is provided in a region surrounding the device hole 7a on a surface (upper surface in the figure) of the wiring film opposite to the wiring layer forming surface.
15 is adhered via an adhesive layer 16, and a cover plate 17 made of a metal such as copper, aluminum, or stainless steel is provided on the upper surface of the stiffener 15 and the upper surface of the semiconductor element 12. It is adhered via a layer (not shown).

【0020】またさらに、ソルダーレジスト層11の開
口部の接続パッド10上には、丸棒状の銅芯材18aの
上にはんだからなる中間被覆層18bが設けられ、さら
にその上に耐熱性の絶縁樹脂層18cが被覆された円柱
状のバンプ18が、それぞれ配設されている。そして、
このような円柱状のバンプ18において、中心軸方向の
長さであるバンプ高さが、中心軸に垂直な断面の円の直
径に相当するバンプ径よりも、大きく設定されている。
Further, on the connection pad 10 at the opening of the solder resist layer 11, an intermediate coating layer 18b made of solder is provided on a round bar-shaped copper core material 18a, and a heat-resistant insulating layer is further provided thereon. The columnar bumps 18 covered with the resin layer 18c are respectively provided. And
In such a columnar bump 18, the bump height, which is the length in the central axis direction, is set to be larger than the bump diameter corresponding to the diameter of a circle having a cross section perpendicular to the central axis.

【0021】ここで、前記した円柱状のバンプ18の形
成は、図3に示すように、銅芯材の上にはんだ中間層と
耐熱性の絶縁樹脂層が順に被覆された3層構造を有する
バンプ形成用ワイヤ19を使用し、バンプ取付け用治具
20を用いて効率的に行なうことができる。すなわち、
このバンプ取付け用治具20においては、2枚の取付け
板21a、21bが、適当な間隔をおいて上下に対向配
置されており、各取付け板21a、21bには、表裏を
貫通するワイヤ挿通孔22a、22bが、半導体装置の
接続パッドと等しいピッチでそれぞれ設けられている。
また、下側の取付け板21bが、形成すべきバンプの高
さに相当する厚さを有するものとする。そして、このよ
うなバンプ取付け用治具20を、2枚の取付け板21
a、21bの各挿通孔22a、22bを配線フィルム2
3の接続パッドに位置合わせして配置した後、前記した
ワイヤ19を、上の取付け板21aの挿通孔22aから
下の取付け板21bの挿通孔22bへと、1本ずつ挿通
する。なお、はんだによる接合をより確実にするため
に、配線フィルム23の接続パッド上には、予め少量の
はんだを塗布しておいても良い。全部の挿通孔にワイヤ
19を挿通した後、はんだの融点以上の温度に加熱し
て、ワイヤ19のはんだ中間層をリフローさせることに
より、ワイヤ19の下端部を接続パッド上に接合する。
次いで、2枚の取付け板21a、21bの間隙に切断刃
を入れる等の方法で、挿通孔に挿通されたワイヤ19の
全てを、所定の長さ(下側の取付け板21bの厚さに相
当)に一括して切断する。
Here, the formation of the columnar bump 18 has a three-layer structure in which a solder intermediate layer and a heat-resistant insulating resin layer are sequentially coated on a copper core material as shown in FIG. Using the bump forming wire 19 and the bump mounting jig 20 can be performed efficiently. That is,
In the jig 20 for mounting bumps, two mounting plates 21a and 21b are vertically arranged opposite to each other with an appropriate interval, and each of the mounting plates 21a and 21b has a wire insertion hole penetrating the front and back. 22a and 22b are provided at the same pitch as the connection pads of the semiconductor device.
The lower mounting plate 21b has a thickness corresponding to the height of the bump to be formed. Then, such a bump mounting jig 20 is connected to two mounting plates 21.
a, 21b into the wiring film 2
After the wires 19 are aligned with the third connection pads, the wires 19 are inserted one by one from the insertion holes 22a of the upper attachment plate 21a to the insertion holes 22b of the lower attachment plate 21b. Note that a small amount of solder may be applied in advance on the connection pads of the wiring film 23 in order to further ensure the joining by the solder. After the wires 19 are inserted through all the insertion holes, the wires 19 are heated to a temperature equal to or higher than the melting point of the solder and the solder intermediate layer of the wires 19 is reflowed so that the lower ends of the wires 19 are joined to the connection pads.
Next, all the wires 19 inserted through the insertion holes are made to have a predetermined length (equivalent to the thickness of the lower mounting plate 21b) by, for example, inserting a cutting blade into a gap between the two mounting plates 21a and 21b. ) And cut them all at once.

【0022】以上のように構成される実施例の半導体装
置では、外部接続端子である接続パッド10上に配設さ
れ、マザーボードとの電気的・機械的接続を行なうバン
プとして、銅芯材18aの上にはんだ中間被覆層18b
が設けられ、さらにその上に耐熱性の絶縁樹脂層18c
が被覆された円柱状のバンプ18が設けられており、こ
のような円柱状のバンプ18において、バンプ高さがバ
ンプ径に比べて十分に大きく設定されているので、バン
プ接合部における応力が良好に緩和され、周期的な熱負
荷等に起因するバンプ接合部の疲労および破壊が防止さ
れる。したがって、熱サイクル試験等に対するバンプ接
合部の寿命が、大幅に延長される。
In the semiconductor device of the embodiment configured as described above, the copper core material 18a is provided on the connection pad 10, which is an external connection terminal, and serves as a bump for making electrical and mechanical connection with the motherboard. Solder intermediate coating layer 18b on top
Is provided thereon, and a heat-resistant insulating resin layer 18c is further formed thereon.
Is provided, and the bump height in such a columnar bump 18 is set sufficiently larger than the bump diameter, so that the stress at the bump bonding portion is good. This prevents fatigue and destruction of the bump joint due to periodic thermal load and the like. Therefore, the life of the bump joint portion for a heat cycle test or the like is greatly extended.

【0023】また、実施例のバンプ18では、中心に銅
芯材18aが配置されているので、バンプ接合部からの
放熱性が良好であるうえに、バンプ潰れが生じにくい。
さらに、最外層に耐熱性の絶縁樹脂層18cが被覆され
ており、この被覆層がはんだ中間被覆層の溶融による膨
出を抑え、円柱形状を保持するので、バンプ間の短絡が
防止される。したがって、隣接するバンプとの間の距離
を小さくすることができ、ソルダーレジスト層11の開
口部の径を拡径することで、バンプ接合部の断面積(は
んだ接合面積)を増大させることができる。さらに、接
続パッドの狭ピッチ化の傾向に対しても、はんだ接合面
積を十分に大きく確保することができる。
Further, in the bump 18 of the embodiment, the copper core material 18a is disposed at the center, so that the heat radiation from the bump joint portion is good and the bump is hardly crushed.
Furthermore, the outermost layer is coated with a heat-resistant insulating resin layer 18c, which suppresses swelling of the solder intermediate coating layer due to melting and maintains a cylindrical shape, thereby preventing short-circuiting between bumps. Therefore, the distance between the adjacent bumps can be reduced, and the diameter of the opening of the solder resist layer 11 can be increased to increase the cross-sectional area (solder joint area) of the bump joint. . Furthermore, a sufficiently large solder joint area can be ensured even in the tendency of the connection pads to be narrower in pitch.

【0024】円柱状のバンプの構造と配列の具体的実施
例と、実施例による効果を、以下に示す。
Specific examples of the structure and arrangement of the columnar bumps and the effects of the examples will be described below.

【0025】すなわち、バンプとして、直径 0.5mmのは
んだボールを使用し、このはんだボールが 0.8mmのピッ
チで配列された接続パッドに配設された従来からの半導
体装置では、ソルダーレジスト層の開口部の径は 0.4mm
で、隣接するはんだボール間の距離は 0.3mmとなる。こ
れに対して、従来からの半導体装置と同様に、ソルダー
レジスト層の開口部の径が 0.4mmで、 0.8mmのピッチで
配列された接続パッドに、外径 0.4mmの円柱状のバンプ
(銅芯材の直径 0.1mm、はんだ中間被覆層厚0.1mm、絶
縁樹脂層厚0.05mm)が配設された実施例の半導体装置で
は、隣接するバンプ間の距離は 0.4mmとなり、従来から
の半導体装置と比べて拡大される。また、バンプの高さ
を、従来のはんだボールの高さ( 0.5mm)以上に設定す
ることができ、周期的な熱負荷等に起因する応力の集中
を、良好に緩和することができる。
That is, in a conventional semiconductor device in which solder balls having a diameter of 0.5 mm are used as bumps and the solder balls are arranged on connection pads arranged at a pitch of 0.8 mm, an opening of a solder resist layer is formed. Is 0.4mm in diameter
Therefore, the distance between adjacent solder balls is 0.3 mm. On the other hand, as in the conventional semiconductor device, the diameter of the opening of the solder resist layer is 0.4 mm, and connection bumps arranged at a pitch of 0.8 mm are connected to columnar bumps (copper In the semiconductor device of the embodiment in which the core material diameter is 0.1 mm, the thickness of the solder intermediate coating layer is 0.1 mm, and the thickness of the insulating resin layer is 0.05 mm, the distance between adjacent bumps is 0.4 mm. It is enlarged compared with. In addition, the height of the bump can be set to be equal to or larger than the height of the conventional solder ball (0.5 mm), and the concentration of stress due to periodic thermal load or the like can be favorably reduced.

【0026】また、接続パッドの配列ピッチが同じく
0.8mmでも、ソルダーレジスト層の開口部の径を 0.6mm
と拡径するとともに、円柱状のバンプの外径を 0.6mm(
例えば、銅芯材の直径 0.2mm、はんだ中間被覆層の厚さ
0.15mm、絶縁樹脂層の厚さ0.05mm)と拡径することがで
きる。こうして、バンプの外径を大きくし、はんだ接合
面積が十分確保されるようにしても、隣接するバンプ間
に、短絡が生じないだけの十分な距離( 0.2mm)を保持
することができる。
Also, the arrangement pitch of the connection pads is the same.
Even with 0.8 mm, the diameter of the opening of the solder resist layer is 0.6 mm
The outer diameter of the columnar bump is 0.6 mm (
For example, the diameter of the copper core material is 0.2 mm, and the thickness of the solder intermediate coating layer is
(0.15mm, thickness of insulating resin layer 0.05mm). In this way, even if the outer diameter of the bump is increased and the solder joint area is sufficiently ensured, a sufficient distance (0.2 mm) between adjacent bumps so as not to cause a short circuit can be maintained.

【0027】さらに、ソルダーレジスト層の開口部の径
およびバンプの外径が、前記した第1の構造と同じく
0.4mmのときには、接続パッドの配列ピッチを 0.6mmと
さらに狭小しても、隣接するバンプ間に十分な距離(
0.2mm)を確保することができ、接続パッドのピッチの
狭小化に対応して、良好なバンプ接続部を得ることがで
きる。
Further, the diameter of the opening of the solder resist layer and the outer diameter of the bump are the same as those of the first structure.
In the case of 0.4 mm, even if the arrangement pitch of the connection pads is further narrowed to 0.6 mm, a sufficient distance between adjacent bumps (
0.2 mm), and a good bump connection portion can be obtained in response to the narrowing of the pitch of the connection pad.

【0028】なお、以上の実施例では、半導体素子が搭
載された配線フィルム上にスティフナーが配設された構
造の半導体装置について説明したが、スティフナーは省
略することができる。また、両面に配線層を有する配線
フィルムまたは配線板を使用し、このような配線基材上
に半導体素子を搭載してフリップチップ接続した構造と
することができる。そして、このような構造では、半導
体素子の接続部の外側にモールド樹脂封止層を設けただ
けで、金属製のカバーやキャップを設けない簡易型の封
止構造を採ることもできる。
In the above embodiment, a semiconductor device having a structure in which a stiffener is provided on a wiring film on which a semiconductor element is mounted has been described, but the stiffener can be omitted. In addition, a structure in which a wiring element or a wiring board having wiring layers on both sides is used, and a semiconductor element is mounted on such a wiring base material and flip-chip connected can be obtained. In such a structure, a simple sealing structure in which a metal cover or a cap is not provided but only a mold resin sealing layer is provided outside a connection portion of a semiconductor element can be adopted.

【0029】[0029]

【発明の効果】以上の説明から明らかなように、本発明
の半導体装置によれば、外部回路とのバンプ接合部にお
ける応力を緩和し、周期的な熱負荷等に起因するバンプ
接合部の疲労および破壊を防止することができ、信頼性
が向上する。
As is apparent from the above description, according to the semiconductor device of the present invention, the stress at the bump junction with the external circuit is reduced, and the fatigue of the bump junction caused by a periodic thermal load or the like is reduced. And destruction can be prevented, and reliability is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の一実施例の概略構成を示
す断面図。
FIG. 1 is a sectional view showing a schematic configuration of an embodiment of a semiconductor device of the present invention.

【図2】図1におけるA部を拡大して示す断面図。FIG. 2 is an enlarged sectional view showing a portion A in FIG. 1;

【図3】実施例の半導体装置において、円柱状のバンプ
の形成方法を示す斜視図。
FIG. 3 is a perspective view showing a method of forming a columnar bump in the semiconductor device of the embodiment.

【図4】従来からのT−BGA型半導体パッケージのは
んだボール接合部の構造を示す断面図。
FIG. 4 is a sectional view showing the structure of a solder ball joint of a conventional T-BGA type semiconductor package.

【図5】従来のT−BGA型半導体パッケージをマザー
ボードに搭載した状態を示す断面図。
FIG. 5 is a sectional view showing a state in which a conventional T-BGA type semiconductor package is mounted on a motherboard.

【符号の説明】[Explanation of symbols]

7………絶縁樹脂フィルム 8………配線層 9………インナーリード 10………接続パッド 11………ソルダーレジスト層 12………半導体素子 13………金バンプ 14………樹脂封止層 18………円柱状のバンプ 18a………銅芯材 18b………はんだ中間被覆層 18c………耐熱性の絶縁樹脂層 19………バンプ形成用ワイヤ 20………バンプ取付け用治具 21a、21b………取付け板 22a、22b………ワイヤ挿通孔 7 Insulating resin film 8 Wiring layer 9 Inner lead 10 Connection pad 11 Solder resist layer 12 Semiconductor element 13 Gold bump 14 Resin sealing Stopping layer 18 Cylindrical bump 18a Copper core material 18b Solder intermediate coating layer 18c Heat resistant insulating resin layer 19 Bump forming wire 20 Bump mounting Jig 21a, 21b Mounting plate 22a, 22b Wire insertion hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 板状またはフィルム状の絶縁基材の少な
くとも一主面に、配線層および外部接続端子である接続
パッドが配設された配線基材と、この配線基材に搭載さ
れ、前記配線層と電気的に接続された半導体素子と、前
記接続パッド上に配設された、はんだから成る被覆層を
有する円柱状のバンプとを備えたことを特徴とする半導
体装置。
A wiring board on which at least one main surface of a plate-shaped or film-shaped insulating base is provided with a wiring layer and a connection pad serving as an external connection terminal; A semiconductor device comprising: a semiconductor element electrically connected to a wiring layer; and a columnar bump having a coating layer made of solder and disposed on the connection pad.
【請求項2】 前記円柱状のバンプにおいて、軸方向の
長さである高さが、該軸に垂直な方向の断面円の直径よ
りも、大きくなっていることを特徴とする請求項1記載
の半導体装置。
2. The cylindrical bump, wherein the height, which is the length in the axial direction, is larger than the diameter of a cross-sectional circle in a direction perpendicular to the axis. Semiconductor device.
【請求項3】 前記円柱状のバンプが、はんだより融点
が高く熱伝導性が良好な金属から成る芯材と、その芯材
の上に設けられたはんだから成る中間層、および前記は
んだ中間層の上に設けられた耐熱性の絶縁覆層をそれぞ
れ有することを特徴とする請求項1または2記載の半導
体装置。
3. A core material made of a metal having a melting point higher than that of solder and having good thermal conductivity, an intermediate layer made of solder provided on the core material, and the solder intermediate layer. The semiconductor device according to claim 1, further comprising a heat-resistant insulating cover layer provided on the semiconductor device.
【請求項4】 前記配線基材が、ポリイミド樹脂フィル
ムの少なくとも一主面に銅配線層を有する配線フィルム
であることを特徴とする請求項1乃至3のいずれか1項
記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the wiring base is a wiring film having a copper wiring layer on at least one main surface of a polyimide resin film.
【請求項5】 前記配線基材の配線層上に、前記接続パ
ッド部を開口部とするソルダーレジスト層が被覆されて
いることを特徴とする請求項1乃至4のいずれか1項記
載の半導体装置。
5. The semiconductor according to claim 1, wherein a solder resist layer having the connection pad portion as an opening is coated on the wiring layer of the wiring base material. apparatus.
JP23200898A 1998-08-18 1998-08-18 Semiconductor device Abandoned JP2000068402A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23200898A JP2000068402A (en) 1998-08-18 1998-08-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23200898A JP2000068402A (en) 1998-08-18 1998-08-18 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2000068402A true JP2000068402A (en) 2000-03-03

Family

ID=16932511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23200898A Abandoned JP2000068402A (en) 1998-08-18 1998-08-18 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2000068402A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146889A (en) * 2006-12-07 2008-06-26 Yupo Corp Terminal cover for heater

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146889A (en) * 2006-12-07 2008-06-26 Yupo Corp Terminal cover for heater

Similar Documents

Publication Publication Date Title
US6646338B2 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
JP3963484B2 (en) Electronic component, semiconductor device, and manufacturing method thereof
US6232147B1 (en) Method for manufacturing semiconductor device with pad structure
JP3420703B2 (en) Method for manufacturing semiconductor device
JPH0888245A (en) Semiconductor device
WO2000070677A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3228339B2 (en) Semiconductor device and method of manufacturing the same
JP2000138317A (en) Semiconductor device and its manufacture
US6465876B1 (en) Semiconductor device and lead frame therefor
JPH0883865A (en) Resin sealed semiconductor device
JPH0878572A (en) Semiconductor package and manufacturing method thereof as well as circuit board and electronic equipment using the same
JP3281591B2 (en) Semiconductor device and manufacturing method thereof
JP2002026073A (en) Semiconductor device and its manufacturing method
US6803647B2 (en) Mounting structure of semiconductor device and mounting method thereof
JP2000068402A (en) Semiconductor device
JP2658967B2 (en) Supporting member for electronic package assembly and electronic package assembly using the same
WO1998050950A1 (en) Semiconductor device and its manufacture
JPH10321750A (en) Semiconductor device and manufacture of wiring board having semiconductor chip mounted thereon
JP2000031319A (en) Substrate carrier for mounting semiconductor element and semiconductor device using the same
JP3417292B2 (en) Semiconductor device
JP4300432B2 (en) Electronic component and manufacturing method thereof
JP4189681B2 (en) Electronic component, semiconductor device, and manufacturing method thereof
JPH11204565A (en) Semiconductor device
JP2006086541A (en) Electronic component and semiconductor device
JP2001267460A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060720