JP2000056337A - アクティブマトリクス基板およびそれを用いた液晶素子 - Google Patents
アクティブマトリクス基板およびそれを用いた液晶素子Info
- Publication number
- JP2000056337A JP2000056337A JP22205198A JP22205198A JP2000056337A JP 2000056337 A JP2000056337 A JP 2000056337A JP 22205198 A JP22205198 A JP 22205198A JP 22205198 A JP22205198 A JP 22205198A JP 2000056337 A JP2000056337 A JP 2000056337A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- substrate
- film
- liquid crystal
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
さいアクティブマトリクス基板および該基板を用いた優
れたスイッチング特性の液晶素子を提供する。 【解決手段】 液晶表示素子1は、アクティブマトリク
ス基板2と対向基板3との空隙に液晶層4を充填して構
成される。アクティブマトリクス基板2の絶縁性基板5
の上には、互いに平行に間隔を開けて複数のゲートライ
ン6が設けられ、該ライン6とは直交しかつ絶縁性を保
持し、互いに間隔を開けて複数のソースライン7が設け
られる。またゲートおよびソースライン6,7が交差す
ることによって形成される複数の矩形領域には、画素電
極21と、各電極21とライン6,7とを接続するTF
T素子18とがそれぞれ設けられる。酸発生機能を有す
る有機樹脂膜から成る保護膜19は少なくともTFT素
子18を覆う。画素電極21は、保護膜19のスルーホ
ール20を介してTFT素子18と接続される。
Description
に適用されるアクティブマトリクス基板に関する。また
本発明は、アクティブマトリクス基板を用いた液晶表示
素子などの液晶素子に関する。
に液晶層を充填して構成される。図1に示されるよう
に、一対の基板のうちの一方基板であるアクティブマト
リクス基板2は、絶縁性基板5、ゲートライン6、ソー
スライン7、画素電極21、スイッチング素子であるT
FT(薄膜トランジスタ)素子18および保護膜19を
含んで構成される。絶縁性基板5の一方表面上には、複
数のゲートライン6が設けられ、ゲートライン6とは直
交しかつ絶縁性を保持して複数のソースライン7が設け
られる。また、ゲートライン6とソースライン7とが交
差することによって形成される複数の矩形領域には、画
素電極21と、各画素電極21とゲートおよびソースラ
イン6,7とを接続してTFT素子18とがそれぞれ設
けられる。
7とTFT素子18とを覆う基板のほぼ全面に形成され
た保護膜19の上に画素電極21が形成され、画素電極
21は保護膜19のスルーホール20を介してTFT素
子18と接続される。さらに、保護膜19および画素電
極21を覆う基板のほぼ全面に配向膜22が設けられ
る。
6と接続されるゲート電極9、ゲートライン6およびゲ
ート電極9を覆うゲート絶縁膜10、ゲート電極9の上
に相当するゲート絶縁膜10の上に設けられる半導体膜
11、半導体膜11の上にそれぞれ設けられるn+アモ
ルファスシリコン膜12,13、ゲート絶縁膜10の上
に一方のn+アモルファスシリコン膜12に一部分が重
畳するようにして設けられ、ソースライン7と接続され
るソース電極14、およびゲート絶縁膜10の上に他方
のn+アモルファスシリコン膜13に一部分が重畳する
ようにして設けられ、保護膜19のスルーホール20を
介して画素電極20と接続されるドレイン電極15を含
んで構成される。
3は、絶縁性基板23と対向電極26とを含んで構成さ
れる。カラー表示を行うためにカラーフィルタ24およ
び遮光膜25を含んでも構わない。絶縁性基板23の一
方表面上には、画素電極21に対向した表示に直接かか
わる領域にカラーフィルタ24が設けられる。また、画
素電極21に対向した領域以外の表示に直接かかわらな
い領域に遮光膜25が設けられる。対向電極26は、カ
ラーフィルタ24および遮光膜25の全面を一体的に覆
って設けられる。対向電極26の上には、配向膜27が
設けられる。
板3は、互いの配向膜22,27同士を内方側に向け
て、所定の間隔を開けて対向して配置される。基板間に
液晶が封入されて、液晶層4が形成される。
ートライン、ソースラインおよびスイッチング素子のう
ちの一部を絶縁膜を介して画素電極で覆い、液晶ドメイ
ンの発生によるコントラスト低下を防止する技術が開示
されている。
基板または多結晶シリコン膜と、アルミニウムやシリコ
ン合金などの金属配線層との間に、シリコン酸化膜から
成る層間絶縁膜を有し、該層間絶縁膜のコンタクト孔に
配置されたタングステンなどの金属または珪化金属を介
して、半導体基板または多結晶シリコン膜と、金属配線
層とを接続する技術に関する。層間絶縁膜の金属配線層
側に、たとえばシリコンラダーポリマである有機樹脂の
硬化膜を設け、コンタクト孔の金属または珪化金属側に
有機樹脂の硬化膜以外の材料から成る膜、たとえばシリ
コン酸化膜やシリコン窒化膜を設けている。
配線層上にSiO2 やSiNなどから成る絶縁膜を介し
て上層配線層を設けて、絶縁膜によって下層配線層の段
差を平坦化して信頼性の向上および高集積度化を図る技
術が開示されている。
基板上に層間絶縁膜を介してシリコン含有ポリマ層を設
け、層間絶縁膜およびシリコン含有ポリマ層に化学的−
機械的研磨法で埋込み配線を形成するための配線溝ある
いはビアホールを形成する技術に関する。層間絶縁膜と
して、ポリイミド、フッ素変性ポリイミド、高密度化ポ
リエチレンおよびポリキノリンなどの低誘電率の有機樹
脂が用いられる。
路の層間絶縁膜として用いられる感光性耐熱性樹脂組成
物が開示されている。たとえば、側鎖に芳香族酸無水物
を有するシリコーン樹脂、側鎖に多官能低級オキシドを
有するシリコーン化合物、および光照射によって酸を発
生する酸発生剤の混合組成物が開示されている。
イン6やソースライン7に対して画素電極21を重畳し
た構成の液晶表示素子を実現するには、各ライン6,7
と画素電極21と間に形成される寄生容量を低減する必
要がある。寄生容量は、アクティブマトリクス型の液晶
表示装置において、シャドーイングと称される表示不良
につながり表示品位を低下させる。シャドーイングは液
晶表示素子の駆動方法を工夫することによって軽減する
が、本質的な解消のためには寄生容量の低減が望まし
い。
て、比誘電率が酸化シリコン膜の比誘電率以下である誘
電率が比較的低い材料で、かつ2μm〜5μmの膜厚が
得られる材料を用いることが好ましい。このような材料
として、たとえばアクリル樹脂、ポリイミド、ベンゾシ
クロブテンおよびフッ素樹脂などの有機樹脂材料が使用
される。
T素子などのスイッチング素子を保護するという役割を
担うことができるが、従来から保護膜として用いられて
きた窒化シリコン膜などとは異なり、半導体表面を安定
化するという役割に欠ける。すなわち、ケイ素の未結合
手を水素で終端することができない。したがって、スイ
ッチング素子の閾値電圧にばらつきが生じ、液晶表示装
置の表示特性ばらつきを大きくするという不都合が生じ
る。
膜、特開平5−102315号公報のシリコン酸化膜か
ら成る層間絶縁膜、および特開平6−140384号公
報のSiO2 やSiNなどから成る絶縁膜では、上述し
たような不都合が生じる。特開平9−232428号公
報では、低誘電率有機樹脂を半導体基板上の層間絶縁膜
として用いている。また特開平5−17686号公報で
は、側鎖に芳香族酸無水物を有するシリコーン樹脂、側
鎖に多官能低級オキシドを有するシリコーン化合物、お
よび光照射によって酸を発生する酸発生剤の混合組成物
を集積回路の層間絶縁膜として用いている。しかしいず
れも、半導体基板や集積回路として、特にTFT素子な
どのスイッチング素子を用いたものではない。
電圧のばらつきが小さいアクティブマトリクス基板およ
び該アクティブマトリクス基板を用いた優れたスイッチ
ング特性の液晶素子を提供することである。
と、絶縁性基板上に互いに平行に間隔を開けて設けられ
る複数のゲートラインと、ゲートラインとは直交しかつ
絶縁性を保持し、互いに間隔を開けて設けられる複数の
ソースラインと、ゲートおよびソースラインが交差する
ことによって形成される複数の矩形領域にそれぞれ設け
られる画素電極と、矩形領域毎に各画素電極とゲートお
よびソースラインとを電気的に接続して設けられるスイ
ッチング素子と、少なくともスイッチング素子を覆う保
護膜と、を備えるアクティブマトリクス基板において、
前記保護膜が、酸発生機能を有する有機樹脂膜から成る
ことを特徴とするアクティブマトリクス基板である。
給される制御信号によってスイッチング素子が駆動す
る。たとえば、スイッチング素子の駆動時にソースライ
ンを介して供給される表示などの信号が画素電極に与え
られ、たとえば本発明のアクティブマトリクス基板を用
いた液晶表示素子では表示状態が得られる。スイッチン
グ素子を覆う保護膜を酸発生機能を有する有機樹脂膜で
構成することによって、該保護膜と接するスイッチング
素子の半導体表面に水素を供給して、ケイ素の未結合手
を水素で終端することができる。これによって、半導体
表面を安定化することができる。したがって、スイッチ
ング素子の閾値電圧のばらつきを低減することができ
る。たとえば本発明のアクティブマトリクス基板を用い
た液晶表示素子では、表示特性のばらつきが小さくな
る。
は、酸発生剤と結着樹脂とを含むことを特徴とする。
含む有機樹脂膜によって、上述したように半導体表面を
安定化することができ、スイッチング素子の閾値電圧の
ばらつきを低減することができる保護膜を実現すること
ができる。
って酸を発生する光酸発生剤であることを特徴とする。
射によって酸を発生するものを用いることができ、保護
膜形成時に光を照射して、上述したような半導体表面を
安定化することができ、スイッチング素子の閾値電圧の
ばらつきを低減することができる保護膜を実現すること
ができる。
を発生する熱酸発生剤であることを特徴とする。
よって酸を発生するものを用いることができ、保護膜形
成時に熱を照射して、上述したような半導体表面を安定
化することができ、スイッチング素子の閾値電圧のばら
つきを低減することができる保護膜を実現することがで
きる。
の重量割合は、1重量%以上5重量%以下の範囲である
ことを特徴とする。
添加することによって、半導体表面を安定化することが
でき、スイッチング素子の閾値電圧のばらつきを低減す
ることができる保護膜を実現することができる。
アクティブマトリクス基板と、アクティブマトリクス基
板の画素電極側に該アクティブマトリクス基板に対向し
て所定の間隔をあけて配置される対向基板と、アクティ
ブマトリクス基板と対向基板との空隙に充填される液晶
層と、を備える液晶素子であって、前記対向基板は、絶
縁性基板と、該絶縁性基板の液晶層側表面に形成される
対向電極と、を含むことを特徴とする液晶素子である。
面を安定化してスイッチング素子の閾値電圧のばらつき
を低減したアクティブマトリクス基板と、対向基板との
間に液晶を充填して液晶素子を実現することができる。
この液晶素子では、スイッチング素子の閾値電圧のばら
つきが小さくなるので、優れたスイッチング特性が得ら
れる。たとえば液晶表示素子とした場合には、表示特性
のばらつきが小さくなり、表示品位が向上する。
形態であるアクティブマトリクス基板を用いた液晶表示
素子1を示す平面図であり、図1(B)は図1(A)の
I−I断面図である。液晶表示素子1は、アクティブマ
トリクス基板2と対向基板3との空隙に液晶層4と充填
して構成される。アクティブマトリクス基板2は、絶縁
性基板5、ゲートライン6、ソースライン7、画素電極
21、スイッチング素子であるTFT素子18および保
護膜19を含んで構成される。
光性を有する基板で実現される。絶縁性基板5の一方表
面上には、互いに平行に間隔を開けて複数のゲートライ
ン6が設けられる。本実施形態のアクティブマトリクス
基板2は補助容量素子をも備え、したがってゲートライ
ン6とともに補助容量用ライン8が絶縁性基板5の一方
表面上に設けられる。補助容量用ライン8はゲートライ
ン6と平行に間隔を開けて設けられる。さらに、絶縁性
基板5の一方表面上には、ゲートライン6とは直交しか
つ絶縁性を保持し、互いに間隔を開けて複数のソースラ
イン7が設けられる。ソースライン7は、透明電極と金
属電極との積層構造を有する。
あって、ゲートライン6とソースライン7とが交差する
ことによって形成される複数の矩形領域には、画素電極
21がそれぞれ設けられる。さらに、前記矩形領域毎
に、各画素電極21とゲートおよびソースライン6,7
とを電気的に接続するTFT素子18が設けられる。
って保護膜19が設けられる。具体的に保護膜19は、
ゲートライン6、ソースライン7およびTFT素子18
を覆って基板全面に形成され、酸発生機能を有する有機
樹脂膜から成る。画素電極21は保護膜19の上に設け
られ、保護膜19に設けられたスルーホール20を介し
てTFT素子18と電気的に接続される。
9、ゲート絶縁膜10、半導体膜11、n+アモルファ
スシリコン膜12,13、ソース電極14およびドレイ
ン電極15を含んで構成される。ゲート電極9はゲート
ライン6と電気的に接続される。ゲート絶縁膜10は、
ゲートライン6およびゲート電極9を覆って設けられ
る。本実施形態のゲート絶縁膜10は、ゲートライン6
およびゲート電極9とともに補助容量用ライン8をも覆
って設けられる。
10の上には、半導体膜11が設けられる。半導体膜1
1の上には、n+アモルファスシリコン膜12,13が
それぞれ設けられる。ゲート絶縁膜10の上には、一方
のn+アモルファスシリコン膜12に一部分が重畳する
ようにしてソース電極14が設けられる。ソース電極1
4はソースライン7と電気的に接続され、透明電極14
aと金属電極14bとの積層構造を有する。またゲート
絶縁膜10の上には、他方のn+アモルファスシリコン
膜13に一部分が重畳するようにして、ドレイン電極1
5が設けられる。ドレイン電極15は、補助容量用ライ
ン8の上にまで延びて設けられ、透明電極15aと金属
電極15bとの積層構造を有する。
量用ライン8の上に設けられており、ドレイン電極15
が露出している。保護膜19の上に設けられた画素電極
21はスルーホール20から露出したドレイン電極15
と接触し、これによってTFT素子18と画素電極21
とが電気的に接続される。保護膜19および画素電極2
1を覆って、配向膜22が設けられる。
26とを含んで構成される。本実施形態の液晶表示素子
1では、カラー表示を行うためにカラーフィルタ24お
よび遮光膜25をも含む。絶縁性基板23は、たとえば
ガラスなどの透光性を有する基板で実現される。絶縁性
基板23の一方表面上の前記画素電極21に対向した表
示に直接かかわる領域には、カラーフィルタ24が設け
られる。また、画素電極21に対向した領域以外の表示
に直接かかわらない領域には、遮光膜25が設けられ
る。表示に直接かかわらない領域とは、たとえばゲート
ライン6、ソースライン7、TFT素子18およびこれ
らの隙間である。対向電極26は、カラーフィルタ24
および遮光膜25の全面を一体的に覆って設けられる。
対向電極26の上には、配向膜27が設けられる。
板3は、互いの配向膜22,27同士を内方側に向け
て、所定の間隔を開けて対向して配置される。基板間に
液晶が封入されて、液晶層4が形成される。
る。上述のようにして構成される液晶表示素子1では、
ゲート回路29からゲートライン6を介して供給される
制御信号によってTFT素子18が駆動する。たとえ
ば、TFT素子18の駆動時に、ソース回路30からソ
ースライン7を介して供給される表示信号が、画素電極
21に与えられて表示状態が得られる。補助容量素子2
8の一方端子はTFT素子18のドレイン電極15と接
続され、他方端子は補助容量用ライン8に接続される。
素子18を覆う保護膜19が、酸発生機能を有する有機
樹脂膜から成ることである。図3は、液晶表示素子1の
閾値電圧の時間変化特性を示すグラフである。符号Aで
示される特性は、保護膜19を酸発生機能を有する有機
樹脂膜で実現した本実施形態の液晶表示素子1のもので
ある。符号Bで示される特性は、従来技術の保護膜であ
るアクリル樹脂製の保護膜を用いた液晶表示素子のもの
である。
圧が時間経過とともに低下してゆくが、本実施形態の保
護膜19を用いた素子1では時間が経過しても閾値はほ
とんど低下していないことが判る。すなわち、保護膜1
9として酸発生機能を有する有機樹脂膜を用いることに
よって、該保護膜19と接する半導体膜11の表面に水
素を供給して、ケイ素の未結合手を水素で終端すること
ができる。これによって、半導体膜11の表面を安定化
することができる。したがって、TFT素子18の閾値
電圧のばらつきを低減することができる。液晶表示素子
1では、表示特性ばらつきが小さくなる。
を含む有機樹脂膜から成ることが好ましい。結着樹脂と
しては、たとえば感光性樹脂および熱硬化性樹脂を用い
ることができる。酸発生剤としては、光照射によって酸
を発生するもの、または熱によって酸を発生するものを
用いることが好ましい。また、前記結着樹脂に対する酸
発生剤の重量割合は、1重量%以上5重量%以下の範囲
であることが好ましい。
ニルスルホニウムヘキサフロロアンテモネン、ピロガロ
ールトリメシレート、ラウリルガレットトリメシレー
ト、およびビスシクロヘキシルスルホニルジアゾメタン
が挙げられる。
酸を発生するカチオン重合触媒が使用でき、たとえばス
ルホニウム塩、ベンゾチアゾリウム塩、アンモニウム
塩、およびホスホニウム塩などのアニウム塩が挙げられ
る。
セトフェニルジメチルスルホニウムヘキサフルオロアン
チモネート、ベンジル−4−ヒドロキシフェニルメチル
スルホニウムヘキサフルオロフォスフェート、ジベンジ
ル−4−ヒドロキシフェニルスルフォニウムヘキサフル
オロアンチモネート、およびp−クロロベンジル−4−
ヒドロキシフェニルメチルスルホニウムヘキサフルオロ
アンチモネートが挙げられる。
3−ベンジルベンゾチアゾリウムヘキサフルオロアンチ
モネート、および3−ベンジル−5−クロロベンゾチア
ゾリウムヘキサフルオロアンチモネートが挙げられる。
販品としては、三新化学工業株式会社のサンエードSI
−L85,SI−L110,SI−L145,SI−L
150がある。
工程図である。工程a1では、絶縁性基板5を準備す
る。工程a2では、絶縁性基板5の一方表面上にゲート
ライン6およびゲート電極9を形成する。本実施形態で
は、補助容量用ライン8をも形成した。工程a3では、
ゲートライン6、ゲート電極9および補助容量用ライン
8を覆ってゲート絶縁膜10を形成する。工程a4で
は、ゲート電極9の上のゲート絶縁膜10の上に半導体
膜11を形成する。工程a5では、半導体膜11の上に
n+アモルファスシリコン膜12,13をそれぞれ形成
する。
極14およびドレイン電極15を形成する。本実施形成
では、これらの部材は透明電極14a,15aと金属電
極14b,15bとの積層構造を有し、まず透明電極と
してITO(インジウム錫酸化物)膜をスパッタリング
法で形成し、続いてその上に金属電極をスパッタリング
法で形成し、パターニングによってソースライン7、ソ
ース電極14およびドレイン電極15を形成した。この
ように透明電極14a,15aと金属電極14b,15
bとの積層構造とすることによって、たとえば金属電極
14b,15bの一部分に膜欠陥が発生したとしても、
透明電極14a,15aによって電気的接続が保持され
るので、断線を防止することができる。したがって、ソ
ースライン7からの信号を画素電極21に確実に与える
ことができ、液晶表示素子1の信頼性を向上することが
できる。このようにしてTFT素子18が完成する。
のほぼ全面にスルーホール20を有する保護膜19を形
成する。工程a8では、保護膜19の上に画素電極21
を形成する。工程a9では、保護膜19および画素電極
21を覆う基板のほぼ全面に配向膜22を形成する。こ
のようにして一方のアクティブマトリクス基板2が完成
する。
準備する。工程a11では、絶縁性基板23の一方表面
上の表示に直接かかわる領域にカラーフィルタ24を、
表示に直接かかわらない領域に遮光膜25をそれぞれ形
成する。遮光膜25は、金属膜をスパッタリング法で形
成し、パターニングして形成した。カラーフィルタ24
は、赤、緑および青の感光性カラーレジストを塗布し、
露光し、現像することによって形成した。工程a12で
は、カラーフィルタ24および遮光膜25を覆って基板
のほぼ全面に対向電極26を形成する。対向電極26
は、たとえばITOなどの透明電極をスパッタリング法
で形成した。工程a13では対向電極26を覆って配向
膜27を形成する。このようにして他方に対向基板3が
完成する。
リクス基板2と対向基板3とを貼合わせる。工程a15
では、基板2,3の間に液晶を封入する。工程a16で
は、液晶注入口を封止する。これによって液晶層4が形
成される。このようにして液晶表示素子1が完成する。
19の製造方法を示す工程図である。これは、結着樹脂
として感光性樹脂を用いた場合の工程図である。工程b
1では、保護膜用塗布液を塗布する。たとえば、光酸発
生剤を混入させたポジ型(光照射部が可溶化)感光性ア
クリル樹脂をスピンコート法で塗布した。工程b2で
は、塗布した膜をスルーホール20を形成するためのマ
スクを介して露光する。工程b3では、現像する。これ
によって、スルーホール20が形成される。
を発生させるために、基板全体を露光する。たとえば、
g線(波長436nm)、h線(波長405nm)、i
線(波長365nm)(各光線の波長を補充願います)
を光源としたプロキシミティ露光装置によって、500
mJの露光を行った。これによって、酸発生剤から酸が
発生するとともに、アクリル樹脂中の感光基がつぶれて
樹脂の脱色が可能である。工程b5では、加熱によって
塗布膜を完全に硬化する。たとえば200℃で1時間加
熱した。このようにしてスルーホール20を有する保護
膜19が完成する。なお、感光性樹脂中に熱酸発生剤を
混入し、上記工程b5の加熱工程で酸を発生させること
が可能である。
19の他の製造方法を示す工程図である。これは、結着
樹脂として熱硬化性樹脂を用いた場合の工程図である。
工程c1では、保護膜用塗布液を塗布する。工程c2で
は、基板全体を加熱し、塗布した膜を硬化するととも
に、混入した熱酸発生剤から酸を発生させる。たとえば
200℃で1時間加熱した。工程c3では、硬化した膜
の上にレジストを塗布する。たとえばスピンコート法で
塗布した。工程c4では、レジスト膜をスルーホール2
0を形成するためのマスクを介して露光する。工程c5
では、現像する。工程c6では、エッチングする。これ
によって、スルーホール20が形成される。このように
してスルーホール20を有する保護膜19が完成する。
脂を用いるよりも感光性樹脂を用いた方が、少ない工程
数で保護膜19を製造することができる。なお、熱硬化
性樹脂を用いて保護膜19を作成する場合、結着樹脂中
の感光基をつぶして樹脂の脱色を行う露光工程を追加し
ても構わない。たとえば工程c2の前に露光工程を追加
しても構わない。
生剤とを含む有機樹脂膜から成る保護膜19と、従来技
術のように化学増幅型のレジスト膜から成る保護膜との
差異を説明する。
布した後、まず、スルーホール形成のためのパターニン
グ(部分露光)を行う。このとき、光照射部分の酸発生
剤は酸を発生するものの樹脂のアルカリ可溶化反応には
使用されない。光照射部分の感光性樹脂の感光基がアル
カリ可溶化する。次に、酸発生のための全面露光を行
う。このとき、残余部分の酸発生剤が酸を発生する。
塗布した後、スルーホール形成のためのパターニング
(部分露光)を行う。このとき、光照射部分のレジスト
の酸発生剤は酸を発生し、この後、基板全体を加熱する
ことによって、酸が拡散し、化学増幅作用によってレジ
ストがアルカリ可溶化される。
安定性を得るために、基板全面を所定温度に一定に保つ
ための高精度な温度管理が必要である。したがって、保
護膜形成に手間がかかり、製造コストが高価となる。一
方本発明では、基板全面に所定量の光を照射するだけで
よく、保護膜形成が容易であり、製造コストが安価とな
る。
酸発生剤はパターニング工程の化学増幅には寄与しない
ものであり、保護膜に関して本発明の有機樹脂膜は従来
技術のレジスト膜とは異なるものである。
もスイッチング素子を覆う保護膜を酸発生機能を有する
有機樹脂膜で構成したので、該保護膜と接する半導体表
面に水素を供給してケイ素の未結合手を水素で終端する
ことができ、これによって半導体表面を安定化すること
ができる。したがって、スイッチング素子の閾値電圧の
ばらつきを低減することができる。
とを含む有機樹脂膜によって保護膜を実現することがで
きる。
射によって酸を発生するものを用いることができる。
よって酸を発生するものを用いることができる。
重量%以上5重量%以下の範囲で酸発生剤を添加するこ
とによって、半導体表面を安定化することができ、スイ
ッチング素子の閾値電圧のばらつきを低減することがで
きる保護膜を実現することができる。
体表面を安定化してスイッチング素子の閾値電圧のばら
つきを低減したアクティブマトリクス基板と、対向基板
との間に液晶を充填して液晶素子を実現することができ
る。この液晶素子では、スイッチング素子の閾値電圧の
ばらつきが小さく成るので、優れたスイッチング特性が
得られ、たとえば液晶表示素子の表示特性のばらつきが
小さくなり、表示品位が向上する。
クス基板を用いた液晶表示素子1を示す図である。
すグラフである。
る。
る。
Claims (6)
- 【請求項1】 絶縁性基板と、 絶縁性基板上に互いに平行に間隔を開けて設けられる複
数のゲートラインと、ゲートラインとは直交しかつ絶縁
性を保持し、互いに間隔を開けて設けられる複数のソー
スラインと、 ゲートおよびソースラインが交差することによって形成
される複数の矩形領域にそれぞれ設けられる画素電極
と、 矩形領域毎に各画素電極とゲートおよびソースラインと
を電気的に接続して設けられるスイッチング素子と、 少なくともスイッチング素子を覆う保護膜と、を備える
アクティブマトリクス基板において、 前記保護膜が、酸発生機能を有する有機樹脂膜から成る
ことを特徴とするアクティブマトリクス基板。 - 【請求項2】 前記保護膜を成す有機樹脂膜は、酸発生
剤と結着樹脂とを含むことを特徴とする請求項1記載の
アクティブマトリクス基板。 - 【請求項3】 前記酸発生剤は、光の照射によって酸を
発生する光酸発生剤であることを特徴とする請求項2記
載のアクティブマトリクス基板。 - 【請求項4】 前記酸発生剤は、熱によって酸を発生す
る熱酸発生剤であることを特徴とする請求項2記載のア
クティブマトリクス基板。 - 【請求項5】 前記結着樹脂に対する酸発生剤の重量割
合は、1重量%以上5重量%以下の範囲であることを特
徴とする請求項2記載のアクティブマトリクス基板。 - 【請求項6】 請求項1〜5のうちのいずれか1記載の
アクティブマトリクス基板と、 アクティブマトリクス基板の画素電極側に該アクティブ
マトリクス基板に対向して所定の間隔をあけて配置され
る対向基板と、 アクティブマトリクス基板と対向基板との空隙に充填さ
れる液晶層と、を備える液晶素子であって、 前記対向基板は、絶縁性基板と、該絶縁性基板の液晶層
側表面に形成される対向電極と、を含むことを特徴とす
る液晶素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22205198A JP3443332B2 (ja) | 1998-08-05 | 1998-08-05 | アクティブマトリクス基板の製造方法および液晶素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22205198A JP3443332B2 (ja) | 1998-08-05 | 1998-08-05 | アクティブマトリクス基板の製造方法および液晶素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000056337A true JP2000056337A (ja) | 2000-02-25 |
JP3443332B2 JP3443332B2 (ja) | 2003-09-02 |
Family
ID=16776337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22205198A Expired - Fee Related JP3443332B2 (ja) | 1998-08-05 | 1998-08-05 | アクティブマトリクス基板の製造方法および液晶素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3443332B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100414414C (zh) * | 2004-06-14 | 2008-08-27 | 三星电子株式会社 | 有机薄膜晶体管阵列面板及其制造方法 |
WO2010058621A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 液晶表示装置 |
-
1998
- 1998-08-05 JP JP22205198A patent/JP3443332B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100414414C (zh) * | 2004-06-14 | 2008-08-27 | 三星电子株式会社 | 有机薄膜晶体管阵列面板及其制造方法 |
US7993958B2 (en) | 2004-06-14 | 2011-08-09 | Samsung Electronics Co., Ltd. | Organic thin film transistor array panel and manufacturing method thereof |
US8389992B2 (en) | 2004-06-14 | 2013-03-05 | Samsung Display Co., Ltd. | Organic thin film transistor array panel and manufacturing method thereof |
WO2010058621A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 液晶表示装置 |
US8482689B2 (en) | 2008-11-21 | 2013-07-09 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JP3443332B2 (ja) | 2003-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9461265B2 (en) | Display device substrate, display device substrate manufacturing method, display device, liquid crystal display device, liquid crystal display device manufacturing method and organic electroluminescent display device | |
US7440041B2 (en) | Method of fabricating array substrate having color filter on thin film transistor structure | |
JP3971909B2 (ja) | 液晶表示装置用薄膜トランジスターの製造方法 | |
US20050219433A1 (en) | Liquid crystal display device and method for fabricating the same | |
EP0338766A1 (en) | Method of fabricating an active matrix substrate | |
JP2004163968A (ja) | 液晶表示装置の製造方法 | |
JP4772653B2 (ja) | Tftアレイ基板及びその製造方法 | |
US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
JP3305235B2 (ja) | アクティブ素子アレイ基板 | |
JP2004334214A (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
JP2002328396A (ja) | 液晶表示装置及びその製造方法 | |
KR20050067934A (ko) | 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법 | |
JP2005283689A (ja) | 液晶表示装置とその製造方法 | |
JP3443332B2 (ja) | アクティブマトリクス基板の製造方法および液晶素子の製造方法 | |
JP3747828B2 (ja) | 電気光学装置及びその製造方法 | |
JP2004004164A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
JP2000243834A (ja) | 半導体装置及びその製造方法並びに電気光学装置 | |
JP4253181B2 (ja) | 画像表示パネル、フォトマスク、画像表示装置、画像表示パネルを製造する方法 | |
JP2004146788A (ja) | 樹脂絶縁層の製造方法、電気光学装置用基板、電気光学装置の製造方法、及び電気光学装置 | |
KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
JPH0588199A (ja) | 液晶表示装置 | |
US20040008294A1 (en) | Liquid crystal display device and method for manufacturing the same | |
CN113690181B (zh) | Tft阵列基板及其制作方法 | |
KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |