JP2000052623A - Recording device - Google Patents

Recording device

Info

Publication number
JP2000052623A
JP2000052623A JP10220947A JP22094798A JP2000052623A JP 2000052623 A JP2000052623 A JP 2000052623A JP 10220947 A JP10220947 A JP 10220947A JP 22094798 A JP22094798 A JP 22094798A JP 2000052623 A JP2000052623 A JP 2000052623A
Authority
JP
Japan
Prior art keywords
data
recording
clock signal
bit
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10220947A
Other languages
Japanese (ja)
Inventor
Sukeaki Aoki
右顕 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP10220947A priority Critical patent/JP2000052623A/en
Publication of JP2000052623A publication Critical patent/JP2000052623A/en
Pending legal-status Critical Current

Links

Landscapes

  • Optical Communication System (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Dot-Matrix Printers And Others (AREA)

Abstract

PROBLEM TO BE SOLVED: To transmit data surely to a recording head stably at high speed by disposing conversion means of data to an optical signal and an optical fiber for transmitting converted data to the recording head side, in a recording device provided with a recording head in which a set recording device carriers out a one-time recording operation. SOLUTION: A recording device includes a recording head that has recording devices of (n) pieces (n>=2), and in which each recording device of (n) pieces performs once recording operation on the basis of data of (m) bits (m>=n), wherein there are provided with means for converting data into an optical signal and means for transmitting data converted into an optical signal to the recording head side. Concretely, on a substrate 6 having a printer control circuit mounted, a transmitting optical connector 7 is provided for converting an electrical signal into an optical signal by a light emitting element so as to be combined to the optical fiber 8, and also, on the recording head side 2 a receiving optical connector 9 is provided for converting the optical signal receiving by being combined to the optical fiber 8 into an electrical signal by a light receiving element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は記録装置に関し、特
に記録ヘッドに対するデータ伝送を光信号で行なう記録
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording apparatus, and more particularly, to a recording apparatus that transmits data to a recording head by an optical signal.

【0002】[0002]

【従来の技術】一般に、プリンタ、ファクシミリ、複写
装置等に用いられる記録装置、例えばインクジェット記
録装置の印字機構部は、例えば図8に示すようにキャリ
ッジガイド101にインクジェットヘッド等の記録デバ
イスを有する記録ヘッドを搭載したキャリッジ102を
摺動自在に装着し、記録媒体103を案内搬送する搬送
ローラ(プラテンローラ)104とガイドローラ105
とを設け、キャリッジ102を主走査方向に移動させ、
記録媒体103を副走査方向に搬送しながら、キャリッ
ジ102の記録ヘッドからインク滴を吐出させて記録媒
体103に記録(「印写」或いは「印字」ともいう。)
する。
2. Description of the Related Art In general, a printing mechanism used in a printer, a facsimile, a copying machine or the like, for example, a printing mechanism of an ink-jet printing apparatus has a printing mechanism having a printing device such as an ink-jet head on a carriage guide 101 as shown in FIG. A carriage 102 on which a head is mounted is slidably mounted, and a conveyance roller (platen roller) 104 for guiding and conveying the recording medium 103 and a guide roller 105
Are provided, and the carriage 102 is moved in the main scanning direction.
While transporting the recording medium 103 in the sub-scanning direction, ink droplets are ejected from the recording head of the carriage 102 to record on the recording medium 103 (also referred to as “printing” or “printing”).
I do.

【0003】ここで、記録ヘッドを構成するインクジェ
ットヘッドには、n個のノズルと、各ノズルが連通する
加圧液室と、各加圧液室を加圧してノズルからインク滴
を吐出させるエネルギーを発生するn個のエネルギー発
生手段、例えば圧電素子等の電気機械変換素子或いはヒ
ータ等の電気熱変換素子とを備えている。また、キャリ
ッジ102にはこの記録ヘッドの各エネルギー発生手段
を駆動するための駆動回路と、受信データを駆動回路へ
転送するための受信回路とを搭載している。
Here, an ink jet head constituting a recording head has n nozzles, a pressurized liquid chamber in which each nozzle communicates, and energy for pressurizing each pressurized liquid chamber to discharge ink droplets from the nozzle. , For example, an electromechanical conversion element such as a piezoelectric element or an electrothermal conversion element such as a heater. The carriage 102 has a drive circuit for driving each energy generating means of the recording head and a receiving circuit for transferring received data to the drive circuit.

【0004】そして、装置本体側に記録装置全体を制御
するプリンタ制御回路を実装した基板106を配設し、
この基板106のプリンタ制御回路とキャリッジ102
の受信回路とをフレキシブルプリントケーブル107を
介して接続している。
[0004] A board 106 on which a printer control circuit for controlling the entire recording apparatus is mounted is provided on the apparatus main body side.
The printer control circuit of the substrate 106 and the carriage 102
Are connected via a flexible printed cable 107.

【0005】従来のインクジェット記録装置における記
録ヘッド及びプリンタ制御回路間のデータ伝送に係わる
部分を図9に示している。同図において、プリンタ制御
回路111には記録ヘッドを搭載したキャリッジ102
側に対して駆動用データ及び電源を伝送するための送信
回路113を設け、キャリッジ102側にはシリアルで
伝送されるnビットのデータをパラレルデータに変換す
るシフトレジスタ114と、記録デバイス(例えば上記
のエネルギー発生手段)115を駆動するためのデバイ
ス駆動回路116とを備え、このデバイス駆動回路11
6はシフトレジスタ114の出力とイネーブル信号EN
ABLEによって記録デバイス115を駆動するように
している。
FIG. 9 shows a portion related to data transmission between a recording head and a printer control circuit in a conventional ink jet recording apparatus. Referring to FIG. 1, a printer control circuit 111 includes a carriage 102 on which a recording head is mounted.
A transmission circuit 113 for transmitting drive data and power supply is provided on the side, and a shift register 114 for converting n-bit data transmitted serially into parallel data on the carriage 102 side, and a recording device (for example, Device driving circuit 116 for driving the energy generating means 115 of the
6 is an output of the shift register 114 and an enable signal EN.
The recording device 115 is driven by ABLE.

【0006】そこで、図10をも参照して記録ヘッドか
らインク滴を吐出させるまでのシーケンスについて説明
すると、先ず、同図(a)に示すようにプリンタ制御回
路111内の送信回路113からリセット信号RESE
Tを送信してキャリッジ102側のシフトレジスタ11
4をリセットする。
A sequence until the ink droplets are ejected from the recording head will be described with reference to FIG. 10. First, as shown in FIG. 1A, a reset signal is sent from a transmission circuit 113 in the printer control circuit 111. RESE
T to the shift register 11 on the carriage 102 side
Reset 4

【0007】次に、同図(d)に示すようにプリンタ制
御回路111で確定された印字用のデータが一旦シリア
ルデータに変換されデータDATAとして出力される。
このとき、同時にシフトレジスタ114に対して同図
(c)に示すようにデータラッチ用のクロック信号CL
OCKが送出されて、シフトレジスタ114にデータD
ATAがラッチされる(受信される)。nビット分のデ
ータDATAを送った後にプリンタ制御回路111から
同図(b)に示すようにイネーブル信号ENABLEを
送出することにより、デバイス駆動回路116が記録デ
バイス115をデータDATAに応じて駆動し、インク
滴が吐出されて1回の記録動作が完了する。
Next, as shown in FIG. 1D, the print data determined by the printer control circuit 111 is temporarily converted into serial data and output as data DATA.
At this time, the clock signal CL for data latch is simultaneously supplied to the shift register 114 as shown in FIG.
OCK is transmitted, and the data D is stored in the shift register 114.
ATA is latched (received). By sending an enable signal ENABLE from the printer control circuit 111 after sending n-bit data DATA as shown in FIG. 3B, the device drive circuit 116 drives the recording device 115 in accordance with the data DATA. One recording operation is completed after the ink droplet is ejected.

【0008】このようなプリンタ制御回路から記録ヘッ
ド側(キャリッジ側)へのデータ転送手段として、特開
平7−214869号公報や特開平5−246109号
公報に記載されているように、送信信号を一旦光信号に
変換して、発光ダイオード等の発光素子から送出させ、
これを記録ヘッド側(キャリッジ側)の受光素子によっ
て直接受光することでデータ伝送を行なうようにするこ
とが知られている。
As means for transferring data from such a printer control circuit to the recording head side (carriage side), a transmission signal is transmitted as described in JP-A-7-214869 and JP-A-5-246109. Once converted to an optical signal and sent from a light emitting element such as a light emitting diode,
It is known that data transmission is performed by directly receiving the light by a light receiving element on the recording head side (carriage side).

【0009】[0009]

【発明が解決しようとする課題】ところで、最近の画像
の高精細化と印刷時間の高速化、記録デバイスの高集
積、高密度化、カラー化によるインクの多色化などに伴
なって、記録ヘッドへのデータ転送レートはより高速な
値にしなければならない。この場合、従前のように電気
ケーブルを用いてデータ伝送を行なったのでは、例えば
1200dpiで1分間に10枚のA4サイズの画像を印
刷しようとしたとき、最低でも23.2Mbit/sec以上
のデータ転送レートが必要になり、これに対応するため
にデータ線数を増やして1本当たりの転送レートを下げ
ようとしても、ケーブルの太さや幅が大きくなり、装置
が大型化する。
By the way, with the recent increase in definition of images and speeding up of printing time, high integration and high density of recording devices, and multi-coloring of inks by colorization, recording has been advanced. The data transfer rate to the head must be faster. In this case, if data transmission is performed using an electric cable as before, for example, when printing 10 A4 size images per minute at 1200 dpi, data of at least 23.2 Mbit / sec or more is required. A transfer rate is required, and even if an attempt is made to reduce the transfer rate per line by increasing the number of data lines in order to cope with this, the thickness and width of the cable become large, and the device becomes large.

【0010】また、シリアル型記録装置のようにヘッド
が移動する場合には、少なくともセットされる用紙(記
録媒体)の主走査方向の長さと同等以上のケーブル長が
必要になり、データ線からの電磁ノイズの放出が大きく
なってその対策が必要になると共に、外部電磁ノイズも
載りやすくなるのでその対策も必要になる。
When the head moves as in a serial type recording apparatus, a cable length that is at least equal to the length of the sheet (recording medium) to be set in the main scanning direction is required, and the length of the cable from the data line is required. As the emission of electromagnetic noise increases, it is necessary to take countermeasures. In addition, external electromagnetic noise is also likely to be carried, so that countermeasures are also required.

【0011】そこで、上述したように光信号を空間伝送
することでデータの伝送を行なう方式が提案されている
が、空間伝送を行なうと、記録装置内部空間における反
射の弊害が生じてしまうおそれがある。
Therefore, as described above, a method for transmitting data by spatially transmitting an optical signal has been proposed. However, if spatial transmission is performed, there is a possibility that adverse effects of reflection in the internal space of the recording apparatus may occur. is there.

【0012】本発明は上記の点に鑑みてなされたもので
あり、高速かつ確実に安定してデータを記録ヘッドに伝
送できる記録装置を提供することを目的とする。
The present invention has been made in view of the above points, and has as its object to provide a recording apparatus capable of transmitting data to a recording head stably at high speed and reliably.

【0013】[0013]

【課題を解決するための手段】上記の課題を解決するた
め、請求項1の記録装置は、n個(n≧2)の記録デバ
イスを有し、mビット(m≧n)のデータに基づいて前
記n個の各記録デバイスが1回の記録動作を行なう記録
ヘッドを備えた記録装置において、データを光信号に変
換する手段と、光信号に変換されたデータを前記記録ヘ
ッド側に伝送する光ファイバとを備えている構成とし
た。
According to a first aspect of the present invention, there is provided a recording apparatus having n (n ≧ 2) recording devices, based on m-bit (m ≧ n) data. Means for converting data into an optical signal, and transmitting the data converted to an optical signal to the recording head side in a recording apparatus having a recording head in which each of the n recording devices performs a single recording operation. An optical fiber was provided.

【0014】請求項2の記録装置は、上記請求項1の記
録装置において、m個のデータをラッチする手段と、排
他的論理和をとる手段とを、データ送信側とデータ受信
側にそれぞれ設け、印刷開始動作から数えてk回目(k
≧2)の動作において(k−1)回目のm個の記録デー
タとk回目のm個のデータの排他的論理和を各々対応す
るビット同士でとり、この排他的論理和の出力を伝送し
て記録動作を行なう構成とした。
According to a second aspect of the present invention, in the recording apparatus of the first aspect, means for latching m data and means for exclusive OR are provided on the data transmitting side and the data receiving side, respectively. , The k-th time (k
In the operation of .gtoreq.2), the exclusive OR of the (k-1) th m pieces of recording data and the kth m pieces of data is obtained for each corresponding bit, and the output of this exclusive OR is transmitted. Recording operation.

【0015】請求項3の記録装置は、上記請求項1の記
録装置において、送信側には、mビットのパラレルデー
タをシリアルデータに変換する手段を設け、受信側に
は、受信したシリアルデータをパラレルデータに変換す
る手段、および1回の記録動作のデータを受信したとき
に1個のパルスを発生する手段を設け、n個の1回の記
録動作のデータをパラレルル−シリアル変換して送信
し、これを受信側でシリアル−パラレル変換して前記パ
ルスによって記録動作を1回行なう構成とした。
According to a third aspect of the present invention, in the recording apparatus of the first aspect, the transmitting side is provided with means for converting m-bit parallel data into serial data, and the receiving side is provided with a means for converting the received serial data. A means for converting the data into one parallel operation and a means for generating one pulse upon receiving the data of one recording operation are provided. The receiving side performs a serial-to-parallel conversion and performs the recording operation once by the pulse.

【0016】請求項4の記録装置は、上記請求項3の記
録装置において、送信側には、データラッチ用のクロッ
ク信号に同期した1クロック分の基準パルス、及びこれ
に続く駆動用のmビットのシリアルデータを送信する手
段を設け、受信側には、送信データの転送周期と同一周
波数を有する第1のクロック信号を生成する手段と、前
記基準パルスの受信時を基準にして前記第1のクロック
信号からデータ受信用の第2のクロック信号を生成する
手段とを備えている構成とした。
According to a fourth aspect of the present invention, in the recording apparatus of the third aspect, the transmitting side includes: a reference pulse for one clock synchronized with a clock signal for data latch; Means for transmitting the serial data of the data, a receiving side, a means for generating a first clock signal having the same frequency as the transfer cycle of the transmission data, and a first clock signal based on the reception of the reference pulse. Means for generating a second clock signal for data reception from the clock signal.

【0017】請求項5の記録装置は、上記請求項3の記
録装置において、送信側には、データラッチ用のクロッ
ク信号に同期した1クロック分の基準パルス、及びこれ
に続く駆動用のmビットのシリアルデータを送信する手
段を設け、受信側には、送信データの転送周期の3倍の
周波数を有する第1のクロック信号を生成する手段と、
前記基準パルスの受信時の次のクロック信号を基準にし
て前記第1のクロック信号からデータ受信用の第2のク
ロック信号を生成する手段とを備え、受信側で受信した
データの立上がり時間及び立下がり時間がそれぞれ前記
第1のクロック信号のクロック周期の1/3以下である
構成とした。
According to a fifth aspect of the present invention, in the recording apparatus of the third aspect, the transmitting side includes a reference pulse for one clock synchronized with a clock signal for data latch, and an m bit for driving following the reference pulse. A means for transmitting a serial clock signal, and a receiving means for generating a first clock signal having a frequency three times the transfer cycle of the transmission data;
Means for generating a second clock signal for data reception from the first clock signal with reference to a next clock signal at the time of reception of the reference pulse, wherein a rise time and a rise time of data received on the reception side are provided. The falling times are each 以下 or less of the clock cycle of the first clock signal.

【0018】請求項6の記録装置は、上記請求項1乃至
5のいずれかの記録装置において、前記光ファイバがプ
ラスチック光ファイバからなる構成とした。
According to a sixth aspect of the present invention, in the recording apparatus of the first aspect, the optical fiber is made of a plastic optical fiber.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して説明する。図1は本発明に係るインクジ
ェット記録装置の印字機構部の概略斜視図である。この
機構部は、キャリッジガイド1にキャリッジ2を主走査
方向に摺動可能に装着し、このキャリッジガイド1には
記録ヘッドを搭載している。この記録ヘッドは、詳細の
図示を省略するが、n個(n≧2)のノズルと、各ノズ
ルに対応するインク液室(加圧液室)と、各ノズルに対
応して加圧液室内インクを加圧するエネルギーを発生す
る圧電素子等の電気機械変換素子或いはヒータ等の電気
熱変換素子などのエネルギー発生手段とを備えている。
また、記録媒体3を副走査方向に搬送する搬送ローラ
(プラテン店)4及びガイドローラ5を設けている
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a schematic perspective view of a printing mechanism of an ink jet recording apparatus according to the present invention. In this mechanism, a carriage 2 is mounted on a carriage guide 1 so as to be slidable in the main scanning direction, and a recording head is mounted on the carriage guide 1. Although not shown in detail, the recording head has n (n ≧ 2) nozzles, an ink liquid chamber (pressurized liquid chamber) corresponding to each nozzle, and a pressurized liquid chamber corresponding to each nozzle. An energy generating means such as an electromechanical transducer such as a piezoelectric element or an electrothermal transducer such as a heater for generating energy for pressurizing the ink is provided.
Further, a transport roller (platen store) 4 and a guide roller 5 for transporting the recording medium 3 in the sub-scanning direction are provided.

【0020】そして、プリンタ制御回路を実装した基板
6には電気信号を発光素子によって光信号に変換して光
ファイバ8に結合する送信用光コネクタ7を設け、キャ
リッジ2側(記録ヘッド側)には光ファイバ8に結合さ
れて受信した光信号を受光素子によって電気信号に変換
する受信用光コネクタ9とを備えている。光ファイバ8
としてプラスチック光ファイバを用いており、これによ
り石英系光ファイバに比べてコストを低く抑えることが
できる。
A transmission optical connector 7 for converting an electric signal into an optical signal by a light emitting element and coupling the optical signal to an optical fiber 8 is provided on a substrate 6 on which the printer control circuit is mounted, and is provided on the carriage 2 side (recording head side). Is provided with a receiving optical connector 9 which is coupled to the optical fiber 8 and converts a received optical signal into an electric signal by a light receiving element. Optical fiber 8
As a result, a plastic optical fiber is used, so that the cost can be reduced as compared with a quartz optical fiber.

【0021】次に、このインクジェット記録装置におけ
るデータ伝送に係わる部分について図2乃至図4を参照
して説明する。なお、図2はデータ伝送に係わる部分の
全体のブロック図、図3はプリンタ制御回路側の送信回
路のブロック図、図4はキャリッジ側の受信回路のブロ
ック図である。先ず、キャリッジ2に搭載した記録ヘッ
ドにはn個の記録デバイス11と、各記録デバイス11
を駆動するためのデバイス駆動回路12とを備えてい
る。ここで、「記録デバイス」とはインク滴を吐出する
ノズル、ノズルが連通する加圧液室及び加圧液室内イン
クを加圧するエネルギー発生手段を含めた意味で用いる
が、「記録デバイスを駆動する」とはエネルギー発生手
段を駆動するという意味で用いる。
Next, a part related to data transmission in the ink jet recording apparatus will be described with reference to FIGS. FIG. 2 is a block diagram of an entire portion related to data transmission, FIG. 3 is a block diagram of a transmission circuit on the printer control circuit side, and FIG. 4 is a block diagram of a reception circuit on the carriage side. First, the print head mounted on the carriage 2 has n print devices 11 and each print device 11.
And a device driving circuit 12 for driving the device. Here, the term “printing device” includes a nozzle that ejects ink droplets, a pressurized liquid chamber to which the nozzle communicates, and an energy generating unit that pressurizes ink in the pressurized liquid chamber. "" Means that the energy generating means is driven.

【0022】プリンタ制御回路14には記録デバイス1
1を駆動してノズルからインク滴を吐出させるための駆
動データを生成する駆動データ生成回路15と、この駆
動データ生成回路15が生成した駆動データ等を送信す
るための送信回路16等とを備えている。送信回路16
にはキャリッジ2側に送信するデータ等を光信号に変換
する発光素子17を含む上記送信用コネクタ7を接続し
ている。
The printer control circuit 14 has a recording device 1
A driving data generating circuit 15 for generating driving data for driving the nozzles 1 to eject ink droplets from the nozzles; a transmitting circuit 16 for transmitting the driving data and the like generated by the driving data generating circuit 15; ing. Transmission circuit 16
Is connected to the transmission connector 7 including a light emitting element 17 for converting data or the like to be transmitted to the carriage 2 into an optical signal.

【0023】キャリッジ2側にはプリンタ制御回路14
から送信されるデータ等を受信する受信回路18を備
え、この受信回路18には光ファイバ8を介して送信回
路16から光信号で伝送されるデータ等を電気信号に変
換する受光素子19を含む上記受信用コネクタ9を接続
している
A printer control circuit 14 is provided on the carriage 2 side.
And a light receiving element 19 for converting data and the like transmitted as an optical signal from the transmission circuit 16 through the optical fiber 8 into an electric signal. The receiving connector 9 is connected.

【0024】プリンタ制御回路14の送信回路16は、
図3に示すように、駆動データ生成回路15で生成され
たmビットの駆動データを保持するm個のラッチ回路2
1と、各駆動データと各ラッチ回路21の出力との排他
的論理和をとるm個の論理素子22と、m個の論理素子
22の出力を入力して、mビットのパラレルデータをシ
リアルデータに変換するmビットパラレル−シリアル変
換回路23とを備えて、mビットの駆動データをシリア
ルデータで生成する。ここで、論理素子22は、印刷動
作から数えてk回目(k≧2)の動作のときには、(k
−1)回目のm個の駆動データとk回目のm回目の駆動
データの排他的論理和をとった出力が駆動データとして
送信される。
The transmission circuit 16 of the printer control circuit 14
As shown in FIG. 3, m latch circuits 2 holding the m-bit drive data generated by the drive data generation circuit 15 are provided.
1 and m logic elements 22 which take the exclusive OR of each drive data and the output of each latch circuit 21, and outputs of the m logic elements 22 are input to convert m-bit parallel data into serial data. And an m-bit parallel-serial conversion circuit 23 for converting m-bit drive data into serial data. Here, at the time of the k-th operation (k ≧ 2) counted from the printing operation, the logic element 22 outputs (k
-1) An exclusive OR of the m-th drive data and the k-th m-th drive data is transmitted as drive data.

【0025】そして、受信側のデータラッチ用のクロッ
ク信号に同期する基準パルスを生成する基準パルス生成
回路24と、送信制御を行なう送信制御回路25と、こ
の送信制御回路25の制御信号に基づいてパラレル−シ
リアル変換回路23からのmビットの駆動データと基準
パルス生成回路24からの基準パルスを選択的に出力す
るセレクタ26と、セレクタ26の出力である駆動デー
タ及び基準パルスの電気信号を光信号に変換する発光素
子17を含む電気−光変換回路27とを備えて、受信側
のデータラッチ用のクロック信号に同期した1クロック
分の基準パルス及びこれに続く駆動用のmビットの駆動
データ(シリアルデータ)を光信号に変換して送信す
る。
A reference pulse generation circuit 24 for generating a reference pulse synchronized with a clock signal for data latch on the receiving side, a transmission control circuit 25 for performing transmission control, and a control signal of the transmission control circuit 25 A selector 26 for selectively outputting the m-bit drive data from the parallel-serial conversion circuit 23 and the reference pulse from the reference pulse generation circuit 24; and an optical signal which outputs the drive data and the reference pulse electrical signal output from the selector 26. And an electro-optical conversion circuit 27 including a light-emitting element 17 for converting the data into a reference pulse for one clock synchronized with a clock signal for a data latch on the receiving side, and m-bit drive data (m) for subsequent drive. (Serial data) is converted to an optical signal and transmitted.

【0026】一方、キャリッジ2側の受信回路18は、
図4に示すように、受信用受光素子19の出力を増幅す
るアンプ31と、増幅後の信号出力を適切なレベルに変
換するコンパレータ32と、受信信号の立上がりエッ
ジ、すなわち駆動データの先頭に付加される基準パルス
の立上がりを検知するエッジ検知回路33と、プリンタ
制御回路14から送信されるデータの転送周期と同一周
波数の第1のクロック信号を発生する発振回路34と、
この発振回路34からの第1のクロック信号を入力して
(m+1)ビットカウントすると1個のパルスを出力す
るm+1ビットカウンタ35とを備えている。
On the other hand, the receiving circuit 18 on the carriage 2 side
As shown in FIG. 4, an amplifier 31 for amplifying the output of the light receiving element 19 for reception, a comparator 32 for converting the amplified signal output to an appropriate level, and a rising edge of the received signal, that is, a signal added to the beginning of the drive data An edge detection circuit 33 for detecting a rising edge of the reference pulse, an oscillation circuit 34 for generating a first clock signal having the same frequency as a transfer cycle of data transmitted from the printer control circuit 14,
An m + 1-bit counter 35 is provided which outputs a single pulse when the first clock signal from the oscillation circuit 34 is input and (m + 1) -bits are counted.

【0027】また、m+1ビットカウンタ35の出力に
よって信号を発生するカウンタ状態検知回路36と、m
ビットシフトレジスタ37と、エッジ検知回路33の出
力とカウンタ状態検知回路36の出力の論理和をとる論
理素子38と、この論理素子38の出力と発振回路34
からの第1のクロック信号との論理積をとる論理素子3
9とを備え、送信側の基準パルスを受信したときを基準
にして発振回路34からの第1のクロック信号に基づい
てデータ受信用の第2のクロック信号を論理素子39か
ら生成出力する。
A counter state detecting circuit 36 for generating a signal in accordance with the output of the m + 1 bit counter 35;
A bit shift register 37; a logic element 38 for calculating the logical sum of the output of the edge detection circuit 33 and the output of the counter state detection circuit 36; and the output of the logic element 38 and the oscillation circuit 34
Element 3 for ANDing with first clock signal from
9 to generate and output the second clock signal for data reception from the logic element 39 based on the first clock signal from the oscillation circuit 34 based on the reception of the transmission-side reference pulse.

【0028】m+1ビットカウンタ35は、発振回路3
4の出力する第1のクロック信号を入力して、論理素子
38の出力動作によってカウント動作が決定されて、カ
ウント出力が(m+1)になると1個のパルスをデバイ
ス駆動回路16に出力する。カウンタ状態検知回路36
は、m+1ビットカウンタ35のカウント値が「0」の
ときは「0」、それ以外のときは「1」を出力する。m
ビットシフトレジスタ37は、論理素子39から出力す
る第2のクロック信号をシフトクロックとしてコンパレ
ータ32の出力(受信データの内のmビットの駆動デー
タ)を取り込んで、シリアルの駆動データをパラレルの
駆動データに変換する。
The m + 1 bit counter 35 is provided for the oscillation circuit 3
When the count operation is determined by the output operation of the logic element 38 and the count output becomes (m + 1), one pulse is output to the device drive circuit 16. Counter status detection circuit 36
Outputs “0” when the count value of the m + 1 bit counter 35 is “0”, and outputs “1” otherwise. m
The bit shift register 37 takes in the output of the comparator 32 (m-bit drive data of the received data) using the second clock signal output from the logic element 39 as a shift clock, and converts the serial drive data into parallel drive data. Convert to

【0029】そして、このmビットシフトレジスタ37
から出力されるmビットの駆動データをラッチするラッ
チ回路40と、mビットシフトレジスタ37から出力さ
れるmビットの各駆動データと各ラッチ回路40でラッ
チされているデータとの排他的論理和をとる論理素子4
1とを設けて、この論理素子41から出力するmビット
の駆動データをデバイス駆動回路12に入力している。
ここで、論理素子41は、印刷動作から数えてk回目
(k≧2)の動作のときには、(k−1)回目のm個の
駆動データとk回目のm回目の駆動データの排他的論理
和をとった出力がデバイス駆動回路12に与えられる。
Then, the m-bit shift register 37
A latch circuit 40 for latching m-bit drive data output from the MPU, and an exclusive OR of each of the m-bit drive data output from the m-bit shift register 37 and the data latched by each latch circuit 40. Logic element 4
1 and the m-bit drive data output from the logic element 41 is input to the device drive circuit 12.
Here, at the time of the k-th (k ≧ 2) operation counted from the printing operation, the logic element 41 performs an exclusive logic operation of the (k−1) -th m drive data and the k-th m-th drive data. The summed output is provided to the device drive circuit 12.

【0030】次に、このように構成したインクジェット
記録装置におけるデータ伝送動作について図5をも参照
して説明する。なお、図5は記録動作を1回行なうとき
の各部の信号を示したものである。先ず、プリンタ制御
回路14の駆動データ生成回路15は、印刷画像に基づ
いて所定の位置にあるキャリッジ2のn個の記録デバイ
ス11のm個(m≧n)の駆動データを生成する。この
駆動データ生成回路15からのm個の出力はm個のラッ
チ回路21に入力されてラッチされる。このとき、2回
目(k≧2のk回目)以降の記録動作であれば、ラッチ
回路21には1つ前(k−1回目)の駆動データが保持
されているので、m個の論理素子22は1つ前の駆動デ
ータと新たな駆動データの排他的論理和をとり、mビッ
トのパラレルデータ(駆動データ)をmビットパラレル
−シリアル変換回路23に出力する。
Next, a data transmission operation in the ink jet recording apparatus thus configured will be described with reference to FIG. FIG. 5 shows signals of each unit when the recording operation is performed once. First, the drive data generation circuit 15 of the printer control circuit 14 generates m (m ≧ n) drive data of n recording devices 11 of the carriage 2 at a predetermined position based on a print image. The m outputs from the drive data generation circuit 15 are input to the m latch circuits 21 and latched. At this time, in the case of the second or later (k ≧ 2 k-th) recording operation, since the latch circuit 21 holds the immediately preceding (k−1) -th drive data, the m logic elements Reference numeral 22 denotes an exclusive OR of the previous drive data and the new drive data, and outputs m-bit parallel data (drive data) to the m-bit parallel-serial conversion circuit 23.

【0031】このmビットパラレル−シリアル変換回路
23はmビットのパラレルデータをにシリアルデータに
変換してセレクタ26に出力する。このセレクタ26に
は基準パルス生成回路24からデータ転送を行なうとき
には、図5(a)に示すように常に基準パルスが入力さ
れている。したがって、送信制御回路25によってセレ
クタ26を制御することにより、同図(b)に示すよう
に先頭にデータ受信タイミングクロック(データラッチ
用クロック信号)に同期した1クロック分の基準パルス
が付加された(m+1)ビットのシリアルの駆動データ
が電気−光変換回路27に与えられ、この電気−光変換
回路27から駆動データが光信号に変換されて出力さ
れ、プラスチック光ファイバ8を介してキャリッジ2側
の受信回路18に送られる。
The m-bit parallel-serial conversion circuit 23 converts m-bit parallel data into serial data and outputs the serial data to the selector 26. When data is transferred from the reference pulse generation circuit 24 to the selector 26, a reference pulse is always input as shown in FIG. Therefore, by controlling the selector 26 by the transmission control circuit 25, a reference pulse for one clock synchronized with the data reception timing clock (data latch clock signal) is added to the head as shown in FIG. The (m + 1) -bit serial drive data is supplied to the electro-optical conversion circuit 27, which converts the drive data into an optical signal and outputs the optical signal. To the receiving circuit 18.

【0032】キャリッジ2側の受信回路18は光ファイ
バ8を介して伝送された光信号の駆動データを受光素子
19で電気信号に変換し、アンプ31で増幅して、コン
パレータ32で既定のディジタル信号に変換する。この
とく、エッジ検知回路33では受信信号の立上がり、す
なわち駆動データの先頭に付加された基準パルスの立上
がりエッジを検知して論理素子38に検知信号を与える
ので、論理素子38からは同図(d)に示すように基準
クロックの立上がりエッジが検知されたときから「1」
になる信号が出力される。これによって、論理素子39
は同図(c)に示す発振回路34からの第1のクロック
信号を出力するので、論理素子39からは同図(e)に
示すようなデータ受信用の第2のクロック信号が生成さ
れてシフトクロックとしてmビットシフトレジスタ37
に与えられる。
The receiving circuit 18 on the carriage 2 converts the drive data of the optical signal transmitted via the optical fiber 8 into an electric signal by the light receiving element 19, amplifies the electric signal by the amplifier 31, and a predetermined digital signal by the comparator 32. Convert to In this case, the edge detection circuit 33 detects the rising edge of the received signal, that is, the rising edge of the reference pulse added to the head of the drive data, and gives a detection signal to the logic element 38. "1" from the time when the rising edge of the reference clock is detected as shown in).
Is output. Thereby, the logic element 39
Outputs the first clock signal from the oscillation circuit 34 shown in FIG. 3C, and the logic element 39 generates the second clock signal for data reception as shown in FIG. M-bit shift register 37 as a shift clock
Given to.

【0033】したがって、mビットシフトレジスタ37
は、コンパレータ32から出力される受信データを取り
込むことになるが、このmビットシフトレジスタ37は
mビットのデータしか取り込めないため、最終的には基
準パルスを除いたmビットの駆動データのみが取り込ま
れることになる。そして、このmビットシフトレジスタ
37のmビットのデータはラッチ回路40及び論理素子
41に与えられ、論理素子41からは同図(g)に示す
ようにもとのm個の駆動データに復調された駆動データ
がデバイス駆動回路12に出力される。このとき、2回
目(k≧2のk回目)以降の記録動作のときにはラッチ
回路40に保持されている(k−1)回目、すなわち1
回前のデータとの排他的論理和がとられる。
Therefore, the m-bit shift register 37
Captures the received data output from the comparator 32, but since the m-bit shift register 37 can capture only m-bit data, the m-bit shift register 37 finally captures only the m-bit drive data excluding the reference pulse. Will be. Then, the m-bit data of the m-bit shift register 37 is supplied to the latch circuit 40 and the logic element 41, and is demodulated from the logic element 41 into the original m drive data as shown in FIG. The drive data is output to the device drive circuit 12. At this time, during the second (k ≧ 2 k-th) or later recording operation, the (k−1) -th time held in the latch circuit 40, that is, 1
The exclusive OR with the previous data is calculated.

【0034】そして、m−1ビットカウンタ35は、基
準パルスが受信されてからmビットの駆動データを受信
するまでm+1ビット分の第1のクロック信号をカウン
トして、カウント値がm+1になったときに同図(f)
に示すように1個のパルスをデバイス駆動回路12に出
力するので、デバイス駆動回路12は論理素子41の出
力データに基づいて記録デバイス11を駆動し、記録動
作が行なわれる。また、m+1ビットカウンタ35から
のパルスがラッチ回路40に与えられてそのmビットシ
フトレジスタ37の駆動データがラッチされる。
Then, the m-1 bit counter 35 counts the first clock signal for m + 1 bits from the reception of the reference pulse to the reception of m bits of drive data, and the count value becomes m + 1. Sometimes the same figure (f)
As shown in (1), one pulse is output to the device driving circuit 12, so that the device driving circuit 12 drives the recording device 11 based on the output data of the logic element 41 to perform a recording operation. Further, a pulse from the m + 1-bit counter 35 is supplied to the latch circuit 40, and the driving data of the m-bit shift register 37 is latched.

【0035】このように、データを光信号に変換する手
段と、光信号に変換されたデータを記録ヘッド側に伝送
する光ファイバとを備えて駆動データの伝送を行なうこ
とによって、外来電磁ノイズの影響、放射電磁ノイズの
影響を受けることなく高速に確実にデータ伝送を行なう
ことができる。
As described above, by transmitting the drive data by providing the means for converting the data to the optical signal and the optical fiber for transmitting the data converted to the optical signal to the recording head side, the external electromagnetic noise High-speed and reliable data transmission can be performed without being affected by the influence and radiated electromagnetic noise.

【0036】そして、この場合、m個のデータをラッチ
する手段と、排他的論理和をとる手段とを、データ送信
側とデータ受信側にそれぞれ設け、印刷開始動作から数
えてk回目(k≧2)の動作において(k−1)回目の
m個の記録データとk回目のm個のデータの排他的論理
和を各々対応するビット同士でとり、この排他的論理和
の出力を伝送して記録動作を行なうようにすることで、
m個ある駆動データは毎回の記録動作において変化した
ときのみ信号伝送が行なわれることになり、データの変
化が少ない画像を記録するときには伝送信号のデータ遷
移回数が抑えられることになるので、高周波成分が少な
くなって電磁ノイズが抑制され、またスイッチング回数
が低減して、消費電流の低減を図れ、耐ノイズ性を向上
することができる。
In this case, means for latching m data and means for exclusive OR are provided on the data transmitting side and the data receiving side, respectively, and the k-th time (k ≧ k) counted from the printing start operation. In the operation 2), the exclusive OR of the (k-1) th m pieces of recording data and the kth m pieces of data is calculated for each corresponding bit, and the output of this exclusive OR is transmitted. By performing the recording operation,
The signal transmission is performed only when the m pieces of drive data change in each recording operation, and when recording an image with little change in data, the number of data transitions of the transmission signal is suppressed. Is reduced, electromagnetic noise is suppressed, and the number of times of switching is reduced, so that current consumption can be reduced and noise resistance can be improved.

【0037】また、送信側には、mビットのパラレルデ
ータをシリアルデータに変換する手段を設け、受信側に
は、受信したシリアルデータをパラレルデータに変換す
る手段、および1回の記録動作のデータを受信したとき
に1個のパルスを発生する手段を設け、n個の1回の記
録動作のデータをパラレルル−シリアル変換して送信
し、これを受信側でシリアル−パラレル変換して前記パ
ルスによって記録動作を1回行なうようにすることで、
駆動データ線のみで記録デバイスの駆動を行なうことが
可能になり、信号線の数を少なくすることができて、低
コスト化を図ることができるようになる。
On the transmitting side, means for converting m-bit parallel data into serial data is provided. On the receiving side, means for converting received serial data into parallel data, and data for one recording operation. Means for generating a single pulse when the data is received. The data of n single recording operations is converted from parallel to serial and transmitted. By performing the recording operation once,
The recording device can be driven only by the driving data lines, so that the number of signal lines can be reduced and the cost can be reduced.

【0038】この場合、送信側には、データラッチ用の
クロック信号に同期した1クロック分の基準パルス、及
びこれに続く駆動用のmビットのシリアルデータを送信
する手段を設け、受信側には、送信データの転送周期と
同一周波数の第1のクロック信号を生成する手段と、基
準パルスの受信時を基準にしてデータ受信用の第2のク
ロック信号を生成する手段とを備えることによって、通
常はデータ線とそれに同期したラッチ用の信号線を必要
とするが、これをデータ線のみでデータ転送を行なうこ
とができるようになり、信号線の数を少なくすることが
できて、低コスト化を図れる。
In this case, the transmitting side is provided with a means for transmitting a reference pulse for one clock synchronized with the clock signal for data latch, followed by m-bit serial data for driving, and the receiving side is provided with the means for transmitting. By providing means for generating a first clock signal having the same frequency as the transfer cycle of transmission data, and means for generating a second clock signal for data reception based on the reception of the reference pulse, Requires a data line and a signal line for latching in synchronization with the data line. However, data transfer can be performed using only the data line, and the number of signal lines can be reduced, thereby reducing costs. Can be achieved.

【0039】次に、本発明の他の実施形態について図6
を参照して説明する。同図は、キャリッジ側の受信回路
を示すブロック図である。この受信回路においては、デ
ータ転送レートの3倍の周波数を有する第1のクロック
信号を出力する発振回路51と、論理素子38の出力が
「1」になったときから発振回路51からの第1のクロ
ック信号のカウントを開始して、(m+1)×3ビット
カウントすると1個のパルスをデバイス駆動回路12に
出力する(m+1)×3ビットカウンタ52と、この
(m+1)×3ビットカウンタ52の出力が「0」以外
のときに出力を「1」にするカウンタ状態検知回路53
とを備えている。
Next, another embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. FIG. 3 is a block diagram showing a receiving circuit on the carriage side. In this receiving circuit, an oscillating circuit 51 that outputs a first clock signal having a frequency three times the data transfer rate, and a first oscillating circuit 51 from the oscillating circuit 51 when the output of the logic element 38 becomes “1”. The (m + 1) × 3-bit counter 52 outputs one pulse to the device drive circuit 12 when (m + 1) × 3 bits are counted, and the (m + 1) × 3-bit counter 52 A counter state detection circuit 53 that sets the output to “1” when the output is other than “0”
And

【0040】また、発振回路51からの第1のクロック
信号を入力して、論理素子38の出力が「1」になった
時、すなわち、前記実施形態で述べたように駆動データ
の先頭に付加された基準パルスを受信した時の次の第1
クロック信号を基準にして、第1のクロック信号のカウ
ントを開始し、3ビット分カウントする毎に、つまり送
信データの転送周波数の1/3でデータ受信用の第2の
クロック信号を出力する3ビットカウンタ54と、この
3ビットカウンタ54からの第2のクロック信号を発振
回路51からの第1のクロック信号と論理積をとって出
力する論理素子55とを備えている。
When the first clock signal from the oscillation circuit 51 is input and the output of the logic element 38 becomes "1", that is, as described in the above-described embodiment, the data is added to the head of the drive data. The next first time when the received reference pulse is received
The counting of the first clock signal is started with reference to the clock signal, and the second clock signal for data reception is output every time three bits are counted, that is, at 1/3 of the transfer frequency of the transmission data. It includes a bit counter 54 and a logic element 55 that outputs a logical product of the second clock signal from the 3-bit counter 54 and the first clock signal from the oscillation circuit 51.

【0041】次に、このように構成したインクジェット
記録装置におけるデータ伝送動作について図7をも参照
して説明する。なお、図7は記録動作を1回行なうとき
の各部の信号を示したものである。先ず、前記実施形態
と同様に、プリンタ制御回路14の駆動データ生成回路
15は、印刷画像に基づいて所定の位置にあるキャリッ
ジ2のn個の記録デバイス11のm個(m≧n)の駆動
データを生成する。この駆動データ生成回路15からの
m個の出力はm個のラッチ回路21に入力されてラッチ
される。このとき、2回目以降の記録動作であれば、ラ
ッチ回路21には1つ前の駆動データが保持されている
ので、m個の論理素子22は1つ前の駆動データと新た
な駆動データの排他的論理和をとり、mビットのパラレ
ルデータ(駆動データ)をmビットパラレル−シリアル
変換回路23に出力する。
Next, a data transmission operation in the ink jet recording apparatus thus configured will be described with reference to FIG. FIG. 7 shows signals of each unit when the recording operation is performed once. First, as in the above-described embodiment, the drive data generation circuit 15 of the printer control circuit 14 drives m (m ≧ n) of n recording devices 11 of the carriage 2 at a predetermined position based on a print image. Generate data. The m outputs from the drive data generation circuit 15 are input to the m latch circuits 21 and latched. At this time, in the case of the second or subsequent recording operation, since the previous drive data is held in the latch circuit 21, the m logic elements 22 store the previous drive data and the new drive data. An exclusive OR is calculated, and m-bit parallel data (drive data) is output to the m-bit parallel-serial conversion circuit 23.

【0042】このmビットパラレル−シリアル変換回路
23はmビットのパラレルデータをにシリアルデータに
変換してセレクタ26に出力する。このセレクタ26に
は基準パルス生成回路24からデータ転送を行なうとき
には、図7(a)に示すように常に基準パルスが入力さ
れている。したがって、送信制御回路25によってセレ
クタ26を制御することにより、同図(b)に示すよう
に先頭にデータ受信タイミングクロック(データラッチ
用クロック信号)に同期した基準パルスが付加された
(m+1)ビットのシリアルの駆動データが電気−光変
換回路27に与えられ、この電気−光変換回路27から
駆動データが光信号に変換されて出力され、プラスチッ
ク光ファイバ8を介してキャリッジ2側の受信回路18
に送られる。
The m-bit parallel-serial conversion circuit 23 converts m-bit parallel data into serial data and outputs the serial data to the selector 26. When data is transferred from the reference pulse generation circuit 24 to the selector 26, a reference pulse is always input as shown in FIG. Therefore, by controlling the selector 26 by the transmission control circuit 25, the (m + 1) bits to which the reference pulse synchronized with the data reception timing clock (data latch clock signal) is added at the top as shown in FIG. Is supplied to an electro-optical conversion circuit 27. The electro-optical conversion circuit 27 converts the drive data into an optical signal and outputs the optical signal. The receiving circuit 18 on the carriage 2 side via the plastic optical fiber 8
Sent to

【0043】キャリッジ2側の受信回路18は光ファイ
バ8を介して伝送された光信号の駆動データを受光素子
19で電気信号に変換し、アンプ31で増幅して、コン
パレータ32で既定のディジタル信号に変換する。そし
て、エッジ検知回路33では受信した基準パルスの立上
がりエッジを検知して論理素子38に検知信号を与える
ので、論理素子38からは同図(d)に示すように基準
パルスの立上がりエッジが検知されたときから「1」に
なる信号が出力される。
The receiving circuit 18 of the carriage 2 converts the driving data of the optical signal transmitted through the optical fiber 8 into an electric signal by the light receiving element 19, amplifies the electric signal by the amplifier 31, and a predetermined digital signal by the comparator 32. Convert to Then, the edge detection circuit 33 detects the rising edge of the received reference pulse and gives a detection signal to the logic element 38, so that the logic element 38 detects the rising edge of the reference pulse as shown in FIG. The signal which becomes "1" is output from the time when it is turned on.

【0044】これによって、(m+1)×3ビットカウ
ンタ52は発振回路51からのクロックのカウントを開
始する。この(m+1)×3ビットカウンタ52がカウ
ントを開始する前のカウント値は「0」でありカウンタ
状態検知回路53の出力は「0」になっているが、カウ
ントを開始することによってカウント値が「1」以上に
なり、カウンタ状態検知回路53の出力が「1」になる
ので、(m+1)×3ビットカウンタ52はエッジ検知
回路33が基準パルスのエッジを検知してから(m+
1)×3ビットのカウント動作を、発振回路51の周波
数で休止なく行なうことになる。
Thus, the (m + 1) × 3-bit counter 52 starts counting the clock from the oscillation circuit 51. Before the (m + 1) × 3-bit counter 52 starts counting, the count value is “0” and the output of the counter state detection circuit 53 is “0”. Since it becomes “1” or more and the output of the counter state detection circuit 53 becomes “1”, the (m + 1) × 3 bit counter 52 detects (m +) after the edge detection circuit 33 detects the edge of the reference pulse.
1) The counting operation of 3 bits is performed at the frequency of the oscillation circuit 51 without any pause.

【0045】一方、3ビットカウンタ54からは論理素
子38の出力が「1」になることで発振回路51からの
第1のクロック信号を3ビットカウントする毎にパルス
(第2のクロック信号)を出力し、同図(e)に示すよ
うな第2のクロック信号がmビットシフトレジスタ37
にシフトクロックとして与えられる。このとき、アンプ
31の出力はその立上がり及び立下がりが転送周期の1
/3以下となっているので、3ビットカウンタ54から
データ遷移に係わらないクロックタイミングで第2のク
ロック信号がmビットシフトレジスタ37にシフトクロ
ックとして入力されることになる。
On the other hand, when the output of the logic element 38 becomes "1" from the 3-bit counter 54, a pulse (second clock signal) is generated every time the first clock signal from the oscillation circuit 51 is counted by 3 bits. And the second clock signal as shown in FIG.
As a shift clock. At this time, the rising and falling of the output of the amplifier 31 is one of the transfer cycle.
Since it is / 3 or less, the second clock signal is input from the 3-bit counter 54 to the m-bit shift register 37 as a shift clock at a clock timing irrespective of data transition.

【0046】したがって、mビットシフトレジスタ37
は、3ビットカウンタ54(論理素子45)からの第2
のクロック信号をシフトクロックとして受信されたデー
タを(m+1)ビット取り込むことになる。この場合
も、mビットシフトレジスタ37はmビットのデータし
か取り込めないため、最終的には基準パルスを除いたm
ビットの駆動データのみが取り込まれることになる。そ
して、このmビットシフトレジスタ37のmビットのデ
ータはラッチ回路40及び論理素子41に与えられ、論
理素子41からは同図(g)に示すようにもとのm個の
駆動データに復調された駆動データがデバイス駆動回路
12に出力される。このとき、2回目(k≧2のk回
目)以降の記録動作のときにはラッチ回路40に保持さ
れている(k−1)回目、すなわち1回前のデータとの
排他的論理和がとられる。
Therefore, the m-bit shift register 37
Is the second from the 3-bit counter 54 (logic element 45).
(M + 1) bits of the received data are taken in using the clock signal of (1) as the shift clock. Also in this case, since the m-bit shift register 37 can take in only m-bit data, the m-bit shift register 37 finally excludes the reference pulse.
Only the bit drive data will be captured. Then, the m-bit data of the m-bit shift register 37 is supplied to the latch circuit 40 and the logic element 41, and is demodulated from the logic element 41 into the original m drive data as shown in FIG. The drive data is output to the device drive circuit 12. At this time, at the time of the second (k ≧ 2 k-th) or later recording operation, the exclusive OR of the (k−1) -th data held in the latch circuit 40, that is, the immediately preceding data, is obtained.

【0047】このとき、(m+1)×3ビットカウンタ
52からのパルスがデバイス駆動回路12に与えられ、
デバイス駆動回路12は論理素子41の出力データに基
づいて記録デバイス11を駆動し、記録動作が行なわれ
る。また、(m+1)×3ビットカウンタ52からのパ
ルスがラッチ回路40に与えられてそのときのmビット
シフトレジスタ37のデータがラッチされる。
At this time, a pulse from the (m + 1) × 3 bit counter 52 is given to the device drive circuit 12,
The device drive circuit 12 drives the recording device 11 based on output data of the logic element 41, and performs a recording operation. Also, a pulse from the (m + 1) × 3-bit counter 52 is applied to the latch circuit 40, and the data of the m-bit shift register 37 at that time is latched.

【0048】このように、送信側には、データラッチ用
のクロック信号に同期した1クロック分の基準パルス、
及びこれに続く駆動用のmビットのシリアルデータを送
信する手段を設け、受信側には、送信データの転送周期
の3倍の周波数を有する第1のクロック信号を生成する
手段と、基準パルスの受信時の次の第1のクロック信号
を基準にしてデータ受信用の第2のクロック信号を生成
する手段を備え、受信側の受信信号のデータの立上がり
時間及び立下がり時間がそれぞれ第1のクロック信号の
クロック周期の1/3以下である構成とすることで、キ
ャリッジ側でデータ遷移時のタイミング付近でデータを
取り込むことがないので、データのノイズマージンが広
がりより確実なデータ伝送が行なえる。
As described above, on the transmitting side, the reference pulse for one clock synchronized with the clock signal for data latch,
And means for transmitting subsequent m-bit serial data for driving, wherein the receiving side includes means for generating a first clock signal having a frequency three times the transfer cycle of the transmission data, Means for generating a second clock signal for data reception on the basis of the next first clock signal at the time of reception, wherein a rise time and a fall time of data of the received signal on the receiving side are respectively set to the first clock By adopting a configuration that is equal to or less than 1/3 of the clock cycle of the signal, the carriage does not take in data near the timing of data transition, so that a noise margin of the data is expanded and more reliable data transmission can be performed.

【0049】なお、上記実施形態においては、本発明を
インクジェット記録装置に適用した形態で説明したが、
記録装置としてはこれに限られるものではない。
In the above embodiment, the present invention has been described in the form applied to an ink jet recording apparatus.
The recording device is not limited to this.

【0050】[0050]

【発明の効果】以上説明したように、請求項1の記録装
置によれば、n個(n≧2)の記録デバイスを有し、m
ビット(m≧n)のデータに基づいてn個の各記録デバ
イスが1回の記録動作を行なう記録ヘッドを備えた記録
装置において、データを光信号に変換する手段と、光信
号に変換されたデータを記録ヘッド側に伝送する光ファ
イバとを備えたので、電磁ノイズの影響を受けずに高速
で確実にデータ伝送を行なうことができる。
As described above, according to the recording apparatus of the first aspect, n (n ≧ 2) recording devices are provided, and
In a recording apparatus having a recording head in which each of n recording devices performs a single recording operation based on bit (m ≧ n) data, means for converting data into an optical signal, Since an optical fiber for transmitting data to the recording head is provided, high-speed and reliable data transmission can be performed without being affected by electromagnetic noise.

【0051】請求項2の記録装置によれば、上記請求項
1の記録装置において、m個のデータをラッチする手段
と、排他的論理和をとる手段とを、データ送信側とデー
タ受信側にそれぞれ設け、印刷開始動作から数えてk回
目(k≧2)の動作において(k−1)回目のm個の記
録データとk回目のm個のデータの排他的論理和を各々
対応するビット同士でとり、この排他的論理和の出力を
伝送して記録動作を行なう構成としたので、データのス
イッチング回数が低減して、低消費電流化、低ノイズ化
を図れる。
According to a second aspect of the present invention, in the recording apparatus of the first aspect, means for latching m pieces of data and means for exclusive OR are provided on the data transmitting side and the data receiving side. In the k-th (k ≧ 2) operation counted from the print start operation, the exclusive OR of the (k−1) -th m pieces of recording data and the k-th m pieces of data is set between corresponding bits. Since the recording operation is performed by transmitting the output of the exclusive OR, the number of times of data switching is reduced, so that current consumption and noise can be reduced.

【0052】請求項3の記録装置によれば、上記請求項
1の記録装置において、送信側には、mビットのパラレ
ルデータをシリアルデータに変換する手段を設け、受信
側には、受信したシリアルデータをパラレルデータに変
換する手段、および1回の記録動作のデータを受信した
ときに1個のパルスを発生する手段を設け、n個の1回
の記録動作のデータをパラレルル−シリアル変換して送
信し、これを受信側でシリアル−パラレル変換してパル
スによって記録動作を1回行なう構成としたので、信号
線の数を少なくすることができて低コスト化を図ること
が可能になる。
According to a third aspect of the present invention, in the recording apparatus of the first aspect, the transmitting side is provided with means for converting the m-bit parallel data into serial data, and the receiving side is provided with the received serial data. Means for converting data into parallel data and means for generating one pulse when data of one recording operation are received, and performing parallel-serial conversion of n data of one recording operation Since transmission and serial-to-parallel conversion on the receiving side are performed and the recording operation is performed once by a pulse, the number of signal lines can be reduced and cost can be reduced.

【0053】請求項4の記録装置によれば、上記請求項
3の記録装置において、送信側には、データラッチ用の
クロック信号に同期した1クロック分の基準パルス、及
びこれに続く駆動用のmビットのシリアルデータを送信
する手段を設け、受信側には、送信データの転送周期と
同一周波数の第1のクロック信号を生成する手段と、基
準パルスの受信時を基準にしてデータ受信用の第2のク
ロック信号を生成する手段とを備えている構成としたの
で、信号線の数を少なくすることができて低コスト化を
図れる。
According to the recording apparatus of the fourth aspect, in the recording apparatus of the third aspect, the transmitting side includes: a reference pulse for one clock synchronized with a clock signal for data latch; A means for transmitting m-bit serial data is provided. On the receiving side, means for generating a first clock signal having the same frequency as the transfer cycle of the transmission data, and means for receiving data based on the reception of the reference pulse. Since the configuration includes the means for generating the second clock signal, the number of signal lines can be reduced, and cost can be reduced.

【0054】請求項5の記録装置によれば、上記請求項
3の記録装置において、送信側には、データラッチ用の
クロック信号に同期した1クロック分の基準パルス、及
びこれに続く駆動用のmビットのシリアルデータを送信
する手段を設け、受信側には、送信データの転送周期の
3倍の周波数の第1のクロック信号を生成する手段と、
基準パルスの受信時の次の第1のクロック信号を基準に
してデータ受信用の第2のクロック信号を生成する手段
を備え、受信側で受信したデータの立上がり時間及び立
下がり時間がそれぞれ第1のクロック信号のクロック周
期の1/3以下である構成としたので、データのノイズ
マージンが広がりより確実なデータ伝送を行なうことが
できる。
According to the recording apparatus of the fifth aspect, in the recording apparatus of the third aspect, the transmitting side includes: a reference pulse for one clock synchronized with a clock signal for data latch; means for transmitting m-bit serial data; means for generating, on the receiving side, a first clock signal having a frequency three times the transfer cycle of the transmission data;
Means for generating a second clock signal for data reception on the basis of the next first clock signal at the time of receiving the reference pulse, wherein the rising and falling times of the data received on the receiving side are respectively the first and the second. Is less than one-third of the clock cycle of the clock signal, the data noise margin is increased and more reliable data transmission can be performed.

【0055】請求項6の記録装置によれば、上記請求項
1乃至5のいずれかの記録装置において、光ファイバが
プラスチック光ファイバからなる構成としたので、低コ
スト化を図れる。
According to the recording apparatus of the sixth aspect, in the recording apparatus of any one of the first to fifth aspects, the optical fiber is made of a plastic optical fiber, so that the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るインクジェット記録装置の印字機
構部の概略斜視図
FIG. 1 is a schematic perspective view of a printing mechanism of an ink jet recording apparatus according to the present invention.

【図2】同記録装置におけるデータ伝送に係わる部分の
全体のブロック図
FIG. 2 is an overall block diagram of a portion related to data transmission in the recording apparatus.

【図3】図2のプリンタ制御回路側の送信回路のブロッ
ク図
FIG. 3 is a block diagram of a transmission circuit on the printer control circuit side in FIG. 2;

【図4】図2のキャリッジ側の受信回路のブロック図FIG. 4 is a block diagram of a carriage-side receiving circuit in FIG. 2;

【図5】図2の作用説明に供する説明図FIG. 5 is an explanatory diagram for explaining the operation of FIG. 2;

【図6】本発明の他の実施形態の受信回路のブロック図FIG. 6 is a block diagram of a receiving circuit according to another embodiment of the present invention.

【図7】図6の作用説明に供する説明図FIG. 7 is an explanatory diagram for explaining the operation of FIG. 6;

【図8】従来のインクジェット記録装置の印字機構部の
概略斜視図
FIG. 8 is a schematic perspective view of a printing mechanism of a conventional inkjet recording apparatus.

【図9】同記録装置におけるデータ伝送に係わる部分の
全体のブロック図
FIG. 9 is an overall block diagram of a portion related to data transmission in the recording apparatus.

【図10】図9の作用説明に供する説明図FIG. 10 is an explanatory diagram for explaining the operation of FIG. 9;

【符号の説明】[Explanation of symbols]

2…キャリッジ、3…記録媒体、4…搬送ローラ、6…
基板、7…送信側光コネクタ、8…光ファイバ、9…受
信側光コネクタ、11…記録デバイス、12…デバイス
駆動回路、14…プリンタ制御回路、15…駆動データ
生成回路、16…送信回路、17…発光素子、18…受
信回路、19…受光素子、21…ラッチ、22…論理素
子、23…mビットパラレル−シリアル変換回路、24
…基準パルス生成回路、27…電気−光変換回路、32
…コンパレータ、33…エッジ検知回路、34…発振回
路、35…(m+1)ビットカウンタ、36…カウンタ
状態検知回路、37…mビットシフトレジスタ、38,
39…論理素子、40…ラッチ、41…論理素子。
2 ... carriage, 3 ... recording medium, 4 ... conveyance roller, 6 ...
Substrate, 7: transmitting optical connector, 8: optical fiber, 9: receiving optical connector, 11: recording device, 12: device drive circuit, 14: printer control circuit, 15: drive data generation circuit, 16: transmission circuit, 17 light emitting element, 18 receiving circuit, 19 light receiving element, 21 latch, 22 logical element, 23 m-bit parallel-serial conversion circuit, 24
... Reference pulse generation circuit, 27 ... Electro-optical conversion circuit, 32
... Comparator, 33 ... Edge detection circuit, 34 ... Oscillation circuit, 35 ... (m + 1) bit counter, 36 ... Counter state detection circuit, 37 ... M bit shift register, 38,
39: logic element, 40: latch, 41: logic element.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 n個(n≧2)の記録デバイスを有し、
mビット(m≧n)のデータに基づいて前記n個の各記
録デバイスが1回の記録動作を行なう記録ヘッドを備え
た記録装置において、データを光信号に変換する手段
と、光信号に変換されたデータを前記記録ヘッド側に伝
送する光ファイバとを備えたことを特徴とする記録装
置。
1. It has n (n ≧ 2) recording devices,
means for converting data into an optical signal; and means for converting the data into an optical signal in a recording apparatus having a recording head in which each of the n recording devices performs a single recording operation based on m-bit (m ≧ n) data. An optical fiber for transmitting the obtained data to the recording head side.
【請求項2】 請求項1に記載の記録装置において、m
個のデータをラッチする手段と、排他的論理和をとる手
段とを、データ送信側とデータ受信側にそれぞれ設け、
印刷開始動作から数えてk回目(k≧2)の動作におい
て(k−1)回目のm個の記録データとk回目のm個の
データの排他的論理和を各々対応するビット同士でと
り、この排他的論理和の出力を伝送して記録動作を行な
うことを特徴とする記録装置。
2. The recording apparatus according to claim 1, wherein m
Means for latching this data and means for taking the exclusive OR are provided on the data transmitting side and the data receiving side, respectively.
In the k-th (k ≧ 2) operation counted from the printing start operation, the exclusive OR of the (k−1) -th m pieces of recording data and the k-th m pieces of data is calculated for each corresponding bit, A recording apparatus for performing a recording operation by transmitting an output of the exclusive OR.
【請求項3】 請求項1に記載の記録装置において、送
信側には、mビットのパラレルデータをシリアルデータ
に変換する手段を設け、受信側には、受信したシリアル
データをパラレルデータに変換する手段、および1回の
記録動作のデータを受信したときに1個のパルスを発生
する手段を設け、n個の1回の記録動作のデータをパラ
レル−シリアル変換して送信し、これを受信側でシリア
ル−パラレル変換して前記パルスによって記録動作を1
回行なうことを特徴とする記録装置。
3. The recording apparatus according to claim 1, further comprising means for converting m-bit parallel data into serial data on the transmitting side, and converting the received serial data into parallel data on the receiving side. Means, and means for generating one pulse when data of one recording operation is received. The data of n one recording operation is converted from parallel to serial and transmitted. To perform serial-to-parallel conversion, and the recording operation is
A recording apparatus characterized in that the recording is performed twice.
【請求項4】 請求項3に記載の記録装置において、送
信側には、データラッチ用のクロック信号に同期した1
クロック分の基準パルス、及びこれに続く駆動用のmビ
ットのシリアルデータを送信する手段を設け、受信側に
は、送信データの転送周期と同一周波数を有する第1の
クロック信号を生成する手段と、前記基準パルスの受信
時を基準にして前記第1のクロック信号からデータ受信
用の第2のクロック信号を生成する手段とを備えたこと
を特徴とする記録装置。
4. The recording apparatus according to claim 3, wherein the transmitting side includes one or more clocks synchronized with a clock signal for data latch.
Means for transmitting a reference pulse for a clock and subsequent m-bit serial data for driving; and a means for generating a first clock signal having the same frequency as the transfer cycle of the transmission data on the receiving side. Means for generating a second clock signal for data reception from the first clock signal with reference to the time of reception of the reference pulse.
【請求項5】 請求項3に記載の記録装置において、送
信側には、データラッチ用のクロック信号に同期した1
クロック分の基準パルス、及びこれに続く駆動用のmビ
ットのシリアルデータを送信する手段を設け、受信側に
は、送信データの転送周期の3倍の周波数を有する第1
のクロック信号を生成する手段と、前記基準パルスの受
信時の次のクロック信号を基準にして前記第1のクロッ
ク信号からデータ受信用の第2のクロック信号を生成す
る手段とを備え、受信側で受信したデータの立上がり時
間及び立下がり時間がそれぞれ前記第1のクロック信号
のクロック周期の1/3以下であることを特徴とする記
録装置。
5. The recording apparatus according to claim 3, wherein the transmitting side includes one or more clocks synchronized with a clock signal for data latch.
Means for transmitting a reference pulse for the clock and subsequent m-bit serial data for driving is provided, and the receiving side has a first pulse having a frequency three times the transfer cycle of the transmission data.
And a means for generating a second clock signal for data reception from the first clock signal with reference to a next clock signal at the time of receiving the reference pulse. A rising time and a falling time of the data received in the first clock signal are each 1/3 or less of a clock cycle of the first clock signal.
【請求項6】 請求項1乃至5のいずれかに記載の記録
装置において、前記光ファイバがプラスチック光ファイ
バからなることを特徴とする記録装置。
6. The recording apparatus according to claim 1, wherein said optical fiber is made of a plastic optical fiber.
JP10220947A 1998-08-05 1998-08-05 Recording device Pending JP2000052623A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10220947A JP2000052623A (en) 1998-08-05 1998-08-05 Recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10220947A JP2000052623A (en) 1998-08-05 1998-08-05 Recording device

Publications (1)

Publication Number Publication Date
JP2000052623A true JP2000052623A (en) 2000-02-22

Family

ID=16759054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10220947A Pending JP2000052623A (en) 1998-08-05 1998-08-05 Recording device

Country Status (1)

Country Link
JP (1) JP2000052623A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6609792B2 (en) * 2000-12-27 2003-08-26 Brother Kogyo Kabushiki Kaisha Data transmission element for use in an ink-jet printer
US8328308B2 (en) 2009-07-15 2012-12-11 Seiko Epson Corporation Fluid ejecting apparatus, fluid ejecting head control method in fluid ejecting apparatus, and driving waveform generating apparatus for fluid ejecting head
WO2013085013A1 (en) * 2011-12-07 2013-06-13 株式会社ミマキエンジニアリング Ink-jet device
JP2020069672A (en) * 2018-10-30 2020-05-07 セイコーエプソン株式会社 Liquid discharge device and drive circuit
JP2020069671A (en) * 2018-10-30 2020-05-07 セイコーエプソン株式会社 Liquid discharge device and drive circuit
JP2020199655A (en) * 2019-06-07 2020-12-17 セイコーエプソン株式会社 Printing device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6609792B2 (en) * 2000-12-27 2003-08-26 Brother Kogyo Kabushiki Kaisha Data transmission element for use in an ink-jet printer
US8328308B2 (en) 2009-07-15 2012-12-11 Seiko Epson Corporation Fluid ejecting apparatus, fluid ejecting head control method in fluid ejecting apparatus, and driving waveform generating apparatus for fluid ejecting head
WO2013085013A1 (en) * 2011-12-07 2013-06-13 株式会社ミマキエンジニアリング Ink-jet device
JP2013120861A (en) * 2011-12-07 2013-06-17 Mimaki Engineering Co Ltd Ink jet device
CN103958204A (en) * 2011-12-07 2014-07-30 株式会社御牧工程 Ink-jet device
JP2020069672A (en) * 2018-10-30 2020-05-07 セイコーエプソン株式会社 Liquid discharge device and drive circuit
JP2020069671A (en) * 2018-10-30 2020-05-07 セイコーエプソン株式会社 Liquid discharge device and drive circuit
JP7107167B2 (en) 2018-10-30 2022-07-27 セイコーエプソン株式会社 Liquid ejection device and drive circuit
JP7151379B2 (en) 2018-10-30 2022-10-12 セイコーエプソン株式会社 Liquid ejection device and drive circuit
JP2020199655A (en) * 2019-06-07 2020-12-17 セイコーエプソン株式会社 Printing device
JP7283239B2 (en) 2019-06-07 2023-05-30 セイコーエプソン株式会社 printer

Similar Documents

Publication Publication Date Title
JP5072578B2 (en) Head element substrate, recording head, and recording apparatus
JP4262070B2 (en) Element base of recording head, recording head, and control method of recording head
US7084996B2 (en) Recording device
JP2008279616A (en) Recorder and method for generating clock
JP4218083B2 (en) Inkjet printer
JP2000052623A (en) Recording device
JP4565613B2 (en) Serial data transfer method, electronic device, and recording apparatus
JP2000158643A5 (en)
JP2000158643A (en) Recorder
JP3556794B2 (en) Inkjet printer
JP2008100483A (en) Head substrate, recording head, and recorder
JP2013176978A (en) Recording element substrate, recording head, and recoding apparatus
JP5383210B2 (en) Recording device
JP5997461B2 (en) Recording device
US20220288923A1 (en) Printing apparatus
JP6649694B2 (en) Recording apparatus and recording control method
JP2012187918A (en) Recording apparatus and electronic device
JPH1175032A (en) Image input/output device, image input/output processing method and cartridge
JP3870461B2 (en) Printer and printer drive device
JP2005199665A (en) Recording apparatus, recording head, and recording head substrate
JP2002321342A (en) Printing device
JP5906066B2 (en) Head substrate, ink jet recording head using the head substrate, and recording apparatus using the recording head
JP2009255335A (en) Image forming apparatus
JP2001158153A (en) Recorder
KR20060082651A (en) Transmitting device and method for nozzle driving signal in inkjet printhead