JP2000049611A - 積分型ａ／ｄ変換校正方法及び積分型ａ／ｄ変換器 - Google Patents
積分型ａ／ｄ変換校正方法及び積分型ａ／ｄ変換器Info
- Publication number
- JP2000049611A JP2000049611A JP10219206A JP21920698A JP2000049611A JP 2000049611 A JP2000049611 A JP 2000049611A JP 10219206 A JP10219206 A JP 10219206A JP 21920698 A JP21920698 A JP 21920698A JP 2000049611 A JP2000049611 A JP 2000049611A
- Authority
- JP
- Japan
- Prior art keywords
- integration
- conversion
- constant
- voltage
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 積分定数のバラツキを校正する。
【解決手段】 Ｃ１・Ｒ１の積分定数を使用して基準電
圧Ｖｒを期間Ｔａだけ積分して積分電圧を得、次にＣ１
（Ｒ１＋Ｒ２）の積分定数と基準電圧Ｖｒを使用して元
の電圧になるまでの期間Ｔｂだけ逆方向に積分し、期間
Ｔｂの設計値と実際値の比率を求め、該比率に基づい
て、Ｃ１（Ｒ１＋Ｒ２）の積分定数により行う積分期間
を校正する。
圧Ｖｒを期間Ｔａだけ積分して積分電圧を得、次にＣ１
（Ｒ１＋Ｒ２）の積分定数と基準電圧Ｖｒを使用して元
の電圧になるまでの期間Ｔｂだけ逆方向に積分し、期間
Ｔｂの設計値と実際値の比率を求め、該比率に基づい
て、Ｃ１（Ｒ１＋Ｒ２）の積分定数により行う積分期間
を校正する。
Description
【０００１】
【発明の属する技術分野】本発明は、積分定数のバラツ
キを校正できるようにした積分型Ａ／Ｄ変換校正方法及
び積分型Ａ／Ｄ変換器に関するものである。
キを校正できるようにした積分型Ａ／Ｄ変換校正方法及
び積分型Ａ／Ｄ変換器に関するものである。
【０００２】
【従来の技術】積分型Ａ／Ｄ変換器は、最初に被変換電
圧を入力し予め決めた一定期間だけ積分して積分電圧を
得、次に基準電圧を入力して同一時定数でその積分電圧
が元の積分前の電圧になるまで逆方向に積分（逆積分）
し、その逆積分の積分時間のカウント数に基づいてＡ／
Ｄ変換を行うものであり、その内で特に変換時間が短く
精度の高いＡ／Ｄ変換器として、図４に示すものがあ
る。
圧を入力し予め決めた一定期間だけ積分して積分電圧を
得、次に基準電圧を入力して同一時定数でその積分電圧
が元の積分前の電圧になるまで逆方向に積分（逆積分）
し、その逆積分の積分時間のカウント数に基づいてＡ／
Ｄ変換を行うものであり、その内で特に変換時間が短く
精度の高いＡ／Ｄ変換器として、図４に示すものがあ
る。
【０００３】図４において、１は被変換電圧Ｖin（＞
０）が入力する入力端子、２は基準電圧Ｖｒ（＞０）が
入力する入力端子、３はオペアンプにより構成した電圧
ホロワとしてのバッファ、４は積分器、５は積分器４の
積分電圧Ｖｃを基準値Ｖａと比較する比較器、６はアナ
ログスイッチＳ１〜Ｓ１１のオン／オフの切り替えその
他を行う制御回路、７は制御回路６から出力するクロッ
クをカウントするカウンタ、８はカウンタ７のカウント
値からＡ／Ｄ変換値（ディジタル値）を演算する演算部
である。積分器４は積分定数を決める２個の抵抗Ｒ１，
Ｒ２、コンデンサＣ１、及びオペアンプ４１を有する。
０）が入力する入力端子、２は基準電圧Ｖｒ（＞０）が
入力する入力端子、３はオペアンプにより構成した電圧
ホロワとしてのバッファ、４は積分器、５は積分器４の
積分電圧Ｖｃを基準値Ｖａと比較する比較器、６はアナ
ログスイッチＳ１〜Ｓ１１のオン／オフの切り替えその
他を行う制御回路、７は制御回路６から出力するクロッ
クをカウントするカウンタ、８はカウンタ７のカウント
値からＡ／Ｄ変換値（ディジタル値）を演算する演算部
である。積分器４は積分定数を決める２個の抵抗Ｒ１，
Ｒ２、コンデンサＣ１、及びオペアンプ４１を有する。
【０００４】このＡ／Ｄ変換器では、図５に示すように
スイッチＳ１〜Ｓ１１をオン／オフ制御することにより
その変換が行われる。まずスイッチＳ３、Ｓ６〜Ｓ８、
Ｓ１０をオンし、他のスイッチをオフにする。これによ
り、回路が図６の(a)に示すように切り替えられ、コン
デンサＣ１の電圧ＶｃがＶｃ＝Ｖａになり、初期化され
る。
スイッチＳ１〜Ｓ１１をオン／オフ制御することにより
その変換が行われる。まずスイッチＳ３、Ｓ６〜Ｓ８、
Ｓ１０をオンし、他のスイッチをオフにする。これによ
り、回路が図６の(a)に示すように切り替えられ、コン
デンサＣ１の電圧ＶｃがＶｃ＝Ｖａになり、初期化され
る。
【０００５】次に、スイッチＳ１、Ｓ４、Ｓ７、Ｓ１０
をオンし、他のスイッチをオフにする。これにより、回
路は図６の(b)に示すように切り替えられ、被測定電圧
ＶinがコンデンサＣ１に予め決めた一定時間Ｔ１だけ積
分される（取込積分）。このとき、コンデンサＣ１の電
圧Ｖｃは、被測定電圧Ｖinと積分定数Ｃ１・Ｒにより決
まる傾斜で低下してゆく。だだし、Ｒ＝Ｒ１＋Ｒ２であ
る。
をオンし、他のスイッチをオフにする。これにより、回
路は図６の(b)に示すように切り替えられ、被測定電圧
ＶinがコンデンサＣ１に予め決めた一定時間Ｔ１だけ積
分される（取込積分）。このとき、コンデンサＣ１の電
圧Ｖｃは、被測定電圧Ｖinと積分定数Ｃ１・Ｒにより決
まる傾斜で低下してゆく。だだし、Ｒ＝Ｒ１＋Ｒ２であ
る。
【０００６】次に、スイッチＳ２、Ｓ５、Ｓ６、Ｓ１０
をオンし、他のスイッチをオフにする。これにより、回
路は図６の(c)に示すように切り替えられる。そして、
基準電圧Ｖｒにより積分電圧Ｖｃが初期化時の電圧（Ｖ
ｃ＝Ｖａ）になるまで逆積分を行う（測定積分）。この
時間はＴ２である。
をオンし、他のスイッチをオフにする。これにより、回
路は図６の(c)に示すように切り替えられる。そして、
基準電圧Ｖｒにより積分電圧Ｖｃが初期化時の電圧（Ｖ
ｃ＝Ｖａ）になるまで逆積分を行う（測定積分）。この
時間はＴ２である。
【０００７】以上において、被測定電圧Ｖinは、時間Ｔ
２の期間中に発生するクロックをカウンタ７によりカウ
ントすれば、そのカウント値をディジタル値Ｎ１で表す
ことができるので、原理的にはこれによりＡ／Ｄ変換が
可能である。
２の期間中に発生するクロックをカウンタ７によりカウ
ントすれば、そのカウント値をディジタル値Ｎ１で表す
ことができるので、原理的にはこれによりＡ／Ｄ変換が
可能である。
【０００８】しかし、カウントすべきクロックは１周期
あたり有限の時間をもつので、前記ディジタル値Ｎ１
は、時間Ｔ２の開始から比較器５の出力電圧Ｖｏが反転
した直後までのクロック数を表し、出力電圧Ｖｏの反転
からそのクロックがカウンタ７を次にトリガするエッジ
までの間の時間がＡ／Ｄ変換の誤差となる。
あたり有限の時間をもつので、前記ディジタル値Ｎ１
は、時間Ｔ２の開始から比較器５の出力電圧Ｖｏが反転
した直後までのクロック数を表し、出力電圧Ｖｏの反転
からそのクロックがカウンタ７を次にトリガするエッジ
までの間の時間がＡ／Ｄ変換の誤差となる。
【０００９】すなわち、時間Ｔ２の開始時点をクロック
のカウンタトリガエッジに意図的に合わせることはでき
るが、終了時点はこれが不可能で、標本化誤差Ｅが生じ
ることになる。
のカウンタトリガエッジに意図的に合わせることはでき
るが、終了時点はこれが不可能で、標本化誤差Ｅが生じ
ることになる。
【００１０】そこで、この誤差Ｅ（最大１クロック未満
の誤差）を少なくするために、次に抵抗を（Ｒ１＋Ｒ２
＝Ｒ）からＲ１（＝Ｒ／ｎ）に切り替えて、その誤差Ｅ
を積分する。ただし、１／ｎ＝Ｒ１／（Ｒ１＋Ｒ２）で
ある。
の誤差）を少なくするために、次に抵抗を（Ｒ１＋Ｒ２
＝Ｒ）からＲ１（＝Ｒ／ｎ）に切り替えて、その誤差Ｅ
を積分する。ただし、１／ｎ＝Ｒ１／（Ｒ１＋Ｒ２）で
ある。
【００１１】すなわち、スイッチＳ２、Ｓ５、Ｓ６、Ｓ
９、Ｓ１１をオンし、他のスイッチをオフして、回路を
図６の(d)に示すように切り替え、基準電圧Ｖｒにより
一定時間Ｔ３だけ続けて積分を行う（取込積分）。この
ときは、積分定数がＣ１・Ｒ／ｎとなり、急峻な傾斜で
基準電圧Ｖｒよる積分が行われる。このときの時間Ｔ３
中での積分電圧の変化幅は、前記した誤差Ｅに相当する
電圧をＶｅとすると、ｎ倍した内容ｎ・Ｖｅを表すもの
となる。
９、Ｓ１１をオンし、他のスイッチをオフして、回路を
図６の(d)に示すように切り替え、基準電圧Ｖｒにより
一定時間Ｔ３だけ続けて積分を行う（取込積分）。この
ときは、積分定数がＣ１・Ｒ／ｎとなり、急峻な傾斜で
基準電圧Ｖｒよる積分が行われる。このときの時間Ｔ３
中での積分電圧の変化幅は、前記した誤差Ｅに相当する
電圧をＶｅとすると、ｎ倍した内容ｎ・Ｖｅを表すもの
となる。
【００１２】次に、スイッチＳ２、Ｓ４、Ｓ７、Ｓ１０
をオンし、他のスイッチをオフにすることにより、回路
を図６の(e)に示すように切り替え、コンデンサＣ１に
積分された前記電圧を逆積分する（測定積分）。この逆
積分の積分開始からコンデンサＣ１の電圧Ｖｃが低下し
て比較器５の出力Ｖｏが反転する（Ｖｃ＝Ｖｏ）までの
時間をＴ４とし、その間のカウンタ７のカウント値をＮ
２とすると、Ｎ２＝ｎ・Ｖｅである。
をオンし、他のスイッチをオフにすることにより、回路
を図６の(e)に示すように切り替え、コンデンサＣ１に
積分された前記電圧を逆積分する（測定積分）。この逆
積分の積分開始からコンデンサＣ１の電圧Ｖｃが低下し
て比較器５の出力Ｖｏが反転する（Ｖｃ＝Ｖｏ）までの
時間をＴ４とし、その間のカウンタ７のカウント値をＮ
２とすると、Ｎ２＝ｎ・Ｖｅである。
【００１３】従って、入力電圧Ｖinのディジタル値Ｎ
は、 Ｎ＝ｎ・Ｎ１−Ｎ２ ・・・(1) で表され、前記した標本化誤差Ｅが補正されて少なくな
る。なお、カウント値Ｎ２も前記したカウント値Ｎ１を
得たときと同様な標本化誤差が含まれるが、この誤差は
既に１／ｎになっているので、必要があれば同様な処理
を繰り返せばよい（以上についての詳細は、特願平８−
０３４４０６号、特願平９−３３４８０９号参照）。
は、 Ｎ＝ｎ・Ｎ１−Ｎ２ ・・・(1) で表され、前記した標本化誤差Ｅが補正されて少なくな
る。なお、カウント値Ｎ２も前記したカウント値Ｎ１を
得たときと同様な標本化誤差が含まれるが、この誤差は
既に１／ｎになっているので、必要があれば同様な処理
を繰り返せばよい（以上についての詳細は、特願平８−
０３４４０６号、特願平９−３３４８０９号参照）。
【００１４】
【発明が解決しようとする課題】ところで、上記した積
分型Ａ／Ｄ回路は、２個の抵抗Ｒ１、Ｒ２の値にバラツ
キがあると、式(1)のｎにバラツキが現れ、Ａ／Ｄ変換
したディジタル値に大きな影響を及ぼすことになる。こ
れらの抵抗の値は、それを外付けとしたときはその値を
調整することができるが、温度や湿度等の使用条件、経
時変化等によってその値が事後的に変動することは避け
られず、またこれらの抵抗を１チップのＩＣ内に組み込
んだときはその調整が全く不可能であり、いずれの場合
も、Ａ／Ｄ変換に誤差を生じさせる大きな要因となって
いた。
分型Ａ／Ｄ回路は、２個の抵抗Ｒ１、Ｒ２の値にバラツ
キがあると、式(1)のｎにバラツキが現れ、Ａ／Ｄ変換
したディジタル値に大きな影響を及ぼすことになる。こ
れらの抵抗の値は、それを外付けとしたときはその値を
調整することができるが、温度や湿度等の使用条件、経
時変化等によってその値が事後的に変動することは避け
られず、またこれらの抵抗を１チップのＩＣ内に組み込
んだときはその調整が全く不可能であり、いずれの場合
も、Ａ／Ｄ変換に誤差を生じさせる大きな要因となって
いた。
【００１５】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、２個の積分定数の比率を調
べ、この結果によってＡ／Ｄ変換時の積分時間を調整す
るようにして、積分定数のバラツキを校正できるように
した積分型Ａ／Ｄ校正方法及び積分型Ａ／Ｄ回路を提供
することである。
ものであり、その目的は、２個の積分定数の比率を調
べ、この結果によってＡ／Ｄ変換時の積分時間を調整す
るようにして、積分定数のバラツキを校正できるように
した積分型Ａ／Ｄ校正方法及び積分型Ａ／Ｄ回路を提供
することである。
【００１６】
【課題を解決するための手段】上記目的を達成するため
の第１の発明は、第２の積分定数のみを使用して、又は
第１及び第２の積分定数を使用して被測定電圧をＡ／Ｄ
変換し、この後に前記第１及び第２の積分定数を使用し
て前記Ａ／Ｄ変換の標本化誤差を縮小させるためのＡ／
Ｄ変換を行う積分型Ａ／Ｄ変換方法において、前記第１
の積分定数を使用し予め決めた第１の期間だけ基準電圧
を入力して積分電圧を得、次に前記第２の積分定数及び
前記基準電圧を使用して前記積分電圧が元の電圧になる
までの第２の期間だけ逆方向に積分し、前記第２の期間
の設計値と実際値の比率を求め、該比率に基づいて、前
記第１及び第２の積分定数により行うＡ／Ｄ変換におけ
る前記第２の積分定数による積分期間を校正するように
構成した。
の第１の発明は、第２の積分定数のみを使用して、又は
第１及び第２の積分定数を使用して被測定電圧をＡ／Ｄ
変換し、この後に前記第１及び第２の積分定数を使用し
て前記Ａ／Ｄ変換の標本化誤差を縮小させるためのＡ／
Ｄ変換を行う積分型Ａ／Ｄ変換方法において、前記第１
の積分定数を使用し予め決めた第１の期間だけ基準電圧
を入力して積分電圧を得、次に前記第２の積分定数及び
前記基準電圧を使用して前記積分電圧が元の電圧になる
までの第２の期間だけ逆方向に積分し、前記第２の期間
の設計値と実際値の比率を求め、該比率に基づいて、前
記第１及び第２の積分定数により行うＡ／Ｄ変換におけ
る前記第２の積分定数による積分期間を校正するように
構成した。
【００１７】第２の発明は、第１の発明において、前記
第２の期間をクロックのカウント数により求め、該カウ
ント数の設計値と実際値の比率に基づいて、以後の前記
第２の積分定数により行う積分期間を求めるクロックの
周期を調整するように構成した。
第２の期間をクロックのカウント数により求め、該カウ
ント数の設計値と実際値の比率に基づいて、以後の前記
第２の積分定数により行う積分期間を求めるクロックの
周期を調整するように構成した。
【００１８】第３の発明は、第２の発明において、前記
クロックを発生させる発振器の出力側に分周器を設け、
該分周器の出力クロックのカウント数により前記第１及
び第２の期間を求め、それ以後の前記第２の積分定数に
より行う積分期間のカウントを行うとき、前記分周器の
分周比として前記第２の期間のカウント値を使用するよ
うに構成した。
クロックを発生させる発振器の出力側に分周器を設け、
該分周器の出力クロックのカウント数により前記第１及
び第２の期間を求め、それ以後の前記第２の積分定数に
より行う積分期間のカウントを行うとき、前記分周器の
分周比として前記第２の期間のカウント値を使用するよ
うに構成した。
【００１９】第４の発明は、第２の積分定数のみを使用
して、又は第１及び第２の積分定数を使用して被測定電
圧をＡ／Ｄ変換し、この後に前記第１及び第２の積分定
数を使用して前記Ａ／Ｄ変換の標本化誤差を縮小させる
ためのＡ／Ｄ変換を行う積分型Ａ／Ｄ変換器において、
積分期間をカウントするためのクロックの周期を設定す
る分周器を具備し、前記第１の積分定数を使用するとき
の前記分周器の分周比を固定値とし、前記第１及び第２
の積分定数により行うＡ／Ｄ変換における前記第２の積
分定数を使用するときの前記分周器の分周比を、前記第
１の積分定数と前記第２の積分定数の比率の設計値と実
際値との比率に応じて変化させるように構成した。
して、又は第１及び第２の積分定数を使用して被測定電
圧をＡ／Ｄ変換し、この後に前記第１及び第２の積分定
数を使用して前記Ａ／Ｄ変換の標本化誤差を縮小させる
ためのＡ／Ｄ変換を行う積分型Ａ／Ｄ変換器において、
積分期間をカウントするためのクロックの周期を設定す
る分周器を具備し、前記第１の積分定数を使用するとき
の前記分周器の分周比を固定値とし、前記第１及び第２
の積分定数により行うＡ／Ｄ変換における前記第２の積
分定数を使用するときの前記分周器の分周比を、前記第
１の積分定数と前記第２の積分定数の比率の設計値と実
際値との比率に応じて変化させるように構成した。
【００２０】第５の発明は、第４の発明において、前記
第２の積分定数を使用するときの前記分周器の分周比
を、前記第１の積分定数により基準電圧を積分して得た
積分電圧を前記第２の積分定数と前記基準電圧を使用し
て元の電圧になるまで逆方向に積分するまでの期間の前
記固定の分周比でのクロック数により設定するように構
成した。
第２の積分定数を使用するときの前記分周器の分周比
を、前記第１の積分定数により基準電圧を積分して得た
積分電圧を前記第２の積分定数と前記基準電圧を使用し
て元の電圧になるまで逆方向に積分するまでの期間の前
記固定の分周比でのクロック数により設定するように構
成した。
【００２１】
【発明の実施の形態】［第１の実施の形態］図１の(a)
は本発明の第１の実施の形態で使用するＡ／Ｄ変換器の
回路図である。なお、これは図４に示したものと同じで
あるが、制御回路６、カウンタ７、演算部８等は省略し
ている。図１の(b)はその制御動作説明図である。
は本発明の第１の実施の形態で使用するＡ／Ｄ変換器の
回路図である。なお、これは図４に示したものと同じで
あるが、制御回路６、カウンタ７、演算部８等は省略し
ている。図１の(b)はその制御動作説明図である。
【００２２】本実施の形態では、図１の(b)及び図２の
(a)に示すように、抵抗をＲ１のみとして初期化した
後、同様に抵抗をＲ１のみとして基準電圧Ｖｒを予め決
めた一定時間Ｔａだけ積分（第１積分）し、次に抵抗を
「Ｒ１＋Ｒ２」に切り替えて、積分電圧ＶｃがＶａに戻
るまで同じ基準電圧Ｖｒで逆積分（第２積分）する。こ
の時間をＴｂとする。この結果、 Ｒ１／（Ｒ１＋Ｒ２）＝Ｔａ／Ｔｂ ・・・(2) の関係が得られる。もし、製造上のバラツキで、Ｒ１と
Ｒ２の比が本来の値と異なっていた場合は、時間Ｔａは
一定であるので、その誤差はＴｂに現れる。
(a)に示すように、抵抗をＲ１のみとして初期化した
後、同様に抵抗をＲ１のみとして基準電圧Ｖｒを予め決
めた一定時間Ｔａだけ積分（第１積分）し、次に抵抗を
「Ｒ１＋Ｒ２」に切り替えて、積分電圧ＶｃがＶａに戻
るまで同じ基準電圧Ｖｒで逆積分（第２積分）する。こ
の時間をＴｂとする。この結果、 Ｒ１／（Ｒ１＋Ｒ２）＝Ｔａ／Ｔｂ ・・・(2) の関係が得られる。もし、製造上のバラツキで、Ｒ１と
Ｒ２の比が本来の値と異なっていた場合は、時間Ｔａは
一定であるので、その誤差はＴｂに現れる。
【００２３】そして、時間ＴａとＴｂをカウンタでカウ
ントすると、時間Ｔａに対応するカウント値Ｎａ、時間
Ｔｂに対応するカウント値Ｎｂが得られるので、 Ｒ１／（Ｒ１＋Ｒ２）＝Ｎａ／Ｎｂ ・・・(3) の関係が得られる。なお、ＮａとＮｂにはディジタル変
換時に前記した標本化誤差が生じるがここでは無視す
る。
ントすると、時間Ｔａに対応するカウント値Ｎａ、時間
Ｔｂに対応するカウント値Ｎｂが得られるので、 Ｒ１／（Ｒ１＋Ｒ２）＝Ｎａ／Ｎｂ ・・・(3) の関係が得られる。なお、ＮａとＮｂにはディジタル変
換時に前記した標本化誤差が生じるがここでは無視す
る。
【００２４】一方、時間Ｔｂはその本来の値（誤差の無
い値）を時間Ｔａに対応するものとして設計時等に予め
設定しておくことができ、そのカウント値をＮｂ’と
し、そのときの計数クロックの周期をＴclkすると、 Ｔｂ＝Ｎｂ・Ｔclk ＝Ｎｂ’・｛（Ｎｂ／Ｎｂ’）Ｔclk｝ ＝Ｎｂ’・Ｔclk’ ・・・(4) ただし、Ｔclk’＝（Ｎｂ／Ｎｂ’）Ｔclkとなる。つま
り、時間Ｔｂはクロック周期がＴclk’のクロックによ
り、理想のカウント値Ｎｂ’だけカウントした時間に等
しい。
い値）を時間Ｔａに対応するものとして設計時等に予め
設定しておくことができ、そのカウント値をＮｂ’と
し、そのときの計数クロックの周期をＴclkすると、 Ｔｂ＝Ｎｂ・Ｔclk ＝Ｎｂ’・｛（Ｎｂ／Ｎｂ’）Ｔclk｝ ＝Ｎｂ’・Ｔclk’ ・・・(4) ただし、Ｔclk’＝（Ｎｂ／Ｎｂ’）Ｔclkとなる。つま
り、時間Ｔｂはクロック周期がＴclk’のクロックによ
り、理想のカウント値Ｎｂ’だけカウントした時間に等
しい。
【００２５】以上から、抵抗Ｒ１のみを使用して積分
（第１積分）する積分期間のクロックの周期をＴclkと
し、抵抗「Ｒ１＋Ｒ２」を使用して逆積分（第２積分）
する積分期間のクロックの周期をＴclk’とすると、後
者でのクロックのカウント値は理想の値であるＮｂ’と
なる。
（第１積分）する積分期間のクロックの周期をＴclkと
し、抵抗「Ｒ１＋Ｒ２」を使用して逆積分（第２積分）
する積分期間のクロックの周期をＴclk’とすると、後
者でのクロックのカウント値は理想の値であるＮｂ’と
なる。
【００２６】従って、抵抗Ｒ１、Ｒ２の比にバラツキが
あっても、抵抗Ｒ１のみを使用する積分の期間を周期Ｔ
clkのクロックでカウントし、抵抗「Ｒ１＋Ｒ２」を使
用する積分の期間を周期Ｔclk’のクロックでカウント
すると、その誤差がキャンセルされる。
あっても、抵抗Ｒ１のみを使用する積分の期間を周期Ｔ
clkのクロックでカウントし、抵抗「Ｒ１＋Ｒ２」を使
用する積分の期間を周期Ｔclk’のクロックでカウント
すると、その誤差がキャンセルされる。
【００２７】よって、この後に行われる抵抗Ｒ１を使用
した積分と抵抗「Ｒ１＋Ｒ２」を使用した逆積分を行う
Ａ／Ｄ変換、つまり標本化誤差を補正するためのＡ／Ｄ
変換では、抵抗「Ｒ１＋Ｒ２」を使用する積分の期間に
ついては周期Ｔclk’のクロックでカウントする。
した積分と抵抗「Ｒ１＋Ｒ２」を使用した逆積分を行う
Ａ／Ｄ変換、つまり標本化誤差を補正するためのＡ／Ｄ
変換では、抵抗「Ｒ１＋Ｒ２」を使用する積分の期間に
ついては周期Ｔclk’のクロックでカウントする。
【００２８】なお、上記第１積分、第２積分の直後に行
われる被測定電圧ＶinのＡ／Ｄ変換（図１の(b)のＴ
１，Ｔ２）では、積分も逆積分も抵抗「Ｒ１＋Ｒ２」を
使用しているので、抵抗Ｒ１とＲ２の比のバラツキによ
る影響は現れないため、必ずしも周期Ｔclk’のクロッ
クを使用する必要はないが、あえて使用することもでき
る。
われる被測定電圧ＶinのＡ／Ｄ変換（図１の(b)のＴ
１，Ｔ２）では、積分も逆積分も抵抗「Ｒ１＋Ｒ２」を
使用しているので、抵抗Ｒ１とＲ２の比のバラツキによ
る影響は現れないため、必ずしも周期Ｔclk’のクロッ
クを使用する必要はないが、あえて使用することもでき
る。
【００２９】しかし、被測定電圧ＶinのＡ／Ｄ変換にお
いて、抵抗Ｒ１を使用した積分と抵抗「Ｒ１＋Ｒ２」を
使用した逆積分を行う（この手法では、逆積分期間が長
くなるので分解能を上げることができる。）ときは、抵
抗「Ｒ１＋Ｒ２」を使用する積分の期間については周期
Ｔclk’のクロックでカウントする。
いて、抵抗Ｒ１を使用した積分と抵抗「Ｒ１＋Ｒ２」を
使用した逆積分を行う（この手法では、逆積分期間が長
くなるので分解能を上げることができる。）ときは、抵
抗「Ｒ１＋Ｒ２」を使用する積分の期間については周期
Ｔclk’のクロックでカウントする。
【００３０】［第２の実施の形態］上記のように、抵抗
「Ｒ１＋Ｒ２」を使用する積分のときは、使用するクロ
ックの周期をＴclkからＴclk'に切り替えてカウンタ７
を動作させれば良いことがわかった。そこで、この第２
の実施の形態では、積分定数の比率の理想値の一例とし
て、Ｒ１／（Ｒ１＋Ｒ２）＝１／１０とし、カウントす
べきクロックの周期を抵抗Ｒ１による積分のカウント時
と、抵抗「Ｒ１＋Ｒ２」による積分のカウント時とで、
分周器の分周比を調整して異ならせる。
「Ｒ１＋Ｒ２」を使用する積分のときは、使用するクロ
ックの周期をＴclkからＴclk'に切り替えてカウンタ７
を動作させれば良いことがわかった。そこで、この第２
の実施の形態では、積分定数の比率の理想値の一例とし
て、Ｒ１／（Ｒ１＋Ｒ２）＝１／１０とし、カウントす
べきクロックの周期を抵抗Ｒ１による積分のカウント時
と、抵抗「Ｒ１＋Ｒ２」による積分のカウント時とで、
分周器の分周比を調整して異ならせる。
【００３１】図３はこの第２の実施の形態の構成を示す
図であり、９は固定周波数のクロックの発振器、１０は
この周波数を分周する分周器である。他は、図４に示し
たものと同じである。
図であり、９は固定周波数のクロックの発振器、１０は
この周波数を分周する分周器である。他は、図４に示し
たものと同じである。
【００３２】まず、抵抗Ｒ１を使用する第１積分時に、
クロック周期をＴclkとしてクロック数Ｎａ＝１０だけ
積分し、次に抵抗を「Ｒ１＋Ｒ２」に切り替えて、積分
電圧Ｖｃが第１積分の開始電圧に戻るまで第２積分を行
い、その間のクロック数Ｎｂを得る。このときのクロッ
ク数Ｎｂが、Ｎｂ＝１００であるならば、抵抗Ｒ１，Ｒ
２の比はバラツキがないことになるが、Ｎｂ≠１００の
ときはバラツキがあることになる。
クロック周期をＴclkとしてクロック数Ｎａ＝１０だけ
積分し、次に抵抗を「Ｒ１＋Ｒ２」に切り替えて、積分
電圧Ｖｃが第１積分の開始電圧に戻るまで第２積分を行
い、その間のクロック数Ｎｂを得る。このときのクロッ
ク数Ｎｂが、Ｎｂ＝１００であるならば、抵抗Ｒ１，Ｒ
２の比はバラツキがないことになるが、Ｎｂ≠１００の
ときはバラツキがあることになる。
【００３３】そこで、分周器１０の分周比を、その理想
値の「１００」を中心値として、±５０％のマージンを
考慮して、「５０〜１５０」の範囲で設定できるように
しておく。
値の「１００」を中心値として、±５０％のマージンを
考慮して、「５０〜１５０」の範囲で設定できるように
しておく。
【００３４】上記のように、抵抗Ｒ１，Ｒ２の比にバラ
ツキのないときは、Ｎｂ＝１００であるので、分周器１
０の分周比として「１００」を設定する。また、例え
ば、Ｎｂ＝９４のときは、理想値「１００」よりも少な
く「Ｒ１＋Ｒ２」の値が理想の値よりも小さいことを示
すので、クロックの周期を小さく、つまり分周比を「９
４」に設定すればよい。この分周比を使用した分周器１
０の出力クロックにより前記第２積分を行えば、今度は
カウント数Ｎｂ＝１００となる。一方、Ｎｂ＝１２１の
ときは、理想値「１００」よりも多く「Ｒ１＋Ｒ２」の
値が理想の値よりも大きいことを示すので、クロックの
周期を大きく、つまり分周比を「１２１」に設定すれば
よい。
ツキのないときは、Ｎｂ＝１００であるので、分周器１
０の分周比として「１００」を設定する。また、例え
ば、Ｎｂ＝９４のときは、理想値「１００」よりも少な
く「Ｒ１＋Ｒ２」の値が理想の値よりも小さいことを示
すので、クロックの周期を小さく、つまり分周比を「９
４」に設定すればよい。この分周比を使用した分周器１
０の出力クロックにより前記第２積分を行えば、今度は
カウント数Ｎｂ＝１００となる。一方、Ｎｂ＝１２１の
ときは、理想値「１００」よりも多く「Ｒ１＋Ｒ２」の
値が理想の値よりも大きいことを示すので、クロックの
周期を大きく、つまり分周比を「１２１」に設定すれば
よい。
【００３５】このように、分周器１０の分周比の設定
に、第２積分の積分期間Ｔｂのカウント値Ｎｂをそのま
ま使用することにより、抵抗Ｒ１、Ｒ２のバラツキを即
座にキャンセルすることができることになる。
に、第２積分の積分期間Ｔｂのカウント値Ｎｂをそのま
ま使用することにより、抵抗Ｒ１、Ｒ２のバラツキを即
座にキャンセルすることができることになる。
【００３６】すなわち、本来のＡ／Ｄ変換に先だって第
１積分、第２積分を行って、その第２積分によりカウン
ト値Ｎｂを得ておけば、以後の抵抗Ｒ１を使用する積分
時は分周比を「１００」とし、抵抗「Ｒ１＋Ｒ」を使用
する積分時（異なった積分定数を使用する被測定電圧の
Ａ／Ｄ変換時や標本化誤差補正の為のＡ／Ｄ変換時）は
分周比をカウント値Ｎｂとすることにより、抵抗Ｒ１、
Ｒ２のバラツキの影響を受けることなく、Ａ／Ｄ変換を
行うことができる。
１積分、第２積分を行って、その第２積分によりカウン
ト値Ｎｂを得ておけば、以後の抵抗Ｒ１を使用する積分
時は分周比を「１００」とし、抵抗「Ｒ１＋Ｒ」を使用
する積分時（異なった積分定数を使用する被測定電圧の
Ａ／Ｄ変換時や標本化誤差補正の為のＡ／Ｄ変換時）は
分周比をカウント値Ｎｂとすることにより、抵抗Ｒ１、
Ｒ２のバラツキの影響を受けることなく、Ａ／Ｄ変換を
行うことができる。
【００３７】
【発明の効果】以上から本発明によれば、積分定数に、
製造時のバラツキばかりか、温度変化や経時変化等によ
り事後的にバラツキが生じた場合であっても、そのバラ
ツキの影響をキャンセルすることができ、量産時の細か
い調整が不要となり、またＩＣ化をより促進することが
できる。
製造時のバラツキばかりか、温度変化や経時変化等によ
り事後的にバラツキが生じた場合であっても、そのバラ
ツキの影響をキャンセルすることができ、量産時の細か
い調整が不要となり、またＩＣ化をより促進することが
できる。
【図１】 (a)は第１の実施の形態で使用した積分型Ａ
／Ｄ変換器の要部の回路図、(b)はスイッチ切り替えの
説明図である。
／Ｄ変換器の要部の回路図、(b)はスイッチ切り替えの
説明図である。
【図２】 (a)〜(c)は図１の(b)に示すスイッチ切替え
により切り替えられた積分型Ａ／Ｄ変換器の要部の回路
である。
により切り替えられた積分型Ａ／Ｄ変換器の要部の回路
である。
【図３】 第２の実施の形態の説明図である。
【図４】 従来の積分型Ａ／Ｄ変換器の回路図である。
【図５】 図４のＡ／Ｄ変換器の動作説明図である。
【図６】 図４に示すスイッチ切替えにより切り替えら
れた積分型Ａ／Ｄ変換器の要部の回路である。
れた積分型Ａ／Ｄ変換器の要部の回路である。
１，２：入力端子、３：バッファ、４：積分器、４１：
オペアンプ、５：比較器、６：制御回路、７：カウン
タ、８：演算部、９：発振器、１０：分周器。
オペアンプ、５：比較器、６：制御回路、７：カウン
タ、８：演算部、９：発振器、１０：分周器。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J022 AA07 AC04 BA01 BA03 BA06 CB01 CB07 CE05 CF01 CF02 CF07
Claims (5)
- 【請求項１】第２の積分定数のみを使用して、又は第１
及び第２の積分定数を使用して被測定電圧をＡ／Ｄ変換
し、この後に前記第１及び第２の積分定数を使用して前
記Ａ／Ｄ変換の標本化誤差を縮小させるためのＡ／Ｄ変
換を行う積分型Ａ／Ｄ変換方法において、 前記第１の積分定数を使用し予め決めた第１の期間だけ
基準電圧を入力して積分電圧を得、次に前記第２の積分
定数及び前記基準電圧を使用して前記積分電圧が元の電
圧になるまでの第２の期間だけ逆方向に積分し、 前記第２の期間の設計値と実際値の比率を求め、該比率
に基づいて、前記第１及び第２の積分定数により行うＡ
／Ｄ変換における前記第２の積分定数による積分期間を
校正するようにしたことを特徴とする積分型Ａ／Ｄ変換
校正方法。 - 【請求項２】前記第２の期間をクロックのカウント数に
より求め、該カウント数の設計値と実際値の比率に基づ
いて、以後の前記第２の積分定数により行う積分期間を
求めるクロックの周期を調整することを特徴とする請求
項１に記載の校正方法。 - 【請求項３】前記クロックを発生させる発振器の出力側
に分周器を設け、該分周器の出力クロックのカウント数
により前記第１及び第２の期間を求め、それ以後の前記
第２の積分定数により行う積分期間のカウントを行うと
き、前記分周器の分周比として前記第２の期間のカウン
ト値を使用することを特徴とする請求項２に記載の校正
方法。 - 【請求項４】第２の積分定数のみを使用して、又は第１
及び第２の積分定数を使用して被測定電圧をＡ／Ｄ変換
し、この後に前記第１及び第２の積分定数を使用して前
記Ａ／Ｄ変換の標本化誤差を縮小させるためのＡ／Ｄ変
換を行う積分型Ａ／Ｄ変換器において、 積分期間をカウントするためのクロックの周期を設定す
る分周器を具備し、前記第１の積分定数を使用するとき
の前記分周器の分周比を固定値とし、前記第１及び第２
の積分定数により行うＡ／Ｄ変換における前記第２の積
分定数を使用するときの前記分周器の分周比を、前記第
１の積分定数と前記第２の積分定数の比率の設計値と実
際値との比率に応じて変化させることを特徴とする積分
型Ａ／Ｄ変換器。 - 【請求項５】前記第２の積分定数を使用するときの前記
分周器の分周比を、 前記第１の積分定数により基準電圧を積分して得た積分
電圧を前記第２の積分定数と前記基準電圧を使用して元
の電圧になるまで逆方向に積分するまでの期間の前記固
定の分周比でのクロック数により設定することを特徴と
する請求項４に記載の積分型Ａ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21920698A JP3825565B2 (ja) | 1998-08-03 | 1998-08-03 | 積分型ａ／ｄ変換校正方法及び積分型ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21920698A JP3825565B2 (ja) | 1998-08-03 | 1998-08-03 | 積分型ａ／ｄ変換校正方法及び積分型ａ／ｄ変換器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000049611A true JP2000049611A (ja) | 2000-02-18 |
| JP2000049611A5 JP2000049611A5 (ja) | 2005-05-19 |
| JP3825565B2 JP3825565B2 (ja) | 2006-09-27 |
Family
ID=16731878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21920698A Expired - Fee Related JP3825565B2 (ja) | 1998-08-03 | 1998-08-03 | 積分型ａ／ｄ変換校正方法及び積分型ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3825565B2 (ja) |
-
1998
- 1998-08-03 JP JP21920698A patent/JP3825565B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3825565B2 (ja) | 2006-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6628163B2 (en) | Circuit for tuning an active filter | |
| US6614313B2 (en) | Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor | |
| US20050168294A1 (en) | Highly stable integrated time reference | |
| JP2000341119A (ja) | クロック発振回路 | |
| GB2104690A (en) | Electronic timepiece having a quartz crystal oscillator circuit | |
| US7982549B1 (en) | Dual self-calibrating low-power oscillator system and operation | |
| US4396890A (en) | Variable gain amplifier | |
| US20040041599A1 (en) | Non-linear reference waveform generators for data conversion and other applications | |
| US8643391B2 (en) | RC calibration using chopping | |
| JP2000049611A (ja) | 積分型ａ／ｄ変換校正方法及び積分型ａ／ｄ変換器 | |
| US10797715B2 (en) | Filtering method and filter | |
| JP4422284B2 (ja) | Ａ／ｄ変換器及び半導体圧力センサ装置 | |
| EP1786101A2 (en) | On-chip R-C time constant calibration | |
| US20240204761A1 (en) | Discrete time analog circuit | |
| CN114123974A (zh) | 一种高精度rc振荡电路 | |
| JP2974129B2 (ja) | 信号スペクトラム計測装置 | |
| JP2018147129A (ja) | 基準電流源回路 | |
| JPH0722950A (ja) | Ａｄ変換回路 | |
| JPH0754911B2 (ja) | Ａ／ｄ変換器 | |
| RU2017087C1 (ru) | Датчик температуры с частотным выходом | |
| JPH059969B2 (ja) | ||
| JP5426992B2 (ja) | Ａ／ｄ変換器 | |
| JP3216303B2 (ja) | 血圧計の圧力測定装置 | |
| JPH02294113A (ja) | パルス発生回路 | |
| JPH11298317A (ja) | 計数装置、静電容量型センサ及び周波数差測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040707 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060630 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |