JP2000040635A - Ceramic electronic part and manufacture thereof - Google Patents
Ceramic electronic part and manufacture thereofInfo
- Publication number
- JP2000040635A JP2000040635A JP10222371A JP22237198A JP2000040635A JP 2000040635 A JP2000040635 A JP 2000040635A JP 10222371 A JP10222371 A JP 10222371A JP 22237198 A JP22237198 A JP 22237198A JP 2000040635 A JP2000040635 A JP 2000040635A
- Authority
- JP
- Japan
- Prior art keywords
- glass frit
- external electrode
- conductive paste
- ceramic
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本願発明は、セラミック電子
部品及びその製造方法に関し、詳しくは、積層セラミッ
クコンデンサや積層ＬＣ複合部品などのような、セラミ
ック中に内部電極が配設された素子に、内部電極と導通
する外部電極を配設してなるセラミック電子部品及びそ
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic electronic component and a method for manufacturing the same, and more particularly, to a device having internal electrodes disposed in a ceramic, such as a multilayer ceramic capacitor or a multilayer LC composite component. The present invention relates to a ceramic electronic component provided with an external electrode that conducts with an electrode, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】代表的なセラミック電子部品の一つであ
る積層セラミックコンデンサは、例えば図２に示すよう
に、セラミック１中に内部電極２が配設された素子３の
両端側に、内部電極２と導通する外部電極４を配設する
ことにより形成されている。2. Description of the Related Art As shown in FIG. 2, for example, as shown in FIG. It is formed by arranging an external electrode 4 that conducts with the second electrode 2.
【０００３】ところで、外部電極４を形成する方法とし
ては、従来、素子の両端部に、Ｃｕ、Ｎｉ、Ａｇ、Ａｇ
−Ｐｄなどの金属粉末（導電成分）に、ガラスフリッ
ト、有機バインダー、溶剤などを配合してなる導電ペー
ストを塗布し、焼き付ける方法が一般的に用いられてい
る。By the way, as a method of forming the external electrode 4, conventionally, Cu, Ni, Ag, Ag
A method of applying and baking a conductive paste obtained by mixing a glass frit, an organic binder, a solvent, and the like with a metal powder (conductive component) such as -Pd is generally used.
【０００４】なお、導電ペーストに含まれるガラスフリ
ットは、外部電極の素子への密着性を確保するととも
に、焼き付け後に金属間の隙間や素子３を構成するセラ
ミック１との界面を満たして、外部電極にシール性を付
与し、その後のめっき工程で、めっき液が素子３の内部
に浸入することによる絶縁性の低下を防止したり、耐候
性を向上させたりする役割を果たしている。The glass frit contained in the conductive paste ensures the adhesion of the external electrode to the element, and fills the gap between metals and the interface with the ceramic 1 constituting the element 3 after baking, so that the external electrode has In addition, in the subsequent plating step, it plays a role of preventing a decrease in insulation properties due to a plating solution entering the inside of the element 3 and improving weather resistance.
【０００５】[0005]
【発明が解決しようとする課題】しかし、従来の方法で
は、導電ペースト中のガラスフリットが過剰になると、
外部電極４の表面にガラスフリットが析出してメッキ付
き性が低下したり、外部電極４と素子３を構成するセラ
ミック１との界面へのガラスフリットの析出量が多くな
りすぎて内部電極２と外部電極４の接続性が低下し、電
気的接続が不十分になって、目標とする静電容量を取得
することが困難になったりするという問題点がある。However, in the conventional method, when the glass frit in the conductive paste becomes excessive,
Glass frit is deposited on the surface of the external electrode 4 to reduce plating adherence, or the amount of glass frit deposited on the interface between the external electrode 4 and the ceramic 1 constituting the element 3 becomes too large, and the internal electrode 2 There is a problem that the connectivity of the external electrode 4 is reduced, the electrical connection becomes insufficient, and it becomes difficult to obtain a target capacitance.
【０００６】本願発明は、上記問題点を解決するもので
あり、めっき液の浸入による絶縁性の低下や耐候性の劣
化を招いたりすることなく、メッキ付き性や内部電極へ
の接続性が良好な外部電極を備えたセラミック電子部品
及びその製造方法を提供することを目的とする。The present invention solves the above-mentioned problems, and provides good plating ability and connectivity to internal electrodes without causing a decrease in insulation and a decrease in weather resistance due to infiltration of a plating solution. It is an object of the present invention to provide a ceramic electronic component having a simple external electrode and a method for manufacturing the same.
【０００７】[0007]
【課題を解決するための手段】本願発明（請求項１）の
セラミック電子部品は、セラミック中に内部電極が配設
された素子に、ガラスフリットを含有する導電ペースト
を塗布して焼き付けることにより、内部電極と導通する
外部電極を形成してなるセラミック電子部品であって、
外部電極と素子の間に、前記素子を構成するセラミック
と前記導電ペーストに含まれるガラスフリットが反応し
てなる、厚みが０．１〜３．０μmの結晶質の層（反応
層）が形成されていることを特徴としている。The ceramic electronic component of the present invention (claim 1) is obtained by applying a conductive paste containing glass frit to an element having an internal electrode disposed in ceramic and baking it. A ceramic electronic component formed with an external electrode that conducts with an internal electrode,
A crystalline layer (reactive layer) having a thickness of 0.1 to 3.0 μm is formed between the external electrode and the element by reacting a ceramic constituting the element and a glass frit contained in the conductive paste. It is characterized by having.
【０００８】外部電極と素子の間に形成される反応層の
厚みを０．１〜３．０μmの範囲とすることにより、ガ
ラスフリットが多すぎたり、少なすぎたりすることに起
因する諸問題の発生を抑制することが可能になる。具体
的には、外部電極を構成する金属間の隙間や、金属と
素子を構成するセラミックとの界面にガラスフリットが
入り込むことによりめっき液などに対するシール性や耐
候性を向上させたり、過剰なガラスフリットが外部電
極の表面に析出することを抑制してメッキ付き性を向上
させたり、素子を構成するセラミックと外部電極との
界面にガラスフリットが析出しすぎることを防止して内
部電極と外部電極との接続性を向上させたりすることが
できるようになる。[0008] By setting the thickness of the reaction layer formed between the external electrode and the element in the range of 0.1 to 3.0 µm, various problems caused by too much or too little glass frit can be solved. Generation can be suppressed. Specifically, the glass frit penetrates into the gap between the metals constituting the external electrodes and the interface between the metal and the ceramic constituting the element, thereby improving the sealing property and weather resistance against a plating solution or the like, or increasing the excess glass. The frit is prevented from being deposited on the surface of the external electrode to improve the plating property, and the internal electrode and the external electrode are prevented by preventing the glass frit from being excessively deposited at the interface between the ceramic constituting the element and the external electrode. Or the like can be improved.
【０００９】なお、反応層の厚みを０．１〜３．０μm
の範囲としたのは、反応層の厚みが０．１μm未満にな
ると、めっき劣化による絶縁抵抗不良率、及び耐湿負荷
試験後の不良率が高くなり、３．０μmを超えると、静
電容量、及びめっき付着面積率が低くなることによる。The thickness of the reaction layer is 0.1 to 3.0 μm.
The reason is that when the thickness of the reaction layer is less than 0.1 μm, the insulation resistance failure rate due to plating deterioration, and the failure rate after the moisture resistance load test increases, and when it exceeds 3.0 μm, the capacitance, And the plating adhesion area ratio is reduced.
【００１０】また、請求項２のセラミック電子部品は、
Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、及びＡｇ−Ｐｄ合金からなる
群より選ばれる少なくとも１種の導電成分と、ホウ珪酸
亜鉛系ガラスフリット、ホウ珪酸鉛系ガラスフリット、
ホウ珪酸ビスマス系ガラスフリット、ホウビスマス亜鉛
系ガラスフリット、ホウ亜鉛鉛系ガラスフリットからな
る群より選ばれる少なくとも１種のガラスフリットと
を、導電成分１００体積部に対して５〜４０体積部の割
合で含有する導電ペーストを、素子に塗布して焼き付け
することにより、前記外部電極及び前記反応層が形成さ
れていることを特徴としている。The ceramic electronic component of claim 2 is
At least one conductive component selected from the group consisting of Cu, Ni, Ag, Pd, and an Ag-Pd alloy, a zinc borosilicate glass frit, a lead borosilicate glass frit,
Bismuth borosilicate-based glass frit, zinc borobismuth-based glass frit, at least one glass frit selected from the group consisting of borozinc-lead-based glass frit, in a proportion of 5 to 40 parts by volume with respect to 100 parts by volume of the conductive component. The external electrode and the reaction layer are formed by applying a conductive paste to the element and baking the element.
【００１１】上記の組成の導電ペーストを、素子に塗布
して焼き付けすることにより、外部電極及び反応層を効
率よく形成することが可能になり、本願発明を実効あら
しめることができる。By applying a conductive paste having the above composition to the element and baking it, the external electrode and the reaction layer can be efficiently formed, and the present invention can be made effective.
【００１２】なお、ガラスフリットの配合割合を導電成
分１００体積部に対して５〜４０体積部としたのは、ガ
ラスフリットの配合割合が５体積部未満になると、外部
電極と素子の密着力が不十分になり、４０体積部を超え
ると、外部電極の表面にガラスフリットが析出し、メッ
キ付き性が大幅に低下することによる。The reason why the mixing ratio of the glass frit is set to 5 to 40 parts by volume with respect to 100 parts by volume of the conductive component is that when the mixing ratio of the glass frit is less than 5 parts by volume, the adhesion between the external electrode and the element is reduced. If it is insufficient and exceeds 40 parts by volume, glass frit will precipitate on the surface of the external electrode, and the plating property will be significantly reduced.
【００１３】また、請求項３のセラミック電子部品は、
前記導電ペーストを素子に塗布して、５００〜１０００
℃の温度で焼き付けることにより、前記外部電極及び前
記反応層が形成されていることを特徴としている。Further, the ceramic electronic component of claim 3 is:
The conductive paste is applied to the device, and 500 to 1000
The external electrode and the reaction layer are formed by baking at a temperature of ° C.
【００１４】上記の導電ペーストを素子に塗布して５０
０〜１０００℃の温度で焼き付けることにより、外部電
極と素子の間に厚みが０．１〜３．０μmの反応層を、
確実に、しかも効率よく形成することが可能になり、本
願発明をさらに実効あらしめることが可能になる。The above-mentioned conductive paste is applied to the device, and 50
By baking at a temperature of 0 to 1000 ° C., a reaction layer having a thickness of 0.1 to 3.0 μm is formed between the external electrode and the element.
It is possible to form it reliably and efficiently, and it is possible to make the present invention more effective.
【００１５】なお、前記導電ペーストを５００〜１００
０℃の温度で焼き付けるようにしたのは、焼き付け温度
が５００℃未満の場合、外部電極の素子への密着力が不
十分になり、１０００℃を超えると、外部電極の表面に
ガラスフリットが析出し、メッキ付き性が大幅に低下す
ることによる。In addition, the conductive paste is 500 to 100
The reason for baking at 0 ° C. is that if the baking temperature is lower than 500 ° C., the adhesion of the external electrode to the element becomes insufficient, and if it exceeds 1000 ° C., glass frit is deposited on the surface of the external electrode. However, this is because the plating ability is significantly reduced.
【００１６】また。本願発明（請求項４）のセラミック
電子部品の製造方法は、請求項１〜３のいずれかに記載
のセラミック電子部品を製造する方法であって、Ｃｕ、
Ｎｉ、Ａｇ、Ｐｄ、及びＡｇ−Ｐｄ合金からなる群より
選ばれる少なくとも１種の導電成分と、ホウ珪酸亜鉛系
ガラスフリット、ホウ珪酸鉛系ガラスフリット、ホウ珪
酸ビスマス系ガラスフリット、ホウビスマス亜鉛系ガラ
スフリット、ホウ亜鉛鉛系ガラスフリットからなる群よ
り選ばれる少なくとも１種のガラスフリットとを、導電
成分１００体積部に対して、５〜４０体積部の割合で含
有する導電ペーストを、セラミック中に内部電極が配設
された素子に塗布して焼き付けることにより、外部電極
を形成するとともに、外部電極と素子の間に、前記素子
を構成するセラミックと前記導電ペーストに含まれるガ
ラスフリットが反応してなる、厚みが０．１〜３．０μ
mの結晶質の層（反応層）を形成することを特徴として
いる。Also, The method for manufacturing a ceramic electronic component according to the present invention (claim 4) is a method for manufacturing a ceramic electronic component according to any one of claims 1 to 3, wherein Cu,
At least one conductive component selected from the group consisting of Ni, Ag, Pd, and Ag-Pd alloy, and zinc borosilicate glass frit, lead borosilicate glass frit, bismuth borosilicate glass frit, and zinc borobismuth glass A conductive paste containing at least one kind of glass frit selected from the group consisting of frit and boro-zinc lead-based glass frit in a ratio of 5 to 40 parts by volume with respect to 100 parts by volume of the conductive component is embedded in the ceramic. An external electrode is formed by applying and baking the element on which the electrode is disposed, and the ceramic constituting the element and the glass frit contained in the conductive paste react between the external electrode and the element. , Having a thickness of 0.1 to 3.0 μ
It is characterized by forming a crystalline layer (reaction layer) of m.
【００１７】上記の導電ペーストを素子に塗布して、素
子を構成するセラミックと導電ペーストに含まれるガラ
スフリットが反応してなる、厚みが０．１〜３．０μm
の結晶質の層（反応層）が形成されるような条件で焼き
付けを行うことにより、ガラスフリットが多すぎたり、
少なすぎたりすることに起因する諸問題の発生を抑制す
ることが可能な、本願発明のセラミック電子部品を確実
に製造することが可能になる。The above-mentioned conductive paste is applied to the element, and the ceramic constituting the element reacts with the glass frit contained in the conductive paste to have a thickness of 0.1 to 3.0 μm.
By performing baking under such conditions that a crystalline layer (reaction layer) is formed, there may be too much glass frit,
It is possible to reliably manufacture the ceramic electronic component of the present invention, which can suppress the occurrence of various problems caused by being too small.
【００１８】また、請求項５のセラミック電子部品の製
造方法は、前記導電ペーストを素子に塗布し、５００〜
１０００℃の温度で焼き付けることにより、前記外部電
極及び反応層を形成することを特徴としている。According to a fifth aspect of the present invention, in the method for manufacturing a ceramic electronic component, the conductive paste is applied to an element, and
The baking is performed at a temperature of 1000 ° C. to form the external electrode and the reaction layer.
【００１９】上記の導電ペーストを素子に塗布し、５０
０〜１０００℃の温度で焼き付けることにより、外部電
極を形成する際に、同時に、セラミックとガラスフリッ
トの反応により生成する厚みが０．１〜３．０μmの反
応層をより確実に形成することが可能になり、本願発明
をさらに実効あらしめることができる。The above-mentioned conductive paste is applied to the device, and 50
By baking at a temperature of 0 to 1000 [deg.] C., it is possible to more reliably form a reaction layer having a thickness of 0.1 to 3.0 [mu] m generated by a reaction between the ceramic and the glass frit at the same time as forming the external electrode. This makes it possible to make the present invention more effective.
【００２０】[0020]
【発明の実施の形態】以下、本願発明の実施の形態を示
して、その特徴とするところをさらに詳しく説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described, and features thereof will be described in more detail.
【００２１】［実施形態１］この実施形態では、図１に
示すように、チタン酸バリウム（ＢａＴｉＯ3）系のセ
ラミック１中にＰｄからなる複数の内部電極２が配設さ
れた素子３の両端側に、Ａｇを導電成分とする導電ペー
ストを塗布、焼き付けすることにより、内部電極２と導
通する外部電極４を形成するとともに、外部電極４と素
子３の間に、厚みＴの反応層５を形成した積層セラミッ
クコンデンサを製造する場合を例にとって説明する。Embodiment 1 In this embodiment, as shown in FIG. 1, both ends of a device 3 in which a plurality of internal electrodes 2 made of Pd are disposed in a barium titanate (BaTiO 3 ) -based ceramic 1. On the side, a conductive paste containing Ag as a conductive component is applied and baked to form an external electrode 4 that is electrically connected to the internal electrode 2 and to form a reaction layer 5 having a thickness T between the external electrode 4 and the element 3. The case where the formed multilayer ceramic capacitor is manufactured will be described as an example.
【００２２】なお、この実施形態においては、外部電極
４を形成するための導電ペーストとして、下記の組成を
有する導電ペーストを用いた。 導電成分 成分 ：Ａｇ 配合割合：２０体積部 ガラスフリット 成分 ：ホウ珪酸亜鉛系ガラスフリット 配合割合：５体積部 ワニス 成分 ：エチルセルロース系樹脂＋ジアセトンアルコ
ール 配合割合：７５体積部In this embodiment, a conductive paste having the following composition was used as the conductive paste for forming the external electrodes 4. Conductive component Ingredient: Ag Compounding ratio: 20 parts by volume Glass frit Component: Zinc borosilicate glass frit Compounding ratio: 5 parts by volume Varnish component: Ethyl cellulose resin + diacetone alcohol Compounding ratio: 75 parts by volume
【００２３】そして、焼き付け後（外部電極４を形成し
た後）に、外部電極４と素子３の間に表１に示すような
厚みＴの反応層５が形成されるように、導電ペーストを
素子３に所定の厚みで塗布して、８００℃で１０分間の
焼付けを行った。After baking (after forming the external electrode 4), the conductive paste is applied to the element so that a reaction layer 5 having a thickness T as shown in Table 1 is formed between the external electrode 4 and the element 3. 3 was baked at 800 ° C. for 10 minutes.
【００２４】それから、形成された外部電極４に、Ｎｉ
めっき及びＳｎめっき（又はＳｎ／Ｚｎめっき）を行
い、積層セラミックコンデンサを得た。Then, Ni electrode is formed on the formed external electrode 4.
Plating and Sn plating (or Sn / Zn plating) were performed to obtain a multilayer ceramic capacitor.
【００２５】そして、この積層セラミックコンデンサに
ついて、静電容量、めっき劣化による絶縁不良率、耐湿
負荷試験１０００時間後の不良率、Ｎｉめっき付着面積
率を測定するとともに、これらの測定結果から、積層セ
ラミックコンデンサとしての総合評価を行った。その結
果を表１に示す。With respect to this multilayer ceramic capacitor, the capacitance, the insulation failure rate due to plating deterioration, the failure rate after 1000 hours of the moisture resistance load test, and the Ni plating adhesion area rate were measured. The overall evaluation as a capacitor was performed. Table 1 shows the results.
【００２６】[0026]
【表１】 [Table 1]
【００２７】なお、表１において、試料番号に＊印を付
したものは、本願発明の範囲外の比較例であり、その他
は本願発明の範囲内の実施例である。表１において、総
合評価の◎は特に良好、○は良好、△はやや問題あり、
×は不良であることを示している。また、表１の反応層
の厚みＴの値は、断面顕微鏡写真から求めた値の平均値
である。In Table 1, those marked with an asterisk (*) are the comparative examples outside the scope of the present invention, and the others are examples within the scope of the present invention. In Table 1, ◎ of the comprehensive evaluation is particularly good, ○ is good, Δ is slightly problematic,
X shows that it is defective. In addition, the value of the thickness T of the reaction layer in Table 1 is an average value obtained from cross-sectional micrographs.
【００２８】表１より、反応層の厚みＴが０．１μm未
満の比較例（試料番号１，２）においては、静電容量及
びＮｉめっき付着面積率について、良好な結果が得られ
ているが、めっき劣化による絶縁不良率及び耐湿負荷試
験１０００時間後の不良率が大きくなっており、好まし
くないことがわかる。From Table 1, it can be seen that in Comparative Examples (Sample Nos. 1 and 2) in which the thickness T of the reaction layer is less than 0.1 μm, good results were obtained in terms of capacitance and Ni plating adhesion area ratio. In addition, the insulation failure rate due to plating deterioration and the failure rate after 1000 hours of the moisture resistance load test were large, which proves to be undesirable.
【００２９】また、反応層の厚みＴが３．０μmを超え
る比較例（試料番号８）においては、めっき劣化による
絶縁不良率及び耐湿負荷試験１０００時間後の不良率に
ついて、良好な結果が得られているが、静電容量及びＮ
ｉめっき付着面積率が低下しており、好ましくないこと
がわかる。In Comparative Example (Sample No. 8) in which the thickness T of the reaction layer exceeds 3.0 μm, good results were obtained with respect to the insulation failure rate due to plating deterioration and the failure rate after 1000 hours of the moisture resistance load test. But the capacitance and N
It can be seen that the area ratio of the i-plate adhesion is lowered, which is not preferable.
【００３０】これに対して、反応層の厚みＴが０．１〜
３．０μmの範囲にある本願発明の実施例（試料番号
３．４，５，６，７）においては、静電容量、めっき劣
化による絶縁不良率、耐湿負荷試験１０００時間後の不
良率、Ｎｉめっき付着面積率、並びに総合評価のいずれ
に関しても良好な結果が得られていることがわかる。On the other hand, when the thickness T of the reaction layer is 0.1 to
In the examples of the present invention (sample numbers 3.4, 5, 6, and 7) in the range of 3.0 μm, the capacitance, the insulation failure rate due to plating deterioration, the failure rate after 1000 hours of the moisture resistance load test, Ni It can be seen that good results were obtained for both the plating adhesion area ratio and the overall evaluation.
【００３１】［実施形態２］この実施形態では、所望の
厚みを有する反応層を形成することが可能な条件につい
て検討するため、外部電極形成用の導電ペースト中のガ
ラスフリットの種類、配合割合を変化させるとともに、
導電ペーストを焼き付ける場合の焼き付け温度を変化さ
せて、ガラスフリットの種類、配合割合、及び焼き付け
温度と、形成される反応層の厚みの関係を調べた。[Embodiment 2] In this embodiment, in order to examine conditions under which a reaction layer having a desired thickness can be formed, the type and the mixing ratio of the glass frit in the conductive paste for forming the external electrode are determined. Change it,
By changing the baking temperature when baking the conductive paste, the relationship between the type of glass frit, the mixing ratio, the baking temperature, and the thickness of the reaction layer formed was examined.
【００３２】なお、この実施形態においては、外部電極
４を形成するための導電ペーストとして、下記の組成を
有する導電ペーストを用いた。 導電成分 成分 ：Ｃｕ 配合割合：１８〜２２体積部 ガラスフリット 成分 ：ホウ珪酸亜鉛系ガラスフリット 配合割合：３〜７体積部 ワニス 成分 ：エチルセルロール系樹脂＋ジアセトンアルコ
ール 配合割合：７５体積部In this embodiment, a conductive paste having the following composition was used as the conductive paste for forming the external electrodes 4. Conductive component Component: Cu Compounding ratio: 18 to 22 parts by volume Glass frit Component: Zinc borosilicate glass frit Compounding ratio: 3 to 7 parts by volume Varnishing component: Ethyl cellulose resin + diacetone alcohol Compounding ratio: 75 parts by volume
【００３３】表２に、この実施形態２において調べたガ
ラスフリットの種類、配合割合及び焼き付け温度と、形
成された反応層の厚みとの関係を示す。Table 2 shows the relationship between the type of glass frit, the compounding ratio, the baking temperature, and the thickness of the formed reaction layer, which were examined in the second embodiment.
【００３４】[0034]
【表２】 [Table 2]
【００３５】表２において、試料番号に＊印を付したも
のは、本願発明の範囲外の比較例であり、その他は本願
発明の範囲内の実施例である。また、表２において、ガ
ラスフリットの配合割合は、導電成分であるＣｕ粉末１
００体積部に対するガラスフリットの配合割合（体積
部）を示している。In Table 2, samples marked with an asterisk (*) are comparative examples outside the scope of the present invention, and others are examples within the scope of the present invention. Further, in Table 2, the mixing ratio of the glass frit is as follows:
The mixing ratio (volume part) of glass frit to 00 volume part is shown.
【００３６】表２より、ガラスフリットの配合割合を３
〜７体積部の範囲とし、７００〜９００℃の温度で焼き
付けることにより、本願発明の範囲内の０．１〜３．０
μmの厚みを有する反応層を確実に形成できることがわ
かる。なお、表２では、焼き付け温度を７００℃、８０
０℃、９００℃とした場合について示しているが、諸条
件を調整することにより、焼き付け温度５００〜１００
０℃の範囲で、好ましい膜厚を有する反応層が得られる
ことが確認されている。According to Table 2, the mixing ratio of the glass frit was 3
By baking at a temperature of 700 to 900 ° C., the range of 0.1 to 3.0 within the range of the present invention.
It can be seen that a reaction layer having a thickness of μm can be reliably formed. In Table 2, the baking temperature was set at 700 ° C. and 80 ° C.
Although the case where the temperature is set to 0 ° C. and 900 ° C. is shown, the baking temperature is set to 500 to 100 by adjusting various conditions.
It has been confirmed that a reaction layer having a preferable film thickness can be obtained in the range of 0 ° C.
【００３７】なお、上記実施形態１では導電ペースト中
の導電成分がＡｇである場合、実施形態２では導電成分
がＣｕである場合を例にとって説明したが、Ｎｉ、Ｐ
ｄ、Ａｇ−Ｐｄ合金などを導電成分とする導電ペースト
を用いることも可能である。In the first embodiment, the case where the conductive component in the conductive paste is Ag is described, and in the second embodiment, the case where the conductive component is Cu is described as an example.
d, a conductive paste containing an Ag-Pd alloy or the like as a conductive component can also be used.
【００３８】また、上記実施形態１及び２では、導電ペ
ースト中のガラスフリットとして、ホウ珪酸亜鉛系ガラ
スフリットを用いた場合を例にとって説明したが、ホウ
珪酸鉛系ガラスフリット、ホウ珪酸ビスマス系ガラスフ
リット、ホウビスマス亜鉛系ガラスフリット、ホウ亜鉛
鉛系ガラスフリットなどを用いることも可能である。In the first and second embodiments, the case where a zinc borosilicate glass frit is used as the glass frit in the conductive paste has been described as an example. However, a lead borosilicate glass frit and a bismuth borosilicate glass frit are used. It is also possible to use frits, borobismuth zinc-based glass frit, borozinc lead-based glass frit, and the like.
【００３９】なお、好ましい厚みを有する反応層を形成
するための条件、すなわち、ガラスフリットの種類、配
合割合、焼き付け温度などは、導電成分（金属粉末）の
種類や形状、ガラスフリットの組成などにより変動する
ものであるが、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、及びＡｇ−Ｐ
ｄ合金からなる群より選ばれる少なくとも１種の導電成
分と、ホウ珪酸亜鉛系ガラスフリット、ホウ珪酸鉛系ガ
ラスフリット、ホウ珪酸ビスマス系ガラスフリット、ホ
ウビスマス亜鉛系ガラスフリット、ホウ亜鉛鉛系ガラス
フリットからなる群より選ばれる少なくとも１種のガラ
スフリットとを配合してなる導電ペーストを用いる場合
においては、通常、導電成分１００体積部に対して、ガ
ラスフリット５〜４０体積部を配合し、５００〜１００
０℃の温度条件で焼付けを行うことにより、０．１〜
３．０μmの厚みを有する反応層を形成することが可能
である。The conditions for forming a reaction layer having a preferable thickness, that is, the type, mixing ratio, and baking temperature of the glass frit depend on the type and shape of the conductive component (metal powder), the composition of the glass frit, and the like. Varying, but not limited to Cu, Ni, Ag, Pd, and Ag-P
at least one conductive component selected from the group consisting of d-alloys and zinc borosilicate-based glass frit, lead borosilicate-based glass frit, bismuth borosilicate-based glass frit, zinc borobismuth-based glass frit, and zinc borosilicate-based glass frit When using a conductive paste obtained by mixing at least one kind of glass frit selected from the group consisting of 5 to 40 parts by volume of glass frit with respect to 100 parts by volume of the conductive component, 500 to 100 parts by volume
By baking at a temperature of 0 ° C., 0.1 to
It is possible to form a reaction layer having a thickness of 3.0 μm.
【００４０】上記実施形態では、積層セラミックコンデ
ンサを製造する場合を例にとって説明したが、本願発明
は、積層セラミックコンデンサに限らず、積層ＬＣ複合
部品などの、セラミック中に内部電極が配設された素子
に内部電極と導通する外部電極を配設してなるセラミッ
ク電子部品及びその製造方法に広く適用することが可能
であり、その場合にも上記実施例の場合と同様の効果を
得ることができる。In the above embodiment, the case where a multilayer ceramic capacitor is manufactured has been described as an example. However, the present invention is not limited to a multilayer ceramic capacitor, and an internal electrode is provided in a ceramic such as a multilayer LC composite component. The present invention can be widely applied to a ceramic electronic component in which an element is provided with an external electrode conducting to an internal electrode and a method of manufacturing the same. In that case, the same effect as in the above embodiment can be obtained. .
【００４１】本願発明は、さらにその他の点において
も、上記実施形態に限定されるものではなく、セラミッ
ク電子部品を構成するセラミックの種類、内部電極及び
外部電極を構成する材料の種類、導電ペーストの焼き付
け工程やセラミックの焼成工程における温度条件や雰囲
気条件などに関し、発明の要旨の範囲内において、種々
の応用、変形を加えることが可能である。In other respects, the present invention is not limited to the above embodiment, but includes the types of ceramics constituting the ceramic electronic components, the types of materials constituting the internal and external electrodes, and the types of the conductive paste. Various applications and modifications can be made within the scope of the present invention with respect to the temperature conditions and atmosphere conditions in the baking step and the ceramic firing step.
【００４２】[0042]
【発明の効果】上述のように、本願発明（請求項１）の
セラミック電子部品は、外部電極と素子の間に形成され
る反応層の厚みを０．１〜３．０μmの範囲とすること
により、ガラスフリットが多すぎたり、少なすぎたりす
ることに起因する諸問題の発生を抑制することが可能に
なり、外部電極を構成する金属間や、金属と素子を構
成するセラミックとの界面にガラスフリットが入り込む
ことによりめっき液などに対するシール性や耐候性を向
上させたり、過剰なガラスフリットが外部電極の表面
に析出することを抑制してメッキ付き性を向上させた
り、素子を構成するセラミックと外部電極との界面に
ガラスフリットが析出しすぎることを防止して内部電極
と外部電極との接続性を向上させたりすることができ
る。As described above, in the ceramic electronic component of the present invention (claim 1), the thickness of the reaction layer formed between the external electrode and the element is in the range of 0.1 to 3.0 μm. Thus, it is possible to suppress the occurrence of various problems caused by too much or too little glass frit, and it is possible to suppress the occurrence of a problem between the metal constituting the external electrode and the interface between the metal and the ceramic constituting the element. The glass frit penetrates to improve the sealing property and weather resistance against plating solutions, etc., suppresses the deposition of excess glass frit on the surface of the external electrode, improves the plating ability, and ceramics that constitute the element Glass frit is prevented from precipitating too much at the interface between the internal electrode and the external electrode, and the connectivity between the internal electrode and the external electrode can be improved.
【００４３】また、請求項２のセラミック電子部品のよ
うに、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、及びＡｇ−Ｐｄ合金か
らなる群より選ばれる少なくとも１種の導電成分と、ホ
ウ珪酸亜鉛系ガラスフリット、ホウ珪酸鉛系ガラスフリ
ット、ホウ珪酸ビスマス系ガラスフリット、ホウビスマ
ス亜鉛系ガラスフリット、ホウ亜鉛鉛系ガラスフリット
からなる群より選ばれる少なくとも１種のガラスフリッ
トとを、導電成分１００体積部に対して、５〜４０体積
部の割合で含有する導電ペーストを、素子に塗布して焼
き付けるようにした場合、外部電極及び反応層を効率よ
く形成することが可能になり、本願発明を実効あらしめ
ることができる。Also, as in the ceramic electronic component of claim 2, at least one conductive component selected from the group consisting of Cu, Ni, Ag, Pd, and Ag-Pd alloy, and a zinc borosilicate glass frit; Lead borosilicate glass frit, bismuth borosilicate glass frit, zinc borobismuth glass frit, at least one glass frit selected from the group consisting of borozinc lead glass frit, and 100 parts by volume of the conductive component, When a conductive paste containing 5 to 40 parts by volume is applied to the element and baked, the external electrode and the reaction layer can be efficiently formed, and the present invention can be effectively demonstrated. .
【００４４】また、請求項３のセラミック電子部品のよ
うに、上記の導電ペーストを素子に塗布して５００〜１
０００℃の温度で焼き付けるようにした場合、外部電極
と素子の間に厚みが０．１〜３．０μmの反応層を、確
実に、しかも効率よく形成することが可能になり、本願
発明をより実効あらしめることが可能になる。Further, the above-mentioned conductive paste is applied to the element to form a ceramic electronic component.
When baking is performed at a temperature of 000 ° C., a reaction layer having a thickness of 0.1 to 3.0 μm can be reliably and efficiently formed between the external electrode and the element. It becomes possible to make it effective.
【００４５】また。本願発明（請求項４）のセラミック
電子部品の製造方法は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、及び
Ａｇ−Ｐｄ合金からなる群より選ばれる少なくとも１種
の導電成分と、ホウ珪酸亜鉛系ガラスフリット、ホウ珪
酸鉛系ガラスフリット、ホウ珪酸ビスマス系ガラスフリ
ット、ホウビスマス亜鉛系ガラスフリット、ホウ亜鉛鉛
系ガラスフリットからなる群より選ばれる少なくとも１
種のガラスフリットを含有する導電ペーストを塗布して
焼き付けるようにしているので、外部電極を形成する際
に、同時に、セラミックとガラスフリットの反応により
生成する厚みが０．１〜３．０μmの反応層を形成する
ことが可能になり、上記請求項１〜３のいずれかに記載
のセラミック電子部品を効率よく製造することができ
る。Also. The method of manufacturing a ceramic electronic component according to the present invention (claim 4) includes a method of manufacturing a ceramic electronic component, the method comprising: at least one conductive component selected from the group consisting of Cu, Ni, Ag, Pd, and an Ag-Pd alloy; At least one selected from the group consisting of lead borosilicate glass frit, bismuth borosilicate glass frit, zinc borobismuth glass frit, and zinc borosilicate glass frit
Since a conductive paste containing a kind of glass frit is applied and baked, when an external electrode is formed, a reaction generated by a reaction between the ceramic and the glass frit having a thickness of 0.1 to 3.0 μm at the same time. The layer can be formed, and the ceramic electronic component according to any one of claims 1 to 3 can be efficiently manufactured.
【００４６】また、請求項５のセラミック電子部品の製
造方法のように、導電ペーストを素子に塗布し、５００
〜１０００℃の温度で焼き付けるようにした場合、外部
電極を形成する際に、同時に、セラミックとガラスフリ
ットの反応により生成する厚みが０．１〜３．０μmの
反応層を効率よく形成することが可能になり、本願発明
をさらに実効あらしめることができる。Further, a conductive paste is applied to the device as in the method for manufacturing a ceramic electronic component according to claim 5, and
When baking is performed at a temperature of up to 1000 ° C., a reaction layer having a thickness of 0.1 to 3.0 μm generated by a reaction between a ceramic and a glass frit can be efficiently formed at the same time when an external electrode is formed. This makes it possible to make the present invention more effective.
【図１】本願発明の一実施形態にかかるセラミック電子
部品（積層セラミックコンデンサ）を示す断面図であ
る。FIG. 1 is a cross-sectional view showing a ceramic electronic component (multilayer ceramic capacitor) according to an embodiment of the present invention.
【図２】従来のセラミック電子部品（積層セラミックコ
ンデンサ）を示す断面図である。FIG. 2 is a sectional view showing a conventional ceramic electronic component (multilayer ceramic capacitor).
１ セラミック ２ 内部電極 ３ 素子 ４ 外部電極 ５ 反応層 Ｔ 反応層の厚み Reference Signs List 1 ceramic 2 internal electrode 3 element 4 external electrode 5 reaction layer T thickness of reaction layer
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E001 AB03 AC03 AC10 AD03 AE02 AE03 AF00 AF06 AH01 AH07 AH08 AJ03 5E082 AA01 AB03 BC19 BC40 EE23 EE41 FF14 FG26 FG51 GG10 GG11 GG12 GG26 GG28 HH43 JJ03 JJ05 JJ12 JJ21 JJ23 LL01 MM24 PP03 PP06 PP09 5G301 DA03 DA06 DA10 DA11 DA34 DA35 DA36 DA38 DA42 DD01 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E001 AB03 AC03 AC10 AD03 AE02 AE03 AF00 AF06 AH01 AH07 AH08 AJ03 5E082 AA01 AB03 BC19 BC40 EE23 EE41 FF14 FG26 FG51 GG10 GG11 GG12 GG26 GG12 H0543 JJ24 PP09 5G301 DA03 DA06 DA10 DA11 DA34 DA35 DA36 DA38 DA42 DD01
Claims (5)
に、ガラスフリットを含有する導電ペーストを塗布して
焼き付けることにより、内部電極と導通する外部電極を
形成してなるセラミック電子部品であって、 外部電極と素子の間に、前記素子を構成するセラミック
と前記導電ペーストに含まれるガラスフリットが反応し
てなる、厚みが０．１〜３．０μmの結晶質の層（反応
層）が形成されていることを特徴とするセラミック電子
部品。A ceramic electronic component comprising an external electrode which is electrically connected to an internal electrode formed by applying and baking a conductive paste containing glass frit to an element having an internal electrode disposed in a ceramic. A crystalline layer (reaction layer) having a thickness of 0.1 to 3.0 μm formed by reacting a ceramic constituting the element and a glass frit contained in the conductive paste between the external electrode and the element. A ceramic electronic component characterized by being formed.
合金からなる群より選ばれる少なくとも１種の導電成分
と、ホウ珪酸亜鉛系ガラスフリット、ホウ珪酸鉛系ガラ
スフリット、ホウ珪酸ビスマス系ガラスフリット、ホウ
ビスマス亜鉛系ガラスフリット、ホウ亜鉛鉛系ガラスフ
リットからなる群より選ばれる少なくとも１種のガラス
フリットとを、導電成分１００体積部に対して５〜４０
体積部の割合で含有する導電ペーストを、素子に塗布し
て焼き付けすることにより、前記外部電極及び前記反応
層が形成されていることを特徴とする請求項１記載のセ
ラミック電子部品。2. Cu, Ni, Ag, Pd, and Ag-Pd.
At least one conductive component selected from the group consisting of alloys; and zinc borosilicate glass frit, lead borosilicate glass frit, bismuth borosilicate glass frit, zinc borobismuth glass frit, and zinc borosilicate glass frit At least one type of glass frit selected from the group is added to the conductive component in an amount of 5 to 40 with respect to 100 parts by volume of the conductive component
2. The ceramic electronic component according to claim 1, wherein the external electrode and the reaction layer are formed by applying and baking a conductive paste contained in a volume part ratio to the element. 3.
０〜１０００℃の温度で焼き付けることにより、前記外
部電極及び前記反応層が形成されていることを特徴とす
る請求項２記載のセラミック電子部品。3. The method according to claim 1, wherein the conductive paste is applied to the device.
The ceramic electronic component according to claim 2, wherein the external electrodes and the reaction layer are formed by baking at a temperature of 0 to 1000C.
ク電子部品を製造する方法であって、 Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、及びＡｇ−Ｐｄ合金からなる
群より選ばれる少なくとも１種の導電成分と、ホウ珪酸
亜鉛系ガラスフリット、ホウ珪酸鉛系ガラスフリット、
ホウ珪酸ビスマス系ガラスフリット、ホウビスマス亜鉛
系ガラスフリット、ホウ亜鉛鉛系ガラスフリットからな
る群より選ばれる少なくとも１種のガラスフリットと
を、導電成分１００体積部に対して、５〜４０体積部の
割合で含有する導電ペーストを、セラミック中に内部電
極が配設された素子に塗布して焼き付けることにより、
外部電極を形成するとともに、外部電極と素子の間に、
前記素子を構成するセラミックと前記導電ペーストに含
まれるガラスフリットが反応してなる、厚みが０．１〜
３．０μmの結晶質の層（反応層）を形成することを特
徴とするセラミック電子部品の製造方法。4. The method for producing a ceramic electronic component according to claim 1, wherein at least one kind selected from the group consisting of Cu, Ni, Ag, Pd, and an Ag—Pd alloy. Conductive component, zinc borosilicate glass frit, lead borosilicate glass frit,
At least one glass frit selected from the group consisting of bismuth borosilicate glass frit, zinc borobismuth glass frit, and zinc borozinc glass frit in a ratio of 5 to 40 parts by volume with respect to 100 parts by volume of the conductive component; By applying and baking the conductive paste contained in the element on which the internal electrode is disposed in the ceramic,
While forming the external electrode, between the external electrode and the element,
The ceramic constituting the element and the glass frit contained in the conductive paste react, and have a thickness of 0.1 to
A method for manufacturing a ceramic electronic component, comprising forming a 3.0 μm crystalline layer (reaction layer).
〜１０００℃の温度で焼き付けることにより、前記外部
電極及び前記反応層を形成することを特徴とする請求項
４記載のセラミック電子部品の製造方法。5. The method according to claim 5, wherein the conductive paste is applied to the device.
5. The method according to claim 4, wherein the external electrodes and the reaction layer are formed by baking at a temperature of about 1000 [deg.] C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10222371A JP2000040635A (en) | 1998-07-21 | 1998-07-21 | Ceramic electronic part and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10222371A JP2000040635A (en) | 1998-07-21 | 1998-07-21 | Ceramic electronic part and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040635A true JP2000040635A (en) | 2000-02-08 |
Family
ID=16781313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10222371A Withdrawn JP2000040635A (en) | 1998-07-21 | 1998-07-21 | Ceramic electronic part and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040635A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029602A1 (en) | 2003-09-24 | 2005-03-31 | Kyocera Corporation | Multilayer piezoelectric device |
| CN103325567A (en) * | 2012-03-20 | 2013-09-25 | 三星电机株式会社 | Multi-layer ceramic electronic component and method of manufacturing the same |
| JP2014170875A (en) * | 2013-03-05 | 2014-09-18 | Tdk Corp | Ceramic multilayer electronic component |
| KR101452065B1 (en) * | 2012-12-13 | 2014-10-16 | 삼성전기주식회사 | Multi-layered ceramic capacitor and mounting structure of circuit having thereon multi-layered ceramic capacitor |
| KR20150112878A (en) | 2014-03-27 | 2015-10-07 | 가부시키가이샤 무라타 세이사쿠쇼 | Monolithic ceramic capacitor and structure for mounting the same |
| US9530560B2 (en) | 2013-07-10 | 2016-12-27 | Murata Manufacturing Co., Ltd. | Ceramic electronic component with low equivalent series resistance and method for manufacturing the same |
| JP2017059635A (en) * | 2015-09-15 | 2017-03-23 | Tdk株式会社 | Laminated electronic component |
| JP2021010034A (en) * | 2020-10-28 | 2021-01-28 | 株式会社村田製作所 | Chip type ceramic electronic component |
| CN114503357A (en) * | 2019-10-11 | 2022-05-13 | 株式会社村田制作所 | Solid-state battery |
| JP7475259B2 (en) | 2020-10-28 | 2024-04-26 | 株式会社村田製作所 | Chip-type ceramic electronic components |
-
1998
- 1998-07-21 JP JP10222371A patent/JP2000040635A/en not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2012374A2 (en) | 2003-09-24 | 2009-01-07 | Kyocera Corporation | Multi-layer piezoelectric element |
| US7791256B2 (en) | 2003-09-24 | 2010-09-07 | Kyocera Corporation | Multi-layer piezoelectric element |
| US7936108B2 (en) | 2003-09-24 | 2011-05-03 | Kyocera Corporation | Multi-layer piezoelectric element with electrodes made of glass and conductive material |
| US8004155B2 (en) | 2003-09-24 | 2011-08-23 | Kyocera Corporation | Multi-layer piezoelectric element |
| WO2005029602A1 (en) | 2003-09-24 | 2005-03-31 | Kyocera Corporation | Multilayer piezoelectric device |
| CN103325567A (en) * | 2012-03-20 | 2013-09-25 | 三星电机株式会社 | Multi-layer ceramic electronic component and method of manufacturing the same |
| KR101452065B1 (en) * | 2012-12-13 | 2014-10-16 | 삼성전기주식회사 | Multi-layered ceramic capacitor and mounting structure of circuit having thereon multi-layered ceramic capacitor |
| JP2014170875A (en) * | 2013-03-05 | 2014-09-18 | Tdk Corp | Ceramic multilayer electronic component |
| US9530560B2 (en) | 2013-07-10 | 2016-12-27 | Murata Manufacturing Co., Ltd. | Ceramic electronic component with low equivalent series resistance and method for manufacturing the same |
| KR20150112878A (en) | 2014-03-27 | 2015-10-07 | 가부시키가이샤 무라타 세이사쿠쇼 | Monolithic ceramic capacitor and structure for mounting the same |
| US10483041B2 (en) | 2014-03-27 | 2019-11-19 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor and structure for mounting the same |
| JP2017059635A (en) * | 2015-09-15 | 2017-03-23 | Tdk株式会社 | Laminated electronic component |
| CN114503357A (en) * | 2019-10-11 | 2022-05-13 | 株式会社村田制作所 | Solid-state battery |
| JP2021010034A (en) * | 2020-10-28 | 2021-01-28 | 株式会社村田製作所 | Chip type ceramic electronic component |
| JP7475259B2 (en) | 2020-10-28 | 2024-04-26 | 株式会社村田製作所 | Chip-type ceramic electronic components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4604676A (en) | Ceramic capacitor | |
| US8254081B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
| JPH07161223A (en) | Conductive paste and multilayer ceramic capacitor | |
| JP2000040635A (en) | Ceramic electronic part and manufacture thereof | |
| JP3419321B2 (en) | Ceramic electronic component and method of manufacturing the same | |
| JPH097879A (en) | Ceramic electronic part and manufacture thereof | |
| JPH11329073A (en) | Conductive paste and ceramic electronic parts using it | |
| CN110620012B (en) | Multilayer ceramic electronic component and board for mounting multilayer ceramic electronic component | |
| JP3548775B2 (en) | Conductive paste and ceramic electronic components | |
| JPS58178903A (en) | Conductive paste | |
| JP2973558B2 (en) | Conductive paste for chip-type electronic components | |
| JP3257036B2 (en) | Conductive paste for chip-type electronic components | |
| JP4442135B2 (en) | Manufacturing method of ceramic electronic component | |
| JP2000232031A (en) | Conductive paste and multilayer ceramic capacitor using conductive paste | |
| JPS634327B2 (en) | ||
| JP3291831B2 (en) | Conductive paste for chip-type electronic components | |
| JPH08138969A (en) | Manufacture of electronic component | |
| JP2996016B2 (en) | External electrodes for chip-type electronic components | |
| JPS634332B2 (en) | ||
| JP2968316B2 (en) | Multilayer ceramic capacitors | |
| JP2996015B2 (en) | External electrodes for chip-type electronic components | |
| JP2574383B2 (en) | Electrode forming method for ceramic electronic parts | |
| JP2000077253A (en) | Electronic component, electronic component chip, and component manufacturing method | |
| JPH11232927A (en) | Conductive paste | |
| JPH09115772A (en) | External electrode for chip electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |