JP2000031748A - フィ―ドフォワ―ド線形化装置 - Google Patents

フィ―ドフォワ―ド線形化装置

Info

Publication number
JP2000031748A
JP2000031748A JP11094491A JP9449199A JP2000031748A JP 2000031748 A JP2000031748 A JP 2000031748A JP 11094491 A JP11094491 A JP 11094491A JP 9449199 A JP9449199 A JP 9449199A JP 2000031748 A JP2000031748 A JP 2000031748A
Authority
JP
Japan
Prior art keywords
signal
amplifier
error
cancellation
canceling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11094491A
Other languages
English (en)
Other versions
JP3443538B2 (ja
Inventor
Jiunn-Tsair Chen
チェン ジャン−ツァー
Huan-Shang Tsai
ツァイ ハン−シャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2000031748A publication Critical patent/JP2000031748A/ja
Application granted granted Critical
Publication of JP3443538B2 publication Critical patent/JP3443538B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 中間信号成分の効果的な抑制と高速収束を提
供できるようなデジタル信号処理技術を用いたフィード
フォワード線形化装置を提供すること。 【解決手段】 本発明のフィードフォワード線形化装置
は、入力信号を増幅する増幅器と、信号キャンセル回路
とエラー信号キャンセル回路とを含む。信号キャンセル
回路は、入力信号を増幅するパワー増幅器を有する。こ
のパワー増幅器の出力は調整信号を与えるようなベクト
ル変調器により調整される。DPSが、循環最少自乗ア
ルゴリズムに基づいたこの調整信号を計算する。本発明
の一実施例によれば、この循環最少自乗アルゴリズム
は、信号キャンセル回路により与えられるエラー信号が
線形化装置の入力信号に直交するよう機能する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、広帯域のパワー増
幅器に関し、特にデジタル信号処理技術を用いたフィー
ドフォワード線形化装置を有する増幅器に関する。
【0002】
【従来の技術】多くの無線周波数を用いるRFのアプリ
ケーションにおいては、パワー増幅器を用いて高周波信
号を増幅している。このRF増幅器にバイアスをかけて
高い出力パワーを得ているため、この増幅器はある程度
非線形の応答を示すことになる。したがって入力信号パ
ワーが増加するにつれて、このRF増幅器は所望の周波
数帯域外の周波数を含む中間変調(IM)成分を生成し
てしまう。
【0003】増幅器の非線形応答特性の影響を取り除く
1つの方法は、複数の増幅器を採用して所定のキャリア
信号を増幅するよう構成することである。例えば、移動
通信環境においては、基地局はTDMA変調系あるいは
CDMA変調系により複数のキャリア信号を送信してい
る。TDMAにおける各キャリア周波数は、特定のセル
内の一人のユーザに対応している。
【0004】CDMAにおける各疑似乱数コードは、一
人のユーザに対応している。基地局はセル内の複数のユ
ーザと通信しなければならないために、中間変調(IM
成分)は、ユーザの数と共に増加することになる。かく
して各キャリア信号に対し、個々の増幅器を用いること
により、中間変調成分の生成を押さえることができる。
しかしこのアプローチは、コストが高く多くのアプリケ
ーションにおいては、商業上利用できない可能性があ
る。
【0005】別のアプローチは、図1に示すようなアナ
ログ線形化装置10を採用することである。2つのトー
ン信号を組み合わせた線形化装置の動作を次に述べる。
信号成分22により表される無線周波数信号は、パワー
増幅器12に加えられる。このパワー増幅器12はその
非線形応答特性により中間周波数成分24を生成する。
信号成分22′は信号成分22の増幅部分に対応する。
線形化装置10の機能は、この中間周波数成分24を取
り除くことである。
【0006】線形化装置10は、エラー信号キャンセル
回路28に接続された信号キャンセル回路26を有す
る。このエラー信号キャンセル回路28はパワー増幅器
12を有する上側ブランチと、線形化装置の入力信号を
加算器16の入力信号に与える下側ブランチとを有す
る。加算器16の別の入力ポートは、パワー増幅器12
により生成され、減衰器14を介して加えられる出力信
号を受信するよう構成されている。その結果加算器16
の出力ポートは、減衰した信号成分24′を与え、この
信号成分24′は中間周波数成分24を減衰したもので
ある。
【0007】エラー信号キャンセル回路28は、パワー
増幅器12により生成された出力信号を加算器20に与
えるよう構成された上側ブランチを有する。エラー信号
キャンセル回路28の下側ブランチは増幅器18を有
し、この増幅器18は減衰した信号成分24′を受領す
る。増幅器18は減衰した信号成分24′を増幅する。
これは中間周波数成分24に等しい。その結果加算器2
0の出力ポートは、増幅器による歪を受けることなく増
幅した信号成分22′を提供する。
【0008】図1のフィードフォワード線形化装置は、
アナログ回路であるためいくつかの欠点を有する。そし
て即ち信号の変動に瞬時に追従できないことである。線
形化を達成する別の設計による解決法は、予め歪を有す
る線形化装置とフィードバックの線形化装置とを有す
る。しかしこれらの設計構成は、受け入れ可能なもので
はなく、さらにまたフィードバック線形化装置は信号が
不安定となる。
【0009】アナログフィードフォワード線形化装置の
問題点を回避するために、デジタル信号処理技術を採用
したフィードフォワード線形化装置が提案されており、
この装置は信号と周囲環境の変動を吸収するために回路
内にある制御パラメータ(調整信号)を適用的に調整す
ることである。しかし、この提案された解決法における
調整信号の適用においてゆっくりとした収束によりフィ
ードフォワード線形化装置の有効性が制限されてしま
う。
【0010】
【発明が解決しようとする課題】本発明の目的は、中間
信号成分の効果的な抑制と高速収束を提供できるような
デジタル信号処理技術を用いたフィードフォワード線形
化装置を提供することである。
【0011】
【課題を解決するための手段】本発明の一実施例によれ
ば、本発明のフィードフォワード線形化装置は、入力信
号を増幅する。この本発明のフィードフォワード線形化
装置は、信号キャンセル回路とエラー信号キャンセル回
路とを含む。信号キャンセル回路は、入力信号を増幅す
るパワー増幅器を有する。このパワー増幅器の出力は調
整信号を与えるようなベクトル変調器により調整され
る。
【0012】循環最少自乗法(recursive least square
−RLS)を用いた計算機が、循環最少自乗アルゴリズ
ムに基づいたこの調整信号を計算する。本発明の一実施
例によれば、この循環最少自乗アルゴリズムは、信号キ
ャンセル回路により与えられるエラー信号が線形化装置
の入力信号に直交するよう機能する。
【0013】本発明の別の実施例によれば、ベクトル変
調器の伝達関数は、次式で表される。
【数1】 ここで、Gはベクトル変調器のゲインであり、Vはベク
トル変調器の入力信号である。さらに次のことがいえ
る。
【数2】 ここで、φはベクトル変調器の入力信号の位相であり、
θは出力信号の位相である。
【0014】本発明の他の実施例によれば、この信号キ
ャンセル回路は、第1の信号キャンセルブランチと、第
2の信号キャンセルブランチとを有する。この第1の信
号キャンセルブランチは、入力信号を受信する増幅器を
有する。この増幅器の出力ポートは、信号キャンセルベ
クトル変調器に減衰器を介して接続される。このベクト
ル変調器の出力ポートは信号キャンセル用加算器に接続
される。この信号キャンセル用加算器の他の入力は第2
の信号キャンセルブランチを介して入力信号を受信す
る。
【0015】本発明のフィードフォワード線形化装置
は、エラーキャンセル装置を介し、このエラーキャンセ
ル回路は、第1のエラーキャンセルブランチと第2のエ
ラーキャンセルブランチとを有する。第1のエラーキャ
ンセルブランチは、増幅器により生成された出力信号を
受領するエラーキャンセル用加算器を有する。第2のエ
ラーキャンセルブランチは、信号キャンセル用加算器に
より生成された信号を受領するエラーキャンセル用ベク
トル変調器を有し、調整されたエラー信号をエラーキャ
ンセル用ベクトル変調器に与える。
【0016】エラーキャンセル用ベクトル変調器の出力
ポートは、補助増幅器に加えられ、この補助増幅器がそ
の出力信号をエラーキャンセル用加算器の第2入力ポー
トに与える。デジタル信号プロセッサは、ゲインと位相
調整信号をベクトル変調器に与え、その結果信号キャン
セル用加算器の出力信号は、中間変調成分を表す信号で
あり、かつエラーキャンセル用加算器の出力信号は、中
間周波数成分を有さない入力信号を増幅したものであ
る。
【0017】本発明の他の実施例によれば、プロセッサ
は増幅器への入力信号Vm のベースバンドバージョン
を表す信号サンプルと、線形化装置の出力信号V0
と、信号キャンセル用加算器により生成されるエラー信
号Vd を受領する。このプロセッサはルート最少自乗
法による計算機であり、1/αのパラメータを追跡す
る。ここでαは信号キャンセル調整信号であり、Vd
/αの正規化が最小となるような信号キャンセル調整信
号である。
【0018】このプロセッサは、入力信号と信号キャン
セル用加算器の出力信号と線形化装置の出力信号に対応
するダウンコンバートされた信号に基づいた計算を実行
する。
【0019】
【発明の実施の形態】図2は本発明による広帯域パワー
増幅器に用いられるフィードフォワード線形化装置60
を示す。
【0020】このフィードフォワード線形化装置60
は、信号キャンセル回路86とエラー信号キャンセル回
路88とを有する。各信号キャンセル回路86とエラー
信号キャンセル回路88は、2個のブランチを有する。
信号キャンセル回路86は入力信号Vm を受信する増
幅器62を含む第1信号キャンセルブランチを有する。
入力信号Vm は、信号スプリッタ98を介して第2信
号キャンセルブランチに分けられる。
【0021】この第1信号キャンセルブランチは、ベク
トル変調器66を有し、このベクトル変調器66は増幅
器62により生成され、信号スプリッタ90と減衰器6
4を介して送られた信号を受領する。減衰器64は減衰
機能を有する抵抗が好ましい。ベクトル変調器66は、
加算器68に接続される。加算器68の別の入力ポート
は、入力信号Vm を第2信号キャンセルブランチを介
して受領する。
【0022】ベクトル変調器66は、信号キャンセル調
整信号αを受領し調整後、加算器68の出力点における
出力信号Vd は、入力信号Vm に直交している。これ
に関しては以下に説明する。
【0023】増幅器62の出力ポートは、線形化装置6
0の第1エラーキャンセルブランチに信号スプリッタ9
0を介して接続される。かくしてこの第1エラーキャン
セルブランチは、エラーキャンセル用の加算器74を有
し、この加算器74はその入力ポートの1つで信号Va
を受領する。線形化装置60の第2エラーキャンセル
ブランチはベクトル変調器70を有する。
【0024】このベクトル変調器70の出力ポートは、
補助増幅器72の入力ポートに接続されている。この補
助増幅器72の出力ポートは、加算器74の別の入力ポ
ートに接続されている。ベクトル変調器70はエラーキ
ャンセル調整信号βを有するよう構成され、その結果調
整後加算器68の出力点で生成された信号Vd は、線
形化装置60の入力点で生成された信号Vm に直交す
る。
【0025】デジタル信号プロセッサ76は、入力信号
Vm とエラー信号Vd と出力信号V0 を受領する。
このデジタル信号プロセッサ76は、ダウンコンバータ
84を有し、ダウンコンバータ84は信号Vm ,Vd
,V0 の周波数範囲をベースバンド周波数範囲にシフ
トする。本発明はこの構成に限定されるものではなく、
例えば本発明の他の実施例のダウンコンバータは、これ
らの周波数をベースバンド範囲にシフトしてダウンコン
バートされた信号をデジタル信号プロセッサ76に与え
るようにしている。
【0026】ダウンコンバータ84の出力ポートは、デ
ジタル信号プロセッサ回路80にA/D変換器92を介
して接続される。このデジタル信号プロセッサ回路80
は調整信号α,βを追跡するのに必要な計算を実行す
る。本発明の一実施例によれば、デジタル信号プロセッ
サ回路80は、例えばルーセント・テクノロジー社から
市販されている専用処理集積回路チップである。しかし
本発明はこれに限定されるものではない。
【0027】例えば適宜のソフトウェアコードを実行す
る専用マイクロプロセッサもプロセッサ回路80により
実行される同一の機能を実行することができる。メモリ
装置78は、データ情報をデジタル信号プロセッサ回路
80に与える。デジタル信号プロセッサ回路80の出力
ポートはD/A変換器82に接続され、このD/A変換
器82が計算されたパラメータをアナログ信号に変換す
る。D/A変換器82の出力ポートは、ベクトル変調器
66,ベクトル変調器70に接続され、それぞれ調整信
号α,βのアナログ版を提供する。
【0028】図3は本発明の一実施例によりデジタル信
号プロセッサ回路80が実行するステップを表すフロー
チャート図である。ステップ120において、デジタル
信号プロセッサ回路80はα(0),β(0)の値を初
期化する。ステップ121においては、入力信号Vm
と、エラー信号Vd に対応するベースバンド信号と、
線形化装置の出力信号V0 を得る。
【0029】ステップ122においてプロセッサ回路8
0は循環最少自乗アルゴリズムを用いて調整パラメータ
1/αを追跡する。ここでαは、エラーキャンセル調整
信号である。巡回最少自乗アルゴリズムに関しては、S.
Haykin, Adaptive Filter Theory (Prentice Hall 3d
Ed. 1996) を参照のこと。RLSアルゴリズムは、前掲
のHaykin著の重み付き最少自乗基準の重複決定式のシス
テムを解く。この重複決定式とは変数が線形式の数以下
の時の式をさし、次式で表される。
【数3】
【0030】ここでρはRLSアルゴリズムの健忘係数
(forgetting factor) の繰り返しであり、Vm(k)
は線形化装置への入力信号のベースバンドバージョン
に対応する時間kにおける信号サンプルであり、Vd
(k) は信号キャンセル用の加算器68により提供さ
れるような信号キャンセル回路の出力信号のベースバン
ドバージョンに対応する時間kにおける信号サンプルで
あり、Va(k) は増幅器62の出力信号のベースバ
ンドバージョンに対応する時間kの信号サンプルであ
り、α(k−1)はαの前の更新時に計算された公知の
調整信号であり、γは減衰器64の減衰係数である。
【0031】式(1)に適用されるRLSアルゴリズム
は、次式を最少にすることにより1/αのパラメータを
追跡する。
【数4】
【0032】このRLSアルゴリズムは、次の循環式
(3)−(6)により一般的に表される。
【数5】 初期値α(1)=1φ(1)=1、ここで式(3)のg
(k)は「共通ゲインベクトル」と称するもので、式
(4)中のeは「エラーベクトル」と称し、式(5)の
φは「データ共分散の逆数」である。
【0033】式(3)−(6)中には、マトリックス操
作は存在しない。その理由は未知のパラメータの数は1
つのみだからである。式(3)−(6)の解は、比較的
早く計算できる。ステップ126において、プロセッサ
回路80はαの値が安定するまで待機する。RLSアル
ゴリズムは、S. Haykin, Adaptive Filter Theory (Pre
ntice Hall 3d Ed. 1996) に記載されている。
【0034】本発明の他の実施例によれば、プロセッサ
回路80は最少自乗平均(Least Means Square, LM
S)アルゴリズムを用いてエラーキャンセル調整信号1
/αを追跡する。このLMSアルゴリズムはS. Haykin,
Adaptive Filter Theory (Prentice Hall 3d Ed. 199
6) に開示されている。この最少自乗平均LMSアルゴ
リズムは、次の巡回式(7)で表される。
【数6】 ここでμαは各繰り返しに用いられるステップサイズで
あり、αが安定したと見なされるまで特定の繰り返し数
の間一定に維持され、Vd は前記エラー信号に対応
し、V*mは前記線形化装置の入力信号の複素数を表
す。
【0035】LMSアルゴリズムは、RLSアルゴリズ
ムよりも信号キャンセル信号αを追跡する収束時間が長
くなる。デジタル信号プロセッサ回路80がRLSアル
ゴリズムを採用すると、調整信号αを追跡する線形式を
解くことができる。その理由は、信号キャンセルベクト
ル変調器は増幅器62の後ろに配置されているためであ
る。信号キャンセルベクトル変調器を増幅器の前に配置
すると、αにおいては非線形の式となり、その結果調整
信号αを追跡する単純なRLSアルゴリズムを実行する
ことが不可能となる。
【0036】増幅器62と減衰器64とベクトル変調器
66は直列に接続されているために、減衰器64または
ベクトル変調器66のいずれかにより生成される線形歪
と非線形歪は、増幅器62により生成された歪として処
理可能であり、その結果本発明によりフィードフォワー
ド線形化装置60により修正可能である。
【0037】上記の(1)−(6)式によりパラメータ
1/αを追跡することにより最適のαが本発明の一実施
例により得られる。調整信号αを追跡する別のアプロー
チは、最適に近く受け入れ可能な解を得ることができ
る。このため入力信号Vm とエラー信号Vd と信号キ
ャンセル調整信号αの観点から次の線形式が得られる。
【数7】
【0038】かくして本発明の他の実施例によれば、調
整信号αはRLSアルゴリズムを用いてエラー信号Vd
のパワーを最少にすることにより追跡できる。RLS
アルゴリズムは次式を最少にすることにより調整信号α
を追跡する。
【数8】 しかし、式(9)を解くことは最適の結果には至らず、
ある種のアプリケーションにおいては、以下に述べるよ
うに必ずしも適切なものではない。
【0039】上記の観点から信号プロセッサ回路80は
ステップ127にいき、エラー信号Vd と出力信号V
0 の次のベースバンド値を得る。その後信号プロセッ
サ回路80は、LMSアルゴリズムを用いてステップ1
28でエラーキャンセル調整信号βを計算する。エラー
キャンセルループ88において、信号βの値は、r/h
と等しくなるよう適応的に調整される。ここでrは減衰
器64(図2)に与えられる減衰係数であり、hは補助
増幅器72(図2)の増幅係数である。
【0040】減衰器と補助増幅器とはほぼ線形の応答を
示し、その結果入力信号統計値から独立に応答する。か
くして調整信号βは、高速で変動する入力信号変化に対
し感受性を有さず、そのLMSアルゴリズムのような収
束の遅いアルゴリズムに対し、値を得るためには許容可
能と見なすことができる。このためβの値は次式で更新
される。
【数9】
【0041】ここで、μβはLMSアルゴリズムに従っ
て計算される際用いられるステップサイズを表す。βは
エラー信号Vd を変調するためのものであり、出力信
号V0 とは相関を有さない。ステップ130において
は、βの値がベクトル変調器70に加えられる。その後
ステップ127−130が各Vd とV0 の値に対して
繰り返される。
【0042】図4は本発明の一実施例による最適の調整
信号を追跡する重要性を示したベクトル図である。図4
Aはエラー信号キャンセル回路88の動作を表すベクト
ル図で、図4Bは信号キャンセル回路86の動作を表す
ベクトル図であり、エラー制御ベクトルvd (本明細
書において小文字のvはベクトルを表し、式中では上矢
印付きのVを表すものとする)に対し、最適もしくは準
最適の解を有するものである。
【0043】時間の関数としての各信号は、列ベクトル
で表される。各信号はナイキストレートと増幅器の最高
非線形次数(heighest non-linear order)の乗算値の
2倍以上のレートでサンプリングされる。通常三次また
は五次の非線形次数が本発明の議論に用いられる。高速
のサンプリングレートは、解析の目的のためだけであ
り、本発明の図2に説明したアルゴリズムには必ずしも
必要なものではない。
【0044】このため各ベクトルの次元は、n(サンプ
リングポイントの全数n)に等しい。ベクトルの各エン
トリは、1つのサンプリングされた値を示す。このため
に2つのベクトルの内積は、例えば次式で定義される。
【数10】
【0045】nが無限に近付くと、入力信号Vm とエ
ラー信号Vd を表す2つのベクトルの内積は対応する
2つの信号の相互相関に比例する。即ち次式で表され
る。
【数11】 ここで、「E」はある時間にわたる予測値(expectatio
n over time) を表し、cは定数である。2つのベクト
ルvm ,vd はこの2つのベクトルの内積がゼロのと
きまたは信号Vm とVd に相関がないときには互いに
直交するという。
【0046】図4Aは、相互相関E(vovd)を最小
にすること、あるいはエラー信号ベクトルvdに出力信
号ベクトルvoを直交させることにより、LMSアルゴ
リズムを適宜のエラーキャンセル調整信号に如何に適応
するかを示す。理想的な線形化装置60は、出力信号ベ
クトルvoを線形化装置60の入力信号ベクトルvmに
強制的に平行にさせる。
【0047】図4Bは信号キャンセル回路86のベクト
ル配置を表す。図4Aに示したようにエラーキャンセル
回路78内においては、出力信号ベクトルは、エラー信
号ベクトルに直交するために、図4Bにおける調整信号
αとベクトル信号vd は、出力信号ベクトルv0 は入
力信号ベクトルvm に平行となり、その結果エラー信
号ベクトルvd が入力信号ベクトルvm に直交するよ
うに調整しなければならない。信号キャンセル回路86
内のエラー信号Vd のパワーを最少にするための準最
適基準ではα=α1 でvd =vd1となる。その結果
得られたベクトル信号vd1は、ベクトル信号va に
は直交するがベクトルvm には直交しない。
【0048】図4Bに示したようにエラー信号の所望の
方向が入力ベクトル信号に直交するように調整信号αを
決める必要がある。信号キャンセル回路を支配する式
は、Vd =(Va/r・α)−Vmで書くことができ
る。調整信号αにより両辺をわり算することにより、そ
して重み付けした後は、次式のように表すことができ
る。
【数12】
【0049】この式は調整信号αの代わりに換算係数1
/αが追跡されることを表している。換算係数1/αが
第1の信号キャンセル回路に含まれる場合には、線形化
装置60は信号キャンセル回路86の第2ブランチ内の
入力信号Vm により乗算されているかのように見るこ
とができる。さらにまた線形化装置60は換算係数が、
第1信号キャンセルブランチ内で乗算されてはいないよ
うに見ることもできるが、その理由は1/αとαとの乗
算は打ち消し合うことになるからである。
【0050】図2Bに示すように換算係数1/αは、V
d /αのパワーが最少となるように調整される。この
パワーの最少化は、α=α0 で、ベクトルvdvd0
のときに達成される。ここでベクトルvd0はベクトル
vm に直交している。調整信号α=α0 に規定するこ
とによりベクトル信号v0 は、ベクトル信号vmに直
交するという好ましい結果が得られる。
【0051】かくして式(9)とは異なり、循環最少自
乗(RLS)アルゴリズムを式(12)に適用して、次
式を最少にすることにより1/αを追跡する。
【数13】 この式(13)は、健忘係数ρの繰り返しが本発明によ
り1に等しいと仮定すると、図2に記載したように式
(13)は式(2)に等しい。
【0052】ベクトル変調器66とベクトル変調器70
の動作が満足するためにはある条件が以下に述べるよう
に必要である。RLSアルゴリズムは、調整係数αを直
接計算するために、信号プロセッサ回路80により計算
された正確な信号αを導入するためにベクトル変調器6
6に必ず依存しなければならない。ベクトル変調器66
への入力制御信号Vejθ とベクトル変調器複合変調
信号ゲインGejθ との間の伝達関数は非線形であ
る。その結果この伝達関数を記述する単純な解析関数は
存在しない。しかし、理想的ではないベクトル変調器に
より導入されたエラーは、ベクトル変調器の特性が以下
に述べるようなある条件を満足する限り自己修正機能が
ある。
【0053】図2の増幅器62,減衰器64,ベクトル
変調器66により生成される歪は、入力信号Vm とエ
ラー信号Vd の測定により同時に考慮される。ベクト
ル変調器66は、理想的に動作し、全ての歪が増幅器6
2の特性に寄与するように取り扱うことができる。かく
して線形化装置60に関する限り歪を引き起こすのは増
幅器であり、これは本発明によれば図3に記載したステ
ップを行うことにより修正可能である。
【0054】Vejθ が信号プロセッサ回路80によ
り計算された信号αの最適値であり、Gejθ がベク
トル変調器66により実際に導入されたゲインであると
仮定すると、デジタル信号プロセッサ回路80の動作
は、増幅器62が実際のゲインよりG/V倍だけ大きい
ゲインを生成し、実際の位相シフトよりもφ−θに等し
い量だけより大きい位相シフトを引き起こすように動作
する。
【0055】図5Aは入力制御信号αの振幅とベクトル
変調器66の実際の振幅ゲインとの間の伝達関数を表
し、G0 は信号プロセッサ回路80により計算された
最適の振幅ゲインを表す。図5における議論は、収束動
作を示す例である。第1の試行においては、ベクトル変
調器66は(V(1),G(1))上で動作する。ここ
でV(1)=G0 である。V(1)に対するG(1)
の余分のゲインは、増幅器62の属性を有するために線
は(V(1),G(1))から原点に向かって引かれ
て、修正後のベクトル変調器66の新たな理想的な伝達
関数を表す。
【0056】この線は、水辺線G=G0 と(V
(2),G0 )で交差する。デジタル信号プロセッサ
回路80はV(2)を第2回の試行の入力制御信号の振
幅として用いる。この手順にしたがってベクトル変調器
66は、ゲインを増幅して次式の場合にはGは最終的に
正確な値G0 に収束する。
【数14】
【0057】同様に図5Bに示すようにベクトル変調器
66の位相シフトエラーも自己修正型である。図5Bは
入力制御信号の位相とベクトル変調器66の実際の位相
シフトとの間の伝達関数を示し、φ0 は信号プロセッ
サ回路80により計算された最適の位相シフト量であ
る。第1の試行においては、ベクトル変調器66は、
(θ(1),φ(1))上で動作する。ここでθ(1)
=φ0 である。位相エラーφ(1)−θ(1)を増幅
器62に属させると、45゜の方向に沿った線が引か
れ、修正後のベクトル変調器66の新たな理想的な位相
伝達関数を示す。
【0058】この線は、水平線φ=φ0 と(θ
(2),φ0) で交差する。その後θ(2)を第2回
の試行に対する入力制御信号の位相として用いる。この
手順にしたがって、ベクトル変調器66の位相シフトは
以下の条件で正確な値φ0 に収束する。
【数15】
【0059】かくして本発明の実施例によれば、ベクト
ル変調器66の動作点は式(14)(15)が維持され
るようにバイアスされる。
【0060】図6は本発明による線形化装置60のシミ
ュレーション結果を示す。このシミュレーションにおい
ては、入力信号は8個のトーンからなり、単位振幅は互
いに300KHz離れている。中心周波数は900MH
zであり、温度と他の環境係数は一定とする。シミュレ
ーションで用いられた増幅器のモデルは線形歪と非線形
歪の両方を含み、次の多公式で表される。
【数16】
【0061】
【発明の効果】ベクトル変調器の動作は、完全なもので
あると仮定する。βに対する初期値が正しいと仮定す
る。図6A−Dは、入力信号Vm と増幅器62の出力
信号Vaとエラー信号Vd と出力信号V0 の周波数ス
ペクトラムを表す。図6E−Fは、それぞれαとβの学
習カーブを表す。同図から分かるようにαの追跡は、数
回の繰り返し後急速に収束するが、βは初期値から離れ
てドリフトすることはない。
【図面の簡単な説明】
【図1】従来技術に係るアナログフィードフォワード線
形化装置を表す図
【図2】本発明の一実施例によるフィードフォワード線
形化装置を表す図
【図3】図2のフィードフォワード線形化装置により採
用されたデジタル信号プロセッサにより実行されるステ
ップのフローチャート図
【図4】調整信号のαの振幅と位相を得るための収束プ
ロセスを表すプロット図
【図5】本発明の一実施例によるベクトル変調の伝達関
数を表す図
【図6】本発明の一実施例によるデジタル信号プロセッ
サにより行われた計算のシミュレーションの結果を表す
【符号の説明】
10 線形化装置 12 パワー増幅器 14 減衰器 16,20 加算器 18 増幅器 22,22′ 信号成分 24 中間周波数成分 24′ 減衰した信号成分 26 信号キャンセル回路 28 エラー信号キャンセル回路 60 フィードフォワード線形化装置 62 増幅器 64 減衰器 66,70 ベクトル変調器 68,74 加算器 72 補助増幅器 76 デジタル信号プロセッサ 78 メモリ 80 デジタル信号プロセッサ回路 82 D/A変換器 84 ダウンコンバータ 86 信号キャンセル回路 88 エラー信号キャンセル回路 88,90 信号スプリッタ 92 A/D変換器 120 α(0)とβ(0)の初期化 121 VmとVdの次のベースバンド値を得る 122 の式を最少にすることにより1/αを追跡するRL
Sアルゴリズムを採用する 124 αをベクトル変調器に入力する 126 αは安定したか? 127 VdとV0の次のベースバンド値を得る 128 βを追跡するためにLMSアルゴリズムを適用
する 130 βをベクトル変調器に入力する
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Mountain Avenue, Murray Hill, New Je rsey 07974−0636U.S.A. (72)発明者 ジャン−ツァー チェン アメリカ合衆国,08901 ニュージャージ ー,ニューブランスウィック,サマーセッ ト ストリート 246 (72)発明者 ハン−シャン ツァイ アメリカ合衆国,07054 ニュージャージ ー,パーシッパニー,ニューロード 130, アパートメント シー1

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 入力信号を増幅するフィードフォワード
    線形化装置において、 第1信号キャンセルブランチと第2信号キャンセルブラ
    ンチ(86)とを有する信号キャンセル回路と、 前記第1信号キャンセルブランチ内に配置され、増幅さ
    れるべき入力信号を受領する第1増幅器(62)と、 前記第1増幅器に接続され、前記第1増幅器により提供
    される出力信号を受領する信号キャンセルベクトル変調
    器(66)と、 前記信号キャンセルベクトル変調器に接続され、前記信
    号キャンセルベクトル変調器により生成される信号を受
    領し、前記第2信号キャンセルブランチ(86)を介し
    て前記入力信号を受領してエラー信号を生成する信号キ
    ャンセル用加算器(68)と、 第1エラー信号キャンセルブランチと第2エラー信号キ
    ャンセルブランチ(88)とを有するエラー信号キャン
    セル回路と、 前記第1エラー信号キャンセルブランチ内に配置され、
    前記第1増幅器により与えられた出力信号を受領するエ
    ラー信号キャンセル用加算器(74)と、 前記エラー信号キャンセル用加算器の出力が、前記線形
    化装置の出力信号(V0)を与え、 前記第2エラー信号キャンセルブランチ内に配置され、
    前記信号キャンセル用加算器により提供されたエラー信
    号を受領して、エラー調整信号を生成するエラー信号キ
    ャンセルベクトル変調器(70)と、 前記エラー信号キャンセルベクトル変調器に接続され、
    前記エラー信号キャンセル用加算器に入力信号を与える
    第2補助増幅器(72)と、 信号キャンセル調整信号αを前記信号キャンセルベクト
    ル変調器に与え、エラー信号キャンセル調整信号βを前
    記エラー信号キャンセルベクトル変調器に与えるデジタ
    ル信号プロセッサ(76)と、 からなり、 前記信号キャンセル用加算器(68)の出力信号は、前
    記第1増幅器(62)により与えられるエラー信号成分
    を表す信号であり、 前記エラー信号キャンセル用加算器(74)の出力信号
    は、中間変調信号成分を有しない入力信号が増幅され
    た、出力信号(V0)であることを特徴とするフィード
    フォワード線形化装置。
  2. 【請求項2】 前記デジタル信号プロセッサ(76)
    は、前記信号キャンセル調整信号αと、前記エラー信号
    キャンセル調整信号βとを計算する信号処理回路(8
    0)を有することを特徴とする請求項1記載の装置。
  3. 【請求項3】 前記第1増幅器(62)に接続され、前
    記第1増幅器により与えられた増幅された信号を受領し
    この信号を減衰する減衰器(64)をさらに有し、 前記減衰器(64)からの信号を前記信号キャンセルベ
    クトル変調器(68)に与えることを特徴とする請求項
    2記載の装置。
  4. 【請求項4】 前記デジタル信号プロセッサ(76)
    は、前記増幅器(62)の入力信号(Vm)と、前記信
    号キャンセル用加算器(68)の出力信号(Vd)と、
    前記線形化装置の出力信号(Vo)を受領し、前記入力
    信号(Vm)と出力信号(Vd、Vo)の周波数範囲を
    ベースバンド範囲にシフトさせるダウンコンバータ(8
    4)を有することを特徴とする請求項3記載の装置。
  5. 【請求項5】 前記デジタル信号プロセッサ(76)
    は、前記ダウンコンバータ(84)に接続され、前記増
    幅器のダウンコンバータされた入力信号(Vm)と、前
    記信号キャンセル用加算器の出力信号(Vd)と、前記
    線形化装置の出力信号(Vo)をサンプリングするA/
    Dコンバータ(92)を含むことを特徴とする請求項4
    記載の装置。
  6. 【請求項6】 前記デジタル信号プロセッサ(76)
    は、パラメータ1/αを追跡する巡回最少自乗(RL
    S)法の計算機を含み、ここで、αは、前記信号キャン
    セル用の調整信号であり、 前記エラー信号は、前記増幅器が受領した入力信号に直
    交することを特徴とする請求項5記載の装置。
  7. 【請求項7】 前記巡回最少自乗法(RLS)計算機は
    次の線形式を解き、 【数17】 ここで、Vm(k) は入力信号の信号サンプルであ
    り、Va(k) は増幅器の出力信号の信号サンプルで
    あり、Vd(k) はエラー信号の信号サンプルであ
    り、γは減衰器の減衰係数であり、αは前記信号キャン
    セル用の調整信号であることを特徴とする請求項5記載
    の装置。
  8. 【請求項8】 前記巡回最少自乗アルゴリズムは、次式
    を最少にすることにより1/αのパラメータを追跡す
    る、 【数4】 ここで、ρはRLSアルゴリズムの健忘係数の繰り返し
    であることを特徴とする請求項7記載の装置。
  9. 【請求項9】 前記デジタル信号プロセッサは、最少自
    乗平均アルゴリズムを用いて調整信号βを計算する最少
    自乗平均計算機を含むことを特徴とする請求項5記載の
    装置。
  10. 【請求項10】 請求項1記載のフィードフォワード線
    形化装置を含む集積回路。
  11. 【請求項11】 フィードフォワード線形化装置内の増
    幅器をこの増幅器により生成された歪に対応するエラー
    信号を抽出し、前記エラー信号を調整したバージョンを
    前記増幅器の出力信号に加えることにより、前記出力信
    号のエラーのない増幅されたバージョンを提供する増幅
    器の線形化方法において、 (a) 前記信号キャンセル用加算器から得られたエラ
    ー信号が入力信号に直交するように信号キャンセル調整
    信号を計算するステップと、 (b) 前記増幅器の出力信号の調整されたバージョン
    を抽出するために、前記増幅器の出力信号に前記ステッ
    プにより計算された信号キャンセル調整信号を乗算する
    ステップと、 (c) エラー信号を抽出するために、前記入力信号か
    ら調整された出力信号を減算するステップとからなるこ
    とを特徴とする増幅器の線形化方法。
  12. 【請求項12】 前記(a)のステップは、 (a1) 前記増幅器に加えられる入力信号と、前記増
    幅器により提供される出力信号と、前記エラー信号を表
    すベースバンド信号サンプルを測定するステップと、 (a2) 次式を最小化することにより信号キャンセル
    調整信号を解くステップと、 【数4】 からなり、ここで、Vm(k) は入力信号の信号サン
    プルであり、Va(k) は増幅器の出力信号の信号サ
    ンプルであり、Vd(k) はエラー信号の信号サンプ
    ルであり、γは減衰器の減衰係数であり、αは前記信号
    キャンセル用の調整信号であることを特徴とする請求項
    11記載の方法。
  13. 【請求項13】 前記(a2)のステップは、巡回最少
    自乗アルゴリズムを適用して表される、 【数5】 初期値α(1)=1φ(1)=1、ここで、g(k)は
    「共通ゲインベクトル」と称するもので、eは「エラー
    ベクトル」と称し、φは「データ共分散の逆数」である
    ことを特徴とする請求項12記載の方法。
  14. 【請求項14】 前記(a)のステップは、 (a1) 前記増幅器に加えられる入力信号と、前記増
    幅器により提供される出力信号と、前記エラー信号を表
    すベースバンド信号サンプルを測定するステップと、 (a2) 最少自乗平均アルゴリズムを適用して信号キ
    ャンセル調整信号を解くステップとを含むことを特徴と
    する請求項11記載の方法。
  15. 【請求項15】 前記(a2)のステップは、 【数6】 を繰り返し計算するステップを含むここで、μは各繰り
    返しに用いられるステップサイズであり、Vd は前記
    エラー信号に対応し、V*mは前記線形化装置の入力信
    号の複素数を表すことを特徴とする請求項14記載の方
    法。
  16. 【請求項16】 ベクトル変調器の伝達関数は、 【数1】 ここで、Gはベクトル変調器のゲインであり、Vはベク
    トル変調器の入力信号であり、さらに、 【数2】 ここで、φはベクトル変調器の入力信号の位相であり、
    θは出力信号の位相であることを特徴とする請求項15
    記載の方法。
JP09449199A 1998-04-01 1999-04-01 フィードフォワード線形化装置 Expired - Fee Related JP3443538B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/053469 1998-04-01
US09/053,469 US5963091A (en) 1998-04-01 1998-04-01 Article comprising a power amplifier with feed forward linearizer using a RLS parameter tracking algorithm

Publications (2)

Publication Number Publication Date
JP2000031748A true JP2000031748A (ja) 2000-01-28
JP3443538B2 JP3443538B2 (ja) 2003-09-02

Family

ID=21984472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09449199A Expired - Fee Related JP3443538B2 (ja) 1998-04-01 1999-04-01 フィードフォワード線形化装置

Country Status (4)

Country Link
US (1) US5963091A (ja)
EP (1) EP0948130B1 (ja)
JP (1) JP3443538B2 (ja)
DE (1) DE69934930T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002078174A1 (fr) * 2001-03-23 2002-10-03 Mitsubishi Denki Kabushiki Kaisha Amplificateur a correction aval
WO2002087078A1 (fr) * 2001-04-20 2002-10-31 Mitsubishi Denki Kabushiki Kaisha Amplificateur a correction aval

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI105625B (fi) * 1997-10-29 2000-09-15 Nokia Networks Oy Säätömenetelmä ja säätöjärjestely
US6359509B1 (en) 1999-04-29 2002-03-19 Netcom, Inc. Balanced error correction amplifier and method of removing distortion from an amplified signal
US6348838B1 (en) 1999-04-29 2002-02-19 Netcom, Inc. Optimal power combining for balanced error correction amplifier
DE19927952A1 (de) * 1999-06-18 2001-01-04 Fraunhofer Ges Forschung Vorrichtung und Verfahren zum Vorverzerren eines über eine nicht-lineare Übertragungsstrecke zu übertragenden Übertragungssignals
US6392480B1 (en) * 1999-08-19 2002-05-21 Lucent Technologies Inc. Alternating gain and phase control system and method
US6285252B1 (en) * 1999-09-30 2001-09-04 Harmonic Inc. Apparatus and method for broadband feedforward predistortion
US6424213B1 (en) 2000-04-22 2002-07-23 Netcom, Inc. Loss reduction using multiple amplifiers identically divided
US6340915B1 (en) 2000-11-20 2002-01-22 Soma Networks, Inc. Feed forward amplifier
US7053702B2 (en) * 2000-11-20 2006-05-30 Soma Networks, Inc. Feed forward amplifier
US6614298B2 (en) 2001-08-13 2003-09-02 Soma Networks, Inc. Apparatus and method for controlling adaptive circuits
GB2395077A (en) * 2002-11-01 2004-05-12 N & L Ltd An amplifier arrangement linearised by predistortion and feedforward; adaptive bias for improved efficiency; thermal overload protection
US6765440B2 (en) * 2002-12-18 2004-07-20 Andrew Corporation Model-based feed-forward linearization of amplifiers
GB2402308B (en) * 2003-05-28 2006-01-04 Nokia Corp Par reduction for edge clipper
US7129778B2 (en) * 2003-07-23 2006-10-31 Northrop Grumman Corporation Digital cross cancellation system
US7355470B2 (en) 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US20060264190A1 (en) * 2005-05-23 2006-11-23 Boris Aleiner System and method for linearizing nonlinear power amplifiers
US7911272B2 (en) 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
US8334722B2 (en) 2007-06-28 2012-12-18 Parkervision, Inc. Systems and methods of RF power transmission, modulation and amplification
US8013675B2 (en) 2007-06-19 2011-09-06 Parkervision, Inc. Combiner-less multiple input single output (MISO) amplification with blended control
US7937106B2 (en) 2006-04-24 2011-05-03 ParkerVision, Inc, Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
US8031804B2 (en) 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US8315336B2 (en) 2007-05-18 2012-11-20 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment
US20080290939A1 (en) * 2007-05-25 2008-11-27 Sige Semiconductor Inc. Method and apparatus for distortion correction of RF amplifiers
WO2009145887A1 (en) 2008-05-27 2009-12-03 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2012139126A1 (en) 2011-04-08 2012-10-11 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2012167111A2 (en) 2011-06-02 2012-12-06 Parkervision, Inc. Antenna control
CN102647379B (zh) * 2012-03-31 2018-01-19 中兴通讯股份有限公司 一种鲁棒的预失真参数获取方法及装置
WO2015042142A1 (en) 2013-09-17 2015-03-26 Parkervision, Inc. Method, apparatus and system for rendering an information bearing function of time

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051704A (en) * 1990-02-06 1991-09-24 Motorola, Inc. Feedforward distortion cancellation circuit
US5049832A (en) * 1990-04-20 1991-09-17 Simon Fraser University Amplifier linearization by adaptive predistortion
JP2746107B2 (ja) * 1994-03-31 1998-04-28 日本電気株式会社 フィードフォワード増幅器
JP2697625B2 (ja) * 1994-08-31 1998-01-14 日本電気株式会社 フィードフォワード増幅器
US5489875A (en) * 1994-09-21 1996-02-06 Simon Fraser University Adaptive feedforward linearizer for RF power amplifiers
US5508657A (en) * 1995-01-30 1996-04-16 Aml Communications, Inc. Feed forward cancellation amplifier utilizing dynamic vector control
US5570063A (en) * 1995-05-18 1996-10-29 Spectrian, Inc. RF power amplifier with signal predistortion for improved linearity
AU7462896A (en) * 1995-08-23 1997-03-19 Motorola, Inc. Wideband power amplifier control systems
US5789976A (en) * 1996-06-17 1998-08-04 Corporation De L'ecole Polytechnique Digital adaptive control of feedforward amplifier using frequency domain cancellation
US5808512A (en) * 1997-01-31 1998-09-15 Ophir Rf, Inc. Feed forward amplifiers and methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002078174A1 (fr) * 2001-03-23 2002-10-03 Mitsubishi Denki Kabushiki Kaisha Amplificateur a correction aval
WO2002087078A1 (fr) * 2001-04-20 2002-10-31 Mitsubishi Denki Kabushiki Kaisha Amplificateur a correction aval

Also Published As

Publication number Publication date
US5963091A (en) 1999-10-05
EP0948130A2 (en) 1999-10-06
EP0948130A3 (en) 2001-10-24
DE69934930D1 (de) 2007-03-15
JP3443538B2 (ja) 2003-09-02
DE69934930T2 (de) 2007-10-25
EP0948130B1 (en) 2007-01-24

Similar Documents

Publication Publication Date Title
JP3443538B2 (ja) フィードフォワード線形化装置
EP1560329B1 (en) Digital predistorter using power series model
US8836426B2 (en) Adaptive linearizer with narrowband feedback path
US8019015B2 (en) Linearization of RF power amplifiers using an adaptive subband predistorter
JP3166321B2 (ja) 変調信号送信システム
US6642786B1 (en) Piecewise polynomial predistortion method and apparatus for compensating nonlinear distortion of high power amplifier
US20090054016A1 (en) Apparatus and Method for Adaptive Cartesian Transmitter Linearization and Wireless Transmitter Employing the Same
Hilborn et al. An adaptive direct conversion transmitter
Chen et al. The optimal RLS parameter tracking algorithm for a power amplifier feedforward linearizer
JP2013542696A (ja) タップ出力の正規化を伴う非線形モデル
JP2000031749A (ja) フィ―ドフォワ―ド線形化装置
US10171041B2 (en) Predistortion device
US20070063772A1 (en) Amplifier system employing analog polynomial predistortion with sub-nyquist digital adaptation
Jiang et al. Block-oriented time-delay neural network behavioral model for digital predistortion of RF power amplifiers
CN111585608A (zh) 用于宽带扩跳频系统的自适应数字预失真方法
US6744315B2 (en) Transmission amplifier
JP5336134B2 (ja) プリディストータ
US6172565B1 (en) Adaptive joint linearization, equalization and delay alignment for a wideband power amplifier
JP2003520478A (ja) 高周波高電力増幅器を直線化する方法及び装置
US20020150171A1 (en) Bandpass predistortion method and apparatus for radio transmission
JP5299958B2 (ja) プリディストータ
Cavers The effect of quadrature modulator and demodulator errors on adaptive digital predistorters
JP4597100B2 (ja) 高周波電力増幅器用非線形補償回路
CN115913140B (zh) 运算精度控制的分段多项式数字预失真装置和方法
Xu et al. Research on Low Sampling Rate Digital Pre-distortion Technology Based on Improved Chebyshev Polynomial

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees