JP2000031389A - Manufacture of resistor for integrated circuit - Google Patents
Manufacture of resistor for integrated circuitInfo
- Publication number
- JP2000031389A JP2000031389A JP10304329A JP30432998A JP2000031389A JP 2000031389 A JP2000031389 A JP 2000031389A JP 10304329 A JP10304329 A JP 10304329A JP 30432998 A JP30432998 A JP 30432998A JP 2000031389 A JP2000031389 A JP 2000031389A
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- layer
- oxide layer
- refractory metal
- treatment process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 59
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 88
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 37
- 239000001257 hydrogen Substances 0.000 claims description 37
- 229910052739 hydrogen Inorganic materials 0.000 claims description 37
- 239000003870 refractory metal Substances 0.000 claims description 28
- 238000011282 treatment Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 6
- -1 Ta 2 O 5 Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 229920005591 polysilicon Polymers 0.000 abstract description 12
- 230000006870 function Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 230000015843 photosynthesis, light reaction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manufacture And Refinement Of Metals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、半導体製造方
法、さらに詳しくは、集積回路における抵抗の製造方法
に関する。The present invention relates to a method for manufacturing a semiconductor, and more particularly, to a method for manufacturing a resistor in an integrated circuit.
【０００２】[0002]
【従来の技術】抵抗は、メモリーデバイスとロジックデ
バイスのような集積回路を含むすべての種類の電気回路
及び電子回路において最も多用されている部品である。
これまで一般的には、集積回路における抵抗は、軽くド
ープされたポリシリコン層から作られていたもので、該
ポリシリコン層は、所望の抵抗値が得られるように特定
の長さと特定の断面領域になるよう形作られている。集
積回路に抵抗を形成する他のコンベンショナルの方法
は、ドープされていないポリシリコン層と濃くドープさ
れたポリシリコン層のような高抵抗電導層と低抵抗電導
層とを接合させたものをサーマルアニーリング処理して
行うものである。この方法もまた所望の抵抗値を得るた
めには、電導層を特定の長さと特定の断面領域とに形作
らなければならない。BACKGROUND OF THE INVENTION Resistors are the most frequently used components in all types of electrical and electronic circuits, including integrated circuits such as memory and logic devices.
Heretofore, the resistance in integrated circuits has generally been made of a lightly doped polysilicon layer, which has a specific length and a specific cross-section to achieve the desired resistance. It is shaped to be an area. Another conventional method of forming a resistor in an integrated circuit is to thermally anneal a high-resistance and low-resistance conductive layer such as an undoped polysilicon layer and a heavily doped polysilicon layer. This is done by processing. This method also requires that the conductive layer be shaped to a specific length and a specific cross-sectional area in order to obtain the desired resistance.
【０００３】集積回路に抵抗を作る方法を記載した特許
としては、名称”集積回路のために抵抗を作ること”の
米国特許第５，３１６，９７８号、名称”ポリシリコン
接点を含むポリシリコン抵抗構造”の米国特許第５，４
６５，００５号及び名称”集積回路に抵抗を作る方法”
の米国特許第５，６７７，２２８号といった程度のもの
しかない。A patent describing a method of making a resistor in an integrated circuit is US Pat. No. 5,316,978, entitled "Making a Resistor for an Integrated Circuit", entitled "Polysilicon Resistors Including Polysilicon Contacts." U.S. Pat.
No. 65,005 and title "Method of making resistors in integrated circuits"
U.S. Pat. No. 5,677,228.
【０００４】[0004]
【発明が解決しようとする課題】上記した方法の一つの
欠点は、抵抗を作るのにポリシコンを使用しているか
ら、所望の抵抗値を得るためには、エッチング処理を行
ってポリシリコン層を特定の長さと特定の断面領域のも
のに形作る必要がある点である。この処理によりプロセ
ス全体が複雑になり、骨が折れる操作になる。さらに別
の欠点は、作られる抵抗の抵抗値の範囲がポリシリコン
の使用で限られたものになってしまう点である。これ
は、ポリシコンをベースとする抵抗のレジスタンスが該
抵抗の長さと断面領域とにより大幅に左右されてしまう
からである。したがって高い抵抗を得るには、ポリシリ
コン層を極めて長くしなければならない。ウエファー
は、サイズが極めて小さいものであるから、作られた抵
抗の抵抗値は、限られたものになってしまう。これらの
問題がこの発明の解決課題である。One drawback of the above method is that polysilicon is used to make the resistor, so that the polysilicon layer is etched to obtain the desired resistance. The point is that it must be shaped to a specific length and a specific cross-sectional area. This process complicates the entire process and is a laborious operation. Yet another disadvantage is that the range of resistance of the resistors produced is limited by the use of polysilicon. This is because the resistance of a polysilicon-based resistor is greatly affected by the length and cross-sectional area of the resistor. Therefore, to obtain high resistance, the polysilicon layer must be extremely long. Since the size of the wafer is extremely small, the resistance value of the formed resistor is limited. These problems are the solution of the present invention.
【０００５】[0005]
【課題を解決するための手段】この発明は、前記の課題
を解決するために、ポリシリコンを使用しないで集積回
路における抵抗を作る方法を提供することを目的とす
る。SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for forming a resistor in an integrated circuit without using polysilicon, in order to solve the above-mentioned problems.
【０００６】この発明の他の目的は、製造プロセスにエ
ッチングを必要とせず、したがって従来の技術よりもプ
ロセス全体が簡単に容易に行えるようにした集積回路に
おける抵抗を作る方法を提供することを目的とする。Another object of the present invention is to provide a method of making a resistor in an integrated circuit that does not require etching in the manufacturing process and thus makes the entire process easier and easier than in the prior art. And
【０００７】この発明のさらに他の目的は、抵抗値が高
くても長さが長くならない抵抗を形成する抵抗を集積回
路に形成する方法を提供するもので、これによって、抵
抗レイアウトに対してのウエーファ領域が従来の技術で
必要とした領域よりも小さな領域で十分になる。Yet another object of the present invention is to provide a method of forming a resistor in an integrated circuit that forms a resistor that does not increase in length even if the resistance value is high, thereby providing a method for controlling a resistor layout. An area where the wafer area is smaller than that required by the prior art is sufficient.
【０００８】この発明の前記目的ならびに他の目的によ
り集積回路に抵抗を作る新規な方法が提供される。[0008] According to the above and other objects of the present invention, there is provided a novel method of making a resistor in an integrated circuit.
【０００９】第１の好ましい実施の態様においては、こ
の発明の方法は、以下の工程を含む：半導体基板を準備
する工程；該基板上に耐熱性金属酸化物層を形成する工
程；及び耐熱性金属酸化物層の選択した部分に水素処理
プロセスを行って、耐熱性金属酸化物層の選択した部分
を所望の抵抗として作用する特定の抵抗特性をもつ電導
酸化物にコンバートする工程。In a first preferred embodiment, the method of the present invention comprises the steps of: providing a semiconductor substrate; forming a refractory metal oxide layer on the substrate; Performing a hydrogen treatment process on selected portions of the metal oxide layer to convert the selected portions of the refractory metal oxide layer to a conductive oxide having a specific resistance characteristic that acts as a desired resistance.
【００１０】第２の好ましい実施の態様においては、こ
の発明の方法は、以下の工程を含む：半導体基板を準備
する工程；該基板上に耐熱性金属酸化物層を形成する工
程；及び集積回路に形成すべき抵抗になる耐熱性金属酸
化物層の選択した複数の部分に水素処理プロセスを複数
回にわたって連続的に行う工程。水素処理の種々の工程
をプロセスパラメーターのいくつかの所定のセットに基
づいてそれぞれ行い、耐熱性金属酸化物層の選択した部
分を所望の抵抗として作用する種々の抵抗特性をもつ電
導性酸化物にコンバートする。[0010] In a second preferred embodiment, a method of the present invention comprises the steps of: providing a semiconductor substrate; forming a refractory metal oxide layer on the substrate; Continuously performing a hydrogen treatment process a plurality of times on selected portions of the heat-resistant metal oxide layer that becomes a resistance to be formed. The various steps of the hydrotreating are each performed based on some predetermined set of process parameters to convert selected portions of the refractory metal oxide layer to a conductive oxide having various resistive properties that act as a desired resistance. Convert.
【００１１】[0011]
【発明の実施の形態】この発明の好ましい実施の態様を
記載するに当たり、まず、集積回路に抵抗を作るために
発明が利用するファンダメンタルの原理を簡単に記載す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In describing a preferred embodiment of the present invention, first a brief description of the fundamental principles utilized by the invention to create resistors in integrated circuits.
【００１２】TiO2，Ta2O5 ，FeO3及びBaTiO3のような耐
熱性金属酸化物は、広いバンドギャップを有する絶縁体
であるのが通常である。しかしながら、これらの耐熱性
金属酸化物を水素プラズマ処理又は水素熱処理した後、
該金属酸化物をＮ型電導性酸化物にコンバートすること
ができることが分かった。この種の処理を介して、水素
をイオンの形で前記耐熱性金属酸化物内の金属原子の間
の構造的ギャップ又は空位に注入することができ、これ
によって、前記絶縁性酸化物を半電導性酸化物又は電導
性酸化物にコンバートするものである。反応式は、以下
のとおりである： Ｏ2 →1/2 Ｏ2 ＋２ｅ- [0012] Refractory metal oxides such as TiO 2 , Ta 2 O 5 , FeO 3 and BaTiO 3 are usually insulators with a wide band gap. However, after hydrogen plasma treatment or hydrogen heat treatment of these refractory metal oxides,
It has been found that the metal oxide can be converted into an N-type conductive oxide. Through this type of treatment, hydrogen can be implanted in the form of ions into the structural gaps or vacancies between the metal atoms in the refractory metal oxide, thereby causing the insulating oxide to become semiconductive. Is converted into a conductive oxide or a conductive oxide. The reaction formula is as follows: O 2 → 1/2 O 2 + 2e −
【００１３】半電導性酸化物又は電導性酸化物の導電率
は、前記酸化物中の酸素の量に左右されることも分かっ
ている。したがって、水素処理酸化物の抵抗は、水素プ
ラズマ処理又は水素熱処理に使用されるプロセスのパラ
メーターを調節することにより所望の値になるようにコ
ントロールすることができると言える。これらのプロセ
スのパラメーターには、処理時間、処理温度及び水素イ
オンの濃度が含まれる。It has also been found that the conductivity of a semiconductive oxide or a conductive oxide depends on the amount of oxygen in said oxide. Therefore, it can be said that the resistance of the hydrogenated oxide can be controlled to a desired value by adjusting the parameters of the process used for the hydrogen plasma treatment or the hydrogen heat treatment. These process parameters include processing time, processing temperature and hydrogen ion concentration.
【００１４】水素処理を用いて耐熱性金属酸化物を電導
性酸化物にコンバートすることを記載した文献は、以下
のようなものである。（１）１９８２年にニューヨーク
州立大学で、この出願の発明者であるフー−タイ・リュ
ウ（Ｆｕ−ＴａｉＬｉｕが提出した論文”光電分解に対
する半導体電極”（１５１頁参照）； （２）ソリッド・ステート・コミュニケーション４３巻
８号６３３〜６３６頁（特に６３３頁参照）にシー・ワ
イ・ヤン（Ｃ．Ｙ．Ｙａｎｇ）が発表した論文”ソリッ
ド・エレクトロケミカル・モディフィケーション・オブ
・セミコンダクターズ”；及び１９８２年２月にジャー
ナル・オブ・ジ・エレクトロケミカル・ソサエティ１２
９巻２号３４２〜３４５頁（特に３４２頁参照）にフー
−タイ・リュウ他が発表した”Ｆｅ2 Ｏ3 ／ＴｉＯ2 ヘ
テロジャンクション・エレクトロードにおけるフォトエ
レクトロリシス”。The following documents describe converting a heat-resistant metal oxide into a conductive oxide by using a hydrogen treatment. (1) At the State University of New York in 1982, Fu-Tai Liu, the inventor of the present application, "Semiconductor Electrode for Photolysis" (see page 151); (2) Solid State -The paper "Solid Electrochemical Modification of Semiconductors" published by CY Yang in Communication Vol. 43, No. 8, pages 633 to 636 (especially see page 633); and Journal of the Electrochemical Society 12 in February 1982
Fu 9 No.2, pp 342-345 (see particularly page 342) - Thai Liu other announced "Fe 2 O 3 / TiO 2 photo electro lysis in heterojunction Electrode".
【００１５】この発明による二つの好ましい実施の態様
を以下に記載するもので、その一つを図１（Ａ）から
（Ｃ）を参照しながら説明し、他の一つを図２（Ａ）か
ら（Ｅ）を参照しながら説明する。Two preferred embodiments according to the present invention will be described below, one of which will be described with reference to FIGS. 1A to 1C and the other of which will be described with reference to FIG. This will be described with reference to FIGS.
【００１６】第１の好ましい実施の態様における集積回
路に抵抗を作る方法を図１（Ａ）から（Ｃ）に示す工程
によって説明する。A method of forming a resistor in an integrated circuit according to the first preferred embodiment will be described with reference to the steps shown in FIGS.
【００１７】図１（Ａ）は、第１の工程を示すものであ
り、まず半導体基板１００が調製される。基板１００に
は、図示していないが、ＭＯＳトランジスタ及び電界酸
化物層又はＳＴＩ（浅いトレンチ絶縁）構造のような種
々の電子コンポーネンツ及び絶縁構造が既に形成してあ
る。これらのエレメンツを形成するプロセス工程は、こ
の発明の要旨に関係しないため、これらについての図解
ならびに説明は省略する。要するに、この発明の方法
は、基板１００のいずれかの位置に抵抗を形成するため
に使用される。FIG. 1A shows a first step. First, a semiconductor substrate 100 is prepared. Although not shown, various electronic components and insulating structures, such as MOS transistors and field oxide layers or STI (Shallow Trench Insulation) structures, have already been formed on the substrate 100. Since the process steps for forming these elements are not related to the gist of the present invention, their illustration and description will be omitted. In short, the method of the present invention is used to form a resistor anywhere on the substrate 100.
【００１８】基板１００の上に抵抗を形成するために、
第１の工程では、耐熱性金属酸化物層１０１を基板１０
０に形成する。耐熱性金属酸化物層１０１を形成する耐
熱性金属酸化物は、ＴｉＯ2 ，Ｔａ2 Ｏ5 ，ＦｅＯ3 及
びＢａＴｉＯ3 からなるグループから選ばれる。In order to form a resistor on the substrate 100,
In the first step, the heat-resistant metal oxide layer 101 is
0 is formed. The heat-resistant metal oxide forming the heat-resistant metal oxide layer 101 is selected from the group consisting of TiO 2 , Ta 2 O 5 , FeO 3 and BaTiO 3 .
【００１９】つぎに図１（Ｂ）に示すように、つぎの工
程として、フォトレジスト層又は拡散バリヤー層のよう
なマスク層１０２を耐熱性金属酸化物層１０１の上に形
成する。マスク層１０２を選択的に除去して、該マスク
層にコンタクトホール１０３を形成し、図１（Ｂ）にお
いて符号１０１ａを付した斜線部分である耐熱性金属酸
化物層の選択された部分を露出させる。ついで、マスク
層１０２をマスクとして、前記ウエーハを水素プラズマ
処理又は水素熱処理する。この処理を介して耐熱性金属
酸化物層１０１のマスクされていない部分１０１ａを特
定の抵抗特性（単位断面領域当たりの抵抗値として定
義）をもつ電導性酸化物にコンバートする。Next, as shown in FIG. 1B, as a next step, a mask layer 102 such as a photoresist layer or a diffusion barrier layer is formed on the heat-resistant metal oxide layer 101. The mask layer 102 is selectively removed to form a contact hole 103 in the mask layer, and a selected portion of the heat-resistant metal oxide layer, which is indicated by a hatched portion 101a in FIG. 1B, is exposed. Let it. Next, using the mask layer 102 as a mask, the wafer is subjected to hydrogen plasma treatment or hydrogen heat treatment. Through this process, the unmasked portion 101a of the heat-resistant metal oxide layer 101 is converted into a conductive oxide having specific resistance characteristics (defined as a resistance value per unit cross-sectional area).
【００２０】つぎに図１（Ｃ）に示すように、つぎの工
程でマスク層１０２全体を除去する。このようにして得
られた耐熱性金属酸化物層１０１における電導性酸化物
１０１ａが所望の抵抗として機能する。Next, as shown in FIG. 1C, in the next step, the entire mask layer 102 is removed. The conductive oxide 101a in the heat-resistant metal oxide layer 101 thus obtained functions as a desired resistance.
【００２１】耐熱性金属酸化物層１０１における電導性
酸化物１０１ａの抵抗値を所望の抵抗値に調節すること
は、極めて簡単なことであって、図１（Ｂ）の工程にお
いてコンタクトホール１０３を所定のサイズのものに形
成し、電導性酸化物１０１ａの長さを予め定めた長さに
すればよく、この処理によって、電導性酸化物１０１ａ
の抵抗値を所望の抵抗値に調節することができる。It is extremely easy to adjust the resistance of the conductive oxide 101a in the heat-resistant metal oxide layer 101 to a desired value. In the step of FIG. The conductive oxide 101a may be formed to have a predetermined size and the length of the conductive oxide 101a may be set to a predetermined length.
Can be adjusted to a desired resistance value.
【００２２】つぎに、この発明の好ましい第２の実施の
態様について説明する。図２（Ａ），（Ｂ），（Ｃ），
（Ｄ）及び（Ｅ）は、この発明の好ましい第２の実施の
態様における集積回路に複数の抵抗を作るための方法の
工程を順を追って説明する断面略図であって、この方法
により作られる抵抗は、異なる抵抗特性を有するもので
ある。Next, a second preferred embodiment of the present invention will be described. 2 (A), (B), (C),
(D) and (E) are cross-sectional schematic views illustrating, in order, steps of a method for producing a plurality of resistors in an integrated circuit according to a second preferred embodiment of the present invention. The resistors have different resistance characteristics.
【００２３】最初の工程として、図２（Ａ）に示すよう
に、半導体基板２００が調製される。基板２００には、
図示していないが、ＭＯＳトランジスタ及び電界酸化物
層又はＳＴＩ（浅いトレンチ絶縁）構造のような種々の
電子コンポーネンツ及び絶縁構造が既に形成してある。
これらのエレメンツを形成するプロセス工程は、この発
明の要旨に関係しないため、これらについての図解なら
びに説明は省略する。要するに、この発明の方法は、基
板２００のいずれかの位置に抵抗を形成するために使用
される。As a first step, as shown in FIG. 2A, a semiconductor substrate 200 is prepared. The substrate 200 includes
Although not shown, various electronic components and insulating structures such as MOS transistors and field oxide layers or STI (shallow trench isolation) structures have already been formed.
Since the process steps for forming these elements are not related to the gist of the present invention, their illustration and description will be omitted. In short, the method of the present invention is used to form a resistor anywhere on the substrate 200.
【００２４】基板２００の上に種々の抵抗特性を有する
複数の抵抗を形成するために、第１の工程では、耐熱性
金属酸化物層２０１を基板２００に形成する。耐熱性金
属酸化物層２０１を形成する耐熱性金属酸化物は、Ｔｉ
Ｏ2 ，Ｔａ2 Ｏ5 ，ＦｅＯ3及びＢａＴｉＯ3 からなる
グループから選ばれる。In order to form a plurality of resistors having various resistance characteristics on the substrate 200, a heat-resistant metal oxide layer 201 is formed on the substrate 200 in a first step. The heat-resistant metal oxide forming the heat-resistant metal oxide layer 201 is Ti
It is selected from the group consisting of O 2 , Ta 2 O 5 , FeO 3 and BaTiO 3 .
【００２５】つぎに図２（Ｂ）に示すように、つぎの工
程として、フォトレジスト層又は拡散バリヤー層のよう
なマスク層２０２を耐熱性金属酸化物層２０１の上に形
成する。マスク層２０２を選択的に除去して、該マスク
層にコンタクトホール２０３を形成し、図２（Ｂ）にお
いて符号２０１ａを付した斜線部分である耐熱性金属酸
化物層の選択された部分を露出させる。ついで、マスク
層２０２をマスクとして、前記ウエーハを水素プラズマ
処理又は水素熱処理のような第１の水素処理プロセスで
第１の所定のプロセスパラメーターにより処理する。こ
の処理を介して耐熱性金属酸化物層２０１のマスクされ
ていない部分２０１ａを第１の抵抗特性をもつ第１の電
導性酸化物層にコンバートする。Next, as shown in FIG. 2B, as a next step, a mask layer 202 such as a photoresist layer or a diffusion barrier layer is formed on the heat-resistant metal oxide layer 201. The mask layer 202 is selectively removed to form a contact hole 203 in the mask layer, and a selected portion of the heat-resistant metal oxide layer which is indicated by a hatched portion 201a in FIG. 2B is exposed. Let it. Next, using the mask layer 202 as a mask, the wafer is processed in a first hydrogen processing process such as a hydrogen plasma process or a hydrogen heat treatment using a first predetermined process parameter. Through this process, the unmasked portion 201a of the heat-resistant metal oxide layer 201 is converted into a first conductive oxide layer having a first resistance characteristic.
【００２６】つぎに図２（Ｃ）に示すように、つぎの工
程でマスク層２０２全体を除去する。Next, as shown in FIG. 2C, the entire mask layer 202 is removed in the next step.
【００２７】つぎの工程として、図２（Ｄ）に示すよう
に、フォトレジスト層又は拡散バリヤー層のような第２
のマスク層２０４を耐熱性金属酸化物層２０１の上に形
成する。第２のマスク層２０４を選択的に除去して、該
マスク層にコンタクトホール２０５を形成し、図２
（Ｄ）において符号２０１ｂを付した斜線部分である耐
熱性金属酸化物層の選択された部分を露出させる。つい
で、マスク層２０４をマスクとして、前記ウエーハを水
素プラズマ処理又は水素熱処理のような第２の水素処理
プロセスで第２の所定のプロセスパラメーターにより処
理する。この第２の所定のプロセスパラメーターは、図
２（Ｂ）の工程で行った第１の水素処理プロセスにおい
て使用された第１の所定のプロセスパラメーターとは異
なるものであって、これにより、前記第２の水素処理に
よって形成された電導性酸化物は、異なる抵抗特性を有
することになる。したがって、この水素処理を介して耐
熱性金属酸化物層２０１のマスクされていない部分２０
１ｂは、第２の抵抗特性をもつ第２の電導性酸化物層に
コンバートされる。In the next step, as shown in FIG. 2D, a second layer such as a photoresist layer or a diffusion barrier layer is formed.
Is formed on the heat-resistant metal oxide layer 201. The second mask layer 204 is selectively removed to form a contact hole 205 in the mask layer.
In (D), a selected portion of the heat-resistant metal oxide layer, which is a hatched portion denoted by reference numeral 201b, is exposed. Next, using the mask layer 204 as a mask, the wafer is processed in a second hydrogen processing process such as a hydrogen plasma process or a hydrogen heat treatment using a second predetermined process parameter. The second predetermined process parameter is different from the first predetermined process parameter used in the first hydrotreating process performed in the step of FIG. 2B, whereby the second predetermined process parameter is different from the first predetermined process parameter. The conductive oxide formed by the hydrogen treatment of No. 2 will have different resistance characteristics. Therefore, the unmasked portion 20 of the refractory metal oxide layer 201 can be formed through the hydrogen treatment.
1b is converted to a second conductive oxide layer having a second resistance characteristic.
【００２８】つぎの工程として、図２（Ｅ）に示すよう
に、第２のマスク層２０４全体が除去される。これによ
って、基板２００には、それぞれ異なる抵抗特性、即
ち、単位断面領域当たりの抵抗値を異にする二つの抵抗
２０１ａ，２０１ｂが作られる。In the next step, as shown in FIG. 2E, the entire second mask layer 204 is removed. Thus, two resistors 201a and 201b having different resistance characteristics, that is, different resistance values per unit cross-sectional area, are formed on the substrate 200.
【００２９】耐熱性金属酸化物層２０１における電導性
酸化物層２０１ａ，２０１ｂの抵抗値を所望の抵抗値に
調節することは、極めて簡単なことであって、マスク層
２０２，２０４におけるコンタクトホール２０３，２０
５を所定のサイズのものに形成し、抵抗として作用する
電導性酸化物層２０１ａ，２０１ｂの長さを予め定めた
長さにすればよく、この処理によって、電導性酸化物層
２０１ａ，２０１ｂの抵抗値を所望の抵抗値に調節する
ことができる。It is extremely easy to adjust the resistance of the conductive oxide layers 201a and 201b in the heat-resistant metal oxide layer 201 to a desired resistance, and the contact holes 203 in the mask layers 202 and 204 are very simple. , 20
5 may be formed in a predetermined size, and the length of the conductive oxide layers 201a and 201b acting as resistors may be set to a predetermined length. By this processing, the conductive oxide layers 201a and 201b are formed. The resistance value can be adjusted to a desired resistance value.
【００３０】上記した第２の好ましい実施の態様によれ
ば、水素処理を複数回にわたって行うことにより、異な
る抵抗特性をもついくつもの抵抗を半導体基板上に形成
することができる。そして、これらの抵抗の抵抗値は、
前記マスク層に形成するコンタクトホールの寸法（サイ
ズ）を所定のものにして、前記水素処理によって作られ
る電導性酸化物層による抵抗の寸法を所定のものにすれ
ばよく、これによって前記抵抗の抵抗値を所望の値にす
ることができる。したがって、この発明によれば、種々
の抵抗値をもつ複数の抵抗を集積回路に簡単に作ること
ができる。According to the second preferred embodiment, by performing the hydrogen treatment a plurality of times, a number of resistors having different resistance characteristics can be formed on the semiconductor substrate. And the resistance value of these resistors is
The size (size) of the contact hole formed in the mask layer may be set to a predetermined value, and the size of the resistance of the conductive oxide layer formed by the hydrogen treatment may be set to a predetermined value. The value can be a desired value. Therefore, according to the present invention, a plurality of resistors having various resistance values can be easily formed in an integrated circuit.
【００３１】前記した好ましい二つの実施の態様は、こ
の発明を限定するものではなく、この発明は、各種の変
形、モディフィケーションを包含するものであり、この
発明の技術的範囲は、特許請求の範囲の記載によって定
められるものである。The two preferred embodiments described above are not intended to limit the present invention, and the present invention includes various modifications and modifications. The technical scope of the present invention is defined by the claims. Is defined by the description of the range.
【００３２】[0032]
【発明の効果】以上述べたように、この発明の方法は、
従来技術に較べ以下のような効果を有する。 （１）まず第１に、この発明の方法によれば、従来技術
に較べ極めて広範囲にわたる抵抗値をもつ抵抗を集積回
路に形成できる。 （２）第２に、この発明の方法によれば、従来技術では
不可欠であった複雑なエッチング処理を行わずに異なる
抵抗値をもつ複数の抵抗を形成できる。したがって、こ
の発明の方法は、従来技術に較べ、処理工程がすこぶる
簡単なものになる。 （３）第３に、この発明の方法によれば、半導体基板に
形成する抵抗となる部分の長さを長くとることなしに大
きな抵抗値をもつ抵抗を形成できるものであり、ウエー
ハにおけるレイアウト領域が最小限ですみ、コスト節減
できる。したがって、この発明の方法により作られる抵
抗をもつ集積回路の製造コストを大幅に低下させること
ができる。As described above, the method of the present invention provides:
The following effects are obtained as compared with the related art. (1) First, according to the method of the present invention, it is possible to form a resistor having an extremely wide range of resistance values on an integrated circuit as compared with the prior art. (2) Secondly, according to the method of the present invention, a plurality of resistors having different resistance values can be formed without performing a complicated etching process which is indispensable in the prior art. Therefore, the method of the present invention has a considerably simpler processing step than the prior art. (3) Thirdly, according to the method of the present invention, it is possible to form a resistor having a large resistance value without increasing the length of the portion to be formed on the semiconductor substrate, and it is possible to form a layout region on a wafer. Is minimal and costs can be reduced. Therefore, the manufacturing cost of an integrated circuit having a resistor made by the method of the present invention can be significantly reduced.
【図１】 この発明の方法により集積回路に一つの抵抗
を作る第１の好ましい実施の態様における工程を順次説
明する断面略図。FIG. 1 is a schematic cross-sectional view for sequentially explaining steps in a first preferred embodiment for forming a resistor in an integrated circuit by the method of the present invention.
【図２】 この発明の方法により集積回路に一つの抵抗
を作る第２の好ましい実施の態様における工程を順次説
明する断面略図。FIG. 2 is a schematic cross-sectional view for sequentially explaining steps in a second preferred embodiment for forming one resistor in an integrated circuit by the method of the present invention.
１００，２００ 基板 １０１，２０１ 耐熱性金属酸化物
層 １０１ａ，２０１ａ，２０１ｂ 耐熱性金属酸化物
層の選択された部分 １０２，２０２ マスク層 １０３．２０３，２０５ コンタクトホール ２０４ 第２のマスク層100, 200 Substrate 101, 201 Refractory metal oxide layer 101a, 201a, 201b Selected portion of refractory metal oxide layer 102, 202 Mask layer 103. 203, 205 Contact hole 204 Second mask layer
Claims (21)
以下の工程を含む方法：半導体基板を調製する工程；該
基板上に耐熱性金属酸化物層を形成する工程；及び耐熱
性金属酸化物層の選択した部分に水素処理プロセスを行
って、耐熱性金属酸化物層の選択した部分を所望の抵抗
として作用する特定の抵抗特性をもつ電導酸化物にコン
バートする工程。1. A method of making a resistor in an integrated circuit, comprising:
A method comprising the steps of: preparing a semiconductor substrate; forming a refractory metal oxide layer on the substrate; and subjecting selected portions of the refractory metal oxide layer to a hydrogen treatment process to provide heat resistance. Converting a selected portion of the metal oxide layer into a conductive oxide having a particular resistance characteristic that acts as a desired resistance.
熱性金属酸化物は、ＴｉＯ2 ，Ｔａ2 Ｏ5 ，ＦｅＯ3 及
びＢａＴｉＯ3 からなるグループから選ばれる請求項１
の方法。2. The heat-resistant metal oxide forming the heat-resistant metal oxide layer is selected from the group consisting of TiO 2 , Ta 2 O 5 , FeO 3 and BaTiO 3.
the method of.
マ処理プロセス及び水素熱処理プロセスからなるグルー
プから選ばれる請求項１の方法。3. The method of claim 1, wherein said hydrogen treatment process is selected from the group consisting of a hydrogen plasma treatment process and a hydrogen heat treatment process.
法：前記水素処理プロセスを行うに先立ち、前記耐熱性
金属酸化物層の上にマスク層を形成する工程；及び前記
水素処理プロセスを行った後に、前記マスク層を除去す
る工程。4. The method of claim 1, further comprising: forming a mask layer on said refractory metal oxide layer prior to performing said hydrogen treatment process; and performing said hydrogen treatment process. Removing the mask layer.
タクトホールを形成し、前記耐熱性金属酸化物層の選択
した部分を露出させる工程を含む請求項４の方法。5. The method of claim 4, including the step of selectively removing said mask layer to form a contact hole and exposing selected portions of said refractory metal oxide layer.
求項４の方法。6. The method according to claim 4, wherein the mask layer is a photoresist layer.
項４の方法。7. The method of claim 4, wherein the mask layer is a diffusion barrier layer.
を作る方法であって、以下の工程を含む方法：半導体基
板を調製する工程；該基板上に耐熱性金属酸化物層を形
成する工程；耐熱性金属酸化物層の第１の選択した部分
に、プロセスパラメーターの第１のセットに基づいて第
１の水素処理プロセスを行って、耐熱性金属酸化物層の
第１の選択した部分を第１の抵抗として作用する第１の
抵抗特性をもつ第１の電導性酸化物にコンバートする工
程；及び耐熱性金属酸化物層の第２の選択した部分に、
プロセスパラメーターの第２のセットに基づいて第２の
水素処理プロセスを行って、耐熱性金属酸化物層の第２
の選択した部分を第２の抵抗として作用する第２の抵抗
特性をもつ第２の電導性酸化物にコンバートする工程。8. A method of making a plurality of resistors of various resistance values in an integrated circuit, the method comprising the steps of: preparing a semiconductor substrate; forming a refractory metal oxide layer on the substrate. Performing a first hydrotreating process on the first selected portion of the refractory metal oxide layer based on the first set of process parameters to obtain a first selected portion of the refractory metal oxide layer. Converting into a first conductive oxide having a first resistance characteristic acting as a first resistor; and a second selected portion of the refractory metal oxide layer;
A second hydrotreating process is performed based on the second set of process parameters to provide a second refractory metal oxide layer.
Converting the selected portion to a second conductive oxide having a second resistance characteristic that acts as a second resistor.
熱性金属酸化物は、ＴｉＯ2 ，Ｔａ2 Ｏ5 ，ＦｅＯ3 及
びＢａＴｉＯ3 からなるグループから選ばれれる請求項
８の方法。9. The method according to claim 8, wherein the refractory metal oxide forming the refractory metal oxide layer is selected from the group consisting of TiO 2 , Ta 2 O 5 , FeO 3 and BaTiO 3 .
マ処理プロセス及び水素熱処理プロセスからなるグルー
プから選ばれる請求項８の方法。10. The method of claim 8, wherein said hydrogen treatment process is selected from the group consisting of a hydrogen plasma treatment process and a hydrogen heat treatment process.
法：前記第１の水素処理プロセスを行うに先立ち、前記
耐熱性金属酸化物層の上に第１のマスク層を形成する工
程；及び前記第１の水素処理プロセスを行った後に、前
記第１のマスク層を除去する工程。11. The method of claim 8, further comprising: forming a first mask layer on said refractory metal oxide layer prior to performing said first hydrogen treatment process; and Removing the first mask layer after performing the first hydrogen treatment process.
てコンタクトホールを形成し、前記第１の抵抗が形成さ
れるべき前記耐熱性金属酸化物層の第１の選択した部分
を露出させる工程を含む請求項１１の方法。12. A contact hole is formed by selectively removing said first mask layer to expose a first selected portion of said refractory metal oxide layer in which said first resistor is to be formed. 12. The method of claim 11, comprising the step of causing.
層である請求項１１の方法。13. The method of claim 11, wherein said first mask layer is a photoresist layer.
である請求項１１の方法。14. The method of claim 11, wherein said first mask layer is a diffusion barrier layer.
方法：前記第２の水素処理プロセスを行うに先立ち、前
記耐熱性金属酸化物層の上に第２のマスク層を形成する
工程；及び前記第２の水素処理プロセスを行った後に、
前記第２のマスク層を除去する工程。15. The method of claim 11, further comprising: forming a second mask layer on said refractory metal oxide layer prior to performing said second hydrogen treatment process; and After performing the second hydrogen treatment process,
Removing the second mask layer.
てコンタクトホールを形成し、前記第２の抵抗が形成さ
れるべき前記耐熱性金属酸化物層の第２の選択した部分
を露出させる工程を含む請求項１１の方法。16. A contact hole is formed by selectively removing said second mask layer, exposing a second selected portion of said refractory metal oxide layer where said second resistor is to be formed. 12. The method of claim 11, comprising the step of causing.
層である請求項１１の方法。17. The method of claim 11, wherein said second mask layer is a photoresist layer.
である請求項１１の方法。18. The method of claim 11, wherein said first mask layer is a diffusion barrier layer.
を作る方法であって、以下の工程を含む方法：半導体基
板を調製する工程；該基板上に耐熱性金属酸化物層を形
成する工程；集積回路中に抵抗が形成されるべき部分で
ある耐熱性金属酸化物層の複数の選択した部分に、いく
つかの水素処理を連続的に行う複数の工程であって、こ
れらの工程においては、所定のプロセスパラメーターの
いくつものセットに基づいて前記水素処理プロセスがそ
れぞれ行われて耐熱性金属酸化物層の複数の選択した部
分を所望の抵抗として作用する種々の抵抗特性をもつ電
導性酸化物にコンバートする工程。19. A method of making a plurality of resistors of various resistance values in an integrated circuit, the method comprising the steps of: preparing a semiconductor substrate; forming a refractory metal oxide layer on the substrate. Steps: a plurality of steps in which several hydrogen treatments are continuously performed on a plurality of selected portions of the refractory metal oxide layer where a resistor is to be formed in the integrated circuit; A conductive oxide having various resistive properties wherein each of said hydrotreating processes is performed based on a number of predetermined set of process parameters to cause a selected portion of the refractory metal oxide layer to act as a desired resistance. The process of converting into things.
熱性金属酸化物は、ＴｉＯ2 ，Ｔａ2 Ｏ5 ，ＦｅＯ3 及
びＢａＴｉＯ3 からなるグループから選ばれる請求項１
９の方法。20. The heat-resistant metal oxide forming the heat-resistant metal oxide layer is selected from the group consisting of TiO 2 , Ta 2 O 5 , FeO 3 and BaTiO 3.
Method 9.
マ処理プロセス及び水素熱処理プロセスからなるグルー
プから選ばれる請求項８の方法。21. The method of claim 8, wherein said hydrogen treatment process is selected from the group consisting of a hydrogen plasma treatment process and a hydrogen heat treatment process.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087110877A TW409419B (en) | 1998-07-06 | 1998-07-06 | Manufacture method of integrated circuit resistor |
| TW87110877 | 1998-07-06 | ||
| GB9822667A GB2342776B (en) | 1998-07-06 | 1998-10-16 | Method of fabricating resistors in integrated circuits |
| NL1010430A NL1010430C2 (en) | 1998-07-06 | 1998-10-29 | Method for fabricating resistors in integrated circuits. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031389A true JP2000031389A (en) | 2000-01-28 |
Family
ID=27269519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10304329A Pending JP2000031389A (en) | 1998-07-06 | 1998-10-26 | Manufacture of resistor for integrated circuit |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP2000031389A (en) |
| DE (1) | DE19849746A1 (en) |
| FR (1) | FR2780810B1 (en) |
| GB (1) | GB2342776B (en) |
| NL (1) | NL1010430C2 (en) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3488767A (en) * | 1965-05-17 | 1970-01-06 | Air Reduction | Film resistor |
| DE1960886A1 (en) * | 1969-12-04 | 1971-06-09 | Siemens Ag | Metal oxide film resistor on insulated - substrate |
| US4039698A (en) * | 1976-01-23 | 1977-08-02 | Bell Telephone Laboratories, Incorporated | Method for making patterned platinum metallization |
| DE3138960A1 (en) * | 1981-09-30 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | METHOD FOR PRODUCING ELECTRICALLY CONDUCTING LAYERS |
| EP0105639B1 (en) * | 1982-09-08 | 1988-01-07 | Kabushiki Kaisha Toshiba | Production of resistor from insulating material by local heating |
| JPS59117255A (en) * | 1982-12-24 | 1984-07-06 | Toshiba Corp | Trimming method of resistor body |
| US4785157A (en) * | 1986-01-09 | 1988-11-15 | Mitsubishi Denki Kabushiki Kaisha | Method for controlling electric resistance of a compound-type resistors |
| JPS6374033A (en) * | 1986-09-18 | 1988-04-04 | Canon Inc | Formation of pattern |
| JP3082923B2 (en) * | 1989-12-26 | 2000-09-04 | ソニー株式会社 | Semiconductor device manufacturing method |
| EP0641144A1 (en) * | 1993-08-09 | 1995-03-01 | Matsushita Electric Industrial Co., Ltd. | Metal oxide film resistor and method for producing the same |
| JP3232937B2 (en) * | 1995-02-16 | 2001-11-26 | 松下電器産業株式会社 | Method for manufacturing semiconductor device |
-
1998
- 1998-10-16 GB GB9822667A patent/GB2342776B/en not_active Expired - Fee Related
- 1998-10-26 JP JP10304329A patent/JP2000031389A/en active Pending
- 1998-10-27 FR FR9813430A patent/FR2780810B1/en not_active Expired - Fee Related
- 1998-10-28 DE DE19849746A patent/DE19849746A1/en not_active Withdrawn
- 1998-10-29 NL NL1010430A patent/NL1010430C2/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FR2780810B1 (en) | 2001-05-25 |
| FR2780810A1 (en) | 2000-01-07 |
| GB2342776B (en) | 2000-12-20 |
| NL1010430C2 (en) | 2000-05-04 |
| GB2342776A (en) | 2000-04-19 |
| DE19849746A1 (en) | 2000-01-13 |
| GB9822667D0 (en) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4994585B2 (en) | Manufacturing method of semiconductor device having silicided electrode and semiconductor device | |
| KR100310494B1 (en) | Method of manufaturing semiconductor device using phase transition | |
| US6794252B2 (en) | Method and system for forming dual work function gate electrodes in a semiconductor device | |
| KR20010076840A (en) | Method of forming silicide | |
| JPH10125799A (en) | Cmos fet and its manufacturing method | |
| JP2000150671A (en) | Fabrication of load resistor | |
| JP2006518106A (en) | Method for manufacturing a semiconductor device comprising a MOS transistor comprising a gate electrode formed in a stack of metal layers deposited on top of each other | |
| JP4505349B2 (en) | Manufacturing method of semiconductor device | |
| JPH04230070A (en) | Integrated-circuit strucutre and its manufacture | |
| KR20010007504A (en) | Integrated Resistive contact | |
| JPH04290447A (en) | Charge coupled device and its formation, and semiconductor integrated circuit device with same and its manfuacture | |
| US5877085A (en) | Method of manufacturing semiconductor device | |
| US6211030B1 (en) | Method for fabricating resistors in integrated circuits | |
| JP2006041339A (en) | Cmos integrated circuit | |
| JP2000031389A (en) | Manufacture of resistor for integrated circuit | |
| JP2766492B2 (en) | Method for manufacturing integrated capacitors in MOS technology | |
| JPH11238807A (en) | Semiconductor integrated circuit device | |
| KR20000027906A (en) | Method for manufacturing resistor in integrated circuits | |
| JPH1064898A (en) | Manufacturing method of semiconductor device | |
| JP2007165480A (en) | Semiconductor device and manufacturing method therefor | |
| KR100299896B1 (en) | Semiconductor device manufacturing method | |
| JPH1098186A (en) | Semiconductor device and its manufacture | |
| KR100640571B1 (en) | Manufacturing method of semiconductor memory device | |
| TW439131B (en) | Method for integrating the high-voltage and low-voltage devices by using salicide block mask | |
| JP3349413B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |