JP2000031333A - Surface mount ceramics substrate - Google Patents

Surface mount ceramics substrate

Info

Publication number
JP2000031333A
JP2000031333A JP10195261A JP19526198A JP2000031333A JP 2000031333 A JP2000031333 A JP 2000031333A JP 10195261 A JP10195261 A JP 10195261A JP 19526198 A JP19526198 A JP 19526198A JP 2000031333 A JP2000031333 A JP 2000031333A
Authority
JP
Japan
Prior art keywords
length
ceramic substrate
main surface
external connection
connection terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10195261A
Other languages
Japanese (ja)
Inventor
Kazuhiro Isenobo
和弘 伊勢坊
Harufumi Bandai
治文 萬代
Norio Sakai
範夫 酒井
Isao Kato
功 加藤
Atsushi Kumano
篤 熊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP10195261A priority Critical patent/JP2000031333A/en
Publication of JP2000031333A publication Critical patent/JP2000031333A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a surface mount ceramics substrate from breaking by reducing a stress caused by the deflection of a mother board, etc., wherein a large surface mount ceramics substrate, for example the length of a side of one a square main surface being 10 mm or longer, is connected to a conductive land on a mother board through a plurality of external connection terminals of area array structure provided on the main surface. SOLUTION: All external connection terminals 15 are provided in a square terminal allocation region 17 with margins m1 and m2 of width 1 mm or wider left at the peripheral part of a main surface 14, and if at least the length L1 of a longitudinal side 12 of the main surface 14 or the length L2 of a lateral side 13 is 14 mm or longer, lengths a1 and a2 of sides 18 and 19 of the terminal allocation 17 extending parallel to the sides 12 and 13 of 14 mm or longer are set 12 mm or shorter.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、表面実装型セラ
ミック基板に関するもので、エリアアレイ構造の外部接
続端子を有する表面実装型セラミック基板に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount type ceramic substrate, and more particularly, to a surface mount type ceramic substrate having an external connection terminal having an area array structure.

【0002】[0002]

【従来の技術】この発明にとって興味ある表面実装型セ
ラミック基板は、プリント回路基板のようなマザーボー
ドへ表面実装するために用いられるものであり、構造的
には、そこに備えるセラミック層に関して多層構造を有
するものや単層構造を有するものがあり、また、機能的
には、PAモジュール用基板、VCO用基板、RFダイ
オードスイッチ、ICパッケージ、各種モジュール、セ
ラミックパッケージなどを構成するものがある。
2. Description of the Related Art A surface mount type ceramic substrate which is of interest to the present invention is used for surface mounting on a motherboard such as a printed circuit board, and structurally, a ceramic layer provided therein has a multilayer structure. Some have a single-layer structure, and some functionally constitute a PA module substrate, a VCO substrate, an RF diode switch, an IC package, various modules, a ceramic package, and the like.

【0003】このような表面実装型セラミック基板は、
複数の外部接続端子を備え、これら外部接続端子を介し
てマザーボード上の導電ランドに接続されることによっ
て、マザーボードへ表面実装するようにされている。
[0003] Such a surface mount type ceramic substrate is
A plurality of external connection terminals are provided, and the external connection terminals are connected to conductive lands on the motherboard via these external connection terminals, so that they are surface-mounted on the motherboard.

【0004】表面実装型セラミック基板は、そこに備え
る外部接続端子の配設態様に関して、典型的には、図6
に示すものと図7に示すものとがある。
[0004] The surface mounting type ceramic substrate typically has a configuration shown in FIG.
And the one shown in FIG.

【0005】図6に示した表面実装型セラミック基板1
においては、(1)に平面図、(2)に側面図をそれぞ
れ示すように、複数の外部接続端子2は、基板1の側面
3から両主面4および5の各一部にわたって存在するよ
うに設けられている。
The surface mount type ceramic substrate 1 shown in FIG.
In (2), as shown in a plan view in (1) and a side view in (2), a plurality of external connection terminals 2 are present from the side surface 3 of the substrate 1 to a part of each of the main surfaces 4 and 5. It is provided in.

【0006】他方、図7に平面図を示した表面実装型セ
ラミック基板6においては、複数の外部接続端子7は、
基板6の一方の主面8上に設けられている。このような
外部接続端子7の配置構造は、エリアアレイ構造と呼ば
れ、より具体的には、LGA(Land Grid A
rray)やBGA(Ball Grid Arra
y)のような配置構造がある。このようなエリアアレイ
構造の外部接続端子7にあっては、通常、主面8の周縁
部において幅0.1mm〜0.5mm程度のマージンm
1およびm2を残すように配置されている。
On the other hand, in the surface mount type ceramic substrate 6 shown in a plan view in FIG.
It is provided on one main surface 8 of the substrate 6. Such an arrangement structure of the external connection terminals 7 is called an area array structure, and more specifically, an LGA (Land Grid A).
ray) or BGA (Ball Grid Arra)
There is an arrangement structure as in y). In the external connection terminal 7 having such an area array structure, a margin m having a width of about 0.1 mm to 0.5 mm is generally provided at a peripheral portion of the main surface 8.
It is arranged so as to leave 1 and m2.

【0007】[0007]

【発明が解決しようとする課題】このような表面実装型
セラミック基板1および6のいずれについても、その主
面4および5または8を規定する縦辺および横辺の少な
くとも一方が10mm以上の長さを有している場合、そ
の長さが長くなればなるほど、マザーボードへの実装状
態において、マザーボードの撓み、熱衝撃、落下、振動
等により、表面実装型セラミック基板1または6に及ぼ
される応力がより大きくなり、表面実装型セラミック基
板1または6の破壊、あるいは外部接続端子2または7
の剥離等がより生じやすい。特にマザーボードの撓みに
ついて言えば、たとえば、マザーボードとして、平面寸
法が100mm×40mmで厚みが1.6mmのプリン
ト回路基板を用いた場合、このプリント回路基板の撓み
が1.5mm以下であれば、表面実装型セラミック基板
1または6が破壊しないことが必要とされているが、上
述のように、縦辺および横辺の少なくとも一方が10m
m以上の長さを有している場合では、1.0mm程度の
撓みでさえ破壊されてしまうことがある。
In any of such surface mount type ceramic substrates 1 and 6, at least one of the vertical side and the horizontal side defining the main surface 4, 5 or 8 has a length of 10 mm or more. The longer the length, the more the stress exerted on the surface-mounted ceramic substrate 1 or 6 due to bending, thermal shock, dropping, vibration, etc. of the motherboard in the state of being mounted on the motherboard. And the surface mounting type ceramic substrate 1 or 6 is broken, or the external connection terminal 2 or 7
Peeling is more likely to occur. In particular, regarding the bending of the motherboard, for example, when a printed circuit board having a plane size of 100 mm × 40 mm and a thickness of 1.6 mm is used as the motherboard, if the bending of the printed circuit board is 1.5 mm or less, the surface is Although it is required that the mounting type ceramic substrate 1 or 6 is not broken, at least one of the vertical side and the horizontal side is 10 m as described above.
In the case of having a length of not less than m, even a bending of about 1.0 mm may be broken.

【0008】このため、従来の表面実装型セラミック基
板1または6にあっては、縦辺および横辺の少なくとも
一方を10mm以上の長さとすることが困難であった。
For this reason, in the conventional surface mount type ceramic substrate 1 or 6, it is difficult to make at least one of the vertical side and the horizontal side to be 10 mm or more in length.

【0009】そこで、この発明の目的は、縦辺および横
辺によって規定される四角形状の主面を有し、この主面
の縦辺および横辺の少なくとも一方が10mm以上の長
さを有する、表面実装型セラミック基板において、上述
したような問題の解決を図ろうとすることである。
Therefore, an object of the present invention is to have a rectangular main surface defined by a vertical side and a horizontal side, and at least one of the vertical side and the horizontal side of the main surface has a length of 10 mm or more. An object of the present invention is to solve the above-mentioned problem in a surface mount type ceramic substrate.

【0010】[0010]

【課題を解決するための手段】この発明は、縦辺および
横辺によって規定される四角形状の主面を有し、縦辺お
よび横辺の少なくとも一方が10mm以上の長さを有
し、主面上にエリアアレイ構造の複数の外部接続端子が
設けられ、これら外部接続端子を介してマザーボード上
の導電ランドに接続されることによって、マザーボード
へ表面実装するようにされた、表面実装型セラミック基
板に向けられるものであって、主面の縦辺および横辺の
少なくとも一方が14mm以上の長さを有する場合に適
用される第1の実施態様と、14mm未満の長さを有し
ている場合に適用される第2の実施態様とがある。
The present invention has a quadrangular main surface defined by a vertical side and a horizontal side, and at least one of the vertical side and the horizontal side has a length of 10 mm or more. A plurality of external connection terminals having an area array structure are provided on the surface, and the external connection terminals are connected to conductive lands on the motherboard via these external connection terminals, so that the surface mounting type ceramic substrate is mounted on the motherboard. A first embodiment applied when at least one of the vertical side and the horizontal side of the main surface has a length of 14 mm or more, and a case where the length is less than 14 mm. There is a second embodiment applied to the second embodiment.

【0011】第1の実施態様では、前述した技術的課題
を解決するため、すべての外部接続端子が、主面の周縁
部に幅1mm以上のマージンを残す四角形状の端子配置
領域内に設けられ、主面の縦辺および横辺の少なくとも
一方であって14mm以上の長さを有する辺に対して平
行に延びる、端子配置領域の辺は、12mm以下の長さ
を有することを特徴としている。
In the first embodiment, in order to solve the above-mentioned technical problem, all the external connection terminals are provided in a square terminal arrangement region which leaves a margin of 1 mm or more in the peripheral portion of the main surface. A side of the terminal arrangement region, which extends in parallel with at least one of the vertical side and the horizontal side of the main surface and has a length of 14 mm or more, has a length of 12 mm or less.

【0012】第2の実施態様では、すべての外部接続端
子が、主面の周縁部に幅1mm以上のマージンを残す四
角形状の端子配置領域内に設けられていることを特徴と
している。
The second embodiment is characterized in that all of the external connection terminals are provided in a square terminal arrangement region which leaves a margin of 1 mm or more in width at the periphery of the main surface.

【0013】この発明において、外部接続端子の少なく
とも1つに接続された少なくとも1つのビアホール接続
部を内部に形成していることが好ましい。
[0013] In the present invention, it is preferable that at least one via hole connection portion connected to at least one of the external connection terminals is formed inside.

【0014】また、この発明は、表面実装型セラミック
基板が低温焼結セラミックを含むとき、特に有利に適用
される。
The present invention is particularly advantageously applied when the surface mount type ceramic substrate includes a low-temperature sintered ceramic.

【0015】また、この発明に係る表面実装型セラミッ
ク基板は、多層構造を有するものであっても、単層構造
を有するものであってもよい。
The surface mount type ceramic substrate according to the present invention may have a multilayer structure or a single layer structure.

【0016】[0016]

【発明の実施の形態】図1は、この発明の第1の実施形
態による表面実装型セラミック基板11を示す平面図で
ある。
FIG. 1 is a plan view showing a surface mount type ceramic substrate 11 according to a first embodiment of the present invention.

【0017】図1を参照して、表面実装型セラミック基
板11は、縦辺12および横辺13によって規定される
四角形状、より具体的には、正方形の主面14を有し、
縦辺12の長さL1および横辺13の長さL2が、双方
とも、10mm以上とされている。
Referring to FIG. 1, surface-mount type ceramic substrate 11 has a quadrangular shape, more specifically, a square main surface 14 defined by a vertical side 12 and a horizontal side 13;
The length L1 of the vertical side 12 and the length L2 of the horizontal side 13 are both 10 mm or more.

【0018】主面14上には、LGAまたはBGA等の
エリアアレイ構造の複数の外部接続端子15が設けられ
ている。この表面実装型セラミック基板11は、これら
外部接続端子15を介して、図示しないマザーボード上
の導電ランドに接続されることによって、マザーボード
へ表面実装するようにされている。
On the main surface 14, a plurality of external connection terminals 15 having an area array structure such as LGA or BGA are provided. The surface mount type ceramic substrate 11 is connected to conductive lands on the motherboard (not shown) via the external connection terminals 15 so as to be surface mounted on the motherboard.

【0019】上述の外部接続端子15は、たとえば、A
g、Pd、Pt、Cu、Ni、WおよびAuから選ばれ
た少なくとも1種の金属を含む導電膜をもって構成さ
れ、このような導電膜が導電性ペーストを焼き付けるこ
とによって形成される場合には、セラミック基板11が
生の状態にあるときに導電性ペーストを付与し、セラミ
ック基板11の焼成と同時に導電性ペーストを焼成する
ようにしても、あるいは、セラミック基板11を焼成し
た後に導電性ペーストを付与し、これを焼成するように
してもよい。
The external connection terminal 15 is, for example, A
When a conductive film containing at least one metal selected from g, Pd, Pt, Cu, Ni, W and Au is formed, and such a conductive film is formed by baking a conductive paste, The conductive paste may be applied when the ceramic substrate 11 is in a raw state, and the conductive paste may be fired simultaneously with the firing of the ceramic substrate 11, or the conductive paste may be applied after the ceramic substrate 11 is fired. Then, this may be fired.

【0020】また、図1において、1つの外部接続端子
15内に破線をもって図示されるように、少なくとも1
つのビアホール接続部16が、外部接続端子15の少な
くとも1つに接続されるように、セラミック基板11の
内部に形成されることが好ましい。このようなビアホー
ル接続部16は、外部接続端子15のセラミック基板1
1に対する接合強度を向上させる機能を有するものであ
るが、図示しない内部の回路に電気的に接続され、電気
的接続の機能をも果たすようにされていても、あるい
は、単に外部接続端子15にのみ接続され、接合強度の
向上のみの目的で形成されていてもよい。
In FIG. 1, at least one external connection terminal 15 has a
It is preferable that one via hole connection portion 16 is formed inside the ceramic substrate 11 so as to be connected to at least one of the external connection terminals 15. Such a via-hole connection portion 16 is provided on the ceramic substrate 1 of the external connection terminal 15.
1 has a function of improving the bonding strength to the external connection terminal 15, even if it is electrically connected to an internal circuit (not shown) to perform the function of electrical connection. And may be formed only for the purpose of improving the bonding strength.

【0021】また、セラミック基板11は、その主面1
4上に外部接続端子15が設けられているものであれ
ば、多層構造を有するものであっても、単層構造を有す
るものであってもよい。また、セラミック基板11は、
セラミックとして、たとえばアルミナのような通常のセ
ラミックを含むものであっても、低温焼結セラミックを
含むものであってもよい。
The ceramic substrate 11 has its main surface 1
As long as the external connection terminal 15 is provided on the substrate 4, the external connection terminal 15 may have a multilayer structure or a single layer structure. Further, the ceramic substrate 11
The ceramic may include a normal ceramic such as, for example, alumina, or may include a low-temperature sintered ceramic.

【0022】このような表面実装型セラミック基板11
において、すべての外部接続端子15は、主面14の周
縁部に幅1mm以上のマージンm1およびm2を残す四
角形状の端子配置領域17内に設けられている。端子配
置領域17の輪郭は、図1において破線で示されてい
る。このように、すべての外部接続端子15が端子配置
領域17内に設けられている限り、外部接続端子15の
形状や大きさや数は任意に変更することができる。
Such a surface mount type ceramic substrate 11
In FIG. 5, all the external connection terminals 15 are provided in a square terminal arrangement area 17 that leaves margins m1 and m2 of a width of 1 mm or more on the periphery of the main surface 14. The outline of the terminal arrangement region 17 is indicated by a broken line in FIG. Thus, as long as all the external connection terminals 15 are provided in the terminal arrangement region 17, the shape, size, and number of the external connection terminals 15 can be arbitrarily changed.

【0023】この実施形態では、前述したように、主面
14は正方形であり、かつ、主面14の縦辺12の長さ
L1および横辺13の長さL2は、ともに10mm以上
であるが、これら縦辺12の長さL1および横辺13の
長さL2が14mm以上である第1の場合と、縦辺12
の長さL1および横辺13の長さL2が14mm未満で
ある第2の場合とがあり、これら第1の場合と第2の場
合とでは、端子配置領域17の寸法の設定が異ならされ
る。
In this embodiment, as described above, the main surface 14 is square, and the length L1 of the vertical side 12 and the length L2 of the horizontal side 13 of the main surface 14 are both 10 mm or more. The first case in which the length L1 of the vertical side 12 and the length L2 of the horizontal side 13 are 14 mm or more;
There is a second case where the length L1 and the length L2 of the horizontal side 13 are less than 14 mm. In the first case and the second case, the setting of the dimensions of the terminal arrangement region 17 is different. .

【0024】すなわち、縦辺12の長さL1および横辺
13の長さL2が14mm以上である第1の場合には、
端子配置領域17の縦辺18の長さa1および横辺19
の長さa2の双方が12mm以下の長さを有するように
設定される。
That is, in the first case where the length L1 of the vertical side 12 and the length L2 of the horizontal side 13 are 14 mm or more,
Length a1 and horizontal side 19 of vertical side 18 of terminal arrangement area 17
Are set to have a length of 12 mm or less.

【0025】他方、主面14の縦辺12の長さL1およ
び横辺13の長さL2が14mm未満である第2の場合
には、上述のような端子配置領域17の縦辺18の長さ
a1および横辺19の長さa2の各々自身についての制
約はなく、前述したように、単に、端子配置領域17が
主面14の周縁部に幅1mm以上のマージンm1および
m2を残す大きさとされていればよい。
On the other hand, in the second case where the length L 1 of the vertical side 12 and the length L 2 of the horizontal side 13 of the main surface 14 are less than 14 mm, the length of the vertical side 18 of the terminal There is no restriction on each of the length a2 and the length a2 of the lateral side 19, and as described above, the terminal arrangement region 17 simply has a margin m1 and m2 with a width of 1 mm or more at the periphery of the main surface 14. It should just be done.

【0026】このような端子配置領域17の好ましい寸
法範囲ならびにマージンm1およびm2の好ましい寸法
範囲は、以下のようにして求められたものである。
The preferred dimensional range of the terminal arrangement region 17 and the preferred dimensional ranges of the margins m1 and m2 are obtained as follows.

【0027】図2には、表面実装型セラミック基板21
の主面22上に設けられた外部接続端子23が示されて
いる。
FIG. 2 shows a surface mount type ceramic substrate 21.
The external connection terminal 23 provided on the main surface 22 is shown.

【0028】外部接続端子23を介して、図示しないマ
ザーボード上の導電ランドに接続されることによって、
マザーボードへ表面実装された、セラミック基板21に
おいて、マザーボードから及ぼされる応力によってセラ
ミック基板21が破壊されるとき、その破壊は、セラミ
ック基板21における強度の低い方向へ向かって進んで
いく。そのため、図2において折れ線24で示すよう
に、セラミック基板21の破壊は、外部接続端子23と
セラミック基板21の端縁との間、すなわちマージンm
の部分において生じやすい。また、このマージンmの幅
が狭ければ狭いほど、このような破壊がより生じやすく
なる。
By being connected to a conductive land on the motherboard (not shown) via the external connection terminal 23,
In the ceramic substrate 21 surface-mounted on the motherboard, when the ceramic substrate 21 is broken by the stress exerted by the motherboard, the breaking proceeds in a direction in which the strength of the ceramic substrate 21 becomes lower. Therefore, as shown by the broken line 24 in FIG. 2, the destruction of the ceramic substrate 21 occurs between the external connection terminal 23 and the edge of the ceramic substrate 21, that is, the margin m.
It is easy to occur in the part. Further, the smaller the width of the margin m is, the more easily such destruction occurs.

【0029】上述の破壊を防止するためには、前述した
ように、マージンmの幅が1mm以上であることが好ま
しい。このことを確認するため、主面の各辺の長さL
1,L2が10mmの正方形をなしている多層構造の表
面実装型セラミック基板を用いながら、マージンmの幅
を種々に変え、これらマージンmの各幅について撓み試
験を実施した。その結果が、以下の表1に示されてい
る。
In order to prevent the above destruction, it is preferable that the width of the margin m is 1 mm or more, as described above. To confirm this, the length L of each side of the main surface
The width of the margin m was variously changed while using a multilayer surface-mount type ceramic substrate having a square of 1, L2 of 10 mm, and a bending test was performed for each width of the margin m. The results are shown in Table 1 below.

【0030】[0030]

【表1】 表1において、「撓み」は、セラミック基板をマザーボ
ードへ表面実装した状態において、セラミック基板に破
壊が生じなかったマザーボードの撓みの最大値を示すも
ので、より詳細には、マザーボードの撓みを0.1mm
ずつ増加させ、セラミック基板に破壊が生じた直前のマ
ザーボードの撓みを示し、たとえば、表1において、
「撓み」が2.2mmであるならば、撓みが2.2mm
では破壊が生じなかったが、2.3mmでは破壊が生じ
たことを表わしている。
[Table 1] In Table 1, “bending” indicates the maximum value of the bending of the motherboard in which the ceramic substrate did not break down in a state where the ceramic substrate was surface-mounted on the motherboard. 1mm
In each case, the bending of the motherboard immediately before the ceramic substrate is broken is shown. For example, in Table 1,
If the “bending” is 2.2 mm, the bending is 2.2 mm
No fracture occurred, but 2.3 mm indicates that fracture occurred.

【0031】また、表1における試料1は、図6に示し
た外部接続端子2のような構造の外部接続端子を設けた
ものである。
Sample 1 in Table 1 has an external connection terminal having a structure like the external connection terminal 2 shown in FIG.

【0032】表1から、マージンmが大きくなればなる
ほど、セラミック基板が破壊から耐え得るマザーボード
の撓みが大きくなっていることがわかる。そして、試料
4のように、マージンmが1mmとなったとき、セラミ
ック基板が破壊から耐え得るマザーボードの撓みを、
2.2mmというように大きくすることができる。この
ことからわかるように、マージンmを1mm以上とする
ことにより、2.2mm以上といった大きな撓みによっ
ても、セラミック基板の破壊を生じさせないようにでき
る。
From Table 1, it can be seen that the greater the margin m, the greater the deflection of the motherboard that the ceramic substrate can withstand from breaking. Then, when the margin m becomes 1 mm as in the sample 4, the deformation of the motherboard that the ceramic substrate can withstand from destruction,
It can be as large as 2.2 mm. As can be seen from the above, by setting the margin m to 1 mm or more, it is possible to prevent the ceramic substrate from being broken even by a large deflection of 2.2 mm or more.

【0033】以上のような表1に示した撓み試験結果か
ら、セラミック基板の破壊防止の点で、マージンmを1
mm以上とすることが好ましいことがわかるが、マージ
ンmのこの好ましい範囲での最小値は1mmであるの
で、セラミック基板の寸法が大きくなればなるほど、端
子配置領域の許容される広がりの最大値も大きくなる。
しかしながら、以下に説明するように、セラミック基板
の破壊防止のためには、端子配置領域の広がりにおいて
も、好ましい範囲が存在する。
From the results of the bending test shown in Table 1 above, the margin m is set to 1 in order to prevent the ceramic substrate from being broken.
It can be seen that the minimum value of the margin m in this preferable range is 1 mm. Therefore, as the size of the ceramic substrate increases, the maximum allowable spread of the terminal arrangement region also increases. growing.
However, as described below, there is a preferable range in the expansion of the terminal arrangement region in order to prevent the ceramic substrate from being broken.

【0034】図3には、表面実装型セラミック基板31
がマザーボード32へ表面実装された状態が破線で示さ
れているとともに、マザーボード32に撓みが生じた状
態が実線で示されている。
FIG. 3 shows a surface mount type ceramic substrate 31.
Are shown by dashed lines while the surface is mounted on the motherboard 32, and the state where the motherboard 32 is bent is shown by a solid line.

【0035】図3を参照して、マザーボード32が実線
で示すように撓んだとき、撓みによってもたらされる変
位量は場所によって異なり、マザーボード32の中心か
らより遠い場所での変位量d1は、より近い場所での変
位量d2より大きくなる。そのため、マザーボード32
の撓みによって表面実装型セラミック基板31に及ぼさ
れる応力は、変位量d2が生じる場所においてよりも、
変位量d1が生じる場所においてより大きく発生する。
簡単に言えば、セラミック基板31の図示しない外部接
続端子が位置する側の主面33上において、その中心部
より周縁部の方がより大きな応力を発生する。
Referring to FIG. 3, when the motherboard 32 bends as shown by the solid line, the amount of displacement caused by the bending varies from place to place, and the amount of displacement d1 at a place farther from the center of the motherboard 32 becomes larger. It becomes larger than the displacement amount d2 at a close place. Therefore, motherboard 32
The stress applied to the surface-mount type ceramic substrate 31 due to the bending of
It occurs more greatly where the displacement d1 occurs.
To put it simply, on the main surface 33 of the ceramic substrate 31 on the side where the external connection terminals (not shown) are located, a greater stress is generated at the peripheral portion than at the central portion.

【0036】このことから、外部接続端子を設ける端子
配置領域は、セラミック基板31の主面33上における
中心部から周縁部にまでそれほど広がらないようにすれ
ばよく、これによって、マザーボード32が撓むなどし
てセラミック基板31に及ぼす応力を、セラミック基板
31を破壊させるに至る応力より低くできることがわか
る。
From this, it is sufficient that the terminal arrangement area where the external connection terminals are provided does not spread so much from the center portion on the main surface 33 of the ceramic substrate 31 to the peripheral edge portion, whereby the motherboard 32 bends. It can be seen that the stress exerted on the ceramic substrate 31 can be made lower than the stress that causes the ceramic substrate 31 to be broken.

【0037】このような知見に基づき、図1に示した表
面実装型セラミック基板11の主面14上の端子配置領
域17の広がり、すなわち縦辺18の長さa1および横
辺19の長さa2における好ましい範囲を求めるため、
表面実装型セラミック基板として、縦辺の長さL1およ
び横辺の長さL2がともに20mmである正方形の主面
を有する多層構造のものを用い、この主面に対して中心
合わせされた状態で正方形の端子配置領域を配置しなが
ら、端子配置領域の縦辺の長さa1および横辺の長さa
2を種々に変え、それぞれの場合において撓み試験を実
施した。その結果が、以下の表2に示されている。
Based on such knowledge, the extension of the terminal arrangement region 17 on the main surface 14 of the surface mount type ceramic substrate 11 shown in FIG. 1, that is, the length a1 of the vertical side 18 and the length a2 of the horizontal side 19 In order to find a preferred range in,
As the surface-mount type ceramic substrate, a multilayer structure having a square main surface having both a vertical length L1 and a horizontal length L2 of 20 mm is used. While arranging the square terminal arrangement area, the length a1 of the vertical side and the length a of the horizontal side of the terminal arrangement area
2 was changed variously, and a bending test was performed in each case. The results are shown in Table 2 below.

【0038】[0038]

【表2】 表2において、端子配置領域の辺の長さ「a1,a2」
に加えて、マージン「m1,m2」も記載されている。
また、「撓み」は、表1と同様の方法により求めたもの
である。
[Table 2] In Table 2, the length “a1, a2” of the side of the terminal arrangement area
In addition, margins “m1, m2” are also described.
Further, “bending” is obtained by the same method as in Table 1.

【0039】また、表2における試料15は、図6に示
した外部接続端子2のような構造の外部接続端子を設け
たものである。
Sample 15 in Table 2 is provided with an external connection terminal having a structure like the external connection terminal 2 shown in FIG.

【0040】表2から、端子配置領域の辺の長さa1,
a2が12mm以下である試料11〜13において、
1.8mm以上といった大きな撓みによってもセラミッ
ク基板に破壊が生じていないことがわかる。他方、試料
14および15のように、端子配置領域の辺の長さa
1,a2が12mmを超えるときには、1.3mmある
いは1.0mmといった小さな撓みに対してしか、セラ
ミック基板は破壊から耐えることができない。
From Table 2, it can be seen that the side lengths a1,
In samples 11 to 13 in which a2 is 12 mm or less,
It can be seen that the ceramic substrate is not broken even by a large deflection of 1.8 mm or more. On the other hand, as in samples 14 and 15, the length a of the side of the terminal
When 1, a2 exceeds 12 mm, the ceramic substrate can withstand only a small deflection of 1.3 mm or 1.0 mm from breaking.

【0041】特に試料14に注目すると、この試料14
では、マージンm1,m2が3mmというように1mm
以上であるにもかかわらず、セラミック基板が破壊から
耐え得るマザーボードの撓みが1.3mmと小さい。こ
のことから、マージンm1,m2がたとえ1mm以上で
あっても、端子配置領域の辺の長さa1,a2が12m
mを超えると、1.3mmといった小さな撓みに対して
しか、セラミック基板が破壊から耐え得ないことがわか
る。
Paying particular attention to the sample 14, this sample 14
Then, the margins m1 and m2 are 3mm and 1mm
Despite the above, the deflection of the motherboard that the ceramic substrate can withstand from breaking is as small as 1.3 mm. From this, even if the margins m1 and m2 are 1 mm or more, the lengths a1 and a2 of the sides of the terminal arrangement region are 12 m.
It can be seen that when m exceeds 1, the ceramic substrate can only withstand a small deflection of 1.3 mm from breaking.

【0042】以上のような表2に示した撓み試験結果か
ら、端子配置領域の辺の長さa1,a2は、12mm以
下であることが好ましいことがわかるが、前述したよう
に、マージンm1,m2の好ましい範囲は、1mm以上
であるので、主面の辺の長さL1,L2が、14mm未
満の場合には、必然的に、端子配置領域の辺の長さa
1,a2が、12mm以下となる。このことから、端子
配置領域の辺の長さa1,a2が12mm以下であると
いう条件が適用されるのは、主面の辺の長さL1,L2
が、14mm以上の場合に限られる。
From the results of the bending test shown in Table 2 above, it can be seen that the lengths a1 and a2 of the sides of the terminal arrangement region are preferably 12 mm or less. Since the preferred range of m2 is 1 mm or more, when the lengths L1 and L2 of the main surface are less than 14 mm, the side length a of the terminal arrangement region is inevitably
1, a2 becomes 12 mm or less. For this reason, the condition that the side lengths a1 and a2 of the terminal arrangement region are 12 mm or less is applied because the side lengths L1 and L2 of the main surface are different.
Is 14 mm or more.

【0043】より正確に言えば、主面の縦辺の長さL1
および横辺の長さL2の少なくとも一方が14mm以上
である場合には、このように縦辺および横辺の少なくと
も一方であって14mm以上の長さを有する辺に対して
平行に延びる、端子配置領域の辺が、12mm以下の長
さを有するように設定される。他方、主面の縦辺の長さ
L1および横辺の長さL2の双方が14mm未満である
場合には、端子配置領域の縦辺の長さa1および横辺の
長さa2の各々自身についての制約はなく、単に、端子
配置領域が主面の周縁部に幅1mm以上のマージンm
1,m2を残すように設定される。
To be more precise, the length L1 of the vertical side of the main surface
When at least one of the lengths L2 of the horizontal sides is 14 mm or more, the terminal arrangement extends in parallel with the side having at least one of the vertical sides and the lengths of 14 mm or more. The side of the region is set to have a length of 12 mm or less. On the other hand, when both the length L1 of the vertical side and the length L2 of the horizontal side of the main surface are less than 14 mm, each of the length a1 of the vertical side and the length a2 of the horizontal side of the terminal arrangement region is determined. There is no restriction, and the terminal arrangement region is simply provided with a margin m having a width of 1 mm or more at the peripheral portion of the main surface.
1 and m2 are set.

【0044】図4および図5は、この発明の第2および
第3の実施形態による表面実装型セラミック基板11a
および11bをそれぞれ示す、図1に相当する図であ
る。図4および図5において、図1に示す要素に相当す
る要素には同様の参照符号を付し、重複する説明は省略
する。
FIGS. 4 and 5 show a surface mount type ceramic substrate 11a according to the second and third embodiments of the present invention.
FIG. 2 is a view corresponding to FIG. 1 and showing FIGS. 4 and 5, elements corresponding to the elements shown in FIG. 1 are denoted by the same reference numerals, and redundant description will be omitted.

【0045】図4および図5にそれぞれ示したセラミッ
ク基板11aおよび11bは、図1に示したセラミック
基板11と比べて、長手の主面14を有している点で異
なっている。このような形状のセラミック基板11aお
よび11bに関して、この発明の特徴を説明すると、次
のようになる。
The ceramic substrates 11a and 11b shown in FIGS. 4 and 5, respectively, are different from the ceramic substrate 11 shown in FIG. 1 in that they have a long main surface 14. The features of the present invention will be described below with respect to the ceramic substrates 11a and 11b having such shapes.

【0046】表面実装型セラミック基板11aおよび1
1bは、ともに、縦辺12の長さL1より横辺13の長
さL2の方が長い主面14を有している。
Surface Mount Type Ceramic Substrates 11a and 11
1b both have a main surface 14 in which the length L2 of the horizontal side 13 is longer than the length L1 of the vertical side 12.

【0047】このような長さL1およびL2に関して、
(1)L2が14mm以上である場合と、(2)L2が
10mm以上14mm未満である場合とがあり、また、
前者の(1)の場合には、(1−a)L1も14mm以
上の場合と、(1−b)L1が14mm未満の場合とが
ある。
With respect to such lengths L1 and L2,
(1) L2 is not less than 14 mm, (2) L2 is not less than 10 mm and less than 14 mm, and
In the former case (1), there are a case where (1-a) L1 is also 14 mm or more and a case where (1-b) L1 is less than 14 mm.

【0048】上述の(1)の場合には、まず、外部接続
端子15を設ける端子配置領域17のマージンm1およ
びm2がともに1mm以上の幅を有するように設定され
る。そして、(1−a)の場合には、長さL1およびL
2の双方が14mm以上であるので、端子配置領域17
の縦辺18の長さa1および横辺19の長さa2の双方
が12mm以下とされる。他方、(1−b)の場合に
は、長さL2のみが14mm以上であるので、この長さ
L2を有する主面14の横辺13に対して平行に延び
る、端子配置領域17の横辺19の長さa2のみが12
mm以下とされる。なお、端子配置領域17の縦辺18
の長さa1については、主面14の縦辺12の長さL1
が14mm未満であり、かつマージンm1が1mm以上
であるので、必然的に、12mm以下となる。
In the case of the above (1), first, the margins m1 and m2 of the terminal arrangement area 17 where the external connection terminals 15 are provided are set so as to have a width of 1 mm or more. In the case of (1-a), the lengths L1 and L1
2 is 14 mm or more, so that the terminal arrangement area 17
Both the length a1 of the vertical side 18 and the length a2 of the horizontal side 19 are 12 mm or less. On the other hand, in the case of (1-b), since only the length L2 is 14 mm or more, the side of the terminal arrangement region 17 extending parallel to the side 13 of the main surface 14 having the length L2. Only the length a2 of 19 is 12
mm or less. The vertical side 18 of the terminal arrangement area 17
Is the length L1 of the vertical side 12 of the main surface 14.
Is less than 14 mm and the margin m1 is 1 mm or more, so that it is necessarily 12 mm or less.

【0049】(2)の場合には、端子配置領域17のマ
ージンm1およびm2の双方が1mm以上の幅を有する
という条件さえ満たされればよい。
In the case of (2), it is only necessary to satisfy the condition that both the margins m1 and m2 of the terminal arrangement region 17 have a width of 1 mm or more.

【0050】なお、図4および図5に示した外部接続端
子15は、図1に示したものと、形状、大きさおよび数
が異なっているが、このことは本質的な相違ではない。
The external connection terminals 15 shown in FIGS. 4 and 5 are different from those shown in FIG. 1 in shape, size and number, but this is not an essential difference.

【0051】[0051]

【発明の効果】以上のように、この発明によれば、主面
の縦辺および横辺の少なくとも一方が10mm以上の長
さを有するとともに、主面上にエリアアレイ構造の複数
の外部接続端子が設けられた、表面実装型セラミック基
板において、主面の縦辺および横辺の少なくとも一方が
14mm以上の長さを有している場合には、すべての外
部接続端子が、主面の周縁部に幅1mm以上のマージン
を残す四角形状の端子配置領域内に設けられるととも
に、主面の縦辺および横辺の少なくとも一方であって1
4mm以上の長さを有する辺に対して平行に延びる、端
子配置領域の辺が12mm以下の長さを有するようにさ
れ、また、主面の縦辺および横辺の双方が14mm未満
の長さを有する場合には、すべての外部接続端子は、主
面の周縁部に幅1mm以上のマージンを残す四角形状の
端子配置領域内に設けられているので、外部接続端子を
介してマザーボード上の導電ランドに接続されることに
よって、マザーボードへ表面実装された状態において、
マザーボードの撓み、熱衝撃、落下、振動等によって表
面実装型セラミック基板に及ぼされる応力を低く抑える
ことができ、したがって、セラミック基板の破壊や外部
接続端子の剥離が生じることを有利に防止することがで
き、また、マザーボードとの電気的接続の信頼性を向上
させることができる。また、同様に、マザーボード側の
機械的損傷や接続不良の防止にも寄与し得る。
As described above, according to the present invention, at least one of the vertical side and the horizontal side of the main surface has a length of 10 mm or more, and a plurality of external connection terminals having an area array structure are provided on the main surface. In the case where at least one of the vertical side and the horizontal side of the main surface has a length of 14 mm or more in the surface mount type ceramic substrate provided with And at least one of a vertical side and a horizontal side of the main surface, which is provided in a rectangular terminal arrangement area leaving a margin of 1 mm or more in width.
The side of the terminal arrangement region extending in parallel to the side having a length of 4 mm or more is made to have a length of 12 mm or less, and both the vertical side and the horizontal side of the main surface have a length of less than 14 mm. In this case, since all the external connection terminals are provided in the square terminal arrangement area leaving a margin of 1 mm or more in the peripheral portion of the main surface, the conductive terminals on the motherboard are connected via the external connection terminals. By being connected to the land, in the state of being surface-mounted on the motherboard,
The stress exerted on the surface-mount type ceramic substrate due to the bending, thermal shock, dropping, vibration, etc. of the motherboard can be kept low, and therefore, it is possible to advantageously prevent the ceramic substrate from being broken or the external connection terminals from being peeled off. And the reliability of the electrical connection with the motherboard can be improved. Similarly, it can also contribute to prevention of mechanical damage and connection failure on the motherboard side.

【0052】この発明に係る表面実装型セラミック基板
の内部に、外部接続端子の少なくとも1つに接続された
少なくとも1つのビアホール接続部が形成されている場
合には、当該外部接続端子の強度がより高められ、マザ
ーボードとの電気的接続の信頼性を一層向上させること
ができる。
When at least one via hole connection portion connected to at least one of the external connection terminals is formed inside the surface mount type ceramic substrate according to the present invention, the strength of the external connection terminal is higher. The reliability of the electrical connection with the motherboard can be further improved.

【0053】また、この発明は、低温焼結セラミックを
含む表面実装型セラミック基板に有利に適用することが
できる。すなわち、低温焼結セラミックの硬度や抗折強
度などの機械的強度は、一般に、アルミナなどのセラミ
ックの60%程度に過ぎない。この発明によれば、この
ように強度の低い低温焼結セラミックを含む表面実装型
セラミック基板であっても、前述のように、マザーボー
ドの撓み等により及ぼされる応力を低減できるので、実
装状態においてアルミナに匹敵する強度を実現すること
が可能になる。
Further, the present invention can be advantageously applied to a surface mount type ceramic substrate including a low-temperature sintered ceramic. That is, the mechanical strength such as hardness and flexural strength of low-temperature sintered ceramics is generally only about 60% of that of ceramics such as alumina. According to the present invention, even in the case of a surface-mount type ceramic substrate including a low-temperature sintered ceramic having such a low strength, the stress exerted by bending of the motherboard can be reduced as described above. Can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施形態による表面実装型セ
ラミック基板11を示す平面図である。
FIG. 1 is a plan view showing a surface mount type ceramic substrate 11 according to a first embodiment of the present invention.

【図2】表面実装型セラミック基板21の主面22の一
部を拡大して示す平面図であり、破壊が生じようとして
いる状態を示している。
FIG. 2 is an enlarged plan view showing a part of a main surface 22 of a surface mount type ceramic substrate 21 and shows a state in which destruction is about to occur.

【図3】表面実装型セラミック基板31をマザーボード
32上に実装した状態およびマザーボード32に撓みが
生じた状態を図解的に示す正面図である。
FIG. 3 is a front view schematically showing a state in which the surface mount type ceramic substrate 31 is mounted on a motherboard 32 and a state in which the motherboard 32 is bent.

【図4】この発明の第2の実施形態による表面実装型セ
ラミック基板11aを示す平面図である。
FIG. 4 is a plan view showing a surface mount type ceramic substrate 11a according to a second embodiment of the present invention.

【図5】この発明の第3の実施形態による表面実装型セ
ラミック基板11bを示す平面図である。
FIG. 5 is a plan view showing a surface mount type ceramic substrate 11b according to a third embodiment of the present invention.

【図6】この発明にとって興味ある従来の表面実装型セ
ラミック基板1を示し、(1)は平面図、(2)は側面
図である。
FIGS. 6A and 6B show a conventional surface mount type ceramic substrate 1 of interest to the present invention, wherein FIG. 6A is a plan view and FIG. 6B is a side view.

【図7】この発明にとって興味ある従来の他の表面実装
型セラミック基板6を示す平面図である。
FIG. 7 is a plan view showing another conventional surface mount type ceramic substrate 6 which is of interest to the present invention.

【符号の説明】[Explanation of symbols]

11,11a,11b 表面実装型セラミック基板 12 主面の縦辺 13 主面の横辺 14 主面 15 外部接続端子 16 ビアホール接続部 17 端子配置領域 18 端子配置領域の縦辺 19 端子配置領域の横辺 m1,m2 マージン L1 主面の縦辺の長さ L2 主面の横辺の長さ a1 端子配置領域の縦辺の長さ a2 端子配置領域の横辺の長さ 11, 11a, 11b Surface mount type ceramic substrate 12 Vertical side of main surface 13 Horizontal side of main surface 14 Main surface 15 External connection terminal 16 Via hole connection part 17 Terminal arrangement area 18 Vertical arrangement side of terminal arrangement area 19 Horizontal arrangement of terminal arrangement area Side m1, m2 Margin L1 Length of vertical side of main surface L2 Length of horizontal side of main surface a1 Length of vertical side of terminal arrangement area a2 Length of horizontal side of terminal arrangement area

───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 範夫 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 加藤 功 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 熊野 篤 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 ──────────────────────────────────────────────────続 き Continued on front page (72) Inventor Norio Sakai 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Inside Murata Manufacturing Co., Ltd. (72) Isao Kato 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Stock Company Inside Murata Manufacturing (72) Inventor Atsushi Kumano 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Prefecture Murata Manufacturing Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 縦辺および横辺によって規定される四角
形状の主面を有し、前記縦辺および横辺の少なくとも一
方が10mm以上の長さを有し、前記主面上にエリアア
レイ構造の複数の外部接続端子が設けられ、前記外部接
続端子を介してマザーボード上の導電ランドに接続され
ることによって、マザーボードへ表面実装するようにさ
れた、表面実装型セラミック基板であって、 前記主面の前記縦辺および前記横辺の少なくとも一方
が、14mm以上の長さを有し、 すべての前記外部接続端子は、前記主面の周縁部に幅1
mm以上のマージンを残す四角形状の端子配置領域内に
設けられ、 前記主面の前記縦辺および前記横辺の少なくとも一方で
あって14mm以上の長さを有する辺に対して平行に延
びる、前記端子配置領域の辺は、12mm以下の長さを
有する、表面実装型セラミック基板。
1. A rectangular main surface defined by a vertical side and a horizontal side, at least one of the vertical side and the horizontal side has a length of 10 mm or more, and an area array structure on the main surface. A plurality of external connection terminals are provided, and are connected to conductive lands on the motherboard via the external connection terminals, so as to be surface-mounted on the motherboard. At least one of the vertical side and the horizontal side of the surface has a length of 14 mm or more, and all the external connection terminals have a width of 1 mm on the periphery of the main surface.
The main surface is provided in a rectangular terminal arrangement area leaving a margin of at least mm, and extends in parallel to a side having a length of at least 14 mm, which is at least one of the vertical side and the horizontal side of the main surface. A surface mounting type ceramic substrate, wherein a side of the terminal arrangement region has a length of 12 mm or less.
【請求項2】 縦辺および横辺によって規定される四角
形状の主面を有し、前記縦辺および横辺の少なくとも一
方が10mm以上の長さを有し、前記主面上にエリアア
レイ構造の複数の外部接続端子が設けられ、前記外部接
続端子を介してマザーボード上の導電ランドに接続され
ることによって、マザーボードへ表面実装するようにさ
れた、表面実装型セラミック基板であって、 前記主面の前記縦辺および前記横辺の双方が、14mm
未満の長さを有し、 すべての前記外部接続端子は、前記主面の周縁部に幅1
mm以上のマージンを残す四角形状の端子配置領域内に
設けられている、表面実装型セラミック基板。
2. A rectangular main surface defined by a vertical side and a horizontal side, at least one of the vertical side and the horizontal side has a length of 10 mm or more, and an area array structure on the main surface. A plurality of external connection terminals are provided, and are connected to conductive lands on the motherboard via the external connection terminals, so as to be surface-mounted on the motherboard. Both the vertical side and the horizontal side of the surface are 14 mm
And all the external connection terminals have a width of 1 at the periphery of the main surface.
A surface-mounted ceramic substrate provided in a square terminal arrangement region that leaves a margin of at least mm.
【請求項3】 前記外部接続端子の少なくとも1つに接
続された少なくとも1つのビアホール接続部を内部に形
成している、請求項1または2に記載の表面実装型セラ
ミック基板。
3. The surface mount type ceramic substrate according to claim 1, wherein at least one via hole connection portion connected to at least one of said external connection terminals is formed inside.
【請求項4】 低温焼結セラミックを含む、請求項1な
いし3のいずれかに記載の表面実装型セラミック基板。
4. The surface mount type ceramic substrate according to claim 1, comprising a low-temperature sintered ceramic.
【請求項5】 多層構造を有する、請求項1ないし4の
いずれかに記載の表面実装型セラミック基板。
5. The surface mount type ceramic substrate according to claim 1, which has a multilayer structure.
【請求項6】 単層構造を有する、請求項1ないし4の
いずれかに記載の表面実装型セラミック基板。
6. The surface-mounted ceramic substrate according to claim 1, which has a single-layer structure.
JP10195261A 1998-07-10 1998-07-10 Surface mount ceramics substrate Pending JP2000031333A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10195261A JP2000031333A (en) 1998-07-10 1998-07-10 Surface mount ceramics substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10195261A JP2000031333A (en) 1998-07-10 1998-07-10 Surface mount ceramics substrate

Publications (1)

Publication Number Publication Date
JP2000031333A true JP2000031333A (en) 2000-01-28

Family

ID=16338210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10195261A Pending JP2000031333A (en) 1998-07-10 1998-07-10 Surface mount ceramics substrate

Country Status (1)

Country Link
JP (1) JP2000031333A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639311B2 (en) 2001-10-05 2003-10-28 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component, electronic component aggregate, and method for producing multilayer ceramic electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639311B2 (en) 2001-10-05 2003-10-28 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component, electronic component aggregate, and method for producing multilayer ceramic electronic component
US6844220B2 (en) 2001-10-05 2005-01-18 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component, electronic component aggregate, and method for producing multilayer ceramic electronic component

Similar Documents

Publication Publication Date Title
EP0536802A2 (en) Multilayer circuit board with repaired I/O pin and process for repairing I/O pin on multilayer circuit board
US20090073661A1 (en) Thin circuit module and method
US5790386A (en) High I/O density MLC flat pack electronic component
US20100243308A1 (en) Semiconductor memory module and electronic component socket for coupling with the same
US20010006457A1 (en) Printed-circuit board and method of mounting electric components thereon
JP2000031333A (en) Surface mount ceramics substrate
JP2007049099A (en) Ceramic electronic component and its manufacturing method
US7126057B2 (en) Integrated electronic component
JP2005166892A (en) Stack type small-sized memory card
EP1104225B1 (en) Surface mounting component and mounted structure of surface mounting component
JPH06283384A (en) Chip-type capacitor array
JP2001326428A (en) Printed circuit board
JP2005136232A (en) Wiring board
JP2000031334A (en) Surface mount ceramics substrate
JP4424591B2 (en) Electronic component storage package
KR100558443B1 (en) Outer Terminal Structure of Low Temperature Co-fired Ceramic Substrate and the Manufacturing Process
JP4599951B2 (en) Ceramic multilayer substrate
US20070151757A1 (en) Wiring board and wiring board module
JP3184090B2 (en) Substrate for mounting integrated circuits
JP3894841B2 (en) Multiple wiring board
JP3909285B2 (en) Wiring board
JP2002043715A (en) Circuit board, mounting method for electronic parts on circuit board and chip resistor
JP2567100Y2 (en) Package for storing semiconductor elements
JP4254540B2 (en) Multilayer ceramic substrate and composite electronic component
CN118039571A (en) Chip packaging structure, packaging module and electronic equipment