JP2000023466A - Inverter unit - Google Patents

Inverter unit

Info

Publication number
JP2000023466A
JP2000023466A JP10183893A JP18389398A JP2000023466A JP 2000023466 A JP2000023466 A JP 2000023466A JP 10183893 A JP10183893 A JP 10183893A JP 18389398 A JP18389398 A JP 18389398A JP 2000023466 A JP2000023466 A JP 2000023466A
Authority
JP
Japan
Prior art keywords
circuit
phase
speed switching
inverter device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10183893A
Other languages
Japanese (ja)
Other versions
JP2000023466A5 (en
Inventor
Mutsuo Tokashiki
睦男 渡嘉敷
Satoshi Ibori
敏 井堀
Naoki Takada
直樹 高田
Fusako Ishii
総子 石井
Masayuki Hirota
雅之 広田
Shuichi Sekiguchi
周一 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Keiyo Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Keiyo Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Keiyo Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP10183893A priority Critical patent/JP2000023466A/en
Publication of JP2000023466A publication Critical patent/JP2000023466A/en
Publication of JP2000023466A5 publication Critical patent/JP2000023466A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the high-speed switching elements of an inverter unit from damaging, by suppressing their current changes caused by the variations of their power supply voltages and their circuit-breaks. SOLUTION: In an inverter unit having a control portion 3, power supply portion 4, and reverse-conversion portion 2 and for converting a DC power into an AC power, the drive voltages of high-speed switching elements S1, S2,...S6 fed from their drive circuits 5a,...9b are adjusted in the cases of protecting the high-speed switching elements S1, S2,...S6 of the reverse-conversion portion 2 from their overcurrents and short-circuits. Thereby, as to not only the high-speed switching elements with generative abnormalities but also the other high-speed switching elements, their current changes caused by the variations of their power supply voltages and their circuit-breaks are suppressed quickly to make protectable the high-speed switching elements S1, S2,...S6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、インバータ装置に
係り、特に、該インバータ装置の主回路部の主素子に高
速スイッチング素子を使用し、該主回路部の過電流保護
および短絡保護に優れた特性を有するインバータ装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device, and particularly to a high speed switching device for a main circuit portion of the inverter device, which is excellent in overcurrent protection and short circuit protection. The present invention relates to an inverter device having characteristics.

【0002】[0002]

【従来の技術】まず、図5を参照して、従来のインバー
タ装置を説明する。図5は、一般的な三相ブリッジ回路
インバータ装置の説明図である。図5に示すように、イ
ンバータ装置は、交流電力を直流電力に変換する三相コ
ンバータ部1と、前記コンバータ部1に接続され、その
直流出力を交流電力に変換する三相逆変換部2と、該三
相逆変換部2を制御する制御部3と、該三相逆変換部2
に駆動電圧を供給する電源回路4と、前記三相コンバー
タ部1に交流電源を供給するAC電源とから構成されて
いる。
2. Description of the Related Art First, a conventional inverter device will be described with reference to FIG. FIG. 5 is an explanatory diagram of a general three-phase bridge circuit inverter device. As shown in FIG. 5, the inverter device includes a three-phase converter 1 for converting AC power to DC power, a three-phase inverse converter 2 connected to the converter 1 and converting the DC output to AC power. A control unit 3 for controlling the three-phase inverse conversion unit 2;
And a AC power supply for supplying AC power to the three-phase converter unit 1.

【0003】上記三相ブリッジ回路インバータ装置の逆
変換部2を詳細に説明する。該逆変換部2のU,V,W
相からなる三相ブリッジ回路は、主素子S1とダイオー
ドD1,主素子S3とダイオードD3,主素子S5とダイオ
ードD5で上アーム回路を構成し、主素子S2とダイオー
ドD2,主素子S4とダイオードD4,主素子S6とダイオ
ードD6で下アーム回路を構成している。
The inverse converter 2 of the three-phase bridge circuit inverter device will be described in detail. U, V, W of the inverse converter 2
Three-phase bridge circuit consisting of a phase mainly elements S 1 and a diode D 1, the main element S 3 and the diode D 3, constitute the upper arm circuit with the main elements S 5 and the diode D 5, the main elements S 2 and the diode D 2, the main element S 4 and the diode D 4, constitute a lower arm circuits in the main device S 6 and the diode D 6.

【0004】図示する如く、上アームのU相の高速スイ
ッチング素子は、主素子S1に、Insulated Gate Bipola
r Trasistor(IGBT)が用いられ(以下、主素子S1
をIGBTS1という)、該IGBTS1には逆並列に接
続されているFWD(FlyWheel Diodeの
略、以下同様とする)としてダイオードD1が用いられ
て構成されている。同様にして、V,W相の上アームの
高速スイッチング素子は、IGBTS3ととダイオード
3,IGBTS5とダイオードD5で構成され、U,
V,W相の下アームの高速スイッチング素子も、IGB
TS2・・・S4,S6とダイオードD2・・・D4,D6
で構成されている。
[0004] As shown, high-speed switching devices of U-phase upper arm, the main element S 1, Insulated Gate Bipola
r Trasistor (IGBT) is used (hereinafter, main element S 1
Is referred to as an IGBTS 1 ), and the IGBTS 1 is configured using a diode D 1 as an FWD (abbreviation for FlyWheel Diode, hereinafter the same) connected in anti-parallel. Similarly, the high-speed switching element of the upper arm of the V and W phases is composed of the IGBTS 3 and the diode D 3 , and the IGBTS 5 and the diode D 5 .
The high-speed switching element in the lower arm of the V and W phases
TS 2 ··· S 4, S 6 and the diode D 2 ··· D 4, is composed of a D 6.

【0005】さらに、該上アームのIGBTS1とダイ
オードD1とからなる高速スイッチング素子と、該下ア
ームのIGBTS2とダイオードD2とからなる高速スイ
ッチング素子とは直列に接続され、該接続部よりU相出
力端子が引き出されている。同様にして、V,W相も構
成され、V,W相出力端子が引き出されている。そし
て、前記各U,V,W相をそれぞれ構成している二組の
高速スイッチング素子のU,V,W相の出力端子の反対
側は接続されており、該一の接続線がスイッチ部20を
介して前記コンバータ部1の外部端子の一つと接続さ
れ、該他の接続線が、前記コンバータ部の外部端子の他
の一つと接続されている。
Further, a high-speed switching element including the upper arm IGBTS 1 and a diode D 1 and a high-speed switching element including the lower arm IGBTS 2 and a diode D 2 are connected in series. The U-phase output terminal is drawn out. Similarly, the V and W phases are configured, and the V and W phase output terminals are drawn out. The opposite sides of the U, V, and W phase output terminals of the two sets of high-speed switching elements constituting the respective U, V, and W phases are connected to each other. Is connected to one of the external terminals of the converter unit 1, and the other connection line is connected to another of the external terminals of the converter unit.

【0006】該上アームおよび下アームのそれぞれのI
GBTS1、IGBTS3、IGBTS5,IGBTS2
IGBTS4、IGBTS6を、それぞれ駆動回路5a、
駆動回路7a、駆動回路9a,駆動回路5b、駆動回路
7b、駆動回路9bで駆動され、該駆動回路5a、7
a、9a,5b、7b、9bのそれぞれには、PWM
(Pulse Width Modulation)信号を出力する制御部3
と、駆動電圧を供給するための電源回路4が接続されて
いる。なお、平滑コンデンサ30が該逆変換部2の前段
に、前記U,V,W相に並列に設けられているが、前記
コンバータ部1内の後段に並列に配置しても差し支えな
い。
The upper arm and the lower arm have respective I
GBTS 1 , IGBTS 3 , IGBTS 5 , IGBTS 2 ,
The IGBTS 4 and the IGBTS 6 are respectively connected to the driving circuit 5a,
The driving circuits 7a, 9a, 5b, 7b, and 9b are driven by the driving circuits 5a and 7b.
a, 9a, 5b, 7b, 9b each have a PWM
(Pulse Width Modulation) control unit 3 that outputs a signal
And a power supply circuit 4 for supplying a drive voltage. Although the smoothing capacitor 30 is provided in front of the inverse converter 2 in parallel with the U, V, and W phases, it may be arranged in parallel in the latter stage of the converter 1.

【0007】従来、高速スイッチング素子の異常時現象
としては、同相のIGBTS1とIGBTS2とが共にO
Nすると、前記コンバータ部1が短絡されることになる
ので、両者のON,OFFが必ず反対となるようにする
と共に、両者のON,OFF信号間にデッドタイムが生
ずるように制御部3で制御されている。しかし、図6に
示される相間短絡については、上記制御部3の制御では
カバーできないので、電源保護手段を考慮しなければな
らない。
[0007] Conventionally, as an abnormal phenomenon of the high-speed switching element, both in-phase IGBTS 1 and IGBTS 2 are O
When N, the converter unit 1 is short-circuited, so that the ON and OFF of both are always reversed, and the control unit 3 controls so that a dead time occurs between the ON and OFF signals of both. Have been. However, since the inter-phase short-circuit shown in FIG. 6 cannot be covered by the control of the control unit 3, power supply protection means must be considered.

【0008】上記相間短絡における電源保護を図6、図
7を参照して説明する。図6は、図5の一般的な三相ブ
リッジ回路のインバータ装置の相間短絡説明図、図7
は、図5の一般的な三相ブリッジ回路のインバータ装置
の相間短絡時のIGBTのVCE−Ic特性線図、図8
は、図5の一般的な三相ブリッジ回路のインバータ装置
の相間短絡時の出力電流線図である。いま、V相とW相
間において、相間短絡が生じた場合、短絡電流Iは、図
8に示されるように、配線インダクタンスLで制限され
る。
The protection of the power supply in the above-mentioned short circuit between phases will be described with reference to FIGS. 6 and 7. FIG. FIG. 6 is an explanatory diagram of an inter-phase short circuit of the inverter device of the general three-phase bridge circuit of FIG.
FIG. 8 is a VCE-Ic characteristic diagram of the IGBT of the general three-phase bridge circuit inverter device shown in FIG.
FIG. 6 is an output current diagram of the general three-phase bridge circuit inverter device of FIG. 5 when an inter-phase short circuit occurs. Now, when an interphase short circuit occurs between the V phase and the W phase, the short circuit current I is limited by the wiring inductance L, as shown in FIG.

【0009】図7分図(a)は、図5の一般的な三相ブ
リッジ回路のインバータ装置の相間短絡時の出力電流線
図、図7分図(b)は、IGBTS3のゲート電圧の説
明図である。このIGBTS3のゲート電圧は、しきい
値電圧の2〜3倍で定格ゲート・エミッタ間以下で、約
15Vとされている。
FIG. 7A is an output current diagram of the general three-phase bridge circuit inverter device shown in FIG. 5 when the phases are short-circuited. FIG. 7B is a diagram showing the gate voltage of the IGBTS 3 in FIG. FIG. The gate voltage of the IGBTS 3 is set to about 15 V, which is two to three times the threshold voltage and is equal to or lower than the rated gate-emitter.

【0010】いま、図7分図(b)に図示する如く、V
相とW相間に、時刻t1で相間短絡が生じ、図7分図
(a)に示すように出力電流が増え、ある所定のレベル
に達すると、該増加した出力電流の検出により、駆動回
路5aを介して前記ゲート電圧を緩やかに低下させる。
いわゆる、該ゲート電圧をしぼり、図7分図(a)に示
すように、出力電流の増加に歯止めをかけた状態での電
源遮断、いわゆる、ソフト遮断を行い、その高電圧部、
すなわち、図6の跳ね上がり電圧(ΔVCE)を抑制
し、電圧変動率(dv/dt)を緩やかになるようにし
ていた。
Now, as shown in FIG. 7B, V
A short-circuit between phases occurs at time t 1 between the phase and the W phase, and the output current increases as shown in FIG. 7A. When the output current reaches a predetermined level, the drive circuit is detected by detecting the increased output current. The gate voltage is gradually reduced through 5a.
The so-called gate voltage is squeezed, and as shown in FIG. 7A, the power supply is cut off in a state where the increase of the output current is stopped, that is, so-called soft cut-off is performed.
That is, the jump voltage (ΔVCE) shown in FIG. 6 is suppressed, and the voltage fluctuation rate (dv / dt) is made gentle.

【0011】[0011]

【発明が解決しようとする課題】しかし、図9を参照し
て、従来技術における三相故障相における遮断動作を説
明する。図9は、従来技術における故障相の遮断説明図
である。説明を簡単にするため、故障相の一相分につい
て説明する。図5に示したIGBTS1と逆並列に接続
されているFWDD1で形成した高速スイッチング素子
を、さらに図9に詳細に説明する。該IGBTS1のゲ
ートと駆動電源回路4(図5参照)の間には、駆動回路
5aが接続され、前記駆動回路5aには、ゲート駆動部
13aと過電流検出回路5D1が接続されている。実際
の3相ブリッジ型インバータ回路では高速スイッチング
素子IGBTS1・・IGBTS6を6個、駆動回路5
a,5b・・9a,9bを6個、したがって、該駆動回
路5a,5b・・内には、それぞれ過電流検出回路5D
1,5D2・・5D6を6個、すなわち3相分を備えさせ
ており、図1に示す如く、制御部3,電源部4は、共通
部として構成し、必要な機能を具備させている。これら
の3相分全体の詳細な図示は、煩瑣となるので省略す
る。
However, referring to FIG. 9, a description will be given of a shut-off operation in a three-phase fault phase in the prior art. FIG. 9 is an explanatory diagram of interruption of a failure phase in the related art. In order to simplify the description, one phase of the failure phase will be described. The high-speed switching element formed of FWDD 1 connected in anti-parallel to IGBTS 1 shown in FIG. 5 will be described in more detail with reference to FIG. Between the gate and the driving power supply circuit 4 of the IGBTs 1 (see FIG. 5), the drive circuit 5a is connected, the the drive circuit 5a, a gate driver 13a and the overcurrent detection circuit 5D 1 is connected . In an actual three-phase bridge type inverter circuit, six high-speed switching elements IGBTS 1.
a, 5b... 9a, 9b, so that the driving circuits 5a, 5b.
1 , 5D 2 ... 5D 6 , that is, three phases, and as shown in FIG. 1, the control unit 3 and the power supply unit 4 are configured as a common unit and provided with necessary functions. I have. Detailed illustration of these three phases is omitted because it becomes complicated.

【0012】上記回路部の説明では、半相分の過電流検
出回路5D1について詳細に説明をする。該過電流検出
回路5D1は、電源回路4と接続されている半導体発光
素子を有する光カプラ10aと、該光カプラ10aに接
続される過電流検出部11aと、該過電流検出部11a
と接続されているソフト遮断回路12aで構成され、該
ソフト遮断回路12aが、該ゲート駆動部13aを介し
て上記IGBTS1のゲートと接続されている。
[0012] In the description of the circuit portion, it will be described in detail overcurrent detection circuit 5D 1 semi phase. Overcurrent detection circuit 5D 1 includes an optical coupler 10a having a semiconductor light emitting element connected to the power supply circuit 4, and the overcurrent detection unit 11a that is connected to the optical coupler 10a, the overcurrent detection unit 11a
And a soft cutoff circuit 12a connected to the gate of the IGBTS 1 via the gate drive unit 13a.

【0013】前記過電流検出部11aは、ダイオードD
Dを介して前記IGBTS1のコレクタ電流を検出するよ
うになっている。故障相における、過電流検出方式とし
て、IGBTS1がON時のVCEの電圧(以下、Vs
at)にて検出する方式と、過電流としてIGBTS1
のコレクタ電流を検出する方式があるが、いずれの方式
でも差し支えない。
The overcurrent detector 11a includes a diode D
The collector current of the IGBTS 1 is detected via D. As an overcurrent detection method in the failure phase, the voltage of VCE when IGBTS 1 is ON (hereinafter referred to as Vs
at) and IGBTS 1 as overcurrent.
Although there is a method of detecting the collector current of any of the above, any method may be used.

【0014】制御部3は、前記過電流検出回路5D1
半導体発光素子を備えた光カプラ10aと光学的に結合
されると共に、相互に電気的に接続されている半導体受
光素子を有する各光カプラ20u1,20u2・・20w
1,20w2と、該各光カプラ20u1,20u2・・20
1,20wとラッチ回路21を介して接続されている
マイクロプロセッサ(以下、MCUという)22とから
構成されている。また、前記MCU22からのPWM出
力は、前記過電流検出回路6のゲート駆動部13に入力
し、IGBTS1のゲート電圧を制御するようになって
いる。
The control unit 3, the light having a semiconductor light receiving element, wherein with the overcurrent detection circuit 5D optically coupled with the optical coupler 10a having a first semiconductor light emitting element, are electrically connected to each other Couplers 20u 1 , 20u 2 ··· 20w
1 , 20w 2 and the respective optical couplers 20u 1 , 20u 2.
w 1 , 20 w and a microprocessor (hereinafter referred to as MCU) 22 connected via a latch circuit 21. The PWM output from the MCU 22 is input to the gate drive unit 13 of the overcurrent detection circuit 6, and controls the gate voltage of the IGBTS 1 .

【0015】このように構成されたIGBTS1の保護
回路において、故障相においては、過電流検出部11a
にて過電流を検出すると、ソフト遮断回路12aにてゲ
ート駆動部13aを操作し、IGBTS1のゲート電圧
をしぼりソフト遮断をする。ラッチ回路21は、前記M
CU22からのPWM信号出力を停止するように保持す
る。健全相においては、前記過電流検出部11aで異常
信号が検出された場合は、フオトカプラ40により制御
部3の各光カプラ20u1,20u2・・20w1,20
2へ異常信号が伝達されるため、U相,V相,W相の
各IGBTS2・・・IGBTS6へのPWM信号が一括
遮断される。
In the protection circuit of the IGBTS 1 configured as described above, in the failure phase, the overcurrent detection section 11a
When an overcurrent is detected in step ( 1) , the gate drive section 13a is operated by the soft cutoff circuit 12a to squeeze the gate voltage of the IGBTS 1 and soft cutoff. The latch circuit 21 is provided with the M
The output of the PWM signal from the CU 22 is stopped so as to be stopped. In healthy phase, wherein when an abnormality signal in the overcurrent detection unit 11a is detected, the optical coupler 20u 1 of the control unit 3 by Fuotokapura 40, 20u 2 ·· 20w 1, 20
Since the abnormal signal to w 2 is transmitted, U-phase, V-phase, PWM signal to each IGBTS 2 ··· IGBTS 6 of the W-phase are collectively cut off.

【0016】このように、異常の検出された高速スイッ
チング素子の保護についてはソフト遮断するため十分な
保護が行なわれていても、その他の高速スイッチング素
子については、インバータ装置の制御部3を経て、駆動
電圧を緩やかにしぼらずに、一括遮断が行われるため、
跳ね上がり電圧(ΔVCE)および電圧変動率(dv/
dt)が大となり、前記その他の高速スイッチング素子
のコレクタ電流が大となり、定格電流の数倍にも達する
ため、2次的な破壊が生ずるという問題があった。
As described above, even if the protection of the high-speed switching element in which the abnormality is detected is sufficiently protected for soft shutoff, the other high-speed switching elements are passed through the control unit 3 of the inverter device. Since the cutoff is performed without squeezing the drive voltage,
The jump voltage (ΔVCE) and the voltage fluctuation rate (dv /
dt) becomes large, the collector current of the other high-speed switching elements becomes large, and reaches several times the rated current, so that there is a problem that secondary destruction occurs.

【0017】また、相間短絡に限らず、素子特性の相
違、主回路配線,駆動回路配線の電気特性の相違により
異常電流が流れ、該異常電流を各高速スイッチング素
子,U,V,W相端子間に上記構成の過電流検出回路を
配設して電流を検出しなければならない。さらに、各素
子毎の駆動回路に異常電流検出時に対応するため、駆動
電圧を緩やかにしぼり、ソフト遮断する機能を具備させ
なければならない。これらの回路は、複雑且つ高価なも
のとなっていたという問題があった。
In addition to the short-circuit between phases, an abnormal current flows due to a difference in element characteristics and a difference in electrical characteristics of the main circuit wiring and the drive circuit wiring, and the abnormal current is transferred to each of the high-speed switching elements, U, V, and W phase terminals. The overcurrent detection circuit having the above-described configuration must be provided therebetween to detect the current. Furthermore, in order to respond to the detection of abnormal current, the drive circuit of each element must be provided with a function of gently reducing the drive voltage and soft shutoff. These circuits have a problem that they are complicated and expensive.

【0018】さらに、前記2次破壊を防ぐためには、異
常を検出した高速スイッチング素子の駆動部から他の高
速スイッチング素子の駆動部へ異常電流が検出され、前
記ソフト遮断が行われるとの伝達がなされなければなら
ず、小容量であればともかく、大容量インバータでは、
各素子間の距離もあり、μsec程度の遅速が問題とな
る場合に、迅速な伝達が不可能となるという問題があつ
た。
Further, in order to prevent the secondary destruction, it is necessary to detect that an abnormal current is detected from the drive unit of the high-speed switching element that has detected the abnormality and to the drive units of the other high-speed switching elements, and that the soft cutoff is transmitted. In the case of large-capacity inverters,
There is also a distance between the elements, and when a slow speed of about μsec becomes a problem, rapid transmission becomes impossible.

【0019】本発明の目的は、かかる従来の問題点を解
決するためになされたもので、インバータ装置の主回路
部にて異常が発生した場合に、異常が検出された高速ス
イッチング素子は勿論、その他の高速スイッチング素子
についても、迅速に電源電圧変動を押さえ、回路遮断に
よる電流変化を抑え、高速スイッチング素子の損傷を防
止するインバータ装置を提供することにある。
An object of the present invention is to solve such a conventional problem. When an abnormality occurs in a main circuit portion of an inverter device, not only a high-speed switching element in which the abnormality is detected but also a high-speed switching element. Another object of the present invention is to provide an inverter device that quickly suppresses a power supply voltage fluctuation, suppresses a current change due to circuit interruption, and prevents damage to the high-speed switching element.

【0020】[0020]

【課題を解決するための手段】上記目的は、制御部と電
源部と逆変換部を有し、直流電力を交流電力に変換する
インバータ装置において、該逆変換部の主素子に高速ス
イッチング素子を用い、該高速スイッチング素子の過電
流もしくは短絡電流のいずれかの異常を検出する検出手
段と、該電源部内に、該異常検出信号により該高速スイ
ッチング素子の駆動電圧を調整させる調整手段とを設け
ることにより達成される。また、前項記載のインバータ
装置において、該過電流もしくは短絡電流のいずれかの
異常検出信号を迅速に伝達する伝達手段を有することに
より達成される。また、前項記載のインバータ装置にお
いて、該異常時の伝達手段は、該前記電源部内の駆動電
圧調整手段と前記異常検出手段とを結合する光通信手段
を設けたことにより達成される。
SUMMARY OF THE INVENTION An object of the present invention is to provide an inverter device having a control unit, a power supply unit, and an inverting unit for converting DC power into AC power, wherein a high-speed switching element is used as a main element of the inverting unit. A detecting means for detecting an abnormality of either the overcurrent or the short-circuit current of the high-speed switching element, and an adjusting means for adjusting a drive voltage of the high-speed switching element by the abnormality detection signal in the power supply unit. Is achieved by Further, in the inverter device described in the preceding paragraph, the present invention is achieved by including a transmission unit that rapidly transmits an abnormality detection signal of either the overcurrent or the short-circuit current. Further, in the inverter device described in the preceding paragraph, the transmission unit at the time of the abnormality is achieved by providing an optical communication unit that couples the drive voltage adjustment unit in the power supply unit and the abnormality detection unit.

【0021】[0021]

【発明の実施の形態】図1ないし図4を参照して、本発
明に係るインバータ装置の各実施形態について説明す
る。図1は、本発明の一実施形態に係るインバータ装置
における保護回路の説明図、図2は、一般的なIGBT
におけるVCE−Ics特性線図、図3は、本発明の他
の一実施形態に係るインバータ装置における保護回路の
部分説明図、図4は本発明のさらに他の一実施形態に係
るインバータ装置における保護回路の部分説明図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of an inverter device according to the present invention will be described with reference to FIGS. FIG. 1 is an explanatory diagram of a protection circuit in an inverter device according to an embodiment of the present invention, and FIG. 2 is a general IGBT.
FIG. 3 is a partial explanatory view of a protection circuit in an inverter device according to another embodiment of the present invention, and FIG. 4 is a protection diagram in an inverter device according to still another embodiment of the present invention. It is a partial explanatory view of a circuit.

【0022】〔実施の形態 1〕図6は、異常時の例と
して負荷短絡時の状況を示すものである。図6に示す如
く、配線インダクタンスLにて、V相とW相間で負荷短
絡が起きると、短絡電流Iは、上掲した図8に示すよう
に、 I=VPN/L・・・・・・・・・(1) 上記(1)式により示される。ここで、VPNは相間電
圧、Lは配線インダクタンスである。
[Embodiment 1] FIG. 6 shows a situation when a load is short-circuited as an example of an abnormal situation. As shown in FIG. 6, when a load short-circuit occurs between the V-phase and the W-phase due to the wiring inductance L, the short-circuit current I becomes I = VPN / L... (1) It is shown by the above equation (1). Here, VPN is an inter-phase voltage, and L is a wiring inductance.

【0023】そこで従来技術における遮断時の異常電圧
の発生を図8を参照して説明する。V相上の駆動回路5
aは、過電流検出部で、IGBTに流れる短絡電流を
部にて検出し、V相上の駆動回路5aの駆動電圧(以
下、ゲート電圧)をソフト遮断する。この結果、V相上
のVCEの跳ね上がり電圧(以下、ΔVCEという)
は、ソフト遮断により最小限の値に抑制される。
The generation of an abnormal voltage at the time of interruption in the prior art will be described with reference to FIG. Drive circuit 5 on V phase
Reference numeral a denotes an overcurrent detection unit, which detects a short-circuit current flowing through the IGBT, and softly cuts off a drive voltage (hereinafter, a gate voltage) of the drive circuit 5a on the V phase. As a result, the jump voltage of VCE on the V phase (hereinafter, referred to as ΔVCE)
Is suppressed to a minimum value by soft cutoff.

【0024】図8の部でV相上で、短絡電流Iが遮断
されたため、該短絡電流Iが、部〜部間、V相の下
アームのFWDD2とW相の下アームのIGBTS6間に
流れる。一方、部では、V相上の駆動回路5aより制
御部3へは、前記短絡異常時発生の伝達が行われている
ため、部にて制御部3から全相(U,V,W)遮断の
信号が出される。このとき、V相上以外のU,W相で
は、ソフト遮断が行われないため、ΔVCEは、激しく
跳ね上がり2次破壊を招く恐れがあつた。
Since the short-circuit current I is cut off on the V-phase in the part of FIG. 8, the short-circuit current I is caused between the part and the part, between the FWDD 2 of the V-phase lower arm and the IGBTS 6 of the W-phase lower arm. Flows to On the other hand, in the section, since the occurrence of the short-circuit abnormality is transmitted from the drive circuit 5a on the V phase to the control section 3, all the phases (U, V, W) are cut off from the control section 3 by the section. Is issued. At this time, since the soft cutoff is not performed in the U and W phases other than those on the V phase, ΔVCE jumps violently and may cause secondary destruction.

【0025】本発明に係るインバータ装置における従来
のソフト遮断手段の代わりの手段となり、迅速に他素子
も保護することができるインバータ装置を説明する。図
1を参照して、本発明に係るインバータ装置を説明す
る。本発明に係るインバータ装置では、従来技術のソフ
ト遮断回路のかわりに、電源電圧変動回路を設け、出力
電流を抑制するようにしたものである。該電源電圧変動
回路50について、図1を参照して説明する。
A description will now be given of an inverter device which can replace the conventional soft cutoff device in the inverter device according to the present invention and can quickly protect other elements. An inverter device according to the present invention will be described with reference to FIG. In the inverter device according to the present invention, a power supply voltage fluctuation circuit is provided in place of the conventional soft cutoff circuit to suppress the output current. The power supply voltage variation circuit 50 will be described with reference to FIG.

【0026】図1の構成は、従来技術におけるインバー
タ装置と共通している部分も多いので該共通部分につい
ては簡単に説明し、特徴部分について詳細に説明する。
また、三相分の回路は煩瑣となるので図示を省略し、半
相分、1素子のIGBT回路について説明する。図1に
おいて、主素子であるIGBTS1と、該IGBTS1
逆並列にFWDD1を接続し、スイツチング素子を構成
する。該スイツチング素子には駆動回路部ID1を並設
し、該駆動回路部ID1の出力端子を該IGBTS1のゲ
ートに接続させており、該IGBTS1のコレクタ端子
より過電流をダイオードDDで検出し、該駆動回路部I
D1に入力させている。該駆動部ID1は、図9の従来技術
における駆動回路部5a,・・・9bとは異なり、詳細
な図示を省略するが、図9の過電流検出回路5D1内の
ソフト遮断回路12aが省かれ、簡単な構成となってい
る。
The configuration of FIG. 1 has many parts common to the inverter device of the prior art, so that the common parts will be briefly described and the characteristic parts will be described in detail.
Also, since the circuits for three phases are complicated, they are not shown in the figure, and the one-element IGBT circuit for half-phase will be described. In Figure 1, the IGBTs 1 which is the main element, to connect the FWDD 1 in antiparallel with the IGBTs 1, constitutes a switching-element. The said switching-element juxtaposed driving circuit portion I D1, the output terminal of the driving circuit portion I D1 and is connected to the gate of the IGBTs 1, the overcurrent from the collector terminal of the IGBTs 1 by diode D D The drive circuit unit I detects
Input to D1 . The driver I D1, the drive circuit portion 5a in the prior art of FIG. 9, unlike · · · 9b, is not shown in detail, the soft cutoff circuit 12a of the overcurrent detection circuit 5D 1 in FIG. 9 It is omitted and has a simple configuration.

【0027】該駆動回路部ID1には、駆動電圧を供給す
るための電源回路4が接続されているが、該電源回路4
には電源電圧変動回路50が配設されている。該電圧変
動回路50は、駆動回路部ID1への駆動電源の供給線上
に直列に電圧シフト回路51が設けられている。該電圧
レベルシフト回路51は、電圧レベルシフトに対応する
数個のレベルシフトダイオード60a1,60a2・・6
0a4と、該ダイオード60a1,60a2・・60a4
対して、並列に半導体受光素子を有する光カプラ61が
接続されている。
A power supply circuit 4 for supplying a drive voltage is connected to the drive circuit section ID1.
Is provided with a power supply voltage variation circuit 50. In the voltage variation circuit 50, a voltage shift circuit 51 is provided in series on a supply line of driving power to the driving circuit unit ID1 . The voltage level shift circuit 51 includes several level shift diodes 60a 1 , 60a 2.
And 0a 4, with respect to the diode 60a 1, 60a 2 ·· 60a 4 , an optical coupler 61 having a semiconductor light-receiving elements are connected in parallel.

【0028】さらに、電源端子と接続され、相互に並列
となっている半導体発光素子を有する光カプラ52a,
52b,52c・・52fが各相分だけ、6個設けら
れ、反電源端子側には前記光カプラ52a,52b,5
2c・・52fのいずれが動作しても、その動作信号を
増幅するための半導体素子53が設けられている。制御
部3については、図9と同一であるので再度の説明は省
略する。
Further, optical couplers 52a, 52a,
52f, 52b, 52c,... 52f are provided for each phase, and the optical couplers 52a, 52b, 5
Regardless of which of 2c... 52f operates, a semiconductor element 53 for amplifying the operation signal is provided. The control unit 3 is the same as that of FIG. 9 and will not be described again.

【0029】上記これらの構成は、本実施形態の図5に
対応させて、それぞれ該駆動回路部ID1,ID2,ID3
・ID6が、図5で示される各駆動回路5a,5b・・・
9a,9bと対応して6相分配設されている。これらの
該駆動回路部ID1,ID2,ID3・・ID6には、それぞれ
過電流検出回路5D1,5D2・・・5D6が3相分、6
個設けられ、該過電流検出回路5D1・・5D6内の設け
られている光カプラ10a,・・10fと、前記電源電
圧変動回路50内の光カプラ52a,52b・・52f
とは、それぞれ光学的には一対となつて、動作するよう
になっている。
These configurations correspond to FIG. 5 of the present embodiment, and correspond to the drive circuit units I D1 , I D2 , I D3.
.. , Each of the driving circuits 5a, 5b,... Shown in FIG.
Six-phase distribution is provided corresponding to 9a and 9b. These of the drive circuit section I D1, I D2, I D3 ·· I D6, respectively overcurrent detection circuit 5D 1, 5D 2 ··· 5D 6 is three phases, 6
Pieces provided, overcurrent detection circuit 5D 1 optical coupler 10a is provided with · · 5D 6, and · · 10f, the optical coupler 52a in the power supply voltage variation circuit 50, 52 b · · 52f
Means that each optically operates as a pair.

【0030】そして、前記光カプラ52a,52b,5
2c・・52fと、前記電圧シフト回路51の光カプラ
61とは光学的に組合わされており、前記光カプラ52
a,52b,52c・・52fの一つが動作しても、該
電圧シフト回路51の光カプラ61が動作するようにな
っている。
The optical couplers 52a, 52b, 5
52f and the optical coupler 61 of the voltage shift circuit 51 are optically combined with each other.
Even if one of a, 52b, 52c,... 52f operates, the optical coupler 61 of the voltage shift circuit 51 operates.

【0031】上記構成のインバータ装置の保護について
説明する。各相が健全時である場合には、駆動回路部I
D1、ID2、ID3・・ID6内のそれぞれ過電流検出回路5
1,5D2・・・5D6内の図示しない半導体発光素子
を有する光カプラ10a(図9参照),10b・・10
fからの点灯信号により、半導体発光素子を有する光カ
プラ52a,52b,52c・・52fのいずれもがO
Nとなり、該ONとなった光カプラ52a,52b,5
2c・・52fのいずれもがON信号を発信し、該全て
の光カプラ52a,52b,52c・・52fからのO
N信号を受信した場合、電圧シフト回路51の光カプラ
61がONとなるようになっており、数個のレベルシフ
トダイオード60a1,60a2・・60a4は、短絡さ
れ、図示しないコンバータ部1(図5参照)からの直流
電圧がそのままIGBTS1に印加されることになる。
The protection of the inverter device having the above configuration will be described. When each phase is in a healthy state, the drive circuit unit I
D1, I D2, I D3 respectively overcurrent detection circuit in · · I D6 5
D 1, 5D optical coupler 10a having a semiconductor light emitting element (not shown) of 2 · · · 5D 6 (see FIG. 9), 10b ·· 10
f, the optical couplers 52a, 52b, 52c,.
N, and the optical couplers 52a, 52b, 5
Each of the optical couplers 52a, 52b, 52c,... 52f transmits an ON signal.
When receiving the N signals, are adapted to the optical coupler 61 of the voltage shift circuit 51 is ON, several level shift diodes 60a 1, 60a 2 ·· 60a 4 are short-circuited, not shown converter section 1 The DC voltage from (see FIG. 5) is applied to the IGBTS 1 as it is.

【0032】IGBTの電源回路からの駆動電圧は、各
メーカよりしきい値電圧の2〜3倍の約15V程度が推
奨されているため、該電源電圧変動回路では、通常各フ
ォトカプラがONし、数個のレベルシフトダイオード6
0a1,60a2・・60a4が、短絡した状態で電源電
圧Vは、約15Vに設計されている。
Since the drive voltage from the power supply circuit of the IGBT is recommended by each manufacturer to be about 15 V which is two to three times the threshold voltage, each photocoupler is normally turned on in the power supply voltage fluctuation circuit. , Several level shift diodes 6
The power supply voltage V is designed to be about 15 V in a state where 0a 1 , 60a 2, ... 60a 4 are short-circuited.

【0033】いま、異常がU相のIGBTS1で発生し
たすれば、対応する過電流検出部ID 1内の図示しない半
導体発光素子を有する光カプラ10aからの異常を示す
信号により、半導体発光素子を有する光カプラ52a,
52b,52c・・52fの内、対応する一つの光カプ
ラ52aがOFFとなる、該光カプラ52aからのOF
F信号を受信し、電圧シフト回路51の光カプラ61が
OFFとなる。数個のレベルシフトダイオード60
1,60a2・・60a4に電源電圧が印加され、該ダ
イオード60a1,60a2・・60a4で電圧降下が起
きることになる。
[0033] Now, if abnormality occurs in IGBTs 1 of U-phase, a signal indicating an abnormality from the optical coupler 10a having a semiconductor light emitting element (not shown) of the corresponding overcurrent in the detection unit I D 1, the semiconductor light emitting element An optical coupler 52a having
52f, 52c,... 52f, the corresponding one of the optical couplers 52a is turned off, and the OF from the optical coupler 52a is turned off.
Upon receiving the F signal, the optical coupler 61 of the voltage shift circuit 51 is turned off. Several level shift diodes 60
the power supply voltage is applied to a 1, 60a 2 ·· 60a 4 , so that the voltage drop in the diode 60a 1, 60a 2 ·· 60a 4 occurs.

【0034】このため、数個のレベルシフトダイオード
60a1,60a2・・60a4の電圧降下分が、前記コ
ンバータ部1からの直流電圧ほぼ15Vから差し引かれ
て、全IGBTS1にそれぞれ印加されることになる。
例えば、レベルシフトダイオードを4個とし、1個の電
圧降下分がほぼ1Vとすれば、全IGBTS1,・・I
GBTS6への印加電圧は、15V−4V≒11Vとな
る。前記光カプラ52a,52b,52c・・52f内
の一つがOFFとなれば、この信号電流を前記半導体素
子53が増幅し、全光カプラ20u1,20u2・・20
2を動作させ、それぞれのIGBTS1,IGBTS2
・・IGBTS6、すなわち、結果として全IGBT
1,・・IGBTS6を印加電圧が下がった状態で遮断
する。本実施形態では、高速スィツチング素子IGBT
1において、異常が生じた場合について説明したが、
他相の高速スィツチング素子IGBTS2,・・IGB
TS6のいずこで異常が発生しても同様に動作し機能す
る。
For this reason, the voltage drop of several level shift diodes 60a 1 , 60a 2 ... 60a 4 is subtracted from the DC voltage of approximately 15 V from the converter unit 1 and applied to all IGBTSs 1 respectively. Will be.
For example, if there are four level shift diodes and one voltage drop is approximately 1 V, all IGBTS 1 ,.
The voltage applied to the GBTS 6 is 15V-4V ≒ 11V. The optical coupler 52a, 52b, if one of the 52c · · 52f is the OFF, the signal current is amplified the semiconductor element 53, the total optical coupler 20u 1, 20u 2 ·· 20
the w 2 is operated, each of IGBTS 1, IGBTS 2
..IGBTS 6 , ie, all IGBTs consequently
S 1 ,... IGBTS 6 is cut off with the applied voltage lowered. In this embodiment, the high-speed switching element IGBT
In S 1, the case has been described where an abnormality occurs,
Other-phase high-speed switching element IGBTS 2 ,... IGB
Even if an abnormality occurs anywhere in TS 6 , it operates and functions similarly.

【0035】このように、印加電圧が下がれば、必然的
にゲート電圧が下がることになる。このとき、Vを下げ
すぎると急激なdV/dtにより、ΔVCEが跳ね上が
り主素子の破壊に至る。このため、電圧降下の目安を主
素子の定格電流とする。定格電流からの遮断であれば、
通常のPWM信号の遮断で特に問題にはならない。
As described above, if the applied voltage decreases, the gate voltage necessarily decreases. At this time, if V is excessively lowered, ΔVCE jumps due to abrupt dV / dt, leading to destruction of the main element. For this reason, the standard of the voltage drop is the rated current of the main element. If breaking from the rated current,
There is no particular problem in blocking the normal PWM signal.

【0036】図2に、一般的なIGBTのVCE−Ic
特性を示すが、異常時に変動させる電圧は、上述よりI
GBTの定格電流程度とすれば差し支えないので、Ic
が飽和するような前述の如く約11V程度とすれば差し
支えない。
FIG. 2 shows VCE-Ic of a general IGBT.
Although the characteristics are shown, the voltage fluctuated at the time of abnormality is I
Since it does not matter if the rated current is about the GBT, Ic
If the voltage is set to about 11 V, as described above, the voltage may be saturated.

【0037】このように、従来技術では、駆動回路内に
複雑な回路を構成し、ソフト遮断を行っていたのに対
し、本発明では、フォトカプラとダイオードの簡単な回
路で構成できる。また、各相の駆動回路は、IGBTの
大きさにより、距離が離れているため、ソフト遮断の信
号を伝達するにも時間を要していた。しかし、制御部3
内に光カプラ20u1,20u2・・20w2および電源
部4内に電源電圧変動回路が、各相分がまとまってそれ
ぞれ配置されているため、全相一括にて電源変動および
遮断を行うのに時間を要しないことになる。
As described above, in the related art, a complicated circuit is formed in the drive circuit and the soft cutoff is performed. On the other hand, in the present invention, a simple circuit including a photocoupler and a diode can be formed. In addition, since the driving circuits of each phase are far apart depending on the size of the IGBT, it takes time to transmit the soft cutoff signal. However, the control unit 3
Supply voltage variation circuit to the optical coupler 20u 1, 20u 2 ·· 20w 2 and the power supply unit 4 within the, since they are arranged collectively each phase component, perform power fluctuation and blocking at all phases together Will take less time.

【0038】上記実施形態は、本発明に係るインバータ
装置の一実施形態であり、多くの変形例が考えられる。
図3、4に、本発明に係るインバータ装置の電源電圧変
動回路の他の実施形態の回路図を示している。図3は、
〔実施形態 1〕のダイオードの電圧降下の代わりに、
トランスの巻き線を中間端子Tと、切り換えスイッチS
を設け、異常信号で切り換えスイッチSを動作させ、端
子電圧Vを降下させるまのである。図4は、〔実施形態
1〕のダイオードの電圧降下の代わりに、抵抗Rを設
け、この抵抗Rを光カプラPの動作により、抵抗分圧を
変化させ、端子電圧Vを降下させるものである。
The above embodiment is one embodiment of the inverter device according to the present invention, and many modifications are conceivable.
3 and 4 show circuit diagrams of other embodiments of the power supply voltage fluctuation circuit of the inverter device according to the present invention. FIG.
Instead of the diode voltage drop of [Embodiment 1],
The winding of the transformer is connected to the intermediate terminal T and the changeover switch S.
Is provided, and the changeover switch S is operated by the abnormal signal to lower the terminal voltage V. FIG. 4 shows a configuration in which a resistor R is provided instead of the voltage drop of the diode of [Embodiment 1], and the resistor R is divided by the operation of the optical coupler P to lower the terminal voltage V. .

【0039】[0039]

【発明の効果】以上、詳細に説明した如く、本発明の構
成によれば、インバータ装置の主回路部にて異常が発生
した場合に、異常が検出された高速スイッチング素子
は、勿論その他の高速スイッチング素子についても、迅
速に電源電圧変動を押さえ、回路遮断による電流変化を
抑え、高速スイッチング素子の損傷を防止し、迅速に主
素子の保護が行え低価格、且つ簡単な構成のインバータ
装置を提供することができる。
As described above in detail, according to the structure of the present invention, when an abnormality occurs in the main circuit of the inverter device, the high-speed switching element in which the abnormality is detected is, of course, other high-speed switching elements. For switching elements, provide a low-cost, simple-structure inverter device that quickly suppresses power supply voltage fluctuations, suppresses current changes due to circuit interruption, prevents damage to high-speed switching elements, and quickly protects main elements. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るインバータ装置にお
ける保護回路の説明図である。
FIG. 1 is an explanatory diagram of a protection circuit in an inverter device according to an embodiment of the present invention.

【図2】一般的なIGBTにおけるVCE−Ic特性線
図である。
FIG. 2 is a VCE-Ic characteristic diagram of a general IGBT.

【図3】本発明の他の一実施形態に係るインバータ装置
における保護回路の部分説明図である。
FIG. 3 is a partial explanatory diagram of a protection circuit in an inverter device according to another embodiment of the present invention.

【図4】本発明のさらに他の一実施形態に係るインバー
タ装置における保護回路の部分説明図である。
FIG. 4 is a partial explanatory diagram of a protection circuit in an inverter device according to still another embodiment of the present invention.

【図5】一般的な三相ブリッジ回路インバータ装置の説
明図である。
FIG. 5 is an explanatory diagram of a general three-phase bridge circuit inverter device.

【図6】図5の一般的な三相ブリッジ回路のインバータ
装置の相間短絡説明図である。
FIG. 6 is an explanatory diagram of an inter-phase short-circuit of the inverter device of the general three-phase bridge circuit of FIG. 5;

【図7】図5の一般的な三相ブリッジ回路のインバータ
装置の相間短絡時のIGBTのVCE−Ic特性線図で
ある。
7 is a VCE-Ic characteristic diagram of an IGBT of the inverter device of the general three-phase bridge circuit in FIG. 5 when a short circuit occurs between phases.

【図8】図5の一般的な三相ブリッジ回路のインバータ
装置の相間短絡時の出力電流線図である。
8 is an output current diagram of the inverter device of the general three-phase bridge circuit of FIG. 5 at the time of short-circuit between phases.

【図9】従来におけるインバータ装置における保護回路
の説明図である。
FIG. 9 is an explanatory diagram of a protection circuit in a conventional inverter device.

【符号の説明】[Explanation of symbols]

1…交流電源 2…コンバータ部 3…電解コンデンサ 4…逆変換部 S1,S3,S5…上アームのIGBT D1,D3,D5…上アームのFWD S2,S4,S6…下アームのIGBT D2,D4,D6…下アームのFWD 5a,5b,・・・9a,9b…駆動回路 51…電圧シフト回路 52a,52b,52c,52d…光カプラ 53…増幅用トランジスタ 60…電圧レベルシフトダイオード 61…光カプラ1 ... AC power source 2 ... converter unit 3 ... electrolytic capacitor 4 ... inverse transform unit S 1, S 3, S 5 ... IGBT D 1 of the upper arm, D 3, D 5 ... upper arm FWD S 2, S 4, S 6 ... of the lower arm IGBT D 2, D 4, D 6 ... lower arm FWD 5a, 5b, ··· 9a, 9b ... drive circuit 51 ... voltage shift circuit 52a, 52b, 52c, 52d ... optical coupler 53 ... amplification Transistor 60: voltage level shift diode 61: optical coupler

フロントページの続き (72)発明者 井堀 敏 千葉県習志野市東習志野7丁目1番1号 株式会社日立製作所産業機器事業部内 (72)発明者 高田 直樹 千葉県習志野市東習志野七丁目1番1号 株式会社日立製作所産業機器事業部内 (72)発明者 石井 総子 千葉県習志野市東習志野七丁目1番1号 株式会社日立製作所産業機器事業部内 (72)発明者 広田 雅之 千葉県習志野市東習志野七丁目1番1号 日立京葉エンジニアリング株式会社内 (72)発明者 関口 周一 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 Fターム(参考) 5H007 AA17 CA01 CB05 CC07 DB03 DB12 EA02 FA03 FA06 FA13Continued on the front page (72) Inventor Satoshi Ibori 7-11-1, Higashi Narashino, Narashino-shi, Chiba Industrial Equipment Division, Hitachi, Ltd. (72) Inventor Naoki Takada 7-1-1, Higashi-Narashino, Narashino-shi, Chiba Co., Ltd. Hitachi, Ltd.Industrial Equipment Division (72) Inventor Souko Ishii 7-1-1 Higashi Narashino, Narashino City, Chiba Prefecture Hitachi, Ltd.Industrial Equipment Division (72) Inventor Masayuki Hirota 7-1-1, Higashi Narashino, Narashino City, Chiba Prefecture Hitachi Keiyo Engineering Co., Ltd. (72) Inventor Shuichi Sekiguchi 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture F-term in Hitachi Research Laboratory, Hitachi Ltd. 5H007 AA17 CA01 CB05 CC07 DB03 DB12 EA02 FA03 FA06 FA13 FA13 FA13

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 制御部と駆動電源部と逆変換部とを有
し、直流電力を交流電力に変換するインバータ装置にお
いて、 該逆変換部の主素子に高速スイッチング素子を用い、該
高速スイッチング素子の過電流もしくは短絡電流のいず
れかの異常を検出する検出手段と、該電源部内に該異常
検出信号により該高速スイッチング素子の駆動電圧を調
整させる調整手段とを設けたことを特徴とするインバー
タ装置。
1. An inverter device having a control unit, a driving power supply unit, and an inverter, and converting DC power to AC power, wherein a high-speed switching element is used as a main element of the inverter, An inverter device provided with a detecting means for detecting an abnormality of either an overcurrent or a short-circuit current, and an adjusting means for adjusting a drive voltage of the high-speed switching element by the abnormality detection signal in the power supply unit. .
【請求項2】 請求項1記載のインバータ装置におい
て、 該過電流もしくは短絡電流のいずれかの異常検出信号を
迅速に伝達する伝達手段を有することを特徴とするイン
バータ装置。
2. The inverter device according to claim 1, further comprising a transmission unit that quickly transmits an abnormality detection signal of either the overcurrent or the short-circuit current.
【請求項3】 請求項2記載のインバータ装置におい
て、 該異常時の伝達手段は、該電源部内の駆動電圧調整手段
と前記異常検出手段とを結合する光通信手段を設けたこ
とを特徴とするインバータ装置。
3. The inverter device according to claim 2, wherein the transmission unit at the time of the abnormality includes an optical communication unit that couples the drive voltage adjustment unit in the power supply unit with the abnormality detection unit. Inverter device.
JP10183893A 1998-06-30 1998-06-30 Inverter unit Pending JP2000023466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10183893A JP2000023466A (en) 1998-06-30 1998-06-30 Inverter unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10183893A JP2000023466A (en) 1998-06-30 1998-06-30 Inverter unit

Publications (2)

Publication Number Publication Date
JP2000023466A true JP2000023466A (en) 2000-01-21
JP2000023466A5 JP2000023466A5 (en) 2004-12-24

Family

ID=16143667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10183893A Pending JP2000023466A (en) 1998-06-30 1998-06-30 Inverter unit

Country Status (1)

Country Link
JP (1) JP2000023466A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165418A (en) * 2010-02-08 2011-08-25 Panasonic Corp Rice cooker

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165418A (en) * 2010-02-08 2011-08-25 Panasonic Corp Rice cooker

Similar Documents

Publication Publication Date Title
US9438144B2 (en) System and method for fault protection of a motor
US10003273B2 (en) Power conversion device
US9391503B2 (en) Converter circuit
US20140328093A1 (en) Power converter
US11139733B2 (en) Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same
JP2012029429A (en) Three level power conversion device
US10367423B1 (en) Power conversion device
JP6646870B2 (en) Chopper device
JP2015032984A (en) Device for driving semiconductor element, and power conversion device using the same
WO2019064705A1 (en) Power conversion device
JP2008236907A (en) Gate control circuit and method of power conversion apparatus
EP3010137B1 (en) Multilevel inverter
JP3808326B2 (en) Power converter
JP3926618B2 (en) Power converter
JPH06276756A (en) Converter
KR102050907B1 (en) Fault current limiter and fault current limiting method
JPH1132426A (en) Protection equipment for inverter
JPH06327262A (en) Protector for inverter
JPH05219752A (en) Short circuit protecting device for power converter
US11770066B2 (en) Protection circuitry for power converters
JP2000023466A (en) Inverter unit
JP3180961B2 (en) Bridge converter protection device
JP7373424B2 (en) power converter
JP2000134947A (en) Power converter and controller thereof
JP2016214001A (en) Uninterruptible power supply system

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060117