JP2000023458A - Switching power supply unit - Google Patents

Switching power supply unit

Info

Publication number
JP2000023458A
JP2000023458A JP10204300A JP20430098A JP2000023458A JP 2000023458 A JP2000023458 A JP 2000023458A JP 10204300 A JP10204300 A JP 10204300A JP 20430098 A JP20430098 A JP 20430098A JP 2000023458 A JP2000023458 A JP 2000023458A
Authority
JP
Japan
Prior art keywords
output
circuit
switch
signal
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10204300A
Other languages
Japanese (ja)
Other versions
JP2914378B1 (en
Inventor
Mizuki Utsuno
瑞木 宇津野
Toshitaka Shiga
利貴 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP20430098A priority Critical patent/JP2914378B1/en
Application granted granted Critical
Publication of JP2914378B1 publication Critical patent/JP2914378B1/en
Publication of JP2000023458A publication Critical patent/JP2000023458A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a switching power supply unit capable of obtaining therein a stable standby state. SOLUTION: The series circuit comprising the main transistor of a switching power supply unit and the primary winding of its transformer is connected with its DC power supply to perform ON/OFF control of the main transistor by PWM pulses. Sensing the output voltage of the secondary winding of its transformer, an error signal is created by an error amplifying transistor 23 to make flow the current responding to the error signal in a light emitting diode 24. A standby control transistor 72 is connected in parallel with the error amplifier transistor 23 to perform ON/OFF control of the standby control transistor 72 by standby control pulses. A capacitor 73 is provided connectively between the collector and the base of the standby control transistor 72.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、出力電圧を帰還制
御によって一定に制御する形式のスイッチング電源装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device in which an output voltage is controlled to be constant by feedback control.

【0002】[0002]

【従来の技術】スイッチング電源装置をコンピユータシ
ステム等の電源回路に使用する場合には、節電のために
スタンバイ(待機)モードを設けることが必要になる。
スタンバイモード時においては、一般にスイッチング損
失を低減させるために間欠動作させる。図1はスタンバ
イモード等の軽負荷時に対処するための従来のスイッチ
ング電源装置を示す。この図1において、例えば整流回
路と平滑回路とから成る直流電源1の一端と他端との間
には出力トランス2のインダクタンスを有する1次巻線
3と主スイッチとしてのFETから成る主トランジスタ
4と電流検出手段としての電流検出抵抗5との直列回路
が接続されている。第1の出力回路を構成するためにト
ランス2の2次巻線6に対して並列に出力整流ダイオー
ド7を介して第1の出力平滑用コンデン8が接続されて
いる。2次巻線6の極性及び整流ダイオード7の極性
は、主トランジスタ4のオフ期間に整流ダイオード7が
導通するように決定されている。平滑用コンデンサ8に
接続された第1の直流出力端子9、10には第1の負荷
11が接続されている。第2の出力回路を構成するため
にトランス2の3次巻線12に対して出力整流ダイオー
ド13を介して第2の出力平滑用コンデンサ14が接続
されている。3次巻線12の極性は、2次巻線6と同様
に主トランジスタ4のオフ期間に整流ダイオード13が
導通するように決定されている。平滑用コンデンサ14
に接続された第2の出力端子15、16間には第2の負
荷17が接続されている。図1のスイッチング電源装置
は、第1の出力端子9、10間の第1の出力電圧を一定
に制御するための電圧制御信号形成回路18を有する。
この電圧制御信号形成回路18は、第1の出力端子9、
10間に接続された電圧検出回路としての電圧検出抵抗
19、20と、基準電圧源を構成するための抵抗21及
びツェナーダイオード22と、誤差信号形成回路即ち誤
差増幅器としてのトランジスタ23とから成る。トラン
ジスタ23のベースは電圧検出抵抗19、20の分圧点
に接続され、エミッタは基準電圧源としてのツェナーダ
イオード22に接続されている。ツェナーダイオード2
2は抵抗21を介して直流出力端子9、10間に接続さ
れている。従って、トランジスタ23のコレクタ電流は
検出電圧と基準電圧との差に対応して変化する。電圧制
御信号形成回路18の出力を光信号に変換するために第
2の出力端子15とトランジスタ23のコレクタとの間
に発光素子として発光ダイオード24が接続されてい
る。
2. Description of the Related Art When a switching power supply device is used in a power supply circuit of a computer system or the like, it is necessary to provide a standby mode for saving power.
In the standby mode, intermittent operation is generally performed to reduce switching loss. FIG. 1 shows a conventional switching power supply for coping with a light load such as a standby mode. In FIG. 1, for example, a primary winding 3 having an inductance of an output transformer 2 and a main transistor 4 including an FET as a main switch are provided between one end and the other end of a DC power supply 1 including a rectifier circuit and a smoothing circuit. And a series circuit of a current detecting resistor 5 as a current detecting means. A first output smoothing capacitor 8 is connected in parallel with a secondary winding 6 of the transformer 2 via an output rectifier diode 7 to constitute a first output circuit. The polarity of the secondary winding 6 and the polarity of the rectifier diode 7 are determined so that the rectifier diode 7 conducts during the off period of the main transistor 4. A first load 11 is connected to first DC output terminals 9 and 10 connected to the smoothing capacitor 8. To form a second output circuit, a second output smoothing capacitor 14 is connected to a tertiary winding 12 of the transformer 2 via an output rectifier diode 13. The polarity of the tertiary winding 12 is determined so that the rectifier diode 13 conducts during the off period of the main transistor 4 as in the case of the secondary winding 6. Smoothing capacitor 14
A second load 17 is connected between the second output terminals 15 and 16 connected to. The switching power supply device of FIG. 1 has a voltage control signal forming circuit 18 for controlling the first output voltage between the first output terminals 9 and 10 to be constant.
This voltage control signal forming circuit 18 has a first output terminal 9,
It comprises voltage detecting resistors 19 and 20 as voltage detecting circuits connected between 10, a resistor 21 and a Zener diode 22 for constituting a reference voltage source, and a transistor 23 as an error signal forming circuit, that is, an error amplifier. The base of the transistor 23 is connected to the voltage dividing point of the voltage detection resistors 19 and 20, and the emitter is connected to the Zener diode 22 as a reference voltage source. Zener diode 2
2 is connected between the DC output terminals 9 and 10 via the resistor 21. Therefore, the collector current of the transistor 23 changes according to the difference between the detection voltage and the reference voltage. A light emitting diode 24 is connected as a light emitting element between the second output terminal 15 and the collector of the transistor 23 to convert the output of the voltage control signal forming circuit 18 into an optical signal.

【0003】制御電源を構成するためにトランス2には
4次巻線25が設けられている。この4次巻線25には
整流ダイオード26を介して平滑用コンデンサ27が並
列に接続されている。
[0003] The transformer 2 is provided with a quaternary winding 25 to constitute a control power supply. A smoothing capacitor 27 is connected in parallel to the fourth winding 25 via a rectifier diode 26.

【0004】主トランジスタ4をオン・オフ制御するた
めの制御信号形成回路28の正側電源ライン29は制御
電源としてのコンデンサ27の一端に接続されていると
共に起動抵抗30を介して直流電源1の一端に接続さ
れ、グランド側ライン31は直流電源1の他端及びコン
デンサ27の他端に接続されている。制御信号形成回路
28の入力信号ライン32には電流検出信号と定電圧制
御信号との合成信号が入力する。この合成信号を形成す
るために、電流検出抵抗5の一端が抵抗33を介して入
力信号ライン32に接続され、且つコンデンサ27の一
端と入力信号ライン32との間にホトトランジスタ24
が接続されている。ホトトランジスタ34は発光ダイオ
ード24に光結合されている。なお、電流検出抵抗5及
びホトトランジスタ34の上述のような相互接続は、加
算回路を構成されていることになる。制御信号形成回路
28は入力信号ライン32に応答して制御信号を形成
し、出力ライン35によって主トランジスタ4のベース
に制御信号を与える。
A positive power supply line 29 of a control signal forming circuit 28 for controlling on / off of the main transistor 4 is connected to one end of a capacitor 27 as a control power supply, and is connected to a DC power supply 1 via a starting resistor 30. The ground line 31 is connected to the other end of the DC power supply 1 and the other end of the capacitor 27. A composite signal of the current detection signal and the constant voltage control signal is input to the input signal line 32 of the control signal forming circuit 28. To form this composite signal, one end of the current detection resistor 5 is connected to the input signal line 32 via the resistor 33, and a phototransistor 24 is connected between one end of the capacitor 27 and the input signal line 32.
Is connected. Phototransistor 34 is optically coupled to light emitting diode 24. The above-described interconnection of the current detection resistor 5 and the phototransistor 34 constitutes an addition circuit. The control signal forming circuit 28 forms a control signal in response to the input signal line 32, and provides the control signal to the base of the main transistor 4 via the output line 35.

【0005】スタンバイ制御回路36は、スタンバイ信
号入力端子37のスタンバイ信号に応答して発光ダイオ
ード24を制御するものであり、第2の出力端子15、
16にライン38、39で接続され、また発光ダイオー
ド24のカソードにライン40で接続されている。
A standby control circuit 36 controls the light emitting diode 24 in response to a standby signal from a standby signal input terminal 37.
16 are connected to the cathode of the light emitting diode 24 by lines 38 and 39 and to the cathode of the light emitting diode 24 by line 40.

【0006】図2はスイッチ制御信号形成回路28の詳
細とこれに関連する部分を示す。このスイッチ制御信号
形成回路28は、主トランジスタ4をオン・オフ制御す
るためのスイッチ制御パルスを発生するパルス発生器4
1と、駆動回路42と、電流制限抵抗43と、オン時間
幅制御用基準電圧源44と、オン時間幅制御用比較器4
5と、オン時間幅制御用トランジスタ46と、定電圧回
路47とから成る。
FIG. 2 shows details of the switch control signal forming circuit 28 and its related parts. The switch control signal forming circuit 28 includes a pulse generator 4 for generating a switch control pulse for controlling on / off of the main transistor 4.
1, a drive circuit 42, a current limiting resistor 43, an on-time width control reference voltage source 44, and an on-time width control comparator 4.
5, an on-time width control transistor 46, and a constant voltage circuit 47.

【0007】パルス発生器41は、パルス形成用比較器
48と、のこぎり波発生用コンデンサ49と、放電用抵
抗50と、充電制御用トランジスタ51と、ツェナーダ
イオード52と、抵抗53、54、55、56と、ダイ
オード57、58とから成る。のこぎり波発生用コンデ
ンサ49の一端は充電制御用トランジスタ51を介して
正側電源ライン29に接続され、このコンデンサ49の
他端はグランドライン31に接続されている。放電用抵
抗50はコンデンサ49に並列に接続されている。定電
圧源として機能するツェナーダイオード52はトランジ
スタ51のベースとグランドライン31との間に接続さ
れている。トランジスタ51のベースは抵抗53を介し
て定電圧回路47から導出された定電圧ライン59に接
続されている。制御パルス形成用比較器48の一方の入
力端子は抵抗54を介して定電圧ライン59に接続さ
れ、他方の入力端子はのこぎり波発生用コンデンサ49
の一端に接続されている。参照電圧用抵抗55とダイオ
ード57は比較器48の一方の入力端子と出力端子との
間に接続されている。また、帰還用抵抗56とダイオー
ド58とはトランジスタ51のベースと比較器48の出
力端子との間に接続されている。
The pulse generator 41 includes a pulse forming comparator 48, a sawtooth wave generating capacitor 49, a discharging resistor 50, a charge controlling transistor 51, a Zener diode 52, resistors 53, 54, 55, 56 and diodes 57 and 58. One end of the sawtooth wave generating capacitor 49 is connected to the positive power supply line 29 via the charge control transistor 51, and the other end of the capacitor 49 is connected to the ground line 31. The discharging resistor 50 is connected in parallel with the capacitor 49. The Zener diode 52 functioning as a constant voltage source is connected between the base of the transistor 51 and the ground line 31. The base of the transistor 51 is connected via a resistor 53 to a constant voltage line 59 derived from the constant voltage circuit 47. One input terminal of the control pulse forming comparator 48 is connected to a constant voltage line 59 via a resistor 54, and the other input terminal is connected to a sawtooth wave generating capacitor 49.
Is connected to one end. The reference voltage resistor 55 and the diode 57 are connected between one input terminal and the output terminal of the comparator 48. The feedback resistor 56 and the diode 58 are connected between the base of the transistor 51 and the output terminal of the comparator 48.

【0008】駆動回路42はスイッチ制御パルスに応答
して主トランジスタ4を駆動するものであり、入力端子
aと出力端子bと一対の電源端子c、dとを有する。入
力端子aはパルス発生器41の出力ライン即ち比較器4
8の出力ラインに接続され、出力端子bは抵抗43を介
して主トランジスタ4のベース(制御端子)に接続さ
れ、一方の電源端子cは正電源ライン29に接続され、
他方の電源端子dはグランドライン31に接続されてい
る。図4から明らかなように駆動回路42は、NPN型
の第1及び第2のトランジスタ42a、42bとNOT
回路(反転回路)42cとから成る。第1のトランジス
タ42aのコレクタは一方の電源端子cに接続され、エ
ミッタは出力端子bに接続され、ベースは入力端子aに
接続されている。第2のトランジスタ42bのコレクタ
は出力端子bに接続され、エミッタは他方の電源端子d
に接続され、ベースはNOT回路42cを介して入力端
子aに接続されている。従って、第1及び第2のトラン
ジスタ42a、42bは互いに反対に動作する。
The drive circuit 42 drives the main transistor 4 in response to a switch control pulse, and has an input terminal a, an output terminal b, and a pair of power terminals c and d. The input terminal a is the output line of the pulse generator 41, ie, the comparator 4
8, the output terminal b is connected to the base (control terminal) of the main transistor 4 via the resistor 43, one power terminal c is connected to the positive power line 29,
The other power supply terminal d is connected to the ground line 31. As is clear from FIG. 4, the drive circuit 42 includes first and second NPN transistors 42a and 42b and a NOT
Circuit (inverting circuit) 42c. The collector of the first transistor 42a is connected to one power supply terminal c, the emitter is connected to the output terminal b, and the base is connected to the input terminal a. The collector of the second transistor 42b is connected to the output terminal b, and the emitter is the other power supply terminal d.
, And the base is connected to the input terminal a via the NOT circuit 42c. Thus, the first and second transistors 42a, 42b operate in opposite directions.

【0009】主トランジスタ4のオン幅を決定するため
の比較器45の一方の入力端子は入力信号ライン32に
接続され、他方の入力端子は基準電圧源44に接続され
ている。基準電圧源44はグランドライン31を基準に
して一定のオン幅決定用基準電圧を発生する。オン時間
幅制御スイッチとしてのトランジスタ46はパルス発生
用比較器48の出力端子とグランドライン31との間に
接続され、そのベースは比較器45の出力端子に接続さ
れている。フォトトランジスタ34の出力ラインと抵抗
33の出力ラインは相互に接続されて加算回路が形成さ
れている。従って、入力信号ライン32には、電流検出
抵抗5に基づく電流帰還信号とフォトトランジスタ34
に基づく電圧帰還信号(電圧制御信号)との和が入力す
る。このため、比較器45及びトランジスタ46は電圧
帰還制御と電流帰還制御との両方を実行する。主トラン
ジスタ4のオン期間においてこの電流が時間と共に増大
し、この電流検出電圧が基準電圧Vthに至ると比較器4
5の出力が高レベルになり、トランジスタ46がオンに
なって駆動回路42の入力端子aがグランドに接続さ
れ、主トランジスタ4は強制的にオフ状態に転換する。
One input terminal of a comparator 45 for determining the ON width of the main transistor 4 is connected to the input signal line 32, and the other input terminal is connected to a reference voltage source 44. The reference voltage source 44 generates a constant reference voltage for determining the ON width with reference to the ground line 31. The transistor 46 as an on-time width control switch is connected between the output terminal of the pulse generating comparator 48 and the ground line 31, and its base is connected to the output terminal of the comparator 45. The output line of the phototransistor 34 and the output line of the resistor 33 are connected to each other to form an adding circuit. Accordingly, a current feedback signal based on the current detection resistor 5 and the phototransistor 34 are input to the input signal line 32.
And a voltage feedback signal (voltage control signal) based on the sum. Therefore, the comparator 45 and the transistor 46 execute both the voltage feedback control and the current feedback control. This current increases with time during the ON period of the main transistor 4, and when the current detection voltage reaches the reference voltage Vth, the comparator 4
5 goes high, transistor 46 is turned on, input terminal a of drive circuit 42 is connected to ground, and main transistor 4 is forcibly turned off.

【0010】定電圧回路47は電源ライン29とグラン
ドライン31との間に接続され、電源ライン29の電圧
を定電圧化してライン59に出力する周知の回路であ
る。ライン59の電圧はライン29の電圧よりも低い。
なお、図示が省略されているが、比較器45、48の電
源端子は定電圧回路47の出力ライン59に接続されて
いる。
The constant voltage circuit 47 is a well-known circuit that is connected between the power supply line 29 and the ground line 31 and that converts the voltage of the power supply line 29 to a constant voltage and outputs it to a line 59. The voltage on line 59 is lower than the voltage on line 29.
Although not shown, the power supply terminals of the comparators 45 and 48 are connected to the output line 59 of the constant voltage circuit 47.

【0011】図3は図1のスタンバイ制御回路36の詳
細とこれに関係する部分を示す。この図3から明らかな
ようにスタンバイ制御回路36は、誤差増幅器即ちオペ
アンプ60と、基準電圧源61と、トランジスタ62
と、抵抗63、64、65と、積分用コンデンサ66と
から成る。オペアンプ60の一方の入力端子は基準電圧
源61に接続され、他方の入力端子は抵抗63を介して
第2の直流出力端子15に接続され、出力端子はライン
40によって発光ダイオード24のカソードに接続され
ている。npn型トランジスタ62のコレクタはオペア
ンプ60の他方の入力端子に接続され、エミッタはグラ
ンドライン39を介して第1及び第2の負荷11、17
のグランド側端子10、16に接続され、ベースはスタ
ンバイ信号入力端子37に接続されている。抵抗64は
第2の直流出力端子15、16間の電圧を分圧してオペ
アンプ60に供給するために抵抗63とグランドライン
39との間に接続されている。従って、スイッチとして
のトランジスタ62は分圧抵抗64に並列に接続されて
いることになる。積分用コンデンサ66は抵抗65を介
してオペアンプ60の負入力端子と出力端子との間に接
続されている。
FIG. 3 shows details of the standby control circuit 36 shown in FIG. 1 and its related parts. As apparent from FIG. 3, the standby control circuit 36 includes an error amplifier or operational amplifier 60, a reference voltage source 61, and a transistor 62.
, Resistors 63, 64, 65 and an integrating capacitor 66. One input terminal of the operational amplifier 60 is connected to the reference voltage source 61, the other input terminal is connected to the second DC output terminal 15 via the resistor 63, and the output terminal is connected to the cathode of the light emitting diode 24 by the line 40. Have been. The collector of the npn-type transistor 62 is connected to the other input terminal of the operational amplifier 60, and the emitter is connected via the ground line 39 to the first and second loads 11, 17.
And the base is connected to a standby signal input terminal 37. The resistor 64 is connected between the resistor 63 and the ground line 39 to divide the voltage between the second DC output terminals 15 and 16 and supply the divided voltage to the operational amplifier 60. Therefore, the transistor 62 as a switch is connected in parallel to the voltage dividing resistor 64. The integrating capacitor 66 is connected between the negative input terminal and the output terminal of the operational amplifier 60 via the resistor 65.

【0012】[0012]

【正常時動作】次に、図1及び図2に示すスイッチング
電源装置の正常時の動作を図5のt0〜t4 期間を参照
して説明する。図5のt0 時点で図2の比較器48の出
力電圧が低レベルから高レベルに転換して制御パルスが
発生し、これに対応するゲート制御信号Vg が主トラン
ジスタ4に図5(D)に示すように印加され、主トラン
ジスタ4がオンになる。これにより、直流電源1と1次
巻線3とトランジスタ4と電流検出用抵抗5とから成る
閉回路に電流I1 が流れる。1次巻線3はインダクタン
スを有するので、電流I1 は傾斜を有して増大し、電流
検出用抵抗5の電圧が電流I1 の波形に対応して変化
し、電流I1 の帰還情報を含む入力電圧Vinも図5
(B)に示すように傾斜を有して増大する。電流I1 に
対応する電圧Vinがt1 時点で基準電圧Vthに達する
と、比較器45の出力が低レベルから高レベルに転換
し、トランジスタ46がオンになり、パルス発生用比較
器48の出力端子がトランジスタ46を介してグランド
に接続され、パルスのオン期間が終了する。パルス発生
用比較器48の出力電圧がt1 時点で低レベルになる
と、ダイオード57がオンになり、比較器48の正入力
端子の電圧V1 が図5(A)に示すように6.5Vから
3.5Vまで低下し、負入力端子の電圧V2 よりも低く
なる。これにより、比較器48の出力電圧の低レベルが
保持される。また、比較器48の出力電圧が低レベルに
なると、ダイオード58がオンになり、トランジスタ5
1のベース電位がこのエミッタ電位よりも低くなり、ト
ランジスタ51のベース・エミッタ間が逆バイアス状態
となり、トランジスタ51がオフになるためコンデンサ
49の充電が停止する。これにより、コンデンサ49の
電荷は抵抗50を介して放出され、この電圧V2 は図5
(A)で破線で示すように一定の傾斜を有して低下す
る。t3 時点でコンデンサ49の電圧即ち比較器48の
負入力端子の電圧V2 が正入力端子の電圧V1 よりも低
くなると、比較器48の出力電圧は再び高レベルに戻
り、次のパルスが発生する。図5(B)のt1 〜t2 期
間における電流I1 に基づく電圧Vinは主トランジスタ
4のストレージ作用に基づく電流によって生じるもので
ある。t2 時点で主トランジスタ4を通る電流I1 が零
になると、主トランジスタ4の一対の主端子間電圧とし
てのドレイン・ソース間電圧Vdsがオン時よりも高くな
る。t2 〜t3 期間では電流I1 が零になるので、オン
時間幅制御用即ち電流帰還制御用比較器45の出力が低
レベルに保持され、オン時間幅制御用トランジスタ46
もオフに保たれる。従って、主トランジスタ4のオフ期
間の決定には比較器45が関与せず、オフ期間(例えば
t1 〜t3)はのこぎり波用コンデンサ49の放電のみ
に依存して決定され、一定になる。t3 時点で比較器4
8の出力電圧が高レベルに戻ると、ダイオード57及び
58はオフになる。これにより、トランジスタ51が再
びオンになり、コンデンサ49が急速に充電され、この
電圧V2 は5Vになる。また、比較器48の正入力端子
の電圧V1 もt3 時点で直ちに6.5Vになる。従っ
て、比較器48の出力電圧は高レベルに保持される。な
お、この出力電圧の高レベルは6.5Vよりも高く設定
されている。
[Normal Operation] Next, the normal operation of the switching power supply shown in FIGS. 1 and 2 will be described with reference to the period t0 to t4 in FIG. At time t0 in FIG. 5, the output voltage of the comparator 48 in FIG. 2 changes from low level to high level to generate a control pulse, and a corresponding gate control signal Vg is applied to the main transistor 4 as shown in FIG. As shown, the main transistor 4 is turned on. As a result, a current I1 flows through a closed circuit including the DC power supply 1, the primary winding 3, the transistor 4, and the current detecting resistor 5. Since the primary winding 3 has an inductance, the current I1 increases with a slope, and the voltage of the current detecting resistor 5 changes in accordance with the waveform of the current I1, and the input voltage including the feedback information of the current I1. Fig. 5 for Vin
It increases with a slope as shown in FIG. When the voltage Vin corresponding to the current I1 reaches the reference voltage Vth at the time t1, the output of the comparator 45 changes from a low level to a high level, the transistor 46 is turned on, and the output terminal of the pulse generation comparator 48 is The transistor is connected to the ground via the transistor 46, and the ON period of the pulse ends. When the output voltage of the pulse generating comparator 48 becomes low at time t1, the diode 57 is turned on, and the voltage V1 at the positive input terminal of the comparator 48 changes from 6.5V to 3V as shown in FIG. .5 V, which is lower than the voltage V2 at the negative input terminal. As a result, the low level of the output voltage of the comparator 48 is maintained. When the output voltage of the comparator 48 goes low, the diode 58 turns on and the transistor 5
1 is lower than the emitter potential, the base-emitter of the transistor 51 is in a reverse bias state, and the transistor 51 is turned off, so that the charging of the capacitor 49 is stopped. As a result, the charge of the capacitor 49 is released through the resistor 50, and the voltage V2 is
As shown by a broken line in FIG. At time t3, when the voltage of the capacitor 49, that is, the voltage V2 of the negative input terminal of the comparator 48 becomes lower than the voltage V1 of the positive input terminal, the output voltage of the comparator 48 returns to the high level again, and the next pulse is generated. The voltage Vin based on the current I1 during the period from t1 to t2 in FIG. 5B is generated by the current based on the storage action of the main transistor 4. When the current I1 passing through the main transistor 4 at time t2 becomes zero, the drain-source voltage Vds as a voltage between a pair of main terminals of the main transistor 4 becomes higher than when it is on. Since the current I1 becomes zero during the period from t2 to t3, the output of the comparator 45 for controlling the on-time width, that is, the current feedback control, is held at a low level, and the transistor 46 for controlling the on-time width is used.
Is also kept off. Therefore, the comparator 45 is not involved in the determination of the off-period of the main transistor 4, and the off-period (for example, t1 to t3) is determined depending only on the discharge of the sawtooth-wave capacitor 49 and is constant. Comparator 4 at time t3
When the output voltage of 8 returns to a high level, diodes 57 and 58 are turned off. As a result, the transistor 51 is turned on again, the capacitor 49 is rapidly charged, and the voltage V2 becomes 5V. Further, the voltage V1 at the positive input terminal of the comparator 48 immediately becomes 6.5V at the time t3. Therefore, the output voltage of the comparator 48 is kept at a high level. The high level of the output voltage is set higher than 6.5V.

【0013】[0013]

【正常負荷時の電圧制御】負荷11の両端電圧が例えば
基準値よりも高くなると、比較器45の正入力端子の入
力電圧Vinが高くなり、主トランジスタ4のオン開始点
から早い時期に基準電圧Vthに達し、比較器45の出力
が高レベルに転換し、トランジスタ46がオンになるこ
とによりPWMパルスのオン期間が終了し、PWMパル
スのオン幅が狭くなる。PWMパルス列のオフ幅は一定
であるので、主トランジスタ4のデューティ比は小さく
なり、出力電圧が基準に戻される。出力電圧が基準値よ
りも低くなった時には上記の高くなった時と逆の動作に
なる。
[Voltage Control During Normal Load] When the voltage between both ends of the load 11 becomes higher than the reference value, for example, the input voltage Vin of the positive input terminal of the comparator 45 increases, and the reference voltage becomes earlier than the starting point of turning on the main transistor 4. When the voltage reaches Vth, the output of the comparator 45 changes to a high level, and the transistor 46 is turned on, whereby the on-period of the PWM pulse ends, and the on-width of the PWM pulse is reduced. Since the off width of the PWM pulse train is constant, the duty ratio of the main transistor 4 is reduced, and the output voltage is returned to the reference. When the output voltage becomes lower than the reference value, the operation is the reverse of that when the output voltage becomes higher.

【0014】[0014]

【スタンバイ動作】スタンバイ信号入力端子37は、正
常負荷時に高レベルに保たれ、スタンバイ時(待機時)
に低レベル又はオープン状態になる。従って、正常負荷
時にはトランジスタ62はオンに保たれ、増幅器60の
負入力端子がグランドレベルとなり、この出力電圧が高
レベルになる。この結果、正常時にはスタンバイ制御回
路36は発光ダイオード24による帰還制御に実質的に
関係しない。他方、スタンバイ時には端子37が低レベ
ルになり、トランジスタ62がオフになるので、オペア
ンプ60の負入力端子の電圧は第2の直流出力端子1
5、16間の電圧Vo2に対応した値になる。オペアンプ
60の出力電圧は負入力端子の電圧と正入力端子の基準
電圧の差に対応した値に直ちにならず、この差の値の積
分値となる。従って、スタンバイ状態に転換した直後に
はオペアンプ60の出力電圧は比較的高いので、発光ダ
イオード24の電流If の増加が急激には発生しない。
オペアンプ60の出力は徐々に低下するので、発光ダイ
オード24の電流If が徐々に増大する。発光ダイオー
ド24の電流If が増加すると、出力電圧Vo1が所定値
よりも高くなったことを示すと等価な状態になり、主ト
ランジスタ4のオン時間幅が狭くなる。図6はスタンバ
イ状態の期間中の一部を示し、スタンバイ状態開始時の
動作を示していない。しかし、スタンバイ状態の開始時
においても図6のt1 〜t3 期間と同様な動作が生じ
る。従って、スタンバイ動作開始の動作も図6を参照し
て説明する。スタンバイ状態は実質的に無負荷であるの
で、主トランジスタ4のオン時間幅が狭くなっても、平
滑用コンデンサ8、14で積分された出力電圧Vo1、V
o2の上昇が図6(D)に示すように生じる。しかし、ス
タンバイ状態においては、オペアンプ60の出力が低レ
ベルになるので、電圧制御信号形成回路18のトランジ
スタ23による定電圧制御動作は生じない。オペアンプ
60の出力電圧が積分動作を伴なって徐々に低くなる
と、発光ダイオード24の電流If が徐々に増大し、図
6のt2 〜t4 期間に示すように発光ダイオード24の
電流If が所定レベルIr 以上になると、図2の比較器
45の出力が高レベルに転換し、PWMパルス形成用比
較器48の出力ラインがグランドに接続され、主トラン
ジスタ4が駆動されなくなる。図6のt2 時点からt4
時点まで主トランジスタ4のオン駆動が行われないと、
平滑用コンデンサ8、14の電圧Vo1、Vo2の低下が生
じる。出力電圧Vo1、Vo2の低下がt2 から生じてもオ
ペアンプ60とコンデンサ66の積分回路の出力電圧の
低下が直ちに停止しないで図6のt3 時点まで低下を続
け、発光ダイオード24の電流If の増大がt3 時点ま
で続く。t2 時点から出力電圧Vo2が図6(D)に示す
ように低下すると、少し遅れを有してt3 時点からオペ
アンプ60の出力電圧の上昇が始まり、発光ダイオード
24の電流If はt3 から低下し、t4 時点で主トラン
ジスタ4のオン・オフ停止所定レベルIr を上から下に
向って横切る。これにより、t4 時点で図2の比較器4
5の出力が低レベルに転換し、トランジスタ46がオフ
に転換し、主トランジスタ4のオン・オフ動作が開始す
る。t4 時点以後においてはt0 〜t4 期間と同様な動
作が繰返して生じる。なお、t1 〜t2 期間において発
光ダイオード24の電流If が傾斜を有して増大する
と、図6(A)(B)から明らかなように主トランジス
タ4のオン時間幅は徐々に狭くなり、且つここを流れる
電流I1 の最大振幅値も徐々に小さくなる。主トランジ
スタ4が図6のt2 〜t4 に示す休止期間を有してオン
・オフし、且つt1 〜t2 期間でオン時間幅が徐々に狭
くなることによって間欠発振動作となり、電力損失の低
減が図られる。
[Standby operation] The standby signal input terminal 37 is maintained at a high level during normal load, and during standby (standby).
Low or open. Therefore, during a normal load, the transistor 62 is kept on, the negative input terminal of the amplifier 60 is at the ground level, and the output voltage is at the high level. As a result, the standby control circuit 36 does not substantially relate to the feedback control by the light emitting diode 24 in the normal state. On the other hand, at the time of standby, the terminal 37 becomes low level and the transistor 62 is turned off, so that the voltage of the negative input terminal of the operational amplifier 60 becomes the second DC output terminal 1.
The value corresponds to the voltage Vo2 between 5 and 16. The output voltage of the operational amplifier 60 does not immediately become a value corresponding to the difference between the voltage at the negative input terminal and the reference voltage at the positive input terminal, but becomes an integrated value of the difference value. Therefore, immediately after the transition to the standby state, the output voltage of the operational amplifier 60 is relatively high, so that the current If of the light emitting diode 24 does not suddenly increase.
Since the output of the operational amplifier 60 gradually decreases, the current If of the light emitting diode 24 gradually increases. When the current If of the light emitting diode 24 increases, the state becomes equivalent to indicating that the output voltage Vo1 has become higher than a predetermined value, and the on-time width of the main transistor 4 is reduced. FIG. 6 shows a part during the standby state, and does not show the operation at the start of the standby state. However, at the start of the standby state, the same operation as in the period from t1 to t3 in FIG. 6 occurs. Therefore, the operation of starting the standby operation will be described with reference to FIG. Since the standby state is substantially no load, even if the ON time width of the main transistor 4 becomes narrow, the output voltages Vo1, V integrated by the smoothing capacitors 8, 14 are reduced.
An increase in o2 occurs as shown in FIG. However, in the standby state, since the output of the operational amplifier 60 is at a low level, the constant voltage control operation by the transistor 23 of the voltage control signal forming circuit 18 does not occur. When the output voltage of the operational amplifier 60 gradually decreases with the integration operation, the current If of the light emitting diode 24 gradually increases, and the current If of the light emitting diode 24 becomes the predetermined level Ir as shown in a period from t2 to t4 in FIG. Then, the output of the comparator 45 in FIG. 2 is changed to a high level, the output line of the PWM pulse forming comparator 48 is connected to the ground, and the main transistor 4 is not driven. From time t2 in FIG. 6 to time t4
If the main transistor 4 is not turned on until the time,
The voltages Vo1 and Vo2 of the smoothing capacitors 8 and 14 decrease. Even if the output voltages Vo1 and Vo2 decrease from t2, the decrease in the output voltage of the integrating circuit of the operational amplifier 60 and the capacitor 66 does not stop immediately but continues to decrease until the time t3 in FIG. It continues until time t3. When the output voltage Vo2 decreases as shown in FIG. 6D from the time point t2, the output voltage of the operational amplifier 60 starts increasing at a time point t3 with a slight delay, and the current If of the light emitting diode 24 decreases from the time t3. At time t4, the main transistor 4 crosses the on / off stop predetermined level Ir from top to bottom. Thus, at time t4, the comparator 4 in FIG.
The output of 5 turns low, transistor 46 turns off, and the on / off operation of main transistor 4 begins. After time t4, the same operation as in the period from t0 to t4 is repeated. When the current If of the light emitting diode 24 increases with a slope during the period from t1 to t2, the on-time width of the main transistor 4 gradually decreases as is clear from FIGS. 6A and 6B. The maximum amplitude value of the current I1 flowing through the current also gradually decreases. The main transistor 4 is turned on and off with a pause period from t2 to t4 in FIG. 6, and the on-time width is gradually narrowed during the period from t1 to t2. It is.

【0015】[0015]

【発明が解決しようとする課題】ところで、図3に示す
従来のスタンバイ制御回路36を使用したスイッチング
電源装置において、オペアンプ60及び発光ダイオード
24とフォトトランジスタ34とのフォトカプラーのゲ
インのバラツキがあると、図6における発光ダイオード
24の電流If 即ち帰還電流のバラツキが生じ、t2 〜
t4 の休止期間が短くなり過ぎて消費電力の低減効果を
十分に得ることができないことがある。また、図6
(B)では必ずしも明確でないが、主トランジスタ4の
電流I1 の振幅は図6(C)のt0 〜t2 期間に示す発
光ダイオード24の電流If の変化に応じて変化する。
電流If は変曲点を有するように変化するので、主トラ
ンジスタ4の電流I1 の振幅の変化が急激に生じ、この
ピ−クが大きくなり、トランス2から唸り音が発生する
ことがある。また、電源1のオフ時に、電源1が整流回
路と平滑コンデンサで構成されていると、電源電圧が直
ちに零にはならず徐々に低下する。この様に電源電圧が
低下した場合においても電流I1 のピ−クが大きくな
り、トランス2の唸り音が発生することがある。
By the way, in the switching power supply device using the conventional standby control circuit 36 shown in FIG. 3, if there is a variation in the gain of the operational amplifier 60 and the photocoupler of the light emitting diode 24 and the phototransistor 34. 6, the current If of the light emitting diode 24 in FIG.
In some cases, the pause period of t4 becomes too short to sufficiently obtain the effect of reducing power consumption. FIG.
6B, the amplitude of the current I1 of the main transistor 4 changes according to the change of the current If of the light emitting diode 24 during the period from t0 to t2 in FIG. 6C.
Since the current If changes so as to have an inflection point, the amplitude of the current I1 of the main transistor 4 changes suddenly, and this peak becomes large, so that the transformer 2 may generate a growling sound. In addition, when the power supply 1 is turned off, if the power supply 1 is composed of a rectifier circuit and a smoothing capacitor, the power supply voltage does not immediately become zero but gradually decreases. Even when the power supply voltage is reduced in this manner, the peak of the current I1 increases, and a humming sound of the transformer 2 may be generated.

【0016】そこで、本発明の目的は、安定したスタン
バイ状態を得ることができるスイッチング電源装置を提
供することにある。
An object of the present invention is to provide a switching power supply capable of obtaining a stable standby state.

【0017】[0017]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、直流電源の一端と他端
との間に接続されたトランスの1次巻線とスイッチとの
直列回路と、前記1次巻線に電磁結合された2次巻線
と、負荷に直流電圧を供給するために前記2次巻線に接
続された出力整流平滑回路と、前記出力整流平滑回路の
出力電圧を検出する電圧検出回路と、基準電圧を与える
ための基準電圧源と、前記電圧検出回路から得られる検
出電圧と前記基準電圧源の基準電圧との差に対応する誤
差信号を形成する誤差信号形成回路と、正常負荷モード
と正常負荷よりも軽い軽負荷モードとを区別するための
モード信号を受け入れるモード信号入力端子と、前記モ
ード信号が前記軽負荷モードを示している時には、前記
正常負荷モードにおける前記スイッチのオン・オフ周期
の複数倍の時間よりも長い所定の周期で軽負荷制御パル
スを繰返して発生し、前記モード信号が前記正常負荷モ
ードを示している時には前記軽負荷制御パルスを発生し
ない軽負荷制御パルス発生器と、前記誤差信号形成回路
の出力と前記軽負荷制御パルス発生器の出力との合成信
号を形成する合成手段と、前記スイッチをオン・オフ制
御するための制御信号を形成するものであって、前記出
力整流平滑回路の出力電圧を所定値に保つように前記合
成信号に応答して前記スイッチのオン時間幅を制御する
ように形成されたスイッチ制御信号形成回路とを備えた
スイッチング電源装置に係わるものである。なお、請求
項2に示すように軽負荷制御パルスとしての方形波パル
スを傾斜を有する波形(例えば、三角波又は正弦波)に
変換する回路を設けることが望ましい。また、請求項3
に示すように合成手段を発光ダイオードを使用して構成
することが望ましい。また、請求項4に示すようにスイ
ッチ制御信号形成回路は電流検出手段を有する電流帰還
型であることが望ましい。また、請求項5に示すように
第1及び第2の出力整流平滑回路を設けることができ
る。また、請求項6に示すように、請求項5の発明にお
いても請求項2と同様に波形変換回路を設けることが望
ましい。また、請求項7に示すように、請求項5の発明
においても合成手段を発光ダイオードを含む回路にする
ことが望ましい。また、請求項8に示すように、昇圧型
スイッチング電源装置に構成することができる。更に、
降圧型又はフォワ−ド型等のスイッチング電源装置にも
本発明を適用することができる。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems and to achieve the above-mentioned object, the present invention provides a method of connecting a primary winding of a transformer and a switch connected between one end and the other end of a DC power supply. A series circuit, a secondary winding electromagnetically coupled to the primary winding, an output rectification smoothing circuit connected to the secondary winding to supply a DC voltage to a load, and A voltage detection circuit for detecting an output voltage, a reference voltage source for providing a reference voltage, and an error forming an error signal corresponding to a difference between the detection voltage obtained from the voltage detection circuit and the reference voltage of the reference voltage source. A signal forming circuit, a mode signal input terminal for receiving a mode signal for distinguishing between a normal load mode and a light load mode lighter than the normal load, and a normal load mode when the mode signal indicates the light load mode. Mode The light load control pulse is repeatedly generated at a predetermined period longer than a multiple of the ON / OFF period of the switch, and the light load control pulse is generated when the mode signal indicates the normal load mode. A light load control pulse generator, a synthesizing means for forming a synthesized signal of the output of the error signal forming circuit and the output of the light load control pulse generator, and a control signal for on / off control of the switch. A switch control signal forming circuit formed so as to control an on-time width of the switch in response to the composite signal so as to maintain an output voltage of the output rectifying / smoothing circuit at a predetermined value. The present invention relates to a switching power supply device provided. It is desirable to provide a circuit for converting a square wave pulse as a light load control pulse into a waveform having a slope (for example, a triangular wave or a sine wave). Claim 3
As shown in (1), it is desirable that the combining means be configured using light emitting diodes. It is preferable that the switch control signal forming circuit is of a current feedback type having current detecting means. Further, the first and second output rectifying / smoothing circuits can be provided. As described in claim 6, in the invention of claim 5, it is desirable to provide a waveform conversion circuit in the same manner as in claim 2. As described in claim 7, in the invention of claim 5, it is desirable that the synthesizing means is a circuit including a light emitting diode. Further, the present invention can be configured as a boost switching power supply device. Furthermore,
The present invention can be applied to a step-down type or a forward type switching power supply.

【0018】[0018]

【発明の効果】各請求項の発明によれば、軽負荷制御パ
ルス発生器を設け、軽負荷モード時には所定の周期で軽
負荷制御パルスを発生させ、軽負荷制御パルスと誤差信
号との合成でスイッチのオン・オフ制御信号を形成する
ので、回路定数のバラツキ、電源電圧の変動等に拘ら
ず、スイッチのオン・オフ動作の中断期間を安定的に得
ることができ、軽負荷時(例えばスタンバイ時)の消費
電力の低減効果を確実に得ることができる。また、請求
項2、6の発明によれば、軽負荷制御パルスによる制御
が傾斜を有して徐々に行われるので、トランスの励磁の
急激な変化が発生せず、トランスの唸り音を抑制するこ
とができる。また、請求項3、7の発明によれば、誤差
信号と軽負荷制御パルス又はこれに対応する信号との合
成を容易に達成することができる。また、請求項5の発
明によれば、軽負荷モードに駆動する負荷と正常負荷時
に駆動する負荷とを容易に区別することができる。
According to the invention of each claim, a light load control pulse generator is provided, and in a light load mode, a light load control pulse is generated at a predetermined cycle, and a light load control pulse and an error signal are synthesized. Since the on / off control signal of the switch is formed, the interruption period of the on / off operation of the switch can be stably obtained irrespective of the variation of the circuit constant, the fluctuation of the power supply voltage, and the like. ) Can be reliably obtained. Further, according to the second and sixth aspects of the present invention, since the control by the light load control pulse is performed gradually with an inclination, a sudden change in the excitation of the transformer does not occur, and the noise of the transformer is suppressed. be able to. According to the third and seventh aspects of the present invention, it is possible to easily achieve the synthesis of the error signal and the light load control pulse or a signal corresponding thereto. Further, according to the invention of claim 5, it is possible to easily distinguish a load driven in the light load mode from a load driven in the normal load.

【0019】[0019]

【実施形態及び実施例】次に、図面を参照して本発明の
実施例及び実施形態を説明する。但し、図7〜図11に
おいて、図1〜図6と実質的に同一の部分には同一の符
号を付してその説明を省略する。また、本実施例の説明
に図2も参照する。
Embodiments and Examples Next, examples and embodiments of the present invention will be described with reference to the drawings. However, in FIGS. 7 to 11, substantially the same parts as those in FIGS. 1 to 6 are denoted by the same reference numerals, and description thereof will be omitted. FIG. 2 is also referred to in the description of the present embodiment.

【0020】[0020]

【第1の実施例】図7は本発明の実施例に従うスイッチ
ング電源装置を示す。図7のスイッチング電源装置は、
スタンバイ制御回路36aを除いて図1のスイッチング
電源装置と同一に構成されている。図7のスタンバイ制
御回路36aは、図8から明らかなようにスタンバイ制
御パルス発生器70と波形変換回路71とから成る。
FIG. 7 shows a switching power supply according to an embodiment of the present invention. The switching power supply of FIG.
Except for the standby control circuit 36a, the configuration is the same as that of the switching power supply device of FIG. The standby control circuit 36a shown in FIG. 7 includes a standby control pulse generator 70 and a waveform conversion circuit 71, as is apparent from FIG.

【0021】スタンバイ制御パルス発生器70は、軽負
荷制御パルス発生器として機能するものであって、スタ
ンバイ信号入力端子37のスタンバイ信号(軽負荷モー
ド信号)に応答して図9(D)に示す方形波パルスから
成るスタンバイ制御パルス(軽負荷制御パルス)を所定
の周期で繰返して発生するものである。スタンバイ制御
パルスの繰返し周波数は700〜1000Hz程度であ
る。主トランジスタ4の正常負荷時のオン・オフ繰返し
周波数は約50〜60kHz であるので、スタンバイ制御
パルスの周波数は主トランジスタ4のオン・オフ繰返し
周波数よりも大幅に低い。図7及び図8のスタンバイ信
号入力端子37は、図1及び図2のそれと同様に、正常
負荷モード時に高レベル、スタンバイモード(軽負荷モ
ード)時に低レベル又はオープンになる。スタンバイ制
御パルス発生器70はスタンバイモードを示す低レベル
入力に応答して図9(D)のスタンバイ制御パルスを発
生し、正常負荷モードを示す高レベルに応答して低レベ
ル(0V)出力を発生する。勿論入力端子37に正常負
荷モード時に低レベル信号を入力させ、スタンバイモー
ド時に高レベル信号を入力させるように変形することが
できる。
The standby control pulse generator 70 functions as a light load control pulse generator and responds to a standby signal (light load mode signal) at a standby signal input terminal 37 as shown in FIG. A standby control pulse (light load control pulse) composed of a square wave pulse is repeatedly generated at a predetermined cycle. The repetition frequency of the standby control pulse is about 700 to 1000 Hz. Since the on / off repetition frequency of the main transistor 4 under normal load is about 50 to 60 kHz, the frequency of the standby control pulse is much lower than the on / off repetition frequency of the main transistor 4. The standby signal input terminal 37 in FIGS. 7 and 8 becomes high level in the normal load mode and low level or open in the standby mode (light load mode) as in FIGS. The standby control pulse generator 70 generates the standby control pulse shown in FIG. 9D in response to the low level input indicating the standby mode, and generates the low level (0 V) output in response to the high level indicating the normal load mode. I do. Of course, the input terminal 37 can be modified so that a low-level signal is input in the normal load mode and a high-level signal is input in the standby mode.

【0022】波形変換回路71は、npn型トランジス
タ72と、コンデンサ73と、2つの抵抗74、75と
から成る。トランジスタ72のベースは抵抗74を介し
てスタンバイ制御パルス発生器70の出力端子に接続さ
れ、コレクタは抵抗75を介して発光ダイオード24の
カソードに接続され、エミッタはグランドライン39に
接続されている。従って、スタンバイ制御用トランジス
タ72は誤差増幅用トランジスタ23に並列に接続され
ていることになる。積分作用又は平滑作用を有するコン
デンサ73はトランジスタ72のコレクタ・ベース間に
接続されている。誤差信号形成回路即ち誤差増幅器とし
てのトランジスタ23の誤差信号出力ライン即ちコレク
タとスタンバイ制御回路36aの出力ライン40とは相
互に接続され且つ共通の発光ダイオード24のカソード
に接続されている。誤差信号出力ラインとスタンバイ制
御信号出力ライン40と発光ダイオード24とによって
誤差信号とスタンバイ制御信号との合成回路が形成され
ていることになり、発光ダイオード24からは上記合成
回路の合成信号に対応した光出力が得られる。この光出
力はフォトトランジスタ34で電気信号に変換され、フ
ォトトランジスタ34の出力ラインと電流検出抵抗5の
出力ラインとの結合による加算回路において定電圧制御
信号(電圧帰還信号)と電流検出信号(電流帰還信号)
との加算が実行され、図2の比較器45の入力となる。
The waveform conversion circuit 71 includes an npn-type transistor 72, a capacitor 73, and two resistors 74 and 75. The base of the transistor 72 is connected to the output terminal of the standby control pulse generator 70 via a resistor 74, the collector is connected to the cathode of the light emitting diode 24 via a resistor 75, and the emitter is connected to the ground line 39. Therefore, the standby control transistor 72 is connected in parallel to the error amplification transistor 23. A capacitor 73 having an integrating action or a smoothing action is connected between the collector and the base of the transistor 72. An error signal output line or collector of the transistor 23 as an error signal forming circuit or error amplifier and the output line 40 of the standby control circuit 36a are connected to each other and to the cathode of the common light emitting diode 24. The error signal output line, the standby control signal output line 40, and the light emitting diode 24 form a combined circuit of the error signal and the standby control signal, and the light emitting diode 24 corresponds to the combined signal of the combined circuit. Light output is obtained. This light output is converted into an electric signal by the phototransistor 34, and a constant voltage control signal (voltage feedback signal) and a current detection signal (current) are output by an addition circuit formed by coupling the output line of the phototransistor 34 and the output line of the current detection resistor 5. Feedback signal)
Is added to the input of the comparator 45 in FIG.

【0023】正常負荷モード時即ちスタンバイ(待機)
時でない時には、図8のスタンバイ制御パルス発生器7
0の出力が低レベル(零ボルト)になり、トランジスタ
72がオフに保たれ、ライン40に電流が流れない。従
って、スタンバイ制御回路36aに無関係に定電圧制御
が実行される。
In normal load mode, ie, standby (standby)
If not, the standby control pulse generator 7 of FIG.
The zero output goes low (zero volts), transistor 72 is held off and no current flows on line 40. Therefore, the constant voltage control is performed irrespective of the standby control circuit 36a.

【0024】スタンバイ時においては、スタンバイ制御
パルス発生器70から図9(D)のスタンバイ制御パル
スが発生し、これがトランジスタ72のベースに印加さ
れる。トランジスタ72のコレクタ・ベ−ス間に積分用
コンデンサ73が接続されているので、例えば、図9の
t1 時点でスタンバイ制御パルスが低レベルから高レベ
ルに転換してもトランジスタ72のコレクタ電流I72
は、図9(B)に示すように急激には増大しないで徐々
に大きくなる。この実施例ではトランジスタ72のコレ
クタ電流I72の最大レベルは主トランジスタ4をオフに
する基準値Ir よりも低い。誤差増幅器としてのトラン
ジスタ23のコレクタ電流I23は部分的に見ると図9に
示すように平坦に保たれている。発光ダイオード24の
電流If は図9(C)に示すように図9(A)(B)の
電流I23とI72の合成になり、主トランジスタ4をオフ
にする基準レベルIr をt2 〜t4 期間で横切る。この
t2〜t4 期間には発光ダイオード24の電流If が大
きくなり、図2のフォトトランジスタ34のインピーダ
ンスが低くなり、比較器45の入力電圧Vinが基準電圧
Vthを横切るのでトランジスタ46がオンになり、主ト
ランジスタ4の比較器48の出力パルスの主トランジス
タ4への伝送が遮断され、図9に示すようにt2 〜t4
期間では主トランジスタ4の電流I1 は実質的に零にな
る。この結果、主トランジスタ4が700〜1000Hz
程度の低い周波数で間欠的に駆動される。なお、図9
(E)のt0 〜t2 期間、t4 〜t6 期間には主トラン
ジスタ4が50〜60kHz 程度の高い繰返し周波数でオ
ン・オフしている。
During standby, the standby control pulse generator 70 generates a standby control pulse shown in FIG. 9D, which is applied to the base of the transistor 72. Since the integrating capacitor 73 is connected between the collector and the base of the transistor 72, for example, even if the standby control pulse changes from a low level to a high level at time t1 in FIG.
Does not suddenly increase as shown in FIG. 9B, but gradually increases. In this embodiment, the maximum level of the collector current I72 of the transistor 72 is lower than the reference value Ir for turning off the main transistor 4. The collector current I23 of the transistor 23 as an error amplifier is partially kept flat as shown in FIG. The current If of the light emitting diode 24 is a combination of the currents I23 and I72 of FIGS. 9A and 9B as shown in FIG. 9C, and the reference level Ir for turning off the main transistor 4 is set in the period t2 to t4. Cross. During the period from t2 to t4, the current If of the light emitting diode 24 increases, the impedance of the phototransistor 34 in FIG. 2 decreases, and the input voltage Vin of the comparator 45 crosses the reference voltage Vth, so that the transistor 46 is turned on. The transmission of the output pulse of the comparator 48 of the main transistor 4 to the main transistor 4 is cut off, and as shown in FIG.
During the period, the current I1 of the main transistor 4 becomes substantially zero. As a result, the main transistor 4 operates at 700 to 1000 Hz.
It is driven intermittently at a low frequency. Note that FIG.
The main transistor 4 is turned on and off at a high repetition frequency of about 50 to 60 kHz during the period from t0 to t2 and the period from t4 to t6 in (E).

【0025】スタンバイ時において、主トランジスタ4
がt2 〜t4 のような休止期間を有してオン・オフし、
且つ図9(E)及び図10(B)に示すように電流I1
の振幅が制限されると、間欠発振動作となり、電力損失
の低減が図られる。
At the time of standby, the main transistor 4
Turns on and off with a pause such as t2 to t4,
9 (E) and FIG. 10 (B).
Is limited, the operation becomes an intermittent oscillation operation, and the power loss is reduced.

【0026】本実施例では、スタンバイ制御パルス発生
器70の出力パルスによって強制的に主トランジスタ4
が間欠駆動(断続駆動)されるので、電圧帰還制御回路
のゲインのバラツキ又は入力電圧の変動が生じても、安
定的に主トランジスタ4を間欠動作即ちスタンバイ動作
させることができる。また、図9(E)及び図10
(B)に示すように主トランジスタ4の電流I1の振幅
及びオン時間幅が徐々に増大し、徐々に減少するので、
トランス2の磁束の急激な変化が発生しなくなり、トラ
ンス2の唸り音を抑制することができる。また、電源切
断時においては、スタンバイ用の電圧帰還信号発生する
ためのパルス発生器が停止することにより、動作モ−ド
は連続発振モ−ドとなり、スイッチングパルスの幅を大
きくすることを抑制するために、トランス2から唸り音
が発生しない。
In the present embodiment, the main transistor 4 is forcibly forced by the output pulse of the standby control pulse generator 70.
Is intermittently driven (intermittently driven), so that the main transistor 4 can be stably operated intermittently, that is, stand-by operation, even if the gain of the voltage feedback control circuit varies or the input voltage fluctuates. 9 (E) and FIG.
As shown in (B), the amplitude and the on-time width of the current I1 of the main transistor 4 gradually increase and gradually decrease.
A sudden change in the magnetic flux of the transformer 2 does not occur, and the growling noise of the transformer 2 can be suppressed. When the power is turned off, the pulse generator for generating the voltage feedback signal for standby is stopped, so that the operation mode becomes the continuous oscillation mode, and the width of the switching pulse is prevented from increasing. Therefore, no humming sound is generated from the transformer 2.

【0027】[0027]

【第2の実施例】次に、図11に示す第2の実施例のス
イッチング電源装置を説明する。但し、図11におい
て、図7と実質的に同一の部分には同一の符号を付して
その説明を省略する。図11のスイッチング電源装置は
昇圧型スイッチング電源装置であって。主トランジスタ
4と電流検出抵抗5の直列回路に対して並列にダイオー
ド6とコンデンサ7の出力整流平滑回路が接続されてい
る。昇圧用リアクトル3aは電源1と主トランジスタ4
の間に接続されている。制御回路の電源を構成するため
にリアクトル3aに巻線25が電磁結合されている。第
2の実施例は昇圧型に構成した点を除いては、第1の実
施例と同一であるので、第1の実施例と同一の作用効果
を得ることができる。
Second Embodiment Next, a switching power supply according to a second embodiment shown in FIG. 11 will be described. However, in FIG. 11, substantially the same parts as those in FIG. 7 are denoted by the same reference numerals, and description thereof will be omitted. The switching power supply of FIG. 11 is a step-up switching power supply. An output rectifying / smoothing circuit of a diode 6 and a capacitor 7 is connected in parallel with a series circuit of the main transistor 4 and the current detection resistor 5. The step-up reactor 3a comprises a power supply 1 and a main transistor 4
Connected between A winding 25 is electromagnetically coupled to the reactor 3a to constitute a power supply for the control circuit. The second embodiment is the same as the first embodiment except that it is configured as a boost type, so that the same operation and effect as the first embodiment can be obtained.

【0028】[0028]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 第2の出力電圧Vo2を得る回路を省いた発光ダ
イオード24を第1の出力端子9に接続することができ
る。 (2) 主トランジスタ4をオン・オフ制御するための
スイッチ制御信号形成回路の構成を種々に変形できる。
例えば、コンデンサ49の充電又は放電の制御によって
もPWMパルスの幅制御又はPWMパルスの間欠的発生
を行うことができる。 (3)主トランジスタ4をバイポーラトランジスタに置
き換えることができる。 (4) 発光ダイオード24とホトトランジスタ34と
の光結合回路を省いて電気的に結合する回路構成とする
ことができる。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The light emitting diode 24 without the circuit for obtaining the second output voltage Vo2 can be connected to the first output terminal 9. (2) The configuration of the switch control signal forming circuit for turning on / off the main transistor 4 can be variously modified.
For example, the width control of the PWM pulse or the intermittent generation of the PWM pulse can also be performed by controlling the charge or discharge of the capacitor 49. (3) The main transistor 4 can be replaced with a bipolar transistor. (4) A circuit configuration in which the light coupling circuit between the light emitting diode 24 and the phototransistor 34 is electrically omitted can be omitted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のスイッチング電源装置を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a conventional switching power supply device.

【図2】図1のスイッチ制御信号形成回路とこの近傍部
分を示す回路図である。
FIG. 2 is a circuit diagram showing a switch control signal forming circuit of FIG. 1 and a portion in the vicinity thereof;

【図3】図1のスタンバイ制御回路とこの近傍を詳しく
示す回路図である。
FIG. 3 is a circuit diagram showing a standby control circuit of FIG. 1 and its vicinity in detail;

【図4】図2の駆動回路を詳しく示す回路図である。FIG. 4 is a circuit diagram showing the driving circuit of FIG. 2 in detail.

【図5】図2の各部の状態を示す波形図である。FIG. 5 is a waveform diagram showing a state of each unit in FIG. 2;

【図6】図2及び図3の各部の状態を示す波形図であ
る。
FIG. 6 is a waveform chart showing a state of each part in FIGS. 2 and 3;

【図7】本発明の第1の実施例のスイッチング電源装置
を示す回路図である。
FIG. 7 is a circuit diagram showing a switching power supply according to the first embodiment of the present invention.

【図8】図7のスタンバイ制御回路とこの近傍を詳しく
示す回路図である。
8 is a circuit diagram showing the standby control circuit of FIG. 7 and its vicinity in detail.

【図9】図7及び図8の各部の状態を示す波形図であ
る。
FIG. 9 is a waveform diagram showing a state of each unit in FIGS. 7 and 8;

【図10】図7及び素8の各部の状態を詳しく示す波形
図である。
FIG. 10 is a waveform diagram showing the state of each part of FIG. 7 and element 8 in detail.

【図11】第2の実施例のスイッチング電源装置を示す
回路図である。
FIG. 11 is a circuit diagram showing a switching power supply device according to a second embodiment.

【符号の説明】[Explanation of symbols]

3 1次巻線 4 トランジスタ 36a スタンバイ制御回路 70 スタンバイ制御パルス発生器 72 トランジスタ 73 積分用コンデンサ 3 Primary winding 4 Transistor 36a Standby control circuit 70 Standby control pulse generator 72 Transistor 73 Integration capacitor

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5H730 AA02 AA14 BB14 BB42 BB57 DD04 DD28 EE02 EE07 EE73 FD01 FD41 FD51 FF19 FG05 VV01 XC20  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5H730 AA02 AA14 BB14 BB42 BB57 DD04 DD28 EE02 EE07 EE73 FD01 FD41 FD51 FF19 FG05 VV01 XC20

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 直流電源の一端と他端との間に接続され
たトランスの1次巻線とスイッチとの直列回路と、 前記1次巻線に電磁結合された2次巻線と、 負荷に直流電圧を供給するために前記2次巻線に接続さ
れた出力整流平滑回路と、 前記出力平滑整流回路の出力電圧を検出する電圧検出回
路と、 基準電圧を与えるための基準電圧源と、 前記電圧検出回路から得られる検出電圧と前記基準電圧
源の基準電圧との差に対応する誤差信号を形成する誤差
信号形成回路と、 正常負荷モードと正常負荷よりも軽い軽負荷モードとを
区別するためのモード信号を受け入れるモード信号入力
端子と、 前記モード信号が前記軽負荷モードを示している時に
は、前記正常負荷モードにおける前記スイッチのオン・
オフ周期の複数倍の時間よりも長い所定の周期で軽負荷
制御パルスを繰返して発生し、前記モード信号が前記正
常負荷モードを示している時には前記軽負荷制御パルス
を発生しない軽負荷制御パルス発生器と、 前記誤差信号形成回路の出力と前記軽負荷制御パルス発
生器の出力との合成信号を形成する合成手段と、 前記スイッチをオン・オフ制御するための制御信号を形
成するものであって、前記出力整流平滑回路の出力電圧
を所定値に保つように前記合成信号に応答して前記スイ
ッチのオン時間幅を制御するように形成されたスイッチ
制御信号形成回路とを備えたスイッチング電源装置。
1. A series circuit of a primary winding of a transformer and a switch connected between one end and the other end of a DC power supply; a secondary winding electromagnetically coupled to the primary winding; An output rectifying / smoothing circuit connected to the secondary winding to supply a DC voltage to the output terminal; a voltage detection circuit for detecting an output voltage of the output smoothing / rectifying circuit; a reference voltage source for providing a reference voltage; An error signal forming circuit that forms an error signal corresponding to a difference between a detection voltage obtained from the voltage detection circuit and a reference voltage of the reference voltage source, and a normal load mode and a light load mode that is lighter than a normal load. A mode signal input terminal for receiving a mode signal for turning on / off the switch in the normal load mode when the mode signal indicates the light load mode.
Light load control pulse generation that repeatedly generates a light load control pulse at a predetermined cycle longer than a multiple times of the off cycle and does not generate the light load control pulse when the mode signal indicates the normal load mode. A synthesizing means for forming a synthesized signal of an output of the error signal forming circuit and an output of the light load control pulse generator; and forming a control signal for on / off control of the switch. And a switch control signal forming circuit configured to control an on-time width of the switch in response to the composite signal so as to maintain an output voltage of the output rectifying / smoothing circuit at a predetermined value.
【請求項2】 前記軽負荷制御パルス発生器は方形波パ
ルスを発生するものであり、更に、前記軽負荷制御パル
ス発生器と前記合成手段との間に方形波パルスを傾斜を
有する波形に変換する波形変換回路が設けられているこ
とを特徴とする請求項1記載のスイッチング電源装置。
2. The light load control pulse generator generates a square wave pulse, and further converts the square wave pulse into a waveform having a gradient between the light load control pulse generator and the synthesizing means. The switching power supply device according to claim 1, further comprising a waveform conversion circuit that performs the conversion.
【請求項3】 前記合成手段は、その一端が直流電源に
接続され、その他端が前記誤差信号形成回路の出力端子
及び前記軽負荷制御パルス発生器の出力端子に結合され
ている発光ダイオードと、 前記発光ダイオードに光結合されたフォトトランジスタ
とから成ることを特徴とする請求項1記載のスイッチン
グ電源装置。
3. A light emitting diode having one end connected to a DC power supply and the other end connected to an output terminal of the error signal forming circuit and an output terminal of the light load control pulse generator. 2. The switching power supply according to claim 1, further comprising a phototransistor optically coupled to the light emitting diode.
【請求項4】 前記スイッチ制御信号形成回路は、 前記出力巻線及び前記スイッチを通って流れる電流を検
出するための電流検出手段と、 前記合成信号に前記電流検出手段の出力を加算する加算
手段と、 前記スイッチをオン・オフ制御するためのスイッチ制御
パルスを発生するパルス発生器と、 パルス幅決定用基準電圧源と、 前記加算手段から得られた加算信号と前記パルス幅決定
用基準電圧源の基準電圧とを比較し、前記加算信号が前
記パルス幅決定用基準電圧よりも高くなった時に前記ス
イッチ制御パルスによる前記スイッチの制御を中断する
ように形成されたオン時間幅制御回路とを備えているこ
とを特徴とする請求項1又は2又は3記載のスイッチン
グ電源装置。
4. The switch control signal forming circuit includes: a current detection unit configured to detect a current flowing through the output winding and the switch; and an addition unit configured to add an output of the current detection unit to the composite signal. A pulse generator for generating a switch control pulse for on / off control of the switch; a pulse width determining reference voltage source; an addition signal obtained from the adding means; and the pulse width determining reference voltage source. And an on-time width control circuit formed to interrupt control of the switch by the switch control pulse when the addition signal becomes higher than the pulse width determination reference voltage. The switching power supply device according to claim 1, 2 or 3, wherein:
【請求項5】 直流電源の一端と他端との間に接続され
たインダクタンスを有するトランスの1次巻線とスイッ
チとの直列回路と、 前記1次巻線に電磁結合された2次及び3次巻線と、 第1の負荷に電力を供給するために前記2次巻線に接続
された第1の出力整流平滑回路と、 前記第1の負荷よりも消費電力の小さい第2の負荷に電
力を供給するために前記3次巻線に接続された第2の出
力整流平滑回路と、 前記第1及び第2の出力整流平滑回路のグランド側端子
を相互に接続する手段と、 前記第1の出力整流平滑回路の出力電圧を検出する電圧
検出回路と、 基準電圧を与えるための基準電圧源と、 前記電圧検出回路から得られる検出電圧と前記基準電圧
源の基準電圧との差に対応する誤差信号を形成する誤差
信号形成回路と、 正常負荷モードと正常負荷よりも軽い軽負荷モードとを
区別するためのモード信号を受け入れるモード信号入力
端子と、 前記モード信号が前記軽負荷モードを示している時に
は、前記正常負荷モードにおける前記スイッチのオン・
オフ周期の複数倍の時間よりも長い所定の周期で軽負荷
制御パルスを繰返して発生し、前記モード信号が前記正
常負荷モードを示している時には前記軽負荷制御パルス
を発生しない軽負荷制御パルス発生器と、 前記誤差信号形成回路の出力と前記軽負荷制御パルス発
生器の出力との合成信号を形成する合成手段と、 前記1次巻線及び前記スイッチを通って流れる電流を検
出するための電流検出手段と、 前記合成信号に前記電流検出手段の出力を加算する加算
手段と、 前記スイッチをオン・オフ制御するためのスイッチ制御
パルスを発生するパルス発生器と、 パルス幅決定用基準電圧源と、 前記加算手段から得られた加算信号と前記加算信号が前
記パルス幅決定用基準電圧よりも高くなった時に前記ス
イッチ制御パルスによる前記スイッチの制御を中断する
ように形成されたオン時間幅制御回路とを備えているこ
とを特徴とするスイッチング電源装置。
5. A series circuit of a primary winding and a switch of a transformer having an inductance connected between one end and the other end of a DC power supply, and a secondary and a third electromagnetically coupled to the primary winding. A second winding, a first output rectifying / smoothing circuit connected to the secondary winding to supply power to a first load, and a second load having a smaller power consumption than the first load. A second output rectifying / smoothing circuit connected to the tertiary winding for supplying power; a means for interconnecting ground terminals of the first and second output rectifying / smoothing circuits; A voltage detection circuit for detecting an output voltage of the output rectifying / smoothing circuit, a reference voltage source for providing a reference voltage, and a difference between a detection voltage obtained from the voltage detection circuit and a reference voltage of the reference voltage source. An error signal forming circuit that forms an error signal, and a normal load A mode signal input terminal for receiving a mode signal for distinguishing between a load mode and a light load mode which is lighter than a normal load; and when the mode signal indicates the light load mode, turning on the switch in the normal load mode.・
Light load control pulse generation that repeatedly generates a light load control pulse at a predetermined cycle longer than a multiple times of the off cycle and does not generate the light load control pulse when the mode signal indicates the normal load mode. A combining unit for forming a combined signal of an output of the error signal forming circuit and an output of the light load control pulse generator; and a current for detecting a current flowing through the primary winding and the switch. Detecting means, adding means for adding the output of the current detecting means to the synthesized signal, a pulse generator for generating a switch control pulse for controlling on / off of the switch, a pulse width determining reference voltage source, The switch by the switch control pulse when the addition signal obtained from the addition means and the addition signal become higher than the pulse width determination reference voltage. Switching power supply device characterized in that it comprises a formed so as to interrupt the control ON time duration control circuit.
【請求項6】 前記軽負荷制御パルス発生器は方形波パ
ルスを発生するものであり、更に、前記軽負荷制御パル
ス発生器と前記合成手段との間に方形波パルスを傾斜を
有する波形に変換する波形変換回路が設けられているこ
とを特徴とする請求項5記載のスイッチング電源装置。
6. The light-load control pulse generator generates a square-wave pulse, and further converts the square-wave pulse into a waveform having a gradient between the light-load control pulse generator and the synthesizing means. 6. The switching power supply device according to claim 5, further comprising a waveform conversion circuit that performs the conversion.
【請求項7】 前記合成手段は、その一端が前記第1又
は第2の出力整流平滑回路の出力端子に接続され、その
他端が前記誤差信号形成回路の出力端子及び前記軽負荷
制御パルス発生器の出力端子に結合されている発光ダイ
オードと、 前記発光ダイオードに光結合されたフォトトランジスタ
とから成ることを特徴とする請求項5又は6記載のスイ
ッチング電源装置。
7. The combining means has one end connected to the output terminal of the first or second output rectifying / smoothing circuit, and the other end connected to the output terminal of the error signal forming circuit and the light load control pulse generator. 7. The switching power supply according to claim 5, further comprising: a light emitting diode coupled to the output terminal of the switching element; and a phototransistor optically coupled to the light emitting diode.
【請求項8】 直流電源の一端と他端との間にリアクト
ルを介して接続されたスイッチと、 負荷に直流電圧を供給するために前記スイッチに並列に
接続された出力整流平滑回路と、 前記出力整流平滑回路の出力電圧を検出する電圧検出回
路と、 基準電圧を与えるための基準電圧源と、 前記電圧検出回路から得られる検出電圧と前記基準電圧
源の基準電圧との差に対応する誤差信号を形成する誤差
信号形成回路と、 正常負荷モードと正常負荷よりも軽い軽負荷モードとを
区別するためのモード信号を受け入れるモード信号入力
端子と、 前記モード信号が前記軽負荷モードを示している時に
は、前記正常負荷モードにおける前記スイッチのオン・
オフ周期の複数倍の時間よりも長い所定の周期で軽負荷
制御パルスを繰返して発生し、前記モード信号が前記正
常負荷モードを示している時には前記軽負荷制御パルス
を発生しない軽負荷制御パルス発生器と、 前記誤差信号形成回路の出力と前記軽負荷制御パルス発
生器の出力との合成信号を形成する合成手段と、 前記スイッチをオン・オフ制御するための制御信号を形
成するものであって、前記出力整流平滑回路の出力電圧
を所定値に保つように前記合成信号に応答して前記スイ
ッチのオン時間幅を制御するように形成されたスイッチ
制御信号形成回路とを備えたスイッチング電源装置。
8. A switch connected between one end and the other end of the DC power supply via a reactor, an output rectifying / smoothing circuit connected in parallel with the switch to supply a DC voltage to a load, A voltage detection circuit for detecting an output voltage of the output rectifying / smoothing circuit; a reference voltage source for providing a reference voltage; and an error corresponding to a difference between a detection voltage obtained from the voltage detection circuit and a reference voltage of the reference voltage source. An error signal forming circuit for forming a signal; a mode signal input terminal for receiving a mode signal for distinguishing between a normal load mode and a light load mode lighter than the normal load; and the mode signal indicates the light load mode. Sometimes, the on / off of the switch in the normal load mode
Light load control pulse generation that repeatedly generates a light load control pulse at a predetermined cycle longer than a multiple times of the off cycle and does not generate the light load control pulse when the mode signal indicates the normal load mode. A synthesizing means for forming a synthesized signal of an output of the error signal forming circuit and an output of the light load control pulse generator; and forming a control signal for on / off control of the switch. And a switch control signal forming circuit configured to control an on-time width of the switch in response to the composite signal so as to maintain an output voltage of the output rectifying / smoothing circuit at a predetermined value.
JP20430098A 1998-07-03 1998-07-03 Switching power supply Expired - Fee Related JP2914378B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20430098A JP2914378B1 (en) 1998-07-03 1998-07-03 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20430098A JP2914378B1 (en) 1998-07-03 1998-07-03 Switching power supply

Publications (2)

Publication Number Publication Date
JP2914378B1 JP2914378B1 (en) 1999-06-28
JP2000023458A true JP2000023458A (en) 2000-01-21

Family

ID=16488206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20430098A Expired - Fee Related JP2914378B1 (en) 1998-07-03 1998-07-03 Switching power supply

Country Status (1)

Country Link
JP (1) JP2914378B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352501A (en) * 2000-04-07 2001-12-21 Sony Corp Power supply unit
EP1213823A2 (en) * 2000-12-04 2002-06-12 Sanken Electric Co., Ltd. DC-to-DC converter
JP2002272110A (en) * 2001-03-13 2002-09-20 Yokogawa Electric Corp Switching power supply
US6519165B2 (en) 2000-12-04 2003-02-11 Sanken Electric Co., Ltd. Dc-to-dc converter

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518447A (en) * 2019-09-19 2019-11-29 中国科学院福建物质结构研究所 A kind of pulsed solid stale laser power supply
CN114062758A (en) * 2021-10-23 2022-02-18 广州金升阳科技有限公司 Electric signal detection method, circuit and switching power supply

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352501A (en) * 2000-04-07 2001-12-21 Sony Corp Power supply unit
JP4618468B2 (en) * 2000-04-07 2011-01-26 ソニー株式会社 Power supply
EP1213823A2 (en) * 2000-12-04 2002-06-12 Sanken Electric Co., Ltd. DC-to-DC converter
EP1213823A3 (en) * 2000-12-04 2002-11-13 Sanken Electric Co., Ltd. DC-to-DC converter
US6515876B2 (en) 2000-12-04 2003-02-04 Sanken Electric Co., Ltd. Dc-to-dc converter
US6519165B2 (en) 2000-12-04 2003-02-11 Sanken Electric Co., Ltd. Dc-to-dc converter
JP2002272110A (en) * 2001-03-13 2002-09-20 Yokogawa Electric Corp Switching power supply
JP4513944B2 (en) * 2001-03-13 2010-07-28 横河電機株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2914378B1 (en) 1999-06-28

Similar Documents

Publication Publication Date Title
US7609039B2 (en) Controller and control method for DC-DC converter
US7492615B2 (en) Switching power supply
JP4687958B2 (en) DC-DC converter
KR100685241B1 (en) Switching power supply device, and method for controlling switching power supply device
JP3371962B2 (en) DC-DC converter
JP2003169478A (en) Switching power supply unit
KR20050109045A (en) Switching power supply apparatus
JP2009106038A (en) Switching power supply unit
JP3839737B2 (en) DC voltage conversion circuit
CN101516151A (en) LED drive circuit and LED illumination device using same
JP2005137084A (en) Switching power supply
JP4862362B2 (en) Switching power supply
JP2006014559A (en) Dc/dc converter
JP2914378B1 (en) Switching power supply
CN110401347B (en) DC power supply device
JPH08317637A (en) Soft start circuit for switching power-supply device
US7154762B2 (en) Power source apparatus
WO2021157229A1 (en) Detection circuit, switching control circuit, and power supply circuit
JP3019093B1 (en) Switching power supply
JP2005168084A (en) Dc converter
JP2001025251A (en) Power supply
JP3334754B2 (en) Switching power supply
JP4997984B2 (en) Synchronous rectification type DC-DC converter.
JP2776152B2 (en) Switching regulator
JP7387542B2 (en) switching power supply

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees