JP2000022982A

JP2000022982A - ディスプレイ装置

Info

Publication number: JP2000022982A
Application number: JP10191245A
Authority: JP
Inventors: Kazuhiro Kaizaki; 一洋海崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-07-07
Filing date: 1998-07-07
Publication date: 2000-01-21

Abstract

(57)【要約】【課題】水平周波数がより高い信号を表示する際に問題
となる水平偏向回路の出力部での電力増加を低減するこ
とにある。【解決手段】ビデオ回路の前段に、入力ビデオ信号の水
平表示期間を変換する信号処理回路を設け、かつ、水平
偏向回路において水平周期に対する水平帰線期間の比率
を、信号処理回路から出力される変換ビデオ信号に基づ
いて設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、陰極線管を用いた
テレビジョン受像機、及び、コンピュータ端末用ディス
プレイ装置に関する。本発明では、両者を総称してディ
スプレイ装置と呼ぶことにする。

【０００２】

【従来の技術】インターレース（飛び越し走査)方式の
ＮＴＳＣ信号の水平周波数は１５．７５ｋＨｚに設定さ
れている。これに対し、プログレッシブ（順次走査）方
式に変換されたＮＴＳＣ信号の水平周波数は３１．４７
ｋＨｚになる。このプログレッシブ方式を用いることに
より、表示画像のチラツキを低減し、高画質な映像を提
供できる長所がある。

【０００３】このようなプログレッシブ方式を実現する
ための従来例としては、特開平３−７６４９３号公報に
示された方法がある。

【０００４】

【発明が解決しようとする課題】上記従来例（特開平３
−７６４９３号公報）を用いることにより、プログレッ
シブ方式を実現できる。さらに、上記従来例（特開平３
−７６４９３号公報）では、水平周期におけるビデオ信
号の時間軸を圧縮し、ＮＴＳＣ信号をそのリニアリティ
を保持した状態で水平偏向電流を切り替えることなくハ
イビジョンディスプレイに表示することができる作用が
ある。

【０００５】しかし、ＮＴＳＣ信号をプログレッシブ方
式に変換した場合、水平周波数はインタレース方式に比
べ約２倍に上げなければならない。このため、偏向ヨー
クの水平偏向コイルに流す電流も約２倍に増加させる必
要があり、水平偏向回路の出力部での電力増加が問題と
なる。上記従来例（特開平３−７６４９３号公報）で
は、上記水平偏向回路の出力部での電力増加に対する解
決方法については考慮されていなかった。

【０００６】本発明の目的は、水平偏向回路の出力部で
生じる消費電力を低減することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明のディスプレイ装置では、陰極線管の水平偏
向コイルを駆動する水平偏向回路と、陰極線管の垂直偏
向コイルを駆動する垂直偏向回路と、陰極線管のカソー
ド電極を駆動するビデオ回路を備えたディスプレイ装置
において、前記ビデオ回路の前段に、入力ビデオ信号の
水平表示期間を変換する信号処理回路を設け、かつ、前
記水平偏向回路において水平周期に対する水平帰線期間
の比率を、前記信号処理回路から出力される変換ビデオ
信号に基づいて設定した。

【０００８】また、上記目的を達成するために、本発明
のディスプレイ装置では、前記信号処理回路をデジタル
信号処理回路で構成し、前記デジタル信号処理回路の入
力側サンプリングクロック周波数と出力側サンプリング
クロック周波数がＭ：Ｎ(Ｍ＜Ｎ；Ｍ、Ｎは整数)の比で
ある時、前記デジタル信号処理回路の１水平走査線期間
のサンプリングクロック数を入力側、出力側ともＭとＮ
との公倍数となるようにした。

【０００９】

【発明の実施の形態】以下、本発明の実施例について、
図を用いて説明する。なお、各図において、同じ働きを
する部品には、同じ番号をつけて表す。

【００１０】図１は、本発明の第１の実施例を示すブロ
ック図である。図１において、１はビデオ信号入力端
子、２は垂直同期信号入力端子、３は水平同期信号入力
端子、４は電源電圧入力端子、５はビデオ回路、６は垂
直偏向回路、７は水平偏向回路、８は信号処理回路、９
は陰極線管、１０は偏向ヨーク、１１は水平発振回路、
１２は水平ドライブ回路、１３は水平偏向出力回路、１
７はフライバックトランス、２１は水平サイズ制御信号
入力端子、５５は水平サイズ制御回路である。また、図
１において、ＶＩＮは入力ビデオ信号、ＶＤは垂直同期
信号、ＨＤは水平同期信号、ＶＳは水平サイズ制御信
号、ＥＢは電源電圧である。図１において、水平偏向回
路７は、水平発振回路１１、水平ドライブ回路１２、水
平偏向出力回路１３、水平サイズ制御回路５５によって
構成されている。

【００１１】以下、図１に示した本発明のディスプレイ
装置の特徴について説明する。図１において、信号処理
回路８では、ビデオ信号入力端子１から入力される入力
ビデオ信号ＶＩＮの水平周期における水平表示期間を変
換し、変換ビデオ信号ＶＢＳとして出力している。ビデ
オ回路５では、上記変換ビデオ信号ＶＢＳを増幅し、陰
極線管９のカソード電極へカソード電圧として供給する
働きをしている。図１において、垂直偏向回路６は、垂
直同期信号入力端子２から入力される垂直同期信号ＶＤ
に同期した垂直偏向電流を、偏向ヨーク１０を構成する
垂直偏向コイルへ流す働きをしている。図1において、
水平偏向回路７は、水平同期信号入力端子３から入力さ
れる水平同期信号ＨＤに同期した水平偏向電流を、偏向
ヨーク１０を構成する水平偏向コイルへ流す働きをして
いる。この際、水平偏向電流の振幅は、水平偏向出力回
路１３に接続された水平サイズ制御回路５５へ入力され
る水平サイズ制御信号ＶＳによって制御される。

【００１２】本発明の特徴は、上記ビデオ回路５の前段
に、入力ビデオ信号ＶＩＮの水平表示期間を変換する信
号処理回路８を設け、かつ、上記水平偏向回路７におい
て水平周期に対する水平帰線期間の比率を、上記信号処
理回路８から出力される変換ビデオ信号ＶＢＳに基づい
て設定したことにある。以下、上記信号処理回路８と水
平偏向回路７について詳しく説明する。

【００１３】図２は、図１における信号処理回路８の第
1の具体例を示すブロック図である。図２において、７
０はＡ／Ｄコンバータ、７１はメモリ、７２は時間軸変
換回路、７３はＣＰＵ、７４はＤ／Ａコンバータ、７５
は変換ビデオ信号出力端子である。図２のに示した回路
において、Ａ／Ｄコンバータ７０は、ビデオ信号入力端
子１から入力される入力ビデオ信号ＶＩＮをＡ／Ｄ変換
（アナログ／ディジタル変換）して、時間軸変換回路７
２へ供給している。時間軸変換回路７２では、ＣＰＵ７
３からの命令に従い、Ａ／Ｄコンバータから出力された
ディジタル信号をメモリ７１へ書き込んでいる。また、
時間軸変換回路７２では、ＣＰＵ７３からの命令に従
い、メモリに書き込まれたディジタル化されたビデオ信
号を読み出し、Ｄ／Ａコンバータ７４へ供給している。
Ｄ／Ａコンバータ７４では時間軸変換回路７２から出力
されたディジタル信号をアナログ信号に変換し、変換ビ
デオ信号出力端子７５へ供給している。

【００１４】図２に示した回路において、時間軸変換回
路７２では、メモリ７１へ書き込む速度と、メモリ７１
から読み出す速度を変えることによって、水平表示期間
を変換することができる。このとき、メモリ７１として
１垂直走査期間分のメモリを使用する場合は比較的自由
にサンプリングクロック周波数を選ぶことができる。こ
れに対し、メモリ７１として１水平走査期間分のＦＩＦ
Ｏメモリだけを使用して構成する場合、以下のように
選ぶと都合が良い。入力側サンプリングクロック周波数
と出力側サンプリングクロック周波数がＭ：Ｎ(Ｍ＜
Ｎ；Ｍ、Ｎは整数)の比である時、１水平走査線期間のサ
ンプリングクロック数を入力側、出力側ともＭとＮとの
公倍数とする。これは、次の理由による。メモリ７１が
１水平走査期間分のＦＩＦＯメモリだけの場合、１水平
走査期間毎にリセットが必要になる。このとき、サンプ
リングクロック数を入力側、出力側のどちらか一方でも
ＭとＮとの公倍数になっていないと、入力側と出力側の
リセット位相が水平走査期間毎に変化し、動作が不安定
になる場合がある。

【００１５】図３は、図１における信号処理回路８の第
２の具体例を示すブロック図である。図３において、７
６はメモリ、７７はインターレース／プログレッシブ変
換回路（以下、Ｉ／Ｐ変換回路と称す）である。図３に
示した信号処理回路では、入力ビデオ信号ＶＩＮがイン
ターレース方式の場合、プログレッシブ方式に変換する
機能を有している。この変換は、図３におけるＩ／Ｐ変
換回路７７、及び、メモリ７６を用いて行っている。さ
らに、図３に示した回路では、時間軸変換回路７２、メ
モリ７１を用いて、水平表示時間の変換を行い、Ｄ／Ａ
コンバータ７４でアナログ信号に変換した後、変換ビデ
オ信号出力端子７５へ出力している。図３に示した回路
を用いることにより、ＮＴＳＣなどインタレース方式の
信号をプログレッシブ方式に変換し、かつ、水平表示期
間の変換を行うことができる。

【００１６】次に、図１の水平偏向回路７における水平
偏向出力回路１３、水平サイズ制御回路５５の第１の具
体例について、図４を用いて説明する。図４において、
１７Ａはフライバックトランス１７の１次巻線、１７Ｂ
はフライバックトランス１７の２次巻線、２０は水平ド
ライブパルス入力端子、２２はアノード電圧出力端子、
２６は水平出力トランジスタ、２７はダンパダイオー
ド、２８は変調ダイオード、２９は第1の共振コンデン
サ、３０は第2の共振コンデンサ、３1は水平偏向コイ
ル、３２は第1のＳ字コンデンサ、３３は変調コイル、
３４は第2のＳ字コンデンサ、３６はダイオード、５６
は差動増幅回路、５７，５８，５９は抵抗である。ま
た、図４において、ＶＤＲは水平ドライブパルス、Ｖｃ
ｐは水平出力トランジスタ２６のコレクタ電圧、Ｖｍは
変調電圧、ＩＤＹは水平偏向電流、ＶＣＳは第２のＳ字
コンデンサ３４の両端間電圧（水平サイズ制御回路５５
の出力電圧）である。

【００１７】図４において、水平偏向出力回路１３は、
水平出力トランジスタ２６、ダンパダイオード２７、変
調ダイオード２８、第1の共振コンデンサ２９、第2の共
振コンデンサ３０、水平偏向コイル３1、第1のＳ字コン
デンサ３２、変調コイル３３、第2のＳ字コンデンサ３
４を用いて構成され、水平サイズ制御回路５５は、差動
増幅回路５６、抵抗５７，５８，５９を用いて構成さ
れ、フライバックトランス１７は、１次巻線１７Ａ、２
次巻線１７Ｂを用いて構成されている。

【００１８】図４において、水平偏向出力回路１３は、
水平ドライブパルス入力端子２０から入力される水平ド
ライブパルスＶＤＲに基づいて、水平出力トランジスタ
２６をスイッチングさせ、水平偏向コイル３１にノコギ
リ波状の水平偏向電流ＩＤＹを流す働きをしている。こ
の時、水平出力トランジスタ２６のコレクタには、水平
偏向コイル３１のインダクタンスＬＨと第１の共振コン
デンサ２９の容量ＣＲ１によって定まる第１の共振周波
数に基づいて、正弦波状の第１の共振パルスが発生する
（コレクタ電圧Ｖｃｐ）。この第１の共振パルスは、フ
ライバックパルスと呼ばれている。

【００１９】また、図４に示した回路では、変調ダイオ
ード２８のカソード端子に変調コイル３３のインダクタ
ンスＬｍと第２の共振コンデンサの容量ＣＲ２によって
定まる第２の共振周波数に基づいて、正弦波状の第２の
共振パルスが発生する（変調電圧Ｖｍ）。

【００２０】図４に示した水平偏向出力回路１３では、
上記第１の共振パルスのパルス幅と、上記第２の共振パ
ルスのパルス幅をほぼ等しく設定しており、一般には、
ダイオード変調回路と呼ばれている。このダイオード変
調回路では、第２のＳ字コンデンサ３４の両端間電圧Ｖ
ＣＳを変化させることによって、水平偏向電流ＩＤＹの
振幅を制御することができる。図４に示した回路では、
差動増幅回路５６を用いて構成された水平サイズ制御回
路５５によって、上記第２のＳ字コンデンサ３４の両端
間電圧ＶＣＳを変化させ、水平偏向電流ＩＤＹを制御し
ている。

【００２１】さらに、図４に示した回路では、上記第１
の共振パルス（フライバックパルス）をフライバックト
ランス１７で昇圧し、ダイオード３６で整流することに
よって、陰極線管のアノード端子へ供給するアノード電
圧ＥＨＶを形成している。

【００２２】以下、図４に示した回路の特徴を図５の水
平周期における動作波形図を用いて説明する。図５にお
いて、（ａ）は入力ビデオ信号ＶＩＮ、（ｂ），（ｅ）
は水平出力トランジスタ２６のコレクタ電圧Ｖｃｐ、
（ｃ），（ｆ）は水平偏向電流ＩＤＹである。図５にお
いて、（ｂ），（ｃ）は従来のディスプレイ装置におけ
る動作波形であり、（ｅ），（ｆ）は本発明のディスプ
レイ装置における動作波形である。

【００２３】図５において、ＴＨは水平周期、Ｔｓ１は
入力ビデオ信号の水平表示期間、ＴＢ１は入力ビデオ信
号の水平ブランキング期間、Ｔｒ１は従来のディスプレ
イ装置における水平帰線期間、Ｔｓ２は変換ビデオ信号
の水平表示期間、ＴＢ２は変換ビデオ信号の水平ブラン
キング期間、Ｔｒ２は本発明のディスプレイ装置におけ
る水平帰線期間である。

【００２４】従来のディスプレイ装置では、水平周期Ｔ
Ｈに対する水平帰線期間Ｔｒ１の比率は、１５％前後に
設定されていた。この理由は、図５（ａ）に示した水平
表示期間Ｔｓ１は、入力ビデオ信号ＶＩＮによって決ま
っており、この入力ビデオ信号ＶＩＮに基づいて水平帰
線期間Ｔｒ１を設計しているためである。例えば、ＮＴ
ＳＣ方式では、水平周期ＴＨは６３．５μｓ、水平表示
期間Ｔｓ１は５２．７μｓに設定されている。このた
め、水平ブランキング期間ＴＢ１は１０．８μｓとな
り、水平周期ＴＨに対する水平ブランキング期間ＴＢ１
の比率（ＴＢ１／ＴＨ）は１７％となる。このため、従
来のディスプレイ装置では、水平周期ＴＨに対する水平
帰線期間Ｔｒ１の比率（Ｔｒ１／ＴＨ）を設計する際、
上記ＴＢ１／ＴＨ＝１７％に対し２％程度の余裕を考慮
して、Ｔｒ１／ＴＨ＝１５％程度に設計している。

【００２５】これに対して、図１に示した本発明のディ
スプレイ装置では、信号処理回路８の働きにより、水平
表示期間Ｔｓ２（図５（ｄ））を任意の値に設定するこ
とができる。この結果、水平帰線期間Ｔｒ２は、入力ビ
デオ信号ＶＩＮの水平表示期間Ｔｓ１によらず、任意に
設定することができる。

【００２６】水平偏向回路７では、水平帰線期間Ｔｒ２
を大きくするに従い、水平偏向電流ＩＤＹを小さくする
ことができ、水平偏向出力回路１３での消費電力を低減
することができる。以下、この原理について、式と図を
用いて説明する。

【００２７】水平偏向出力回路１３の動作は、下記基本
式で表わすことができる。下式において、Ｔｒは水平帰
線期間、ＰＨは水平偏向電力指数、ＶＤＹは第１のＳ字
コンデンサ３２の両端にかかる電圧である。

【００２８】Ｖｃｐ＝ＥＢ（π／２×（ＴＨ／Ｔｒ−１）＋１）ＥＢ＝ＬＨ×ＩＤＹ／（ＴＨ−Ｔｒ）ＰＨ＝ＬＨ×ＩＤＹ２ＥＢ＝ＶＤＹ＋ＶＣＳ上記４つの式において、水平周期ＴＨは入力される信号
仕様によって定まり、水平偏向電力指数ＰＨは偏向ヨー
クの仕様によって定まり、第２のＳ字コンデンサの両端
間電圧ＶＣＳは回路の動作マージンによって定まる。例
えば、３２形程度のワイドテレビへＮＴＳＣ信号を入力
し、プログレッシブ方式で表示させる場合、水平周期Ｔ
Ｈは３１．８μｓ、水平偏向電力指数ＰＨは４０ｍＨＡ
２、第２のＳ字コンデンサの両端間電圧ＶＣＳは１０Ｖ
となる。これらの値を、上記４つの式へ代入し、水平周
期ＴＨに対する水平帰線期間Ｔｒの比率Ｔｒ／ＴＨと、
電源電圧ＥＢ、水平偏向コイルのインダクタンスＬＨ、
水平偏向電流ＩＤＹとの関係を求めると、図６、図７、
図８のように表すことができる。

【００２９】図６、図７、図８に示したように、本発明
のディスプレイ装置では、水平周期ＴＨに対する水平帰
線期間Ｔｒの比率Ｔｒ／ＴＨを大きくすることによっ
て、電源電圧ＥＢ、水平偏向コイルのインダクタンスＬ
Ｈを高くし、水平偏向電流ＩＤＹを低減できることがわ
かる。例えば、図４に示した回路では、水平周期ＴＨに
対する水平帰線期間Ｔｒの比率Ｔｒ／ＴＨを２０％以上
に設定した。この結果、水平偏向電流ＩＤＹは１３．３
Ａから１０．２Ａ以下に低減できることがわかる。

【００３０】水平偏向電流ＩＤＹを小さくすることによ
り、水平出力トランジスタ２６、ダンパダイオード２７
等へ流す電流を小さくすることができ、水平偏向出力回
路１３の消費電力を低減することができる。

【００３１】ただし、電源電圧ＥＢを高くすると、電源
電圧ＥＢを形成する電源回路の高耐圧化が必要となり、
電源回路におけるスイッチングトランスや平滑コンデン
サの大型化が必要となる。図４に示した本発明の実施例
では、実用的な使用領域として、水平周期ＴＨに対する
水平帰線期間Ｔｒの比率Ｔｒ／ＴＨを２０％以上、３０
％以下とした。

【００３２】また、電源電圧ＥＢを２００Ｖから２５０
Ｖ程度に設定することにより、図１におけるビデオ回路
５の電源電圧と共通化することができる効果もある。

【００３３】以上説明したように、図１に示した本発明
の実施例を用いることにより、水平偏向回路７における
消費電力を低減することができる効果がある。

【００３４】次に、図９を用いて、本発明の第２の実施
例について説明する。図９において、８０は同期分離回
路、１６は電源電圧制御回路、ＥＢＩは電源電圧制御回
路１６へ供給する電源電圧である。図９に示した回路で
は、同期分離回路８０と電源電圧制御回路１６を設けた
点が、図１に示した回路と異なる。

【００３５】図９において、同期分離回路８０では、信
号処理回路８から出力される変換ビデオ信号ＶＢＳに重
畳された水平同期信号ＨＤ、垂直同期信号ＶＤを検出し
て分離し、それぞれを水平偏向回路７、及び、垂直偏向
回路６へ供給している。従って、水平偏向回路７、及
び、垂直偏向回路６の動作周波数は、入力ビデオ信号Ｖ
ＩＮの水平周波数、垂直周波数によらず、信号処理回路
８から出力される変換ビデオ信号の水平周波数、垂直周
波数によって動作する。

【００３６】図９における水平偏向出力回路１３、水平
サイズ制御回路５５、電源電圧制御回路１６の具体的回
路例を図１０に示す。図１０において、２４は電源電圧
入力端子、２５はアノード電圧制御信号入力端子、４
４，４５はトランジスタ、４６はコンデンサ、４７は差
動増幅回路、４８，４９，５０，５１，５２，５３，５
４，６０は抵抗である。また、図１０において、ＶＣＣ
は電源電圧、Ｖｒｅｆはアノード電圧制御信号である。
図１０において、電源電圧制御回路１６は、トランジス
タ４４，４５、コンデンサ４６、差動増幅回路４７、抵
抗４８，４９，５０，５１，５２，５３，５４，６０に
よって構成されている。

【００３７】図１０において、電源電圧制御回路１６で
は、アノード電圧制御信号Ｖｒｅｆに基づいて、差動増
幅回路４７、トランジスタ４５、及び、トランジスタ４
４を動作させている。従って、フライバックトランス１
７の１次巻線１７Ａを介して、水平偏向出力回路１３へ
供給する電源電圧ＥＢは、アノード電圧制御信号Ｖｒｅ
ｆによって制御することができる。

【００３８】このアノード電圧制御信号Ｖｒｅｆを、水
平周波数に対応して変化させることにより、水平周波数
に対応して電源電圧ＥＢを変化させ、アノード電圧ＥＨ
Ｖを安定に保つことができる。

【００３９】図９に示した回路では、上記同期分離回路
８０、電源電圧制御回路１６を設けることによって、入
力ビデオ信号ＶＩＮの水平周波数、垂直周波数によら
ず、信号処理回路８から出力される変換ビデオ信号ＶＢ
Ｓの水平周波数、垂直周波数に従って、水平偏向動作、
垂直偏向動作を行うことができる。

【００４０】この際、図９に示した回路では、図１に示
した本発明の第１の実施例と同様に、信号処理回路８に
よって、水平表示期間を変換することができるため、水
平偏向回路７における水平周期ＴＨに対する水平帰線期
間Ｔｒの比率Ｔｒ／ＴＨを従来に比べて広げることがで
き、水平偏向電流ＩＤＹ低減による消費電力の低減を行
うことができる。

【００４１】図９に示した本発明の第２の実施例を用い
ることにより、図１に示した本発明の第１の実施例の効
果に加え、水平偏向回路７、垂直偏向回路６を任意の水
平周波数、垂直周波数で動作させることができる効果が
ある。

【００４２】なお、上記実施例の説明では、入力ビデオ
信号としてＮＴＳＣ方式のテレビ信号について述べた
が、ＰＡＬ、ＳＥＣＡＭ方式のテレビ信号、ＨＤＴＶ方
式のテレビ信号、コンピュータから出力されるビデオ信
号等でもよく、特に限定するものではない。

【００４３】これらの信号（ＮＴＳＣ，ＰＡＬ，ＳＥＣ
ＡＭ，ＨＤＴＶ方式のテレビ信号、コンピュータから出
力されるビデオ信号）は、それぞれ異なる水平ブランキ
ング期間を有している。本発明の信号処理回路を利用す
ることによって、ほぼ等しいの水平ブランキング期間に
設定することができる。従って、水平偏向回路における
水平周期に対する水平帰線期間の比率もほぼ等しい値に
設定することができる。よって、同じディスプレイ装置
で、上記の各種の信号仕様に同一のディスプレイ装置で
対応することが可能となる。

【００４４】また、液晶ノート形のパーソナルコンピュ
ータの外部出力端子から出力されるビデオ信号は、陰極
線管を表示装置として利用することを前提としたディス
クトップ形のパーソナルコンピュータに比べ、水平ブラ
ンキング期間が短い場合がある。本発明の信号処理回路
を利用することによって、適切な水平ブランキング期間
に設定することができる。従って、水平偏向回路におけ
る水平周期に対する水平帰線期間の比率も適切な値に設
定することができる。

【００４５】

【発明の効果】本発明のディスプレイ装置では、ビデオ
回路の前段に、入力ビデオ信号の水平表示期間を変換す
る信号処理回路を設け、かつ、水平偏向回路において水
平周期に対する水平帰線期間の比率を、上記信号処理回
路から出力される変換ビデオ信号に基づいて設定してい
る。

【００４６】従って、水平周期に対する水平帰線期間の
比率を、従来より大きく設定できる。この結果、水平偏
向電流を減らし、水平偏向回路における消費電力を低減
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す図

【図２】信号処理回路８の第１の具体例を示す図

【図３】信号処理回路８の第２の具体例を示す図

【図４】水平偏向出力回路１３の具体例を示す図

【図５】水平偏向出力回路１３の動作波形図

【図６】電源電圧ＥＢの値を示すグラフ

【図７】水平偏向コイルのインダクタンスＬＨの値を示
すグラフ

【図８】水平偏向電流ＩＤＹの値を示すグラフ

【図９】本発明の第２の実施例を示す図

【図１０】水平偏向出力回路１３と電源電圧制御回路１
６の具体例を示す図

【符号の説明】

５…ビデオ回路、６…垂直偏向回路、７…水平偏向回
路、８…信号処理回路、９…陰極線管、１０…偏向ヨー
ク、１１…水平発振回路、１２…水平ドライブ回路、１
３…水平偏向出力回路、１６…電源電圧制御回路、１７
…フライバックトランス、５５…水平サイズ制御回路、
７０…Ａ／Ｄコンバータ、７１…メモリ、７２…時間軸
変換回路、７３…ＣＰＵ、７４…Ｄ／Ａコンバータ、７
６…メモリ、７７…Ｉ／Ｐ変換回路、８０…同期分離回
路。

Claims

【特許請求の範囲】

【請求項１】陰極線管の水平偏向コイルを駆動する水平
偏向回路と、陰極線管の垂直偏向コイルを駆動する垂直
偏向回路と、陰極線管のカソード電極を駆動するビデオ
回路を備えたディスプレイ装置において、前記ビデオ回
路の前段に、入力されたインターレース方式のビデオ信
号をプログレッシブ方式のビデオ信号に変換し、さら
に、水平表示期間を変換する信号処理回路を設け、か
つ、前記水平偏向回路において水平周期に対する水平帰
線期間の比率を、前記信号処理回路から出力される変換
ビデオ信号に基づいて設定したことを特徴とするディス
プレイ装置。
【請求項２】陰極線管の水平偏向コイルを駆動する水平
偏向回路と、陰極線管の垂直偏向コイルを駆動する垂直
偏向回路と、陰極線管のカソード電極を駆動するビデオ
回路を備えたディスプレイ装置において、前記ビデオ回
路の前段に、入力されたインターレース方式のビデオ信
号をプログレッシブ方式のビデオ信号に変換し、さら
に、水平表示期間を変換する信号処理回路を設け、か
つ、前記水平偏向回路において水平周期に対する水平帰
線期間の比率を２０％以上としたことを特徴とするディ
スプレイ装置。
【請求項３】請求項１または２に記載のディスプレイ装
置において、前記信号処理回路をデジタル信号処理回路
で構成し、前記デジタル信号処理回路の入力側サンプリ
ングクロック周波数と出力側サンプリングクロック周波
数がＭ：Ｎ(Ｍ＜Ｎ；Ｍ、Ｎは整数)の比であるとき、前記
デジタル信号処理回路の１水平走査線期間のサンプリン
グクロック数を入力側、出力側ともＭとＮとの公倍数と
することを特徴とするディスプレイ装置。