JP2000022083A - Mim capacitor and its manufacture - Google Patents

Mim capacitor and its manufacture

Info

Publication number
JP2000022083A
JP2000022083A JP10188764A JP18876498A JP2000022083A JP 2000022083 A JP2000022083 A JP 2000022083A JP 10188764 A JP10188764 A JP 10188764A JP 18876498 A JP18876498 A JP 18876498A JP 2000022083 A JP2000022083 A JP 2000022083A
Authority
JP
Japan
Prior art keywords
electrode
material layer
dielectric film
lower metal
upper metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10188764A
Other languages
Japanese (ja)
Inventor
Kotaro Yajima
孝太郎 矢嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10188764A priority Critical patent/JP2000022083A/en
Priority to KR1019990008020A priority patent/KR100303225B1/en
Publication of JP2000022083A publication Critical patent/JP2000022083A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the reduction of insulation breakdown voltage due to damage of dielectric film or forming a thinner film in a highly integrated MIM capacitor, by insulating a gap between a second electrode and the surface exposing over the dielectric film in its periphery in the end of the second electrode. SOLUTION: A second electrode 11 is formed by etching, and it is oxidized from its side wall by using an SiO2 film formed thereon as a mask so as to form an oxidization area 7. Thus, a gap between the second electrode 11 to be given a voltage and the surface of damaged dielectric film 3 is insulated, so that a leakage current can be prevented in an end 6 and the reduction of insulation breakdown voltage associated with the generation of damage area be also prevented. Therefore, the side wall of the second electrode 11 is oxidized to form an insulation film, thereby insulating a gap between the second electrode 11 and the surface exposing over the dielectric film and preventing the reduction of insulation breakdown voltage in the end part of the second electrode. As a result, the reliability even in a highly integrated thin-film MIM capacitor can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、金属−誘電体−金
属キャパシタに関し、特に、絶縁耐圧の高い金属−誘電
体−金属キャパシタの構造及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal-dielectric-metal capacitor, and more particularly, to a metal-dielectric-metal capacitor having a high withstand voltage and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図9は、従来構造の金属−誘電体−金属
(Metal-Insulator-Metal)キャパシタ(以下、「MIM
キャパシタ」という。)の断面図である。図中、1は半
絶縁性GaAs基板、2は例えばAuからなる第1電極
(下部電極)、3は例えばシリコン窒化膜等からなる誘
電体膜、11は例えばAuからなる第2電極(上部電
極)である。一般に、高周波帯域で用いるMIMキャパ
シタでは、第2電極11の材料として電気抵抗率の小さ
いAuが用いられ、かかる第2電極11の形成は、誘電
体膜3上全面に積層された第2電極材料層を、レジスト
マスクを用いた反応性イオンエッチング(RIE)、イオ
ンミリング等のドライエッチングにより、第2電極11
以外の部分の第2電極材料層をエッチング除去すること
により行われる。
2. Description of the Related Art FIG. 9 shows a conventional structure of a metal-dielectric-metal (Metal-Insulator-Metal) capacitor (hereinafter referred to as "MIM").
Capacitor. " FIG. In the drawing, 1 is a semi-insulating GaAs substrate, 2 is a first electrode (lower electrode) made of, for example, Au, 3 is a dielectric film made of, for example, a silicon nitride film, and 11 is a second electrode (upper electrode) made of, for example, Au ). Generally, in a MIM capacitor used in a high frequency band, Au having a small electric resistivity is used as a material of the second electrode 11, and the formation of the second electrode 11 is performed by using a second electrode material laminated on the entire surface of the dielectric film 3. The layer is formed on the second electrode 11 by dry etching such as reactive ion etching (RIE) using a resist mask or ion milling.
This is performed by etching away the second electrode material layer other than the portion.

【0003】[0003]

【発明が解決しようとする課題】第2電極材料層をエッ
チング除去して第2電極11を形成する場合、第2電極
材料層は、その下部の誘電体膜の表面が露出するまでエ
ッチングされる。かかるドライエッチング工程では、露
出した誘電体膜表面もある程度エッチングされるため、
エッチングダメージ層の形成により誘電体膜の結晶性が
悪くなり、リーク電流が流れやすくなったり、誘電体膜
の膜厚がエッチングされない領域に比較して薄くなり、
絶縁耐圧が低くなったりすることとなる。特に、発明者
の知見によれば、素子の高集積化に伴って、誘電体膜を
薄膜化し、キャパシタ電極の面積を小さくした場合に
は、第2電極の端部6において上記耐圧の低下が著しく
なるため、かかる高集積化したMIMキャパシタにおい
ては、第2電極の端部6における耐圧の低下を防止する
ことが必要となる。そこで、本発明は、特に高集積化し
たMIMキャパシタにおいて、誘電体膜のダメージや薄
膜化に起因する絶縁耐圧の低下を防止したMIMキャパ
シタを提供することを目的とする。
In the case where the second electrode material layer is formed by etching and removing the second electrode material layer, the second electrode material layer is etched until the surface of the dielectric film below the second electrode material layer is exposed. . In such a dry etching step, the exposed dielectric film surface is also etched to some extent,
Due to the formation of the etching damage layer, the crystallinity of the dielectric film deteriorates, the leak current easily flows, and the thickness of the dielectric film becomes thinner than the region not etched,
The withstand voltage may be reduced. In particular, according to the knowledge of the inventor, in the case where the dielectric film is thinned and the area of the capacitor electrode is reduced with the increase in the degree of integration of the element, the decrease in the withstand voltage at the end 6 of the second electrode is reduced. In such a highly integrated MIM capacitor, it is necessary to prevent a decrease in withstand voltage at the end 6 of the second electrode. Therefore, an object of the present invention is to provide a highly integrated MIM capacitor in which a dielectric film is prevented from being reduced in dielectric breakdown voltage due to damage or thinning of the dielectric film.

【0004】[0004]

【課題を解決するための手段】そこで発明者は鋭意研究
の結果、第2電極の端部において、第2電極とその周辺
部の誘電体膜の露出表面との間を絶縁化することによ
り、耐圧の低下が大幅に低減できることを見出し、本発
明を完成した。
Means for Solving the Problems Accordingly, as a result of earnest study, the present inventors have made it possible to insulate the end of the second electrode between the second electrode and the exposed surface of the dielectric film on the periphery thereof, The present inventors have found that a decrease in withstand voltage can be significantly reduced, and have completed the present invention.

【0005】即ち、本発明は、半導体基板上に形成され
た第1電極と、該第1電極を覆うように形成された誘電
体膜と、該誘電体膜を覆うように形成された第2電極材
料層を所定の形状にドライエッチングして形成した第2
電極とからなり、該第1電極上に該誘電体膜を介して該
第2電極が積層され、該第2電極材料のドライエッチン
グにより該第2電極周辺に該誘電体膜の表面が露出した
キャパシタであって、上記第2電極とドライエッチング
により露出した上記誘電体膜の露出表面との間が、絶縁
されてなることを特徴とするMIMキャパシタである。
第2電極をドライエッチングして形成する場合、第1電
極材料層下部の誘電体膜表面もエッチングされることに
より、ダメージ層が形成されたり、誘電体膜の膜厚が薄
くなったりする。このため、第2電極と、かかるエッチ
ングされた誘電体膜表面とが接触している場合、リーク
電流等が発生し、キャパシタの絶縁耐圧が低下すること
となる。そこで、第2電極と誘電体膜の露出表面との間
を絶縁してかかるリーク電流等の発生を防止することに
より、第2電極端部における絶縁耐圧の低下を防止する
ことが可能となる。この結果、高集積化した薄膜MIM
キャパシタにおいても、絶縁耐圧の低下を防止し、良好
なキャパシタ特性を有し、信頼性の高いMIMキャパシ
タを形成することが可能となる。
That is, the present invention provides a first electrode formed on a semiconductor substrate, a dielectric film formed so as to cover the first electrode, and a second film formed so as to cover the dielectric film. A second electrode material layer formed by dry etching into a predetermined shape;
An electrode, and the second electrode is laminated on the first electrode via the dielectric film, and the surface of the dielectric film is exposed around the second electrode by dry etching of the second electrode material. A MIM capacitor, wherein the second electrode and the exposed surface of the dielectric film exposed by dry etching are insulated.
When the second electrode is formed by dry etching, the surface of the dielectric film below the first electrode material layer is also etched, thereby forming a damaged layer or reducing the thickness of the dielectric film. Therefore, when the second electrode is in contact with the etched dielectric film surface, a leak current or the like is generated, and the dielectric strength of the capacitor is reduced. Thus, by insulating the second electrode from the exposed surface of the dielectric film to prevent the occurrence of such a leak current, it is possible to prevent a decrease in withstand voltage at the end of the second electrode. As a result, a highly integrated thin film MIM
Also in the capacitor, it is possible to prevent a decrease in the withstand voltage, to form a highly reliable MIM capacitor having good capacitor characteristics.

【0006】また、本発明は、上記第2電極が、その側
壁から内部方向に酸化された絶縁領域を有し、該絶縁領
域により、該第2電極と上記誘電体膜の露出表面との間
を絶縁したことを特徴とするMIMキャパシタでもあ
る。このように、第2電極と誘電体膜の露出表面との間
の絶縁を、第2電極の側壁から内部方向に酸化された絶
縁膜を用いて行うことにより、簡単な構造で絶縁耐圧の
低下を防止することができる。
The present invention also provides that the second electrode has an insulating region oxidized inward from a side wall of the second electrode, and the insulating region allows the second electrode to be exposed to the exposed surface of the dielectric film. Is insulated from the MIM capacitor. As described above, the insulation between the second electrode and the exposed surface of the dielectric film is performed by using the insulating film oxidized inward from the side wall of the second electrode, so that the withstand voltage can be reduced with a simple structure. Can be prevented.

【0007】また、本発明は、上記第2電極が、夫々が
導電性である下層金属電極と上層金属電極との積層構造
からなり、該下層金属電極が、その側壁から内部方向に
酸化された絶縁領域を有し、該絶縁領域により、該第2
電極と上記誘電体膜の露出表面との間を絶縁したことを
特徴とするMIMキャパシタでもある。特に、酸化され
にくい電極材料を用いる場合には、酸化されやすい下層
金属電極と、酸化されにくい上層金属電極とから第2電
極を形成し、下層金属電極のみを酸化して、第2電極と
誘電体膜の露出表面との間を絶縁することができる。
According to the present invention, the second electrode has a laminated structure of a lower metal electrode and an upper metal electrode, each of which is conductive, and the lower metal electrode is oxidized inward from a side wall thereof. An insulating region, and the second region is provided by the insulating region.
An MIM capacitor characterized in that an electrode is insulated from an exposed surface of the dielectric film. In particular, when an electrode material that is not easily oxidized is used, a second electrode is formed from a lower metal electrode that is easily oxidized and an upper metal electrode that is hardly oxidized, and only the lower metal electrode is oxidized to form a dielectric with the second electrode. Insulation between the exposed surface of the bodily membrane can be achieved.

【0008】また、本発明は、上記第2電極が、夫々が
導電性である下層金属電極と上層金属電極との積層構造
からなり、上記下層金属電極をその側壁からエッチング
することにより該下層金属電極と上記誘電体膜の露出表
面との間に間隔を設け、該第2電極と上記誘電体膜の露
出表面との間を絶縁したことを特徴とするMIMキャパ
シタでもある。下層金属電極の選択エッチングが容易な
場合には、下層金属電極のみをエッチングすることによ
り、簡単な構造で絶縁耐圧の低下を防止することができ
る。
The present invention also provides that the second electrode has a laminated structure of a lower metal electrode and an upper metal electrode, each of which is conductive, and the lower metal electrode is etched from a side wall thereof to thereby form the lower metal electrode. An MIM capacitor characterized in that a gap is provided between an electrode and an exposed surface of the dielectric film, and the second electrode and the exposed surface of the dielectric film are insulated from each other. When the selective etching of the lower metal electrode is easy, by lowering only the lower metal electrode, it is possible to prevent a decrease in dielectric strength with a simple structure.

【0009】上記上層金属電極は、Au又はPtからな
ることが好ましい。上層金属電極に電気抵抗率の小さい
Au又はPtを用いることにより、高周波特性の向上が
可能となるからである。
Preferably, the upper metal electrode is made of Au or Pt. This is because high-frequency characteristics can be improved by using Au or Pt having a small electric resistivity for the upper metal electrode.

【0010】また、本発明は、半導体基板上に形成され
た第1電極と、該第1電極を覆うように形成された誘電
体膜と、該誘電体膜を覆うように形成された下層金属電
極材料層と、該下層金属材料層を覆うように形成された
上層金属材料層を所定の形状にドライエッチングして形
成された上層金属電極とからなり、該第1電極上に該誘
電体膜と該下層電極材料層とを介して該上層金属電極が
積層されたキャパシタであって、上記上層金属電極の下
部を除いた上記下層金属材料層を酸化して絶縁層とし、
該絶縁層に囲まれた該下層金属材料層を下層金属電極と
し、該下層金属電極と該上層金属電極とから第2電極を
形成したことを特徴とするMIMキャパシタでもある。
かかる構造では、誘電体膜表面を下層電極材料で覆った
状態で、ドライエッチングによる第2電極(上層金属電
極)の形成を行うため、誘電体膜表面にダメージ層等が
形成されず、キャパシタの絶縁耐圧の低下を防止するこ
とが可能となる。
The present invention also provides a first electrode formed on a semiconductor substrate, a dielectric film formed so as to cover the first electrode, and a lower metal layer formed so as to cover the dielectric film. An electrode material layer; and an upper metal electrode formed by dry-etching the upper metal material layer formed to cover the lower metal material layer into a predetermined shape. The dielectric film is formed on the first electrode. A capacitor in which the upper metal electrode is stacked with the lower electrode material layer interposed therebetween, wherein the lower metal material layer excluding a lower portion of the upper metal electrode is oxidized to an insulating layer,
The MIM capacitor is characterized in that the lower metal material layer surrounded by the insulating layer is a lower metal electrode, and a second electrode is formed from the lower metal electrode and the upper metal electrode.
In such a structure, the second electrode (upper metal electrode) is formed by dry etching in a state where the surface of the dielectric film is covered with the lower electrode material. It is possible to prevent a decrease in dielectric strength.

【0011】上記第2電極は、上記第1電極の上方領域
の内方に形成されたことが好ましい。かかる構造とする
ことにより、第2電極の電極面積の変更のみで、キャパ
シタの容量を調整することが可能となるからである。
It is preferable that the second electrode is formed inside a region above the first electrode. With this structure, the capacitance of the capacitor can be adjusted only by changing the electrode area of the second electrode.

【0012】本発明は、半導体基板上に第1電極を形成
し、該第1電極を覆うように誘電体膜と第2電極材料層
とを順次積層形成し、該第2電極材料層をエッチングし
て該第1電極の上方に第2電極を形成するとともに、該
第2電極以外の該第2電極材料層を除去して該誘電体膜
の表面を露出させるキャパシタの製造方法であって、上
記第2電極を形成した後に、該第2電極と上記露出した
誘電体膜の露出表面との間を絶縁する絶縁工程を備える
ことを特徴とするMIMキャパシタの製造方法でもあ
る。かかる絶縁工程を備えることにより、第2電極と誘
電体膜の露出表面との間のリーク電流等の発生を防止し
たMIMキャパシタの製造が可能となる。
According to the present invention, a first electrode is formed on a semiconductor substrate, a dielectric film and a second electrode material layer are sequentially formed so as to cover the first electrode, and the second electrode material layer is etched. Forming a second electrode above the first electrode and removing the second electrode material layer other than the second electrode to expose a surface of the dielectric film, the method comprising: A method of manufacturing a MIM capacitor, comprising an insulating step of insulating the second electrode and the exposed surface of the exposed dielectric film after forming the second electrode. By providing such an insulating step, it becomes possible to manufacture an MIM capacitor in which a leak current or the like between the second electrode and the exposed surface of the dielectric film is prevented.

【0013】また、本発明は、上記絶縁工程が、上記第
2電極を側壁から内部方向に酸化して絶縁領域を設ける
工程であることを特徴とするMIMキャパシタの製造方
法でもある。かかる方法を用いることにより、簡単な工
程で絶縁領域の形成が可能となるからである。
The present invention is also a method for manufacturing an MIM capacitor, wherein the insulating step is a step of oxidizing the second electrode inward from a side wall to provide an insulating region. By using such a method, the insulating region can be formed in a simple process.

【0014】また、本発明は、上記絶縁工程が、上記第
2電極材料層を、夫々が導電性である下層金属材料層と
上層金属材料層とを積層して形成し、該下層金属材料層
をエッチングして形成した下層金属電極を側壁から内部
方向に酸化して絶縁領域を設ける工程であることを特徴
とするMIMキャパシタの製造方法でもある。かかる方
法を用いることにより、上層金属材料にAu等の酸化さ
れにくい材料を用いる場合であっても、簡単な工程で絶
縁領域の形成が可能となるからである。
Further, in the present invention, the insulating step preferably comprises forming the second electrode material layer by laminating a lower metal material layer and an upper metal material layer, each of which is conductive. The MIM capacitor is characterized by a step of oxidizing a lower metal electrode formed by etching a metal layer from a side wall to an inward direction to provide an insulating region. By using such a method, the insulating region can be formed by a simple process even when a material such as Au which is hardly oxidized is used as the upper metal material.

【0015】また、本発明は、上記絶縁工程が、上記第
2電極材料層を、夫々が導電性である下層金属材料層と
上層金属材料層とを積層して形成し、該下層金属材料層
をエッチングして形成した下層金属電極を側壁から内部
方向にエッチングし、該下層金属電極と上記誘電体膜の
露出表面との間に間隔を設ける工程であることを特徴と
するMIMキャパシタの製造方法でもある。かかる方法
を用いることによっても、上層金属材料にAu等の酸化
されにくい材料を用いる場合に、簡単な工程で絶縁領域
の形成が可能となるからである。
Further, in the present invention, in the insulating step, the second electrode material layer is formed by laminating a lower metal material layer and an upper metal material layer, each of which is conductive. A method of manufacturing a MIM capacitor, comprising: etching a lower metal electrode formed by etching a metal layer inward from a side wall to provide an interval between the lower metal electrode and an exposed surface of the dielectric film. But also. Even if such a method is used, the formation of the insulating region can be performed by a simple process when a material that is not easily oxidized such as Au is used as the upper metal material.

【0016】また、本発明は、半導体基板上に第1電極
を形成し、該第1電極を覆うように誘電体膜と第2電極
材料層とを順次積層形成し、該第2電極材料層をドライ
エッチングして該第1電極の上方に、該誘電体膜を介し
て第2電極を形成するキャパシタの製造方法であって、
上記第2電極材料層を、夫々が導電性である下層金属材
料層と上層金属材料層とを積層して形成し、該上層金属
材料層をドライエッチングして上層金属電極を形成する
とともに、該上層金属電極以外の該上層金属材料層を除
去して該下層金属材料層の表面を露出させた後に、該上
層金属電極の下部以外の該下層金属材料層を酸化して絶
縁化することにより該上層金属電極下部の該下層金属材
料層を下層金属電極とし、該上層金属電極と該下層金属
電極とからなる第2電極を形成することを特徴とするM
IMキャパシタの製造方法でもある。かかる方法を用い
ることにより、誘電体膜表面がドライエッチングされな
いため、ダメージ領域の形成を防止することができ、キ
ャパシタの絶縁耐圧の低下を防止したMIMキャパシタ
の製造が可能となる。
Further, according to the present invention, a first electrode is formed on a semiconductor substrate, and a dielectric film and a second electrode material layer are sequentially formed so as to cover the first electrode. A method of manufacturing a capacitor, wherein a second electrode is formed above the first electrode by dry etching through the dielectric film,
The second electrode material layer is formed by laminating a lower metal material layer and an upper metal material layer, each of which is conductive, and dry-etching the upper metal material layer to form an upper metal electrode. After removing the upper metal material layer other than the upper metal electrode to expose the surface of the lower metal material layer, the lower metal material layer other than the lower portion of the upper metal electrode is oxidized to be insulated. M is characterized in that the lower metal material layer below the upper metal electrode is used as a lower metal electrode, and a second electrode composed of the upper metal electrode and the lower metal electrode is formed.
It is also a method of manufacturing an IM capacitor. By using such a method, since the surface of the dielectric film is not dry-etched, formation of a damaged region can be prevented, and it is possible to manufacture an MIM capacitor in which a decrease in the withstand voltage of the capacitor is prevented.

【0017】[0017]

【発明の実施の形態】実施の形態1.本発明の第1の実
施の形態について、図1〜5を参照しながら説明する。
図1は、本実施の形態にかかるMIMキャパシタの断面
図であり、図中、図9と同一符号は、同一又は相当箇所
である。即ち、1は半絶縁性GaAs基板、2は例えばA
uからなる第1電極(下部電極)、3は例えばシリコン
窒化膜等からなる誘電体膜、6は第2電極の端部、7は
第2電極を酸化して形成した酸化領域、11は例えばA
lからなる第2電極(上部電極)である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 A first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a cross-sectional view of the MIM capacitor according to the present embodiment, in which the same reference numerals as those in FIG. 9 denote the same or corresponding parts. That is, 1 is a semi-insulating GaAs substrate, and 2 is, for example, A
A first electrode (lower electrode) made of u, 3 is a dielectric film made of, for example, a silicon nitride film, 6 is an end of the second electrode, 7 is an oxidized region formed by oxidizing the second electrode, and 11 is, for example, A
1 is a second electrode (upper electrode).

【0018】上述のように、例えばRIE等を用いて第
2電極11を形成した場合、誘電体膜3の上面もエッチ
ングされて、表面にダメージ層が形成されたり、誘電体
膜自身の膜厚が薄くなったりする。図9に示す従来構造
のMIMキャパシタでは、第2電極11とかかるダメー
ジ層を有する誘電体膜表面が隣接しているため、第1電
極2、第2電極11の間に電圧が印加された場合、第2
電極11の端部6においてリーク電流が発生し、MIM
キャパシタの絶縁耐圧が低下することとなる。そこで、
本実施の形態では、第2電極を側壁から酸化し、第2電
極の周囲を酸化層として第2電極と誘電体膜3の露出表
面との間を絶縁することにより、リーク電流の発生等を
防止している。具体的には、第2電極11をエッチング
で形成した後に、第2電極11上に形成したSiO2
(図示せず)をマスクに用いて第2電極11を側壁から
酸化し、酸化領域7を形成する。これにより電圧が印加
される第2電極11とダメージが入った誘電体膜3表面
との間が絶縁されて、端部6におけるリーク電流の発生
等を防止し、ダメージ領域の発生に伴う絶縁耐圧の低下
を防止することが可能となる。
As described above, when the second electrode 11 is formed by using, for example, RIE or the like, the upper surface of the dielectric film 3 is also etched to form a damaged layer on the surface, or the thickness of the dielectric film itself. Or become thin. In the MIM capacitor having the conventional structure shown in FIG. 9, since the second electrode 11 and the surface of the dielectric film having the damaged layer are adjacent to each other, when a voltage is applied between the first electrode 2 and the second electrode 11, , Second
Leakage current occurs at the end 6 of the electrode 11 and the MIM
The dielectric strength of the capacitor will be reduced. Therefore,
In the present embodiment, the second electrode is oxidized from the side wall, and the periphery of the second electrode is oxidized to insulate the second electrode from the exposed surface of the dielectric film 3, thereby preventing the occurrence of a leak current and the like. Preventing. Specifically, after the second electrode 11 is formed by etching, the second electrode 11 is oxidized from the side wall using a SiO 2 film (not shown) formed on the second electrode 11 as a mask, and the oxidized region 7 is formed. To form As a result, insulation is provided between the second electrode 11 to which the voltage is applied and the damaged dielectric film 3 surface, thereby preventing the occurrence of a leak current at the end 6 and the like, and the dielectric strength with the occurrence of the damaged region. Can be prevented from decreasing.

【0019】尚、特開平5−72570号公報では、特
に第1電極(下部電極)2のエッジ部におけるリーク等
の発生を防止するために、誘電体膜を酸化して絶縁化し
てリーク等を防止する方法が提案されている。かかる方
法を第2電極(上部電極)11の端部6に適用すること
も考えられるが、かかる方法では誘電体膜自身を酸化す
るために、予め形成する誘電体膜を化学量論比より金属
含有量の多い(即ち、酸素含有量の少ない)誘電体膜か
ら形成することが必要となる。このため、誘電体膜の誘
電率を素子設計にあわせて最適化することができなくな
り、MIMキャパシタの特性向上の制限となってしまう
という欠点を有する。
In Japanese Unexamined Patent Publication No. 5-72570, in order to prevent the occurrence of a leak or the like particularly at the edge of the first electrode (lower electrode) 2, the dielectric film is oxidized to be insulated and the leak or the like is reduced. Methods to prevent this have been proposed. Such a method may be applied to the end 6 of the second electrode (upper electrode) 11. However, in such a method, the dielectric film itself is oxidized. It is necessary to form a dielectric film having a high content (that is, a low oxygen content). Therefore, the dielectric constant of the dielectric film cannot be optimized according to the element design, and there is a disadvantage that the improvement of the characteristics of the MIM capacitor is limited.

【0020】図2は本実施の形態にかかる他のMIMキ
ャパシタ構造であり、図中、図1と同一符号は、同一又
は相当箇所を示す。図2のMIMキャパシタでは、図1
の第2電極を、下層金属電極4および上層金属電極5か
ら形成し、下層金属電極4のの側壁部にのみ絶縁領域4
を形成している。
FIG. 2 shows another MIM capacitor structure according to this embodiment. In the figure, the same reference numerals as those in FIG. 1 indicate the same or corresponding parts. In the MIM capacitor of FIG.
Is formed from the lower metal electrode 4 and the upper metal electrode 5, and the insulating region 4 is formed only on the side wall of the lower metal electrode 4.
Is formed.

【0021】これは、MIMキャパシタを高周波素子と
して用いる場合、第1、第2電極の電極材料として低抵
抗であるAu等を用いることが好ましい。ここで、Au
は非常に酸化されにくいため、第2電極の側壁を酸化し
て酸化層4を形成することが困難となる。従って、この
ような場合には、第2電極を酸化されやすい下層金属電
極4と、低抵抗で酸化されにくい上層金属電極5から形
成し、下層金属電極4の側壁に酸化領域7を形成し、第
2電極と誘電体膜3の露出表面との間を絶縁することと
する。
When the MIM capacitor is used as a high-frequency element, it is preferable to use low-resistance Au or the like as an electrode material of the first and second electrodes. Where Au
Is very hard to be oxidized, so that it is difficult to oxidize the side wall of the second electrode to form the oxide layer 4. Therefore, in such a case, the second electrode is formed of the lower metal electrode 4 that is easily oxidized and the upper metal electrode 5 that is low in resistance and hardly oxidized, and the oxidized region 7 is formed on the side wall of the lower metal electrode 4. The second electrode and the exposed surface of the dielectric film 3 are insulated.

【0022】図3〜5を用いて、具体的な製造方法につ
いて説明する。まず、図3に示すように、半絶縁性Ga
As基板1上にAuからなる第1電極材料層を形成し、
フォトリソグラフィ技術を用いてエッチングし、第1電
極2を形成する。次に、プラズマCVD法を用いて、そ
の上面に、例えば2000Åの膜厚のシリコン窒化膜3
を形成する。次に、下層金属電極4の材料であるTiを
スパッタ法で、例えば500Å形成し、更に、上層金属
電極5の材料であるAuをスパッタ法で、例えば600
0Å形成する。次に、上層金属材料層上にレジストマス
ク8を形成し、これをマスクに用いて反応性イオンエッ
チングやイオンミリング等のドライエッチング法を用い
て上層電極材料層、下層電極材料層をエッチングする。
A specific manufacturing method will be described with reference to FIGS. First, as shown in FIG.
Forming a first electrode material layer made of Au on an As substrate 1;
The first electrode 2 is formed by etching using a photolithography technique. Next, a silicon nitride film 3 having a thickness of, for example, 2000 .ANG.
To form Next, Ti as a material of the lower metal electrode 4 is formed by sputtering at, for example, 500 °, and Au as a material of the upper metal electrode 5 is formed by sputtering, for example, at 600 °.
0 ° is formed. Next, a resist mask 8 is formed on the upper metal material layer, and using the mask as a mask, the upper electrode material layer and the lower electrode material layer are etched by a dry etching method such as reactive ion etching or ion milling.

【0023】図4は、上層電極材料層、下層電極材料層
をエッチングした後の断面図であり、下層金属電極4、
上層金属電極5から第2電極が形成される。かかるエッ
チング工程において、誘電体膜3の表面が露出するまで
下層電極材料層をエッチングするため、誘電体膜3の表
面にダメージ層が形成されたり、誘電体膜3の膜厚が薄
くなったりして、特に、第2電極の端部6において、絶
縁耐圧が低下する。尚、下層金属電極4の材料には、T
iのほかにAl、Cu等を用いることが可能であり、上
層金属電極5の材料には、AuのほかにPt等を用いる
ことも可能である。また、本実施の形態では、上層金属
電極5に比較して下層金属電極4の膜厚が薄いため、A
u等に比べて抵抗率の高いTi等を下層金属電極に用い
ても、第2電極全体としては、十分低抵抗とすることが
できる。
FIG. 4 is a cross-sectional view after etching the upper electrode material layer and the lower electrode material layer.
A second electrode is formed from the upper metal electrode 5. In this etching step, since the lower electrode material layer is etched until the surface of the dielectric film 3 is exposed, a damage layer is formed on the surface of the dielectric film 3 or the thickness of the dielectric film 3 is reduced. In particular, the withstand voltage decreases at the end 6 of the second electrode. The material of the lower metal electrode 4 is T
In addition to i, Al, Cu, or the like can be used, and as the material of the upper metal electrode 5, Pt or the like can be used in addition to Au. In the present embodiment, since the lower metal electrode 4 is thinner than the upper metal electrode 5,
Even if Ti or the like having a higher resistivity than u or the like is used for the lower metal electrode, the entire second electrode can have a sufficiently low resistance.

【0024】本実施の形態では、続いて、図5に示すよ
うに、例えば酸素プラズマ処理を行うことにより、下層
金属電極4を側壁から酸化して、酸化領域7を形成す
る。具体的には、下層金属電極4を構成するTiを酸化
し、TiOからなる絶縁性の酸化領域7を形成する。
In the present embodiment, subsequently, as shown in FIG. 5, the lower metal electrode 4 is oxidized from the side walls, for example, by performing an oxygen plasma treatment to form an oxidized region 7. Specifically, Ti constituting the lower metal electrode 4 is oxidized to form an insulating oxide region 7 made of TiO.

【0025】このように、酸化領域7を形成して、第2
電極と誘電体膜5の露出表面との間を絶縁することによ
り、誘電体膜5のダメージ領域には大きな電圧が印加さ
れないため、MIMキャパシタの絶縁耐圧の低下を防止
することができる。
As described above, the oxidized region 7 is formed and the second region is formed.
By insulating between the electrode and the exposed surface of the dielectric film 5, a large voltage is not applied to the damaged region of the dielectric film 5, so that a decrease in the dielectric strength of the MIM capacitor can be prevented.

【0026】また、第2電極11(下層金属電極4及び
上層金属電極5)が、第1電極2より内方に位置するよ
うに、言い換えれば、第2電極11を第1電極2より小
さく形成することにより、かかる第2電極11の面積の
変更のみでMIMキャパシタの容量の変更が可能とな
る。
Further, the second electrode 11 (the lower metal electrode 4 and the upper metal electrode 5) is formed so as to be located inside the first electrode 2, in other words, the second electrode 11 is formed smaller than the first electrode 2. Accordingly, the capacitance of the MIM capacitor can be changed only by changing the area of the second electrode 11.

【0027】実施の形態2.本発明の第2の実施の形態
について、図6を参照しながら説明する。図中、図2と
同一符号は、同一又は相当箇所を示し、また、9はエッ
チングオフ領域を示す。図6に示すMIMキャパシタ
は、実施の形態1の図3、4の工程を行った後に、下層
金属電極4の側壁を酸化する代わりに、例えば、希釈し
たふっ化水素酸の溶液を用いて、300Å程度エッチン
グ除去して、エッチングオフ領域9を形成する。かかる
エッチング工程では、Auからなる上層金属電極5はエ
ッチングされず、Tiからなる下層金属電極4の側壁部
のみ選択的にエッチングされる。この結果、第2電極
と、ダメージ層が形成された誘電体膜6の露出表面との
間に間隔が設けられ、第2電極端部6における絶縁耐圧
の低下を防止することができる。
Embodiment 2 FIG. A second embodiment of the present invention will be described with reference to FIG. In the drawing, the same reference numerals as those in FIG. 2 indicate the same or corresponding portions, and 9 indicates an etching-off region. The MIM capacitor shown in FIG. 6 uses, for example, a diluted hydrofluoric acid solution instead of oxidizing the side wall of the lower metal electrode 4 after performing the steps of FIGS. Etching is removed by about 300 ° to form an etching off region 9. In this etching step, the upper metal electrode 5 made of Au is not etched, and only the side wall portion of the lower metal electrode 4 made of Ti is selectively etched. As a result, a gap is provided between the second electrode and the exposed surface of the dielectric film 6 on which the damaged layer is formed, and a decrease in the withstand voltage at the second electrode end 6 can be prevented.

【0028】実施の形態3.本発明の第3の実施の形態
について、図7、8を参照しながら説明する。図中、図
2と同一符号は、同一又は相当箇所を示し、また、10
は酸化領域を示す。図7に示すMIMキャパシタは、実
施の形態1の図3の工程で、レジストマスク8を形成し
た後に、反応性イオンエッチング、イオンミリング等の
ドライエッチング法により、Auからなる上層電極材料
層のみをドライエッチングする。かかるエッチング工程
では、誘電体膜3の表面が露出しないいため、誘電体膜
3の表面にはダメージ層は形成されない。
Embodiment 3 A third embodiment of the present invention will be described with reference to FIGS. In the figure, the same reference numerals as those in FIG.
Indicates an oxidized region. In the MIM capacitor shown in FIG. 7, after the resist mask 8 is formed in the step shown in FIG. 3 of the first embodiment, only the upper electrode material layer made of Au is formed by a dry etching method such as reactive ion etching or ion milling. Dry-etch. In this etching step, no damage layer is formed on the surface of the dielectric film 3 because the surface of the dielectric film 3 is not exposed.

【0029】次に、図8に示すように、上層金属電極5
をマスクに用いて、かかる上部金属電極5の下部領域を
除いて、Tiからなる下層電極材料層を酸化してTiO
とする。これにより、上層層金属電極5の下部領域は酸
化されず、Tiからなる下層金属電極4となる。
Next, as shown in FIG.
Is used as a mask to oxidize the lower electrode material layer made of Ti except for the lower region of the upper metal electrode 5 to form TiO.
And Thus, the lower region of the upper metal electrode 5 is not oxidized, and becomes the lower metal electrode 4 made of Ti.

【0030】このように、本実施の形態にかかるMIM
キャパシタでは、誘電体膜4の表面がエッチングされ
ず、ダメージ領域が形成されないため、これに伴う第2
電極端部6における絶縁耐圧の低下を防止することが可
能となる。
As described above, the MIM according to the present embodiment
In the capacitor, the surface of the dielectric film 4 is not etched and a damaged region is not formed.
It is possible to prevent a decrease in withstand voltage at the electrode end 6.

【0031】[0031]

【発明の効果】以上の説明から明らかなように、本発明
によれば、第2電極の側壁部を酸化して絶縁層を形成す
ることにより、第2電極と誘電体膜の露出表面との間を
絶縁して第2電極端部における絶縁耐圧の低下を防止す
ることができる。
As is apparent from the above description, according to the present invention, by oxidizing the side wall of the second electrode to form an insulating layer, the second electrode and the exposed surface of the dielectric film can be separated. The insulation between the electrodes can prevent the lowering of the withstand voltage at the end of the second electrode.

【0032】この結果、高集積化した薄膜MIMキャパ
シタにおいても、耐圧の低下を防止し、良好なキャパシ
タ特性を有し、信頼性の高いMIMキャパシタを形成す
ることが可能となる。
As a result, even in a highly integrated thin-film MIM capacitor, it is possible to form a highly reliable MIM capacitor which prevents a decrease in withstand voltage, has good capacitor characteristics, and has high reliability.

【0033】また、本発明によれば、第2電極を下層金
属電極と上層金属電極とから形成し、下層金属電極の側
壁部のみを酸化して絶縁層を形成することにより、又は
下層金属電極の側壁部のみをエッチングしてエッチング
オフ領域を形成することにより上層金属電極の材料に酸
化されにくい材料を用いる場合であっても、第2電極と
誘電体膜の露出表面との間を絶縁して第2電極端部にお
ける絶縁耐圧の低下を防止することができる。
According to the present invention, the second electrode is formed from the lower metal electrode and the upper metal electrode, and only the side wall of the lower metal electrode is oxidized to form an insulating layer. Even if a material that is hardly oxidized is used as the material of the upper metal electrode by etching only the side wall of the second electrode to form an etching off region, the insulation between the second electrode and the exposed surface of the dielectric film is maintained. Thus, it is possible to prevent a decrease in the withstand voltage at the end of the second electrode.

【0034】また、本発明によれば、誘電体膜の表面を
露出させることなく第2電極の形成が可能となり、第2
電極の形成にともない発生する誘電体膜へのダメージ領
域の形成を防止し、第2電極端部における絶縁耐圧の低
下を防止することができる。
According to the present invention, the second electrode can be formed without exposing the surface of the dielectric film.
It is possible to prevent formation of a damaged region on the dielectric film that occurs with the formation of the electrode, and to prevent a decrease in withstand voltage at the end of the second electrode.

【0035】また、本発明によれば、従来のMIMキャ
パシタの製造工程に比較的簡単な絶縁工程を追加するだ
けで、または従来の製造工程の一部を改良するだけで、
MIMキャパシタの絶縁耐圧の低下を防止することがで
き、信頼性の高いMIMキャパシタンスの製造を安価か
つ容易に行うことが可能となる。
Further, according to the present invention, a relatively simple insulating step is added to the conventional MIM capacitor manufacturing process or only a part of the conventional manufacturing process is improved.
It is possible to prevent a decrease in the dielectric strength of the MIM capacitor, and to manufacture a highly reliable MIM capacitor at low cost and easily.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1にかかるMIMキャパ
シタの断面図である。
FIG. 1 is a sectional view of an MIM capacitor according to a first embodiment of the present invention.

【図2】 本発明の実施の形態1にかかるMIMキャパ
シタの断面図である。
FIG. 2 is a cross-sectional view of the MIM capacitor according to the first embodiment of the present invention.

【図3】 本発明の実施の形態1にかかるMIMキャパ
シタの製造工程断面図である。
FIG. 3 is a sectional view showing the manufacturing process of the MIM capacitor according to the first embodiment of the present invention;

【図4】 本発明の実施の形態1にかかるMIMキャパ
シタの製造工程断面図である。
FIG. 4 is a sectional view showing the manufacturing process of the MIM capacitor according to the first embodiment of the present invention;

【図5】 本発明の実施の形態1にかかるMIMキャパ
シタの製造工程断面図である。
FIG. 5 is a sectional view showing the manufacturing process of the MIM capacitor according to the first embodiment of the present invention.

【図6】 本発明の実施の形態2にかかるMIMキャパ
シタの断面図である。
FIG. 6 is a sectional view of an MIM capacitor according to a second embodiment of the present invention.

【図7】 本発明の実施の形態3にかかるMIMキャパ
シタの製造工程断面図である。
FIG. 7 is a cross-sectional view illustrating a manufacturing process of the MIM capacitor according to the third embodiment of the present invention;

【図8】 本発明の実施の形態3にかかるMIMキャパ
シタの製造工程断面図である。
FIG. 8 is a sectional view of the manufacturing process of the MIM capacitor according to the third embodiment of the present invention.

【図9】 従来構造のMIMキャパシタの断面図であ
る。
FIG. 9 is a cross-sectional view of a conventional MIM capacitor.

【符号の説明】[Explanation of symbols]

1 半絶縁性GaAs基板、2 第1電極(下部電極)、
3 誘電体膜、4 下層金属電極、5 上層金属電極、
6 第2電極端部、7 酸化領域、8 レジストマス
ク、9 エッチングオフ領域、10 酸化領域、11
第2電極(上部電極)。
1 semi-insulating GaAs substrate, 2 first electrode (lower electrode),
3 dielectric film, 4 lower metal electrodes, 5 upper metal electrodes,
6 end of second electrode, 7 oxidized region, 8 resist mask, 9 etching-off region, 10 oxidized region, 11
Second electrode (upper electrode).

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成された第1電極と、
該第1電極を覆うように形成された誘電体膜と、該誘電
体膜を覆うように形成された第2電極材料層を所定の形
状にドライエッチングして形成した第2電極とからな
り、該第1電極上に該誘電体膜を介して該第2電極が積
層され、該第2電極材料のドライエッチングにより該第
2電極周辺に該誘電体膜の表面が露出したキャパシタで
あって、 上記第2電極とドライエッチングにより露出した上記誘
電体膜の露出表面との間が、絶縁されてなることを特徴
とするMIMキャパシタ。
A first electrode formed on a semiconductor substrate;
A dielectric film formed so as to cover the first electrode, and a second electrode formed by dry-etching a second electrode material layer formed so as to cover the dielectric film into a predetermined shape; A capacitor in which the second electrode is laminated on the first electrode via the dielectric film, and the surface of the dielectric film is exposed around the second electrode by dry etching of the second electrode material; A MIM capacitor, wherein the second electrode and the exposed surface of the dielectric film exposed by dry etching are insulated.
【請求項2】 上記第2電極が、その側壁から内部方向
に酸化された絶縁領域を有し、該絶縁領域により、該第
2電極と上記誘電体膜の露出表面との間を絶縁したこと
を特徴とする請求項1に記載のMIMキャパシタ。
2. The semiconductor device according to claim 1, wherein the second electrode has an insulating region oxidized inward from a side wall of the second electrode, and the insulating region insulates the second electrode from an exposed surface of the dielectric film. The MIM capacitor according to claim 1, wherein:
【請求項3】 上記第2電極が、夫々が導電性である下
層金属電極と上層金属電極との積層構造からなり、該下
層金属電極が、その側壁から内部方向に酸化された絶縁
領域を有し、該絶縁領域により、該第2電極と上記誘電
体膜の露出表面との間を絶縁したことを特徴とする請求
項1に記載のMIMキャパシタ。
3. The second electrode has a laminated structure of a lower metal electrode and an upper metal electrode, each of which is conductive, and the lower metal electrode has an insulating region oxidized inward from a side wall thereof. 2. The MIM capacitor according to claim 1, wherein the insulation region insulates the second electrode from the exposed surface of the dielectric film.
【請求項4】 上記第2電極が、夫々が導電性である下
層金属電極と上層金属電極との積層構造からなり、上記
下層金属電極をその側壁からエッチングすることにより
該下層金属電極と上記誘電体膜の露出表面との間に間隔
を設け、該第2電極と上記誘電体膜の露出表面との間を
絶縁したことを特徴とする請求項1に記載のMIMキャ
パシタ。
4. The second electrode has a laminated structure of a lower metal electrode and an upper metal electrode, each of which is conductive, and the lower metal electrode and the dielectric material are etched by etching the lower metal electrode from a side wall thereof. 2. The MIM capacitor according to claim 1, wherein an interval is provided between the exposed surface of the body film and the second electrode and the exposed surface of the dielectric film are insulated.
【請求項5】 上記上層金属電極が、Au又はPtから
なることを特徴とする請求項3又は4のいずれかに記載
のMIMキャパシタ。
5. The MIM capacitor according to claim 3, wherein the upper metal electrode is made of Au or Pt.
【請求項6】 半導体基板上に形成された第1電極と、
該第1電極を覆うように形成された誘電体膜と、該誘電
体膜を覆うように形成された下層金属電極材料層と、該
下層金属材料層を覆うように形成された上層金属材料層
を所定の形状にドライエッチングして形成された上層金
属電極とからなり、該第1電極上に該誘電体膜と該下層
電極材料層とを介して該上層金属電極が積層されたキャ
パシタであって、 上記上層金属電極の下部を除いた上記下層金属材料層を
酸化して絶縁層とし、該絶縁層に囲まれた該下層金属材
料層を下層金属電極とし、該下層金属電極と該上層金属
電極とから第2電極を形成したことを特徴とするMIM
キャパシタ。
6. A first electrode formed on a semiconductor substrate,
A dielectric film formed to cover the first electrode; a lower metal electrode material layer formed to cover the dielectric film; and an upper metal material layer formed to cover the lower metal material layer And an upper metal electrode formed by dry-etching into a predetermined shape. The upper metal electrode is laminated on the first electrode via the dielectric film and the lower electrode material layer. The lower metal material layer excluding the lower part of the upper metal electrode is oxidized to form an insulating layer; the lower metal material layer surrounded by the insulating layer is formed as a lower metal electrode; the lower metal electrode and the upper metal MIM characterized by forming a second electrode from an electrode
Capacitors.
【請求項7】 上記第2電極が、上記第1電極の上方領
域の内方に形成されたことを特徴とする請求項1〜6の
いずれかに記載のMIMキャパシタ。
7. The MIM capacitor according to claim 1, wherein said second electrode is formed inside a region above said first electrode.
【請求項8】 半導体基板上に第1電極を形成し、該第
1電極を覆うように誘電体膜と第2電極材料層とを順次
積層形成し、該第2電極材料層をドライエッチングして
該第1電極の上方に第2電極を形成するとともに、該第
2電極以外の該第2電極材料層を除去して該誘電体膜の
表面を露出させるキャパシタの製造方法であって、 上記第2電極を形成した後に、該第2電極と上記露出し
た誘電体膜の露出表面との間を絶縁する絶縁工程を備え
ることを特徴とするMIMキャパシタの製造方法。
8. A first electrode is formed on a semiconductor substrate, a dielectric film and a second electrode material layer are sequentially formed so as to cover the first electrode, and the second electrode material layer is dry-etched. Forming a second electrode above the first electrode by removing the second electrode material layer other than the second electrode, thereby exposing the surface of the dielectric film. A method for manufacturing a MIM capacitor, comprising an insulating step of insulating between the second electrode and the exposed surface of the exposed dielectric film after forming the second electrode.
【請求項9】 上記絶縁工程が、上記第2電極を側壁か
ら内部方向に酸化して絶縁領域を設ける工程であること
を特徴とする請求項8に記載のMIMキャパシタの製造
方法。
9. The method according to claim 8, wherein the insulating step is a step of oxidizing the second electrode inward from a side wall to provide an insulating region.
【請求項10】 上記絶縁工程が、上記第2電極材料層
を、夫々が導電性である下層金属材料層と上層金属材料
層とを積層して形成し、該下層金属材料層をエッチング
して形成した下層金属電極を側壁から内部方向に酸化し
て絶縁領域を設ける工程であることを特徴とする請求項
8に記載のMIMキャパシタの製造方法。
10. The insulating step, wherein the second electrode material layer is formed by laminating a lower metal material layer and an upper metal material layer, each of which is conductive, and etching the lower metal material layer. 9. The method according to claim 8, further comprising a step of oxidizing the formed lower metal electrode inward from the side wall to provide an insulating region.
【請求項11】 上記絶縁工程が、上記第2電極材料層
を、夫々が導電性である下層金属材料層と上層金属材料
層とを積層して形成し、該下層金属材料層をエッチング
して形成した下層金属電極を側壁から内部方向にエッチ
ングし、該下層金属電極と上記誘電体膜の露出表面との
間に間隔を設ける工程であることを特徴とする請求項8
に記載のMIMキャパシタの製造方法。
11. The insulating step comprises forming the second electrode material layer by laminating a lower metal material layer and an upper metal material layer, each of which is conductive, and etching the lower metal material layer. 9. A step of etching the formed lower metal electrode inward from the side wall to provide a space between the lower metal electrode and the exposed surface of the dielectric film.
3. The method for manufacturing an MIM capacitor according to item 1.
【請求項12】 半導体基板上に第1電極を形成し、該
第1電極を覆うように誘電体膜と第2電極材料層とを順
次積層形成し、該第2電極材料層をドライエッチングし
て該第1電極の上方に、該誘電体膜を介して第2電極を
形成するキャパシタの製造方法であって、 上記第2電極材料層を、夫々が導電性である下層金属材
料層と上層金属材料層とを積層して形成し、該上層金属
材料層をドライエッチングして上層金属電極を形成する
とともに、該上層金属電極以外の該上層金属材料層を除
去して該下層金属材料層の表面を露出させた後に、該上
層金属電極の下部以外の該下層金属材料層を酸化して絶
縁化することにより該上層金属電極下部の該下層金属材
料層を下層金属電極とし、該上層金属電極と該下層金属
電極とからなる第2電極を形成することを特徴とするM
IMキャパシタの製造方法。
12. A first electrode is formed on a semiconductor substrate, a dielectric film and a second electrode material layer are sequentially formed so as to cover the first electrode, and the second electrode material layer is dry-etched. Forming a second electrode above the first electrode via the dielectric film, wherein the second electrode material layer is formed of a conductive lower metal material layer and an upper conductive metal layer. The upper metal material layer is formed by laminating the lower metal material layer, and the upper metal material layer is dry-etched to form an upper metal electrode, and the upper metal material layer other than the upper metal electrode is removed to form the lower metal material layer. After exposing the surface, the lower metal material layer except the lower portion of the upper metal electrode is oxidized and insulated to make the lower metal material layer below the upper metal electrode a lower metal electrode, and the upper metal electrode Forming a second electrode composed of the lower electrode and the lower metal electrode M characterized by Rukoto
A method for manufacturing an IM capacitor.
JP10188764A 1998-07-03 1998-07-03 Mim capacitor and its manufacture Pending JP2000022083A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10188764A JP2000022083A (en) 1998-07-03 1998-07-03 Mim capacitor and its manufacture
KR1019990008020A KR100303225B1 (en) 1998-07-03 1999-03-11 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10188764A JP2000022083A (en) 1998-07-03 1998-07-03 Mim capacitor and its manufacture

Publications (1)

Publication Number Publication Date
JP2000022083A true JP2000022083A (en) 2000-01-21

Family

ID=16229376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10188764A Pending JP2000022083A (en) 1998-07-03 1998-07-03 Mim capacitor and its manufacture

Country Status (2)

Country Link
JP (1) JP2000022083A (en)
KR (1) KR100303225B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284590B1 (en) * 2000-11-30 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors
US6750114B2 (en) 2002-03-25 2004-06-15 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
JP2008028464A (en) * 2006-07-18 2008-02-07 Tdk Corp Lc filter
WO2008026708A1 (en) * 2006-08-30 2008-03-06 Kyocera Corporation Capacitor and high frequency component
US7534693B2 (en) * 2006-01-04 2009-05-19 Freescale Semiconductor, Inc. Thin-film capacitor with a field modification layer and methods for forming the same
CN113517401A (en) * 2021-09-13 2021-10-19 广州粤芯半导体技术有限公司 Metal capacitor structure and preparation method thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284590B1 (en) * 2000-11-30 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors
US6750114B2 (en) 2002-03-25 2004-06-15 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
US7534693B2 (en) * 2006-01-04 2009-05-19 Freescale Semiconductor, Inc. Thin-film capacitor with a field modification layer and methods for forming the same
US7751177B2 (en) 2006-01-04 2010-07-06 Freescale Semiconductor, Inc Thin-film capacitor with a field modification layer
JP2008028464A (en) * 2006-07-18 2008-02-07 Tdk Corp Lc filter
JP4618206B2 (en) * 2006-07-18 2011-01-26 Tdk株式会社 LC filter
WO2008026708A1 (en) * 2006-08-30 2008-03-06 Kyocera Corporation Capacitor and high frequency component
JP2008085291A (en) * 2006-08-30 2008-04-10 Kyocera Corp Capacitor and high frequency component
EP2063441A1 (en) * 2006-08-30 2009-05-27 Kyocera Corporation Capacitor and high frequency component
EP2063441A4 (en) * 2006-08-30 2012-08-01 Kyocera Corp Capacitor and high frequency component
CN113517401A (en) * 2021-09-13 2021-10-19 广州粤芯半导体技术有限公司 Metal capacitor structure and preparation method thereof

Also Published As

Publication number Publication date
KR20000011198A (en) 2000-02-25
KR100303225B1 (en) 2001-09-26

Similar Documents

Publication Publication Date Title
US6144051A (en) Semiconductor device having a metal-insulator-metal capacitor
US7888773B2 (en) Semiconductor integrated circuit device having MIM capacitor and method of fabricating the same
US7304339B2 (en) Passivation structure for ferroelectric thin-film devices
JP2004152796A (en) Semiconductor device and its manufacturing method
JPH01154551A (en) Semiconductor storage integrated circuit device and manufacture thereof
JP2004186557A (en) Method for manufacturing semiconductor device
US20040126984A1 (en) Method of fabricating a metal-insulator-metal capacitor
JP2000022083A (en) Mim capacitor and its manufacture
US6211008B1 (en) Method for forming high-density high-capacity capacitor
JP2002076113A (en) Semiconductor device and its manufacturing method
JP2002100740A (en) Semiconductor memory device and method of manufacturing the same
JP3163761B2 (en) Integrated circuit device
JP2001313396A (en) Semiconductor device and its manufacturing method
JP2000252422A (en) Semiconductor device and its manufacture
KR100300046B1 (en) Fabricating method of semiconductor device
US7105451B2 (en) Method for manufacturing semiconductor device
JP2006253268A (en) Semiconductor device and its manufacturing method
JP3206308B2 (en) Manufacturing method of programmable element
JP3118928B2 (en) Capacitance element structure
JPH01154552A (en) Semiconductor storage integrated circuit device and manufacture thereof
JPH06232342A (en) Capacitor and manufacture thereof
JPH11145471A (en) Semiconductor device
JPH09121023A (en) Semiconductor device
JP2000082777A (en) Semiconductor integrated circuit device and manufacture thereof
JP2004071840A (en) Manufacturing method for semiconductor device