JP2000021819A - Method for making diamond wafer into chip - Google Patents

Method for making diamond wafer into chip

Info

Publication number
JP2000021819A
JP2000021819A JP18271398A JP18271398A JP2000021819A JP 2000021819 A JP2000021819 A JP 2000021819A JP 18271398 A JP18271398 A JP 18271398A JP 18271398 A JP18271398 A JP 18271398A JP 2000021819 A JP2000021819 A JP 2000021819A
Authority
JP
Japan
Prior art keywords
substrate
cutting
diamond
laser
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18271398A
Other languages
Japanese (ja)
Other versions
JP3319507B2 (en
Inventor
Kenjiro Higaki
賢次郎 檜垣
Haruhisa Toyoda
晴久 豊田
Tomoyoshi Kamimura
智喜 上村
Satoru Fujii
知 藤井
Hideaki Nakahata
英章 中幡
Shinichi Shikada
真一 鹿田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP18271398A priority Critical patent/JP3319507B2/en
Publication of JP2000021819A publication Critical patent/JP2000021819A/en
Application granted granted Critical
Publication of JP3319507B2 publication Critical patent/JP3319507B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for making element into chip, which can satisfactorily cut/separate multiple elements formed on one wafer having a diamond layer, while maintaining the capabilities. SOLUTION: In a method for making a diamond wafer into a chip, a diamond wafer 5 having a diamond layer 2 which is vapor phase-composited on a Si substrate 1 and a plurality of elements 31 and 32 formed on the layer is cut and is made into chips at every substrate and every element. The chip making method comprises a half-cut process for forming a groove which is shallower than the thickness of the substrate but deeper than half the thickness of the substrate between the elements 31 and 32 of the substrate 1 from a face opposite to an element forming face and a full-cut process for cutting the elements 31 and 32 by each element, by irradiating the base 4 of the groove with a laser beam and removing the remaining substrate 1 and the diamond layer 2 with a width smaller than that of the groove part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数の素子を形成
したウェハを素子ごとに切断してチップ化するチップ化
方法に関し、特に気相合成ダイヤモンド層を有する基板
上に形成された素子のチップ化方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a chip by cutting a wafer on which a plurality of elements are formed into individual chips, and more particularly, to a chip for an element formed on a substrate having a vapor-phase synthetic diamond layer. About the method of conversion.

【0002】[0002]

【従来の技術】高周波領域で動作する表面弾性波素子と
して、特開昭64−62911号公報、特開平3−19
8412号公報に開示されているダイヤモンドを利用し
た表面弾性波素子がある。
2. Description of the Related Art Japanese Unexamined Patent Publications Nos. 64-62911 and 3-19 disclose surface acoustic wave devices operating in a high frequency range.
There is a surface acoustic wave device using diamond disclosed in Japanese Patent No. 8412.

【0003】このダイヤモンドを利用した表面弾性波素
子は以下のようにして作成される。まず、シリコン(S
i)等の基板上に、気相合成によりダイヤモンド膜を形
成する。この気相合成ダイヤモンド膜の表面を研磨等に
より平滑にしたうえで、膜上に櫛形電極と圧電体薄膜を
形成することで複数の表面弾性波素子を一基板上に形成
する。以下、この複数の素子が形成された状態の基板を
単にウェハと呼ぶ。さらに、温度特性を向上させるため
SiO2膜を形成することもある。このようにして形成
されたウェハを表面弾性波素子1素子ごとに切断、分離
してチップ化し、パッケージに実装する。
A surface acoustic wave device using this diamond is produced as follows. First, silicon (S
A diamond film is formed on a substrate such as i) by vapor phase synthesis. After smoothing the surface of the vapor phase synthetic diamond film by polishing or the like, a plurality of surface acoustic wave devices are formed on one substrate by forming a comb-shaped electrode and a piezoelectric thin film on the film. Hereinafter, the substrate on which the plurality of elements are formed is simply referred to as a wafer. Further, an SiO 2 film may be formed to improve the temperature characteristics. The wafer thus formed is cut and separated into chips for each surface acoustic wave device, and mounted on a package.

【0004】[0004]

【発明が解決しようとする課題】ダイヤモンドを利用し
ていない表面弾性波素子のチップ化工程では、ダイヤモ
ンドブレードを用いたダイシングにより切断・分離を行
っている。しかし、ダイヤモンド膜を有する表面弾性波
素子のチップ化をダイヤモンドブレードにより行おうと
すると、ダイヤモンドの共削りとなるため、安定した切
断を行うことができない。
In the step of chipping a surface acoustic wave device that does not use diamond, cutting and separation are performed by dicing using a diamond blade. However, when the surface acoustic wave device having the diamond film is chipped by a diamond blade, the diamond is co-cut, so that stable cutting cannot be performed.

【0005】このため、従来は図2に示されるチップ化
方法が採用されていた。まず、図1(a)に示されるよ
うにダイヤモンド層2を有するSi基板1上に素子
1、32を形成してウェハ5を作成する。そして、同図
(b)に示されるように、素子31、32の間のダイヤモ
ンド層2に表面から例えばNd:YAGレーザを照射し
て、この部分のダイヤモンド層2を除去する。このダイ
ヤモンド層2の除去により生成された溝の底面4は、S
i基板1部分に達している。この後、この溝の底面4の
ほぼ中央部分にダイヤモンドブレードを当ててSi基板
1をダイシングにより切断することで素子31、32をチ
ップ化してチップ51、52を製作していた。
For this reason, a chip forming method shown in FIG. 2 has conventionally been adopted. First, as shown in FIG. 1A, elements 3 1 and 3 2 are formed on a Si substrate 1 having a diamond layer 2 to form a wafer 5. Then, as shown in FIG. (B), element 3 1, 3 from the surface to the diamond layer 2 between the two for example Nd: by irradiating YAG laser, removing the diamond layer 2 in this portion. The bottom surface 4 of the groove formed by removing the diamond layer 2
The i-substrate 1 has been reached. Thereafter, the elements 3 1 and 3 2 were formed into chips by cutting the Si substrate 1 by dicing by applying a diamond blade to a substantially central portion of the bottom surface 4 of the groove, thereby manufacturing chips 5 1 and 5 2 .

【0006】しかし、この方法では、レーザによるダイ
ヤモンド層2の除去時に、除去されたダイヤモンドが劣
化してグラファイト成分となり飛散して、素子31、32
上に付着し、素子31、32の特性が劣化してしまうこと
があった。また、この方法では、レーザ除去により形成
する溝の底面4の幅をダイシング時の切断幅の2倍程度
大きくする必要があり、安定したチップ化のためには、
素子31、32の間隔を広くとる必要があり、一枚のウェ
ハで多数の素子を製作することが困難だった。
However, in this method, when the diamond layer 2 is removed by a laser, the removed diamond is deteriorated and scattered as a graphite component, and the elements 3 1 , 3 2
Attached above had the characteristics of the element 3 1, 3 2 deteriorates. Further, in this method, the width of the bottom surface 4 of the groove formed by laser removal needs to be about twice as large as the cutting width at the time of dicing.
It was necessary to widen the distance between the elements 3 1 and 3 2 , and it was difficult to manufacture many elements on one wafer.

【0007】本発明は、上記の問題点に鑑みて、ダイヤ
モンド層を有する一枚のウェハに製作した多数の素子
を、性能を保持したまま良好に切断・分離することので
きるダイヤモンドウェハのチップ化方法を提供すること
を課題とする。
SUMMARY OF THE INVENTION In view of the above problems, the present invention provides a diamond wafer chip which can satisfactorily cut and separate a large number of elements manufactured on a single wafer having a diamond layer while maintaining performance. It is an object to provide a method.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するた
め、本発明のダイヤモンドウェハのチップ化方法は、基
板上に気相合成ダイヤモンド層と、この気相合成ダイヤ
モンド層上に形成された複数の素子とを有するダイヤモ
ンドウェハを、基板ごと一素子毎に切断してチップ化す
る方法であって、この基板のこれらの素子間に、素子形
成面と反対の面から、基板厚さより浅く、基板厚さの半
分より深い深さの溝を形成するハーフカット工程と、こ
の溝の底面にレーザを照射して、残りの基板と気相合成
ダイヤモンド層とをこの溝部分より細い幅で除去するこ
とにより一素子毎に切り離すフルカット工程と、を備え
ていることを特徴とする。
In order to solve the above-mentioned problems, a method for forming a diamond wafer into chips according to the present invention comprises the steps of: forming a vapor-phase synthetic diamond layer on a substrate; A method of cutting a diamond wafer having elements into chips by cutting the substrate and the elements one by one from one element to another element. A half-cutting step of forming a groove with a depth deeper than half of the groove, and irradiating a laser to the bottom of the groove to remove the remaining substrate and the vapor-phase synthetic diamond layer with a width smaller than the groove. And a full-cutting step of separating each element.

【0009】これらの工程によれば、まず、ハーフカッ
ト工程では、一般的な半導体基板等の切断方法を用い
て、基板の大部分を切断することにより、気相合成ダイ
ヤモンド層と基板との境界面近傍に達する深さの溝が形
成される。この溝部分の幅は次のフルカット工程で照射
するレーザのビーム幅より若干広ければ十分である。次
に、フルカット工程では、この溝の底面部分にレーザを
照射することにより、残りの基板と気相合成ダイヤモン
ド層とを除去して最終的に素子同士を切り離す。レーザ
照射は素子形成面の反対面から行われており、レーザ照
射により除去された成分は、素子形成面に達することは
ない。
According to these steps, first, in the half-cutting step, most of the substrate is cut using a general method for cutting a semiconductor substrate or the like, so that the boundary between the vapor-phase synthetic diamond layer and the substrate is cut. A groove having a depth reaching the vicinity of the surface is formed. It is sufficient that the width of the groove portion is slightly larger than the beam width of the laser beam to be irradiated in the next full cut step. Next, in a full cut step, the bottom surface of the groove is irradiated with a laser to remove the remaining substrate and the vapor-phase synthetic diamond layer, and finally separate the elements. Laser irradiation is performed from the surface opposite to the element formation surface, and components removed by laser irradiation do not reach the element formation surface.

【0010】このハーフカット工程は、ダイヤモンドブ
レードを用いたダイシングにより行われることが好まし
い。ダイヤモンドブレードを用いてダイシングすること
によりウェハの基板が効果的に切断される。
This half-cutting step is preferably performed by dicing using a diamond blade. Dicing using a diamond blade effectively cuts the substrate of the wafer.

【0011】また、フルカット工程で用いるレーザは、
Nd:YAGレーザ、Nd:YLFレーザ、エキシマレ
ーザのうちのいずれかであることが好ましい。これらの
レーザは加工用レーザとして広く用いられており、高出
力かつビームの照射制御が容易である。
The laser used in the full-cut process is
It is preferable to use one of Nd: YAG laser, Nd: YLF laser, and excimer laser. These lasers are widely used as processing lasers, and have high output and easy beam irradiation control.

【0012】このハーフカット工程の切断幅は30μm
〜500μmであり、フルカット工程の切断幅は5μm
〜100μmであることが好ましい。これにより、切断
により失われる領域が少なくなる。
The cutting width in this half-cutting step is 30 μm.
~ 500 μm, and the cutting width in the full-cut process is 5 μm
It is preferably from 100 to 100 μm. This reduces the area lost by cutting.

【0013】このハーフカット工程終了時の溝部分に残
される基板の厚みは5μm〜200μmであることが好
ましい。これにより、レーザ切断時で除去すべき基板層
の厚みを減らすとともに、フルカット工程時に確実にダ
イヤモンド層へ溝が到達しないよう制御可能となる。
The thickness of the substrate left in the groove at the end of the half-cutting step is preferably 5 μm to 200 μm. This makes it possible to reduce the thickness of the substrate layer to be removed at the time of laser cutting, and to control the groove so as not to reach the diamond layer during the full cutting step.

【0014】[0014]

【発明の実施の形態】以下、図面を参照して本発明の好
適な実施の形態について説明する。なお、図面中の寸
法、形状は説明のために誇張した部分があり、必ずしも
実際のものと一致しない。
Preferred embodiments of the present invention will be described below with reference to the accompanying drawings. In addition, dimensions and shapes in the drawings are exaggerated for the sake of explanation, and do not always correspond to actual ones.

【0015】図1は、本発明のチップ化工程を説明する
工程図である。最初に、図1(a)に示されるように、
複数の素子31、32がSi基板1上のダイヤモンド層2
上に形成されたウェハ5を製作する。これは、以下の工
程により製作される。まず、厚さ約800μmの単結晶
Si基板1上に、気相合成により厚さ20μmのダイヤ
モンド層2を形成し、さらにその上に厚さ1μmのZn
O薄膜(圧電体薄膜)を形成する。そして、このZnO
薄膜上に、Al櫛形電極を形成して表面弾性波の波長が
6.4μmとなる表面弾性波素子である素子31、32
形成するものである。
FIG. 1 is a process chart for explaining a chip forming process of the present invention. First, as shown in FIG.
A plurality of elements 3 1 and 3 2 are composed of a diamond layer 2 on a Si substrate 1.
The wafer 5 formed thereon is manufactured. This is manufactured by the following steps. First, a 20 μm thick diamond layer 2 is formed on a single crystal Si substrate 1 having a thickness of about 800 μm by vapor phase synthesis, and a 1 μm thick Zn layer is further formed thereon.
An O thin film (piezoelectric thin film) is formed. And this ZnO
On the thin film, in which the wavelength of the surface acoustic wave forms an Al comb electrodes form an element 3 1, 3 2 is a surface acoustic wave device comprising a 6.4 .mu.m.

【0016】次に、図1(b)に示されるように、こう
して形成されたウェハ5の素子31、32形成面の反対面
からダイヤモンドブレードを用いてSi基板1の素子3
1と32の中間をダイシングして、Si基板1の厚みの大
部分に達する深さの溝を形成する。これがハーフカット
工程である。Si基板1のダイシングによる切断は、確
立された技術であり、高精度で所望の幅、深さの溝を形
成することが可能である。
Next, FIG. 1 as (b), the element 3 first wafer 5 thus formed, 3 element 3 of the Si substrate 1 by using the opposite side of the 2 forming surface a diamond blade
By dicing the 1 and 3 2 of the intermediate to form the depth of the groove to reach the majority of the thickness of the Si substrate 1. This is a half-cut process. Cutting by dicing of the Si substrate 1 is an established technique, and it is possible to form a groove having a desired width and depth with high precision.

【0017】続いて、このハーフカット工程の後、図1
(c)に示されるように、ハーフカット工程で形成され
た溝の底面4に、Nd:YAGレーザビームを照射し
て、残りのSi基板1と、ダイヤモンド層2を除去し、
ウェハ5を素子ごとに切断して、素子のチップ51、52
を作成する。これがフルカット工程である。フルカット
工程時には、レーザを素子31、32形成面の裏側から照
射しているので、除去されたダイヤモンドが劣化してグ
ラファイト成分を生成し、このグラファイト成分が飛散
したとしても、素子31、32側に達することがなく、素
子31、32の性能劣化を防ぐことができる。また、フル
カット時、つまりダイヤモンド層2の切断幅は、従来例
のようにダイシング幅より広くする必要がないので、狭
くすることができ、その結果、素子31と32の間隔を狭
くして両者を接近させて配置することができる。このた
め、1枚のウェハ5上により多数の素子を配置すること
ができ、製作効率が向上する。
Subsequently, after this half cutting step, FIG.
As shown in (c), the bottom surface 4 of the groove formed in the half-cut process is irradiated with a Nd: YAG laser beam to remove the remaining Si substrate 1 and the diamond layer 2,
The wafer 5 is cut for each element, and chip 5 1 , 5 2 of the element is cut.
Create This is a full cut process. During full-cut process, since the irradiating laser from the back side of the element 3 1, 3 2 forming surface, the diamond removed is deteriorated to generate a graphite component, even if this graphite component is scattered, element 3 1 , without reaching 3 2 side, it is possible to prevent performance deterioration of the element 3 1, 3 2. Also, during full cut, i.e. the cutting width of the diamond layer 2, it is not necessary to wider than the dicing width as in the conventional example, it can be narrowed, so that, by narrowing the spacing element 3 1 and 3 2 Can be arranged close to each other. Therefore, a larger number of elements can be arranged on one wafer 5, and the production efficiency is improved.

【0018】本願発明者は、本発明のチップ化方法と、
従来のチップ化方法により表面弾性波素子チップを作成
し、その特性を比較した。その結果を表1、表2を参照
して説明する。ここで、表1は、本発明のチップ化方法
により各種の条件で製作した表面弾性波素子の製作条件
と特性をまとめたものであり、表2は、従来のチップ化
方法により製作した表面弾性波素子の製作条件と特性を
まとめたものである。特性の比較は、1.8GHzにお
ける透過電力損失をウェハ状態とチップ化後のそれぞれ
において測定して比較した。
The inventor of the present application has provided a chip forming method of the present invention,
A surface acoustic wave device chip was prepared by a conventional chipping method, and its characteristics were compared. The results will be described with reference to Tables 1 and 2. Here, Table 1 summarizes the manufacturing conditions and characteristics of the surface acoustic wave device manufactured under various conditions by the chip forming method of the present invention, and Table 2 shows the surface elasticity manufactured by the conventional chip forming method. It summarizes the manufacturing conditions and characteristics of the wave element. The characteristics were compared by measuring the transmitted power loss at 1.8 GHz in the wafer state and after the chip formation.

【0019】[0019]

【表1】 [Table 1]

【0020】[0020]

【表2】 表1において、ハーフカット残し量とは、ハーフカット
工程終了後に形成される溝の底面4と、基板1−ダイヤ
モンド層2境界面との距離を指す。そして、表1のハー
フカット幅が表2のダイシング切断幅に対応し、表1の
フルカット幅が表2のダイヤモンド除去幅に対応してい
る。
[Table 2] In Table 1, the remaining amount of the half-cut refers to the distance between the bottom surface 4 of the groove formed after the completion of the half-cut step and the interface between the substrate 1 and the diamond layer 2. The half cut width in Table 1 corresponds to the dicing cut width in Table 2, and the full cut width in Table 1 corresponds to the diamond removal width in Table 2.

【0021】表1、表2から明らかなように、本発明の
チップ化方法を用いた場合、いずれのケースでもチップ
化後の透過電力損失は、ウェハ状態での透過電力損失と
ほぼ等しく、チップ化による性能劣化はみられない。一
方、従来方法では、ウェハ状態に比べてチップ化後の透
過電力損失は3.1〜5.0dBも劣化している。特
に、本発明のチップ化方法では、従来よりダイヤモンド
層部分の切断幅を1/10以下にして、なおかつチップ
化された素子の特性を維持することができることが確認
された。
As is clear from Tables 1 and 2, when the chip forming method of the present invention is used, in any case, the transmitted power loss after chip formation is almost equal to the transmitted power loss in the wafer state, There is no performance degradation due to conversion. On the other hand, in the conventional method, the transmission power loss after chipping is deteriorated by 3.1 to 5.0 dB as compared with the wafer state. In particular, it has been confirmed that the chipping method of the present invention can reduce the cutting width of the diamond layer portion to 1/10 or less and maintain the characteristics of the chipped element.

【0022】なお、フルカット工程時の切断幅は安定し
た切断を行い、かつ、切断時に除去されるダイヤモンド
層の量を減らすため5μm〜100μmとすることが好
ましい。また、ハーフカット工程時の切断幅は、少なく
ともフルカット工程時の切断幅より広い必要があるが、
さらに切断を精度良くかつ基板の除去量を減らすため3
0μm〜500μmとすることが好ましい。
The cutting width in the full cutting step is preferably 5 μm to 100 μm in order to perform stable cutting and to reduce the amount of the diamond layer removed at the time of cutting. Also, the cutting width during the half-cut step needs to be at least wider than the cutting width during the full-cut step,
Furthermore, in order to perform cutting with high precision and reduce the amount of substrate removal, 3
The thickness is preferably from 0 μm to 500 μm.

【0023】以上の説明では、ハーフカット工程をダイ
シングにより行い、フルカット工程をNd:YAGレー
ザにより行う例を説明したが、本発明はこれに限られる
ものではない。ハーフカット工程には、その他の各種の
基板切断方法を用いることができる。また、フルカット
工程では、Nd:YLFレーザやエキシマレーザなどの
各種の加工用レーザを用いることが可能である。
In the above description, an example has been described in which the half-cutting step is performed by dicing and the full-cutting step is performed by an Nd: YAG laser. However, the present invention is not limited to this. Various other substrate cutting methods can be used for the half-cutting step. In the full-cut process, various processing lasers such as an Nd: YLF laser and an excimer laser can be used.

【0024】また、本実施形態においては、表面弾性波
素子を例に説明してきたが、素子はこれに限られるもの
ではなく、本発明は、ダイヤモンド層上に製作される各
種の素子のチップ化に適用可能である。
In the present embodiment, the surface acoustic wave device has been described as an example. However, the present invention is not limited to this, and the present invention relates to a method of forming various devices manufactured on a diamond layer into chips. Applicable to

【0025】[0025]

【発明の効果】以上、説明したように、本発明によれ
ば、ダイヤモンド層を有する基板のダイヤモンド層上に
形成された複数の素子を素子ごとに分離するチップ化方
法において、素子形成面の反対面から基板部分の大部分
を切断した後、この切断溝にレーザを照射してダイヤモ
ンド層を除去している。このため、切断部の幅を狭くす
ることができ、素子の集積度を上げることができる。ま
た、除去されたダイヤモンド成分が素子側に達すること
がないので、素子の性能劣化を防止できる。つまり、チ
ップ化に際して、良好な切断・分離が可能となる。
As described above, according to the present invention, in a chip forming method for separating a plurality of elements formed on a diamond layer of a substrate having a diamond layer for each element, a chip forming surface is opposite to the element forming surface. After cutting most of the substrate from the surface, the cut groove is irradiated with laser to remove the diamond layer. Therefore, the width of the cut portion can be reduced, and the degree of integration of the element can be increased. Further, since the removed diamond component does not reach the element side, deterioration of the element performance can be prevented. That is, good cutting / separation becomes possible in chip formation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のチップ化方法を説明する工程図であ
る。
FIG. 1 is a process diagram illustrating a chip forming method of the present invention.

【図2】従来のチップ化方法を説明する工程図である。FIG. 2 is a process diagram illustrating a conventional chip forming method.

【符号の説明】[Explanation of symbols]

1…Si基板、2…ダイヤモンド層、4…溝の底面、5
…ウェハ、31、32…素子、51、52…チップ。
DESCRIPTION OF SYMBOLS 1 ... Si substrate, 2 ... Diamond layer, 4 ... Bottom of groove, 5
... wafers, 3 1 , 3 2 ... elements, 5 1 , 5 2 ... chips.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上村 智喜 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 (72)発明者 藤井 知 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 (72)発明者 中幡 英章 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 (72)発明者 鹿田 真一 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Tomoki Uemura 1-1-1, Koyo Kita, Itami-shi, Hyogo Sumitomo Electric Industries, Ltd. Itami Works (72) Inventor Satoshi Fujii 1-1-1, Kono Kita, Itami-shi, Hyogo No. 1 Sumitomo Electric Industries, Ltd. Itami Works (72) Inventor Hideaki Nakahata 1-1-1, Kunyokita, Itami City, Hyogo Prefecture Sumitomo Electric Industries, Ltd. Itami Works (72) Inventor Shinichi Shikata Itami City, Hyogo Prefecture 1-1 1-1 Kunyo Kita Sumitomo Electric Industries, Ltd. Itami Works

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上に気相合成ダイヤモンド層と、前
記気相合成ダイヤモンド層上に形成された複数の素子と
を有するダイヤモンドウェハを、基板ごと一素子毎に切
断してチップ化するダイヤモンドウェハのチップ化方法
において、 前記基板の前記素子間に、前記素子形成面と反対の面か
ら、前記基板厚さより浅く、前記基板厚さの半分より深
い深さの溝を形成するハーフカット工程と、 前記溝の底面にレーザを照射して、残りの前記基板と前
記気相合成ダイヤモンド層とを前記溝部分より細い幅で
除去することにより一素子毎に切り離すフルカット工程
と、 を備えているダイヤモンドウェハのチップ化方法。
1. A diamond wafer, which is formed by cutting a diamond wafer having a vapor-phase synthetic diamond layer on a substrate and a plurality of elements formed on the vapor-phase synthetic diamond layer into individual chips for each substrate. A chip cutting method, wherein a half-cut step of forming a groove having a depth smaller than the substrate thickness and deeper than half the substrate thickness from the surface opposite to the element formation surface between the elements of the substrate, Irradiating a laser to the bottom surface of the groove, and removing the remaining substrate and the vapor-phase synthetic diamond layer with a width smaller than the groove portion, thereby separating each element by a full cut step. How to make a wafer into chips.
【請求項2】 前記ハーフカット工程は、ダイヤモンド
ブレードを用いたダイシングにより行われることを特徴
とする請求項1記載のダイヤモンドウェハのチップ化方
法。
2. The method according to claim 1, wherein the half-cutting step is performed by dicing using a diamond blade.
【請求項3】 前記フルカット工程で用いるレーザは、
Nd:YAGレーザ、Nd:YLFレーザ、エキシマレ
ーザのうちのいずれかであることを特徴とする請求項1
記載のダイヤモンドウェハのチップ化方法。
3. The laser used in the full-cut step,
2. A laser according to claim 1, wherein the laser is one of an Nd: YAG laser, an Nd: YLF laser, and an excimer laser.
A method for forming a diamond wafer into chips according to the above.
【請求項4】 前記ハーフカット工程の切断幅は30μ
m〜500μmであり、前記フルカット工程の切断幅は
5μm〜100μmであることを特徴とする請求項1記
載のダイヤモンドウェハのチップ化方法。
4. The cutting width in the half cutting step is 30 μm.
2. The method according to claim 1, wherein the cutting width in the full cutting step is 5 μm to 100 μm.
【請求項5】 前記ハーフカット工程終了時の前記溝部
分に残される前記基板の厚みは5μm〜200μmであ
ることを特徴とする請求項1記載のダイヤモンドウェハ
のチップ化方法。
5. The method according to claim 1, wherein the thickness of the substrate left in the groove at the end of the half-cutting step is 5 μm to 200 μm.
JP18271398A 1998-06-29 1998-06-29 Diamond wafer chipping method Expired - Fee Related JP3319507B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18271398A JP3319507B2 (en) 1998-06-29 1998-06-29 Diamond wafer chipping method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18271398A JP3319507B2 (en) 1998-06-29 1998-06-29 Diamond wafer chipping method

Publications (2)

Publication Number Publication Date
JP2000021819A true JP2000021819A (en) 2000-01-21
JP3319507B2 JP3319507B2 (en) 2002-09-03

Family

ID=16123144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18271398A Expired - Fee Related JP3319507B2 (en) 1998-06-29 1998-06-29 Diamond wafer chipping method

Country Status (1)

Country Link
JP (1) JP3319507B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203889A (en) * 2002-01-08 2003-07-18 Fujitsu Ltd Method for manufacturing semiconductor device
WO2003095139A1 (en) * 2002-05-07 2003-11-20 Disco Corporation Finishing machine using laser beam
US6805808B2 (en) 2000-09-14 2004-10-19 Sumitomo Electric Industries, Ltd. Method for separating chips from diamond wafer
WO2007035097A2 (en) * 2005-09-21 2007-03-29 Fico B.V. Device and method for separating electronic components
CN112447590A (en) * 2019-08-30 2021-03-05 中国科学院沈阳自动化研究所 Wafer scribing method based on water-guided laser processing technology
CN113113298A (en) * 2021-04-09 2021-07-13 绍兴同芯成集成电路有限公司 Wafer back metal deposition process

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805808B2 (en) 2000-09-14 2004-10-19 Sumitomo Electric Industries, Ltd. Method for separating chips from diamond wafer
JP2003203889A (en) * 2002-01-08 2003-07-18 Fujitsu Ltd Method for manufacturing semiconductor device
WO2003095139A1 (en) * 2002-05-07 2003-11-20 Disco Corporation Finishing machine using laser beam
WO2007035097A2 (en) * 2005-09-21 2007-03-29 Fico B.V. Device and method for separating electronic components
WO2007035097A3 (en) * 2005-09-21 2007-05-10 Fico Singulation B V Device and method for separating electronic components
US8677592B2 (en) 2005-09-21 2014-03-25 Fico B.V. Methods for separating electronic components utilizing a manipulator to transport the electronic components between first and second cutting tools
CN112447590A (en) * 2019-08-30 2021-03-05 中国科学院沈阳自动化研究所 Wafer scribing method based on water-guided laser processing technology
CN112447590B (en) * 2019-08-30 2023-08-22 中国科学院沈阳自动化研究所 Wafer dicing method based on water-guided laser processing technology
CN113113298A (en) * 2021-04-09 2021-07-13 绍兴同芯成集成电路有限公司 Wafer back metal deposition process

Also Published As

Publication number Publication date
JP3319507B2 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
EP0538798B1 (en) Diamond heat sink
KR960005047B1 (en) Method for dicing compound semiconductor wafer
US6805808B2 (en) Method for separating chips from diamond wafer
US8148240B2 (en) Method of manufacturing semiconductor chips
JP2004031526A (en) Manufacturing method of group iii nitride compound semiconductor element
JPH0845879A (en) Method of cutting semiconductor wafer
JP6304243B2 (en) Semiconductor device and method for manufacturing semiconductor device
JPH07131069A (en) Method for manufacturing gallium nitride compound semiconductor chip
JP2861991B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP2003151921A (en) Compound semiconductor and method of manufacturing the same
US4097310A (en) Method of forming silicon solar energy cells
JP2006286694A (en) Dicing equipment and dicing method
JP3319507B2 (en) Diamond wafer chipping method
JP3227287B2 (en) Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device
JP2003158097A (en) Semiconductor device and manufacturing method therefor
JP3338360B2 (en) Gallium nitride based semiconductor wafer manufacturing method
JPH06283758A (en) Method of cutting gallium nitride compound semiconductor wafer
JP2013161944A (en) Dicing method
JP2004327708A (en) Semiconductor device and its manufacturing method
JP7277782B2 (en) Semiconductor device manufacturing method
JP4186581B2 (en) Manufacturing method of semiconductor laser device
JPH06338563A (en) Semiconductor device and manufacture thereof
JPH03293747A (en) Manufacture of semiconductor device
JP3454355B2 (en) Gallium nitride based compound semiconductor light emitting device
JP3272766B2 (en) Manufacturing method of Gunn diode

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees