JP2000020337A - 処理制御装置 - Google Patents

処理制御装置

Info

Publication number
JP2000020337A
JP2000020337A JP10185772A JP18577298A JP2000020337A JP 2000020337 A JP2000020337 A JP 2000020337A JP 10185772 A JP10185772 A JP 10185772A JP 18577298 A JP18577298 A JP 18577298A JP 2000020337 A JP2000020337 A JP 2000020337A
Authority
JP
Japan
Prior art keywords
board
processing control
maintenance
program
control board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10185772A
Other languages
English (en)
Inventor
Junichi Takai
純一 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP10185772A priority Critical patent/JP2000020337A/ja
Publication of JP2000020337A publication Critical patent/JP2000020337A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 マイクロコンピュータを構成する各デバイス
をボードに搭載し、このボードを組み込んで情報処理や
機器を制御する装置は、製品のコストダウンとメンテナ
ンス性が相反する構成になる。 【解決手段】 ボードは、バスやデバイス・セレクト信
号線を接続できる接続手段を有して制御用ボード100
とメンテナンス用拡張ボード200とに分離構成し、制
御用ボードは情報処理又は機器制御に必要な最小限のデ
バイスを搭載し、拡張ボードは制御用ボードの各デバイ
スのメンテナンスや故障診断用のデバイスを搭載し、通
常時は制御用ボードのみを装置に組み込んだ状態で情報
処理や機器を制御し、メンテナンスや故障診断時は制御
用ボードを拡張ボードに接続して各デバイスのメンテナ
ンス又は故障診断を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータを構成する各デバイスをボードに搭載し、このボー
ドを装置内に組み込み、マイクロコンピュータによって
情報処理や機器を制御する処理制御装置に係り、特にメ
ンテナンスや故障診断機能を持たせたボード構成に関す
る。
【0002】
【従来の技術】マイクロコンピュータを内蔵するこの種
の処理制御装置は、現在では家庭製品から各種の産業界
までさまざまな分野に広く利用されており、その中枢部
になるマイクロコンピュータを実装したボードを装置に
組み込む構成にしている。
【0003】このような装置構成になる処理制御装置
は、機能や性能を実現することは当然のこととして、製
品価格を極力低減することが強く求められる。
【0004】一方、これらの製品を生産する立場から
は、マイクロコンピュータ搭載のボードは、極力メンテ
ナンス性を上げることが必須で、ボード単独でダイアグ
ノスティックス(診断)が実行できたり、実行プログラ
ムのダウンロード書替えができることなどが要求され
る。
【0005】これら2つの要求は、互いに相反する条件
を製品の形態に求めることになる。例えば、前者の要求
により、製品の価格を低減するためには、ボードそのも
のに実装する部品類を極力減らすことが必要となり、C
PUの他には必要最低限のメモリ(プログラムROM、
ワークRAM)を持った図5のような最小のハードウェ
ア構成を採ることになる。
【0006】同図は、制御装置構成の場合を示し、マイ
クロコンピュータを搭載した制御ボード100で制御対
象106を制御する構成にされる。制御ボード100に
は、制御CPU101と、デバイスの選択信号を生成す
るためのアドレス・デコード部102と、実行プログラ
ムを記憶するROM103と、ワーク用データ等を一時
記憶するRAM104と、制御対象106を駆動するた
めの制御回路105とが搭載される。
【0007】なお、100aはCPU101等のアドレ
スデータを乗せるためのアドレス・バス、100bはC
PU101と103〜105の周辺回路がデータの授受
を行うためのデータ・バスである。また、102a〜1
02cは、アドレス・デコーダ回路102がデコード結
果でROM103等を選択するデバイス・セレクト信号
線である。これらバスや信号線は、制御ボード100上
で配線される。
【0008】次に、後者の要求、すなわちボードそのも
ののメンテナンス性を重視する場合には、価格の許す範
囲内で、冗長なメンテナンス手段を搭載することにな
る。例えば、メンテナンス用のダイアグノスティックス
・プログラムを書込んだROMや、プログラム・ダウン
ロード用のRAMをボードに増設したり、メンテナンス
用のシリアル・ポートをボードに搭載する構成にされ
る。この構成例を図6に示す。
【0009】同図が図5と異なる部分は、実行プログラ
ムを記憶するROM103Aに対するメンテナンス用の
ダイアグノスティックス・プログラムを書込んだROM
103Bと、ワーク用RAM104Aに対するプログラ
ム・ダウンロード用のRAM104Bと、メンテナンス
用のシリアル・ポート107とを制御ボード100に搭
載した点にある。
【0010】なお、これらデバイスの増設によって、デ
バイス・セレクト信号線102d〜102fが増設され
る。
【0011】
【発明が解決しようとする課題】前記のように、マイク
ロコンピュータをボードで組み込む装置は、価格低減と
メンテナンス性という2つの相反する要求があり、それ
ぞれの要求の強さに応じたデバイスの増設・省略がなさ
れている。
【0012】つまり、価格低減が強く要求される場合に
は、図5のようなボード構成にして価格を低く抑える
が、その分メンテナンス性が犠牲になる。これに対し
て、メンテナンス性が強く要求される場合には、図6の
ようなボード構成にしてメンテナンス性を向上させる
が、製品価格が高くなる。
【0013】本発明の目的は、マイクロコンピュータを
構成する各デバイスを搭載した情報処理用ボード又は制
御用ボードを組み込むのに、製品のコストダウンを図り
ながらメンテナンス性も高めることができる処理制御装
置を提供することにある。
【0014】
【課題を解決するための手段】本発明は、前記の課題を
解決するため、ボードを処理制御用ボードとメンテナン
ス用拡張ボードとに分離構成し、処理制御用ボードは搭
載するマイクロコンピュータのデバイス構成を最小限に
して装置に組み込むことで通常時の処理制御機能を確保
しながら価格低減を図り、拡張ボードは処理制御用ボー
ドのメンテナンスや故障診断をするための機能デバイス
を搭載し、処理制御用ボードのメンテナンス時にそれに
接続することで処理制御用ボードのメンテナンスや故障
診断を可能とするもので、以下の構成を特徴とする。
【0015】(第1の発明)マイクロコンピュータを構
成する各デバイスをボードに搭載し、このボードを組み
込み、前記マイクロコンピュータにより情報処理や機器
を制御する処理制御装置において、前記ボードは、処理
制御用ボードと、メンテナンス用拡張ボードとに分離構
成し、前記処理制御用ボードは、情報処理又は機器制御
に必要な最小限のデバイスを搭載し、外部のメンテナン
ス用拡張ボードとはバスやデバイス・セレクト信号線を
接続できる接続手段を有する構成とし、前記メンテナン
ス用拡張ボードは、前記処理制御用ボードに搭載される
各デバイスのメンテナンスや故障診断用のデバイスを搭
載し、前記処理制御用ボードとはバスやデバイス・セレ
クト信号線を接続できる接続手段を有する構成とし、通
常時は前記処理制御用ボードのみを装置に組み込んだ状
態で情報処理や機器を制御し、メンテナンスや故障診断
時は前記処理制御用ボードを前記拡張ボードに接続して
該拡張ボードに搭載されるメンテナンス又は故障診断用
のデバイスを使って各デバイスのメンテナンス又は故障
診断を可能にした構成を特徴とする。
【0016】(第2の発明)前記接続手段は、前記処理
制御用ボードを前記拡張ボードに接続したことを確認で
きる接続確認用信号線を備えたことを特徴とする。
【0017】(第3の発明)前記拡張ボードは、故障診
断プログラムを書込んだROMと、外部のターミナルや
開発ツール等を接続するシリアル・ポートとを搭載し、
前記処理制御用ボードとの接続によってその故障診断を
可能にしたことを特徴とする。
【0018】(第4の発明)前記拡張ボードは、プログ
ラム・データのダウンロード用プログラムを書込んだR
OMと、外部のターミナルや開発ツール等を接続するシ
リアル・ポートと、ダウンロード・データの格納用ワー
クRAMを搭載し、前記処理制御用ボードとの接続によ
ってその実行プログラムの評価試験やフラッシュROM
の書替えを可能にしたことを特徴とする。
【0019】
【発明の実施の形態】(第1の実施形態)図1は、本発
明の実施形態を示す装置構成図であり、図5と同等の部
分は同一符号で示す。
【0020】図1において、ボードは、制御用ボード1
00とメンテナンス用拡張ボード200に分離構成され
る。制御用ボード100は、デバイス・セレクト信号線
102a〜102cの他に、外部に接続されるメンテナ
ンス用デバイスを選択するためのデバイス・セレクト信
号線102d,102fとメンテナンス用デバイスの接
続確認用信号線102xを設け、これら信号線及びアド
レス・バス100aとデータ・バス100bを外部のメ
ンテナンス用拡張ボード200と接続可能にするための
コネクタ110を設ける。
【0021】プルアップ抵抗111は、接続確認用信号
線102xがコネクタ110でメンテナンス用拡張ボー
ド200が接続されていないときに論理「1」のレベル
を確実にアドレス・デコード回路102に与えるための
ものである。
【0022】メンテナンス用拡張ボード200は、メン
テナンス用ダイアグノスティックス・プログラムを書込
んだROM203とメンテナンス用シリアル・ポート2
05を搭載し、これらデバイスを制御用ボード100の
各信号線及びバスと接続可能にするための信号線202
d,202fと接続確認用信号線202xと拡張アドレ
ス・バス200aと拡張データ・バス200b及びコネ
クタ210を設ける。
【0023】コネクタ210とコネクタ110は、制御
用ボード100と拡張ボード200の接続をし、これに
より、制御用ボード100のCPU101等と拡張ボー
ド200のROM203等をバス結合することができ、
さらにデバイス・セレクト信号線の接続でアドレス・デ
コード回路102によるROM203等のデバイス選択
及び接続確認が可能になる。
【0024】接続確認用信号線202xは、拡張ボード
200上で接地され、制御用ボード100の接続確認用
信号線102xに接続されたときにそれを接地すること
で拡張ボード200が接続されたことを意味する論理
「0」の信号をアドレス・デコード回路102に与え
る。
【0025】以上までの構成において、処理制御装置と
して出荷される場合は、制御用ボード100のみを搭載
した構成にされ、図5と同様の最小限の回路構成に、コ
ネクタ110とデバイス・セレクト信号線102d,1
02f及び接続確認用信号線102xとそのプルアップ
抵抗111を追加するのみである。そして、拡張ボード
200は、処理制御装置のメンテナンスや故障診断時
に、さらには製造試験時だけに制御用ボード100が接
続されるものである。
【0026】図2は、CPU101のアドレス・マップ
を示し、通常時は(a)に示すように、0番地からマッ
プされた実行プログラムROM103の内容に従って処
理・制御を実行する。このとき、アドレス・デコード回
路102は、接続確認用信号線102xがアサートされ
ていないため、デバイス・セレクト信号102aで実行
プログラムROM103を選択している。
【0027】次に、メンテナンス時等には、制御用ボー
ド100を装置から取り外した状態で、拡張ボード20
0を接続する。この接続で、接続確認用信号線102x
が論理「0」に切り替わり、アドレス・デコード回路1
02に接続確認信号が与えられる。この信号により、ア
ドレス・デコード回路102は、CPU101が0番地
からのアクセスを行ったときに、信号線102aをアサ
ートするのに代えて、信号線102dや102fをアサ
ートするように制御を切り替える。
【0028】この切り替えにより、CPU101のアド
レス・マップは、図2の(b)に示すようになり、0番
地からの実行開始により、実行プログラムROM103
に代えて、ROM203がアクセスされるようになる。
【0029】ROM203には、予めダイアノスティッ
クス・プログラムが書込まれており、このプログラムの
実行によりメンテナンス用シリアル・ポート205を利
用したターミナルや開発ツール等を接続して制御用ボー
ド100の検査や試験を実行することができる。
【0030】したがって、本実施形態によれば、処理制
御装置に製品として組み込むマイクロコンピュータ構成
の制御用ボード100は、極力最小の回路構成となって
価格低減を図ることができる。そして、メンテナンス時
には、拡張ボード200を制御用ボード100に接続す
ることによって、メンテナンスや故障診断を行うことが
でき、高いメンテナンス性を持つ装置構成を得ることが
できる。
【0031】これに加えて、本実施形態では、拡張ボー
ドを接続したか否かを自動的に確認するための信号線1
02xを設けるため、拡張ボードの接続でCPU101
から見たアドレス・マップを自動的に切り替え、自動的
に拡張ボードに接続されたメンテナンス用プログラムを
実行できる。これにより、予め用意したダイアノスティ
ックス・プログラムを使った故障診断作業が簡単にな
る。
【0032】(第2の実施形態)図3は、本発明の他の
実施形態を示す装置構成図である。同図が図1と異なる
部分は、拡張ボード200にワークRAM204を増設
し、そのデバイス・セレクト信号線を追加した点にあ
る。
【0033】ワークRAM204は、ダウンロードされ
るプログラム・データを一時格納するためのものであ
り、拡張アドレス・バス200aや拡張データ・バス2
00bにバス接続されると共に、デバイス・セレクト信
号線202eによるデバイス選択が可能にされる。
【0034】制御用ボード100の変更部分は、ワーク
RAM204をデバイス選択するためのデバイス・セレ
クト信号線102eが追加され、アドレス・デコード回
路102のデバイス選択出力でコネクタ110、210
とデバイス・セレクト信号線202eを経てワークRA
M204を選択可能にする。
【0035】本実施形態では、拡張ボード200にワー
クRAM204を追加することから、ROM203に書
込んでおくプログラムを、プログラム開発用プログラム
としておけば、制御用ボード100そのものの実行プロ
グラムの変更開発をRAMベースで行うことができる。
これを以下に詳細に説明する。
【0036】CPU101は、前記のように、通常時は
ROM103に書込まれた実行プログラムを実行し、拡
張ボード200が接続されたメンテナンス時はROM2
03に書込まれたプログラムを実行するよう工夫されて
いる。
【0037】したがって、ROM203に書込むプログ
ラムを以下のような処理のできる「プログラム開発用プ
ログラム」を書込んでおくことにより、RAMベースで
実行プログラムを開発することができる。
【0038】(a)シリアル・ポート205に接続され
た外部のソフトウェア(プログラム)開発ツールなどか
ら、そのツールで作成されたプログラムのデータをワー
クRAM204にダウンロードするためのプログラム。
【0039】(b)CPU101の実行をROM203
内のプログラムから、ワークRAM204上にダウンロ
ードされた新しいプログラム(評価プログラム)に分岐
させるためのプログラム。
【0040】(c)プログラムの実行に際してのブレー
ク・ポイント処理やシングル・ステップ処理など、一般
的なソフトウェア開発プログラム。
【0041】上記の(a)や(b)のプログラムがRO
M203に用意されていれば、(a)のプログラムの実
行により外部開発ツールで作成したプログラムをRAM
204にダウンロードし、(b)のプログラムの実行に
よりCPU101の実行をROM203上のプログラム
からRAM204上の評価プログラムに切り替えること
ができる。そして、このプログラムの評価に際しては、
(c)のようなソフトウェア開発用プログラムを利用す
ることができる。
【0042】これらROM203や204を使った実行
プログラムの評価には、制御用ボード100に拡張ボー
ド200を接続して信号線102xを論理「0」にし、
これによりアドレス・デコード回路102ではCPU1
01が0番地からのアクセスを行った場合に信号線10
2dによる選択でROM203をアサートする切り替え
を行う。また、図4のアドレス・マップに示すように、
空きの領域にワークRAM204の空間をマッピングす
る。
【0043】これにより、CPU101の実行は、RO
M203上で行われるようになる。そして、ROM20
3上に、シリアル・ポート205に接続されたプログラ
ム開発ツールからのプログラム・ダウンロード用プログ
ラムを書込んでおき、そのダウンロード先をワークRA
M204とし、さらにROM203に書込まれたプログ
ラムの実行から実行先を切り替える(ジャンプする)プ
ログラムを書込んでおけば、実際の実行プログラムRO
M103を書替えることなくRAM204上で評価用の
プログラムを実行できる。
【0044】以上の他に、本実施形態では、実行プログ
ラムROM103をフラッシュROMとする場合には、
ROM203内にフラッシュROM書き込み用プログラ
ムを搭載しておくことで、ROM103のプログラム書
替えを行うことができる。
【0045】一般に、制御用ボード100の実行プログ
ラムは固定されており、実行プログラムROM103と
しては、書替え不可能なマスクROMや電気的書替えが
可能なEEPROMが採用される。これらマスクROM
やEEPROMは、プログラムの書替えにはボード上の
部品をソケット実装しておき、これを取り外して交換す
ることになる。
【0046】一方、実行プログラムROM103として
フラッシュROMを採用すると、CPUのプログラム実
行によってボード上に実装されたフラッシュROMその
ものにデータを書き込むこと、すなわち実行プログラム
の書替えができるが、そのためには複数のフラッシュR
OM又は同時書込み可能なフラッシュROMを使用する
必要があるし、書込むプログラム・データを一時格納す
るためのワークRAMが必要となる。
【0047】この点、本実施形態では、ROM203内
にフラッシュROM書込み用プログラムを搭載しておく
ことで、フラッシュROM103のプログラム書替えを
簡単に行うことができる。
【0048】この書替えには、まず、制御用ボード10
0に拡張ボード200を接続することでCPU101の
アドレス・マップを図4の(a)から(b)に切り替
え、実際の実行プログラムが書込まれたROM領域を別
の空き領域にマッピングしておく。そして、メンテナン
ス用プログラムROM203の内容に、シリアル・ポー
ト205に接続されたプログラム開発用ツールからのプ
ログラム・データをダウンロードしておき、さらにフラ
ッシュROMへの書込みプログラムを書込んでおく。
【0049】これにより、CPU101を実行させる
と、ROM203に書込まれたメンテナンス用プログラ
ムが実行され、このプログラムによって開発ツールから
書込み用データをワークRAM204にダウンロードす
る。さらに、フラッシュ書込みプログラムの実行によっ
て、ワークRAM204上に置かれた書込みデータをフ
ラッシュROM構成のROM103に書込むこと、すな
わちプログラムの書替えができる。
【0050】したがって、本実施形態では、実行プログ
ラムROM103を書替えることなくRAM204上で
評価用のプログラムを実行できる。また、制御用ボード
の実行プログラムROM103をフラッシュROMとし
ておく場合には、その実行プログラムのバージョンアッ
プや修正する処理を簡単かつ短時間でできる。
【0051】
【発明の効果】以上のとおり、本発明によれば、ボード
を処理制御用ボードとメンテナンス用拡張ボードとに分
離構成し、処理制御用ボードは搭載するマイクロコンピ
ュータのデバイス構成を最小限にして装置に組み込み、
拡張ボードは処理制御用ボードのメンテナンスや故障診
断をするための機能デバイスを搭載し、処理制御用ボー
ドのメンテナンス時に接続してメンテナンスや故障診断
を可能にしたため、製品のコストダウンを図りながらメ
ンテナンス性も高めることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す処理制御装置の
ボード構成図。
【図2】第1の実施形態におけるCPUのアドレス・マ
ップ例。
【図3】本発明の第2の実施形態を示す処理制御装置の
ボード構成図。
【図4】第2の実施形態におけるCPUのアドレス・マ
ップ例。
【図5】従来の処理制御装置のボード構成図。
【図6】従来の他の処理制御装置のボード構成図。
【符号の説明】
100…制御用ボード 200…メンテナンス用拡張ボード 101…CPU 102…アドレス・デコード回路 103…実行プログラムROM 104…ワークRAM 203…ダイアグノスティックス・プログラムROM 204…ワークRAM 205…シリアル・ポート

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 マイクロコンピュータを構成する各デバ
    イスをボードに搭載し、このボードを組み込み、前記マ
    イクロコンピュータにより情報処理や機器を制御する処
    理制御装置において、 前記ボードは、処理制御用ボードと、メンテナンス用拡
    張ボードとに分離構成し、 前記処理制御用ボードは、情報処理又は機器制御に必要
    な最小限のデバイスを搭載し、外部のメンテナンス用拡
    張ボードとはバスやデバイス・セレクト信号線を接続で
    きる接続手段を有する構成とし、 前記メンテナンス用拡張ボードは、前記処理制御用ボー
    ドに搭載される各デバイスのメンテナンスや故障診断用
    のデバイスを搭載し、前記処理制御用ボードとはバスや
    デバイス・セレクト信号線を接続できる接続手段を有す
    る構成とし、 通常時は前記処理制御用ボードのみを装置に組み込んだ
    状態で情報処理や機器を制御し、メンテナンスや故障診
    断時は前記処理制御用ボードを前記拡張ボードに接続し
    て該拡張ボードに搭載されるメンテナンス又は故障診断
    用のデバイスを使って各デバイスのメンテナンス又は故
    障診断を可能にした構成を特徴とする処理制御装置。
  2. 【請求項2】 前記接続手段は、前記処理制御用ボード
    を前記拡張ボードに接続したことを確認できる接続確認
    用信号線を備えたことを特徴とする請求項1記載の処理
    制御装置。
  3. 【請求項3】 前記拡張ボードは、故障診断プログラム
    を書込んだROMと、外部のターミナルや開発ツール等
    を接続するシリアル・ポートとを搭載し、前記処理制御
    用ボードとの接続によってその故障診断を可能にしたこ
    とを特徴とする請求項1又は2に記載の処理制御装置。
  4. 【請求項4】 前記拡張ボードは、プログラム・データ
    のダウンロード用プログラムを書込んだROMと、外部
    のターミナルや開発ツール等を接続するシリアル・ポー
    トと、ダウンロード・データの格納用ワークRAMを搭
    載し、前記処理制御用ボードとの接続によってその実行
    プログラムの評価試験やフラッシュROMの書替えを可
    能にしたことを特徴とする請求項1又は2に記載の処理
    制御装置。
JP10185772A 1998-07-01 1998-07-01 処理制御装置 Pending JP2000020337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10185772A JP2000020337A (ja) 1998-07-01 1998-07-01 処理制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10185772A JP2000020337A (ja) 1998-07-01 1998-07-01 処理制御装置

Publications (1)

Publication Number Publication Date
JP2000020337A true JP2000020337A (ja) 2000-01-21

Family

ID=16176628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10185772A Pending JP2000020337A (ja) 1998-07-01 1998-07-01 処理制御装置

Country Status (1)

Country Link
JP (1) JP2000020337A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055805A (ja) * 2000-08-07 2002-02-20 Digital Electronics Corp グラフィック操作パネル、および、そのプログラムが記録された記録媒体、並びに、その拡張ユニット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055805A (ja) * 2000-08-07 2002-02-20 Digital Electronics Corp グラフィック操作パネル、および、そのプログラムが記録された記録媒体、並びに、その拡張ユニット

Similar Documents

Publication Publication Date Title
US6381693B2 (en) Arrangements having firmware support for different processor types
US6182187B1 (en) System ROM including a flash EPROM and a ROM for storing primary boot code replacing a block flash EPROM
KR940001270B1 (ko) 선택 보드 prom 및 다수의 cpu prom 기능을 액세스하는 방법
TWI223136B (en) Access control device and method of memory module in electronic machine
JP2001156872A (ja) 通信プロトコル変換システム、モニタ装置
US6401201B2 (en) Arrangements offering firmware support for different input/output (I/O) types
US5479342A (en) Microcomputer
US6792561B1 (en) Apparatus and method for controlling access to expansion memory for a computer system
KR920006615B1 (ko) 다이렉트 맵핑 방식과 뱅크 맵핑 방식으로 동작이 가능한 정보처리장치 및 맵핑 전환방법
US6321332B1 (en) Flexible control of access to basic input/output system memory
KR20050006294A (ko) 하드웨어 호환성을 식별하고, 안정된 소프트웨어 이미지를가능하게 하는 방법 및 장치
JP2000020337A (ja) 処理制御装置
US7047444B2 (en) Address selection for testing of a microprocessor
JP3198997B2 (ja) マイクロコンピュータ及びそのバーンインテスト方法
WO1996038790A1 (en) A system and method for patching microcode during the debugging of a processor
JP2000293376A (ja) ブートプログラムの切替回路及び切替方法
JP2005537575A (ja) プログラム可能なシステムの初期化方法
US20020004877A1 (en) Method and system for updating user memory in emulator systems
JP5071943B2 (ja) 電子制御装置およびプログラム起動切替方法
JPH10269136A (ja) メモリ制御システム
JP2000148527A (ja) 処理制御装置
JP3912447B2 (ja) メモリシステムおよび外部不揮発メモリの使用方法
JPH10240667A (ja) 情報処理装置の機能拡張システムと該機能拡張システムの検査方法
JPH01293439A (ja) データ処理装置
JPH09319608A (ja) ソフトウェア開発支援装置