JPH10240667A - 情報処理装置の機能拡張システムと該機能拡張システムの検査方法 - Google Patents
情報処理装置の機能拡張システムと該機能拡張システムの検査方法Info
- Publication number
- JPH10240667A JPH10240667A JP6021397A JP6021397A JPH10240667A JP H10240667 A JPH10240667 A JP H10240667A JP 6021397 A JP6021397 A JP 6021397A JP 6021397 A JP6021397 A JP 6021397A JP H10240667 A JPH10240667 A JP H10240667A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- information
- storage area
- information processing
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 デリバリ上のコストアップを回避すると共
に、出荷検査等における検査を容易にして生産コストの
低減を図ることができるようにした。 【解決手段】 ＤＯＳビデオＢＩＯＳ格納領域とオープ
ン・ファームウェア・ドライバ格納領域とをＲＯＭ６内
に設け、切替スイッチ１４の操作、或いはマイクロプロ
セッサ９からの信号に基づいてＸＯＲゲート１１の出力
信号を適宜切り替え、該出力信号の種類（「Ｈ」又は
「Ｌ」）に応じてＤＯＳビデオＢＩＯＳ格納領域とオー
プン・ファームウェア・ドライバ格納領域のいずれかの
領域を選択する。また、生産工場においては上述の如く
選択された各格納領域の記憶情報と所定の参照データと
を比較して記憶情報の内容確認検査を行なう。
に、出荷検査等における検査を容易にして生産コストの
低減を図ることができるようにした。 【解決手段】 ＤＯＳビデオＢＩＯＳ格納領域とオープ
ン・ファームウェア・ドライバ格納領域とをＲＯＭ６内
に設け、切替スイッチ１４の操作、或いはマイクロプロ
セッサ９からの信号に基づいてＸＯＲゲート１１の出力
信号を適宜切り替え、該出力信号の種類（「Ｈ」又は
「Ｌ」）に応じてＤＯＳビデオＢＩＯＳ格納領域とオー
プン・ファームウェア・ドライバ格納領域のいずれかの
領域を選択する。また、生産工場においては上述の如く
選択された各格納領域の記憶情報と所定の参照データと
を比較して記憶情報の内容確認検査を行なう。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置の機能
拡張システムと該機能拡張システムの検査方法に関し、
より詳しくは、情報処理装置の拡張スロット等に装着さ
れて動作する機能拡張型画像表示システム等の情報処理
装置の機能拡張システムと該機能拡張システムの検査方
法に関する。
拡張システムと該機能拡張システムの検査方法に関し、
より詳しくは、情報処理装置の拡張スロット等に装着さ
れて動作する機能拡張型画像表示システム等の情報処理
装置の機能拡張システムと該機能拡張システムの検査方
法に関する。
【０００２】
【従来の技術】従来、ＩＢＭ社製のパーソナル・コンピ
ュータ（以下「パソコン」という。）であるＰＣ／ＡＴ
やその互換機等の機能拡張型画像表示システムにおいて
は、該システムに搭載されたグラフィックス・コントロ
ーラを制御するソフトウェア（以下「ビデオＢＩＯＳ」
という。）がＲＯＭの形で搭載されている。該ビデオＢ
ＩＯＳは、主としてパソコンに内臓されたインテル社製
ＣＰＵによって解釈・実行されるオブジェクト形式のプ
ログラムである。
ュータ（以下「パソコン」という。）であるＰＣ／ＡＴ
やその互換機等の機能拡張型画像表示システムにおいて
は、該システムに搭載されたグラフィックス・コントロ
ーラを制御するソフトウェア（以下「ビデオＢＩＯＳ」
という。）がＲＯＭの形で搭載されている。該ビデオＢ
ＩＯＳは、主としてパソコンに内臓されたインテル社製
ＣＰＵによって解釈・実行されるオブジェクト形式のプ
ログラムである。
【０００３】また、アップル社製パソコンやサン社製ワ
ークステーション等の機能拡張型画像表示システムにお
いては、前記ビデオＢＩＯＳに代わるものとして業界標
準であるオープン・ファームウェアと制御ドライバとい
うソフトウェアが開発され、使用されている。該オープ
ン・ファームウェア及び制御ドライバ（以下「オープン
・ファームウェア・ドライバ」という。）も一般にＲＯ
Ｍに格納されＣＰＵが解釈・実行する。
ークステーション等の機能拡張型画像表示システムにお
いては、前記ビデオＢＩＯＳに代わるものとして業界標
準であるオープン・ファームウェアと制御ドライバとい
うソフトウェアが開発され、使用されている。該オープ
ン・ファームウェア及び制御ドライバ（以下「オープン
・ファームウェア・ドライバ」という。）も一般にＲＯ
Ｍに格納されＣＰＵが解釈・実行する。
【０００４】一方、パソコンや一部のワークステーショ
ンにおけるハードウェア機能の拡張は、付属の拡張スロ
ットに機能拡張ボードを装着して使用するのが一般的で
ある。
ンにおけるハードウェア機能の拡張は、付属の拡張スロ
ットに機能拡張ボードを装着して使用するのが一般的で
ある。
【０００５】そして、これらに使用されるシステムバス
は業界標準のＰＣＩ(Peripheral Component Interconne
ct）規格に準拠したものが主流となっており、該ＰＣＩ
規格によれば、ＣＰＵ等のハードウェアに依存しない環
境を提供するとしている。
は業界標準のＰＣＩ(Peripheral Component Interconne
ct）規格に準拠したものが主流となっており、該ＰＣＩ
規格によれば、ＣＰＵ等のハードウェアに依存しない環
境を提供するとしている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の機能拡張型画像表示システムにおいては、システム
バスやボード形状については互換性があるものの、パソ
コン等に内蔵されたＣＰＵの相違により前記グラフィッ
クス・コントローラを制御するソフトウェアが異なるた
め、前記ソフトウェアを内蔵しているＲＯＭを対応する
パソコン等の情報処理装置の機種毎に交換しなければな
らなかった。このため、従来は、一般に、ＲＯＭの着脱
を容易にするためのソケットを使用し、前記ＲＯＭを所
望の情報処理装置に搭載していた。
来の機能拡張型画像表示システムにおいては、システム
バスやボード形状については互換性があるものの、パソ
コン等に内蔵されたＣＰＵの相違により前記グラフィッ
クス・コントローラを制御するソフトウェアが異なるた
め、前記ソフトウェアを内蔵しているＲＯＭを対応する
パソコン等の情報処理装置の機種毎に交換しなければな
らなかった。このため、従来は、一般に、ＲＯＭの着脱
を容易にするためのソケットを使用し、前記ＲＯＭを所
望の情報処理装置に搭載していた。
【０００７】このように従来においては、ＲＯＭに格納
されているソフトウェアの内容が異なるだけであるにも
拘わらず、結果的に情報処理装置の機種毎に機能拡張型
画像表示システムを用意しなければならず、デリバリ上
の煩雑さからコストアップの要因となるという問題点が
あった。
されているソフトウェアの内容が異なるだけであるにも
拘わらず、結果的に情報処理装置の機種毎に機能拡張型
画像表示システムを用意しなければならず、デリバリ上
の煩雑さからコストアップの要因となるという問題点が
あった。
【０００８】さらに、従来の機能拡張型画像表示システ
ムにおいては、上述したようにＲＯＭ内部の格納内容の
相違のみであるにもかかわらず、生産時の出荷検査等に
おいては、搭載されるパソコンの機種に応じて検査を行
なわなければならず、生産効率も悪いという問題点があ
った。
ムにおいては、上述したようにＲＯＭ内部の格納内容の
相違のみであるにもかかわらず、生産時の出荷検査等に
おいては、搭載されるパソコンの機種に応じて検査を行
なわなければならず、生産効率も悪いという問題点があ
った。
【０００９】本発明はこのような問題点に鑑みなされた
ものであって、デリバリ上のコストアップを回避すると
共に、出荷検査等における検査を容易にして生産コスト
の低減を図ることができる機能拡張システムと該機能拡
張システムの検査方法を提供することを目的とする。
ものであって、デリバリ上のコストアップを回避すると
共に、出荷検査等における検査を容易にして生産コスト
の低減を図ることができる機能拡張システムと該機能拡
張システムの検査方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に請求項１記載の発明は、情報処理装置に接続されて該
情報処理装置の機能を拡張する情報処理装置の機能拡張
システムであって、複数種類の記憶情報が格納可能とな
るように区分された複数の記憶情報格納領域を有する記
憶手段と、前記情報処理装置の種類に応じて前記記憶手
段に格納されている複数の記憶情報格納領域から特定の
記憶情報格納領域を選択する選択手段と、該選択手段の
選択結果に応じて前記記憶手段に格納された記憶情報を
読み出す読出手段とを備えていることを特徴としてい
る。
に請求項１記載の発明は、情報処理装置に接続されて該
情報処理装置の機能を拡張する情報処理装置の機能拡張
システムであって、複数種類の記憶情報が格納可能とな
るように区分された複数の記憶情報格納領域を有する記
憶手段と、前記情報処理装置の種類に応じて前記記憶手
段に格納されている複数の記憶情報格納領域から特定の
記憶情報格納領域を選択する選択手段と、該選択手段の
選択結果に応じて前記記憶手段に格納された記憶情報を
読み出す読出手段とを備えていることを特徴としてい
る。
【００１１】また、請求項６記載の発明は、情報処理装
置に装着して使用する機能拡張システムの検査方法であ
って、複数の記憶情報格納領域に区分された各格納領域
に互いに異なる記憶情報を格納する一方、互いに異なる
記憶情報の中から前記情報処理装置の指令に基づいて少
なくとも一つ以上の特定記憶情報を選択し、該記憶情報
の内容確認検査を行なうことを特徴としている。
置に装着して使用する機能拡張システムの検査方法であ
って、複数の記憶情報格納領域に区分された各格納領域
に互いに異なる記憶情報を格納する一方、互いに異なる
記憶情報の中から前記情報処理装置の指令に基づいて少
なくとも一つ以上の特定記憶情報を選択し、該記憶情報
の内容確認検査を行なうことを特徴としている。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳説する。
に基づいて詳説する。
【００１３】図１は本発明に係る情報処理装置の機能拡
張システムとしての機能拡張型画像表示システム（以下
「画像表示システム」という。）の一実施の形態（第１
の実施の形態）を示すブロック構成図であって、該画像
表示システム１はＰＣＩ規格のシステムバス２を介して
パソコン３の拡張スロットに接続されている。
張システムとしての機能拡張型画像表示システム（以下
「画像表示システム」という。）の一実施の形態（第１
の実施の形態）を示すブロック構成図であって、該画像
表示システム１はＰＣＩ規格のシステムバス２を介して
パソコン３の拡張スロットに接続されている。
【００１４】そして、前記画像表示システム１は、パソ
コン３からの指令に基づいて所定のグラフィックス処理
を行なうグラフィックス・コントローラ４と、該グラフ
ィックス・コントローラ４で作成された表示データを一
時保存するグラフィックス・メモリ５と、前記グラフィ
ックス・コントローラ４を制御するための所定のソフト
ウェアが格納された６４Ｋバイトの記憶容量を有するＲ
ＯＭ６と、表示データを表示するディスプレイ７と、該
ディスプレイ７を制御するディスプレイ・コントローラ
８と、上記各構成要素を制御するマイクロプロセッサ９
とを備えている。
コン３からの指令に基づいて所定のグラフィックス処理
を行なうグラフィックス・コントローラ４と、該グラフ
ィックス・コントローラ４で作成された表示データを一
時保存するグラフィックス・メモリ５と、前記グラフィ
ックス・コントローラ４を制御するための所定のソフト
ウェアが格納された６４Ｋバイトの記憶容量を有するＲ
ＯＭ６と、表示データを表示するディスプレイ７と、該
ディスプレイ７を制御するディスプレイ・コントローラ
８と、上記各構成要素を制御するマイクロプロセッサ９
とを備えている。
【００１５】また、１０はアドレス線Ａ０〜Ａ１５を有
するＲＯＭ６のアドレス制御バスであって、アドレス線
Ａ０〜Ａ１５のうち、アドレス線Ａ０〜Ａ１４は前記グ
ラフィックス・コントローラ４に接続され、最上位のア
ドレス線であるアドレス線Ａ１５が排他的論理和ゲート
（以下「ＸＯＲゲート」という。）１１の出力端子に接
続されている。
するＲＯＭ６のアドレス制御バスであって、アドレス線
Ａ０〜Ａ１５のうち、アドレス線Ａ０〜Ａ１４は前記グ
ラフィックス・コントローラ４に接続され、最上位のア
ドレス線であるアドレス線Ａ１５が排他的論理和ゲート
（以下「ＸＯＲゲート」という。）１１の出力端子に接
続されている。
【００１６】さらに、ＸＯＲゲート１１の入力端子は第
１及び第２の入力線１２、１３を介してマイクロプロセ
ッサ９と接続され、さらに第２の入力線１３にはＸＯＲ
ゲート１１への入力信号（「Ｈ」又は「Ｌ」）を適宜切
り替える切替スイッチ１４が接続されている。尚、１５
はシリアルバスとしてのＩ2Ｃバスであって、グラフィ
ックス・コントローラ４とマイクロプロセッサ９との間
で所定のデータ通信を行なう。
１及び第２の入力線１２、１３を介してマイクロプロセ
ッサ９と接続され、さらに第２の入力線１３にはＸＯＲ
ゲート１１への入力信号（「Ｈ」又は「Ｌ」）を適宜切
り替える切替スイッチ１４が接続されている。尚、１５
はシリアルバスとしてのＩ2Ｃバスであって、グラフィ
ックス・コントローラ４とマイクロプロセッサ９との間
で所定のデータ通信を行なう。
【００１７】図２はＲＯＭ６のアドレスマップであっ
て、本第１の実施の形態においてはアドレス０〜７ＦＦ
Ｆの３２ＫバイトはＤＯＳビデオＢＩＯＳ格納領域１６
に割り当てられ、アドレス８０００〜ＦＦＦＦの３２Ｋ
バイトにはオープン・ファームウェア・ドライバ格納領
域１７が割り当てられている。
て、本第１の実施の形態においてはアドレス０〜７ＦＦ
Ｆの３２ＫバイトはＤＯＳビデオＢＩＯＳ格納領域１６
に割り当てられ、アドレス８０００〜ＦＦＦＦの３２Ｋ
バイトにはオープン・ファームウェア・ドライバ格納領
域１７が割り当てられている。
【００１８】また、図３はＲＯＭ６から出力されるアド
レス制御バス１０の内容を示したものであり、該アドレ
ス制御バス１０の有するアドレス線Ａ０〜Ａ１５のう
ち、最上位のアドレス線であるアドレス線Ａ１５が
「０」に設定されている場合はＤＯＳビデオＢＩＯＳ格
納領域１６が選択され、アドレス線Ａ１５が「１」に設
定されている場合はオープン・ファームウェア・ドライ
バ格納領域１７が選択される。
レス制御バス１０の内容を示したものであり、該アドレ
ス制御バス１０の有するアドレス線Ａ０〜Ａ１５のう
ち、最上位のアドレス線であるアドレス線Ａ１５が
「０」に設定されている場合はＤＯＳビデオＢＩＯＳ格
納領域１６が選択され、アドレス線Ａ１５が「１」に設
定されている場合はオープン・ファームウェア・ドライ
バ格納領域１７が選択される。
【００１９】このように構成された画像表示システム１
においては、例えば、第１の入力線１２の信号が「Ｈ」
に設定されている場合に、ユーザが切替スイッチ１４を
「Ｈ」に設定するとＸＯＲゲート１１の出力信号は
「Ｌ」となり、アドレス線Ａ１５は「０」となってＤＯ
ＳビデオＢＩＯＳ格納領域１６が選択される。一方、こ
の場合にユーザが切替スイッチ１４を「Ｌ」に切り替え
るとＸＯＲゲート１１の出力信号が「Ｈ」となり、アド
レス線Ａ１５は「１」となってオープン・ファームウェ
ア・ドライバ格納領域１７が選択される。
においては、例えば、第１の入力線１２の信号が「Ｈ」
に設定されている場合に、ユーザが切替スイッチ１４を
「Ｈ」に設定するとＸＯＲゲート１１の出力信号は
「Ｌ」となり、アドレス線Ａ１５は「０」となってＤＯ
ＳビデオＢＩＯＳ格納領域１６が選択される。一方、こ
の場合にユーザが切替スイッチ１４を「Ｌ」に切り替え
るとＸＯＲゲート１１の出力信号が「Ｈ」となり、アド
レス線Ａ１５は「１」となってオープン・ファームウェ
ア・ドライバ格納領域１７が選択される。
【００２０】このように本第１の実施の形態ではユーザ
の選択によりＲＯＭ６に格納されたソフトウェア（本第
１の実施の形態ではＤＯＳビデオＢＩＯＳ格納領域１６
又はオープン・ファームウェア・ドライバ格納領域１
７）の格納領域を選択して該ソフトウェアの内容を読み
出し、グラフィックス・コントローラ４に出力すること
ができる。
の選択によりＲＯＭ６に格納されたソフトウェア（本第
１の実施の形態ではＤＯＳビデオＢＩＯＳ格納領域１６
又はオープン・ファームウェア・ドライバ格納領域１
７）の格納領域を選択して該ソフトウェアの内容を読み
出し、グラフィックス・コントローラ４に出力すること
ができる。
【００２１】また、パソコン３のブート時に該パソコン
３からオペレーティング・システム（ＯＳ）の種別を示
す識別子がグラフィックス・コントローラ４を介してＩ
2Ｃバス１５からマイクロプロセッサ９に送信されてき
た場合においては、ＤＯＳビデオＢＩＯＳ格納領域１６
を選択するときは第２の入力線１３の信号が「Ｈ」であ
るときは第１の入力線１２の信号を「Ｈ」とし、第２の
入力線１３の信号が「Ｌ」であるときは第１の入力線１
２の信号を「Ｌ」とする。また、同様にオープン・ファ
ームウェア・ドライバ格納領域１７を選択するときは第
２の入力線１３の信号が「Ｈ」であるときは第１の入力
線１２の信号を「Ｌ」とし、第２の入力線１３の信号が
「Ｌ」であるときは第１の入力線１２の信号を「Ｈ」と
する。つまり、上記画像表示システムにおいては、切替
スイッチ１４の状態がマイクロプロセッサ９に反映され
るため、該マイクロプロセッサ９で切替スイッチ１４の
状態を認識することにより、ＲＯＭ６に格納されたソフ
トウェアの種別を選択することができる。
３からオペレーティング・システム（ＯＳ）の種別を示
す識別子がグラフィックス・コントローラ４を介してＩ
2Ｃバス１５からマイクロプロセッサ９に送信されてき
た場合においては、ＤＯＳビデオＢＩＯＳ格納領域１６
を選択するときは第２の入力線１３の信号が「Ｈ」であ
るときは第１の入力線１２の信号を「Ｈ」とし、第２の
入力線１３の信号が「Ｌ」であるときは第１の入力線１
２の信号を「Ｌ」とする。また、同様にオープン・ファ
ームウェア・ドライバ格納領域１７を選択するときは第
２の入力線１３の信号が「Ｈ」であるときは第１の入力
線１２の信号を「Ｌ」とし、第２の入力線１３の信号が
「Ｌ」であるときは第１の入力線１２の信号を「Ｈ」と
する。つまり、上記画像表示システムにおいては、切替
スイッチ１４の状態がマイクロプロセッサ９に反映され
るため、該マイクロプロセッサ９で切替スイッチ１４の
状態を認識することにより、ＲＯＭ６に格納されたソフ
トウェアの種別を選択することができる。
【００２２】さらに、上記画像表示システム１において
は、その製造工程等におけるＲＯＭ６の内容確認検査
（例えば、特定格納領域内のチェックサムを計算する検
査）をする場合においても、上述と同様、パソコン３か
らの指令に基づいて前記ＲＯＭ６に格納されたソフトウ
ェアの種別を選択し、その後夫々のソフトウェアの検査
を行なうことも可能である。
は、その製造工程等におけるＲＯＭ６の内容確認検査
（例えば、特定格納領域内のチェックサムを計算する検
査）をする場合においても、上述と同様、パソコン３か
らの指令に基づいて前記ＲＯＭ６に格納されたソフトウ
ェアの種別を選択し、その後夫々のソフトウェアの検査
を行なうことも可能である。
【００２３】図４は本第１の実施の形態の動作手順を示
すフローチャートである。
すフローチャートである。
【００２４】まず、ステップＳ１ではパソコン３からグ
ラフィックス・コントローラ４を介し、Ｉ2Ｃバスを通
じてマイクロプロセッサ９に指令を送り、ステップＳ２
では該指令がＲＯＭ６の検査モードか否かを判断する。
そして、検査モードでないときはステップＳ３に進み、
パソコン３からＯＳの種別を示す識別子情報が送られて
くる。そして、ステップＳ４では斯かる識別子情報がＤ
ＯＳビデオＢＩＯＳ格納領域１６に関するものか否かを
判断する。そして、その答が肯定（Ｙｅｓ）の場合はＤ
ＯＳビデオＢＩＯＳ格納領域１６を選択し、その答が否
定（Ｎｏ）の場合はオープン・ファームウェア・ドライ
バ格納領域１７を選択して処理を終了する。
ラフィックス・コントローラ４を介し、Ｉ2Ｃバスを通
じてマイクロプロセッサ９に指令を送り、ステップＳ２
では該指令がＲＯＭ６の検査モードか否かを判断する。
そして、検査モードでないときはステップＳ３に進み、
パソコン３からＯＳの種別を示す識別子情報が送られて
くる。そして、ステップＳ４では斯かる識別子情報がＤ
ＯＳビデオＢＩＯＳ格納領域１６に関するものか否かを
判断する。そして、その答が肯定（Ｙｅｓ）の場合はＤ
ＯＳビデオＢＩＯＳ格納領域１６を選択し、その答が否
定（Ｎｏ）の場合はオープン・ファームウェア・ドライ
バ格納領域１７を選択して処理を終了する。
【００２５】一方、ステップＳ２でパソコン３から検査
モードの指示があった場合は、ステップＳ６でＤＯＳビ
デオＢＩＯＳ格納領域１６を選択し、ステップＳ７で該
ＤＯＳビデオＢＩＯＳ格納領域１６内の格納内容を検査
する。すなわち、検査領域のパリティ（チェック・サム
（総和））を計算し、該計算結果を各領域毎に定められ
た所定の参照データと比較して記憶内容の確認検査を行
なう。次いでステップＳ８ではオープン・ファームウェ
ア・ドライバ格納領域１７を選択し、ステップＳ９で該
オープン・ファームウェア・ドライバ格納領域１７の格
納内容を上述と同様の手法で検査し、処理を終了する。
モードの指示があった場合は、ステップＳ６でＤＯＳビ
デオＢＩＯＳ格納領域１６を選択し、ステップＳ７で該
ＤＯＳビデオＢＩＯＳ格納領域１６内の格納内容を検査
する。すなわち、検査領域のパリティ（チェック・サム
（総和））を計算し、該計算結果を各領域毎に定められ
た所定の参照データと比較して記憶内容の確認検査を行
なう。次いでステップＳ８ではオープン・ファームウェ
ア・ドライバ格納領域１７を選択し、ステップＳ９で該
オープン・ファームウェア・ドライバ格納領域１７の格
納内容を上述と同様の手法で検査し、処理を終了する。
【００２６】このように、本第１の実施の形態ではパソ
コン３からの指令に応じてユーザが切替スイッチ１４を
操作して所望のソフトウェアを選択することができると
共に、パソコン３のブート時や生産工場等における検査
時においてはにおいては、切替スイッチ１４の状態に依
存することなくパソコン３からの識別子情報のみでＲＯ
Ｍ６の領域を選択した後、該ソフトウェアの内容確認検
査を行なうことにより、単一のシステムでＲＯＭ６の内
容確認検査を行なうことができ、生産コストの低減を図
ることもできる。
コン３からの指令に応じてユーザが切替スイッチ１４を
操作して所望のソフトウェアを選択することができると
共に、パソコン３のブート時や生産工場等における検査
時においてはにおいては、切替スイッチ１４の状態に依
存することなくパソコン３からの識別子情報のみでＲＯ
Ｍ６の領域を選択した後、該ソフトウェアの内容確認検
査を行なうことにより、単一のシステムでＲＯＭ６の内
容確認検査を行なうことができ、生産コストの低減を図
ることもできる。
【００２７】尚、本発明は上記実施の形態に限定される
ものではなく、以下において、他の実施の形態を述べ
る。
ものではなく、以下において、他の実施の形態を述べ
る。
【００２８】図５は第２の実施の形態の要部回路図であ
って、本第２の実施の形態ではＲＯＭ６の最上位のアド
レス線Ａ１５が直接切替スイッチ１４に接続されてい
る。
って、本第２の実施の形態ではＲＯＭ６の最上位のアド
レス線Ａ１５が直接切替スイッチ１４に接続されてい
る。
【００２９】本第２の実施の形態では切替スイッチ１４
を「Ｈ」又は「Ｌ」に切り替えることによりＲＯＭ６の
領域切替を行なうことができる。
を「Ｈ」又は「Ｌ」に切り替えることによりＲＯＭ６の
領域切替を行なうことができる。
【００３０】図６は第３の実施の形態の要部回路図であ
って、本第３の実施の形態では、ＸＯＲゲート１１の一
方の入力端子にはマイクロプロセッサ９に接続されてお
らず、切替スイッチ１４からの信号線のみがＸＯＲゲー
ト１１の前記一方の入力端子に接続されている。
って、本第３の実施の形態では、ＸＯＲゲート１１の一
方の入力端子にはマイクロプロセッサ９に接続されてお
らず、切替スイッチ１４からの信号線のみがＸＯＲゲー
ト１１の前記一方の入力端子に接続されている。
【００３１】本第３の実施の形態では、第１の入力線１
２に出力するマイクロプロセッサ９からの出力信号と切
替スイッチ１４からの出力信号とに応じてＲＯＭ６の格
納領域、すなわちＤＯＳビデオＢＩＯＳ格納領域１６又
はオープン・ファームウェア・ドライバ格納領域１７の
選択がなされる。
２に出力するマイクロプロセッサ９からの出力信号と切
替スイッチ１４からの出力信号とに応じてＲＯＭ６の格
納領域、すなわちＤＯＳビデオＢＩＯＳ格納領域１６又
はオープン・ファームウェア・ドライバ格納領域１７の
選択がなされる。
【００３２】図７は第４の実施の形態の要部回路図であ
って、本第４の実施の形態ではＲＯＭ６の最上位のアド
レス線Ａ１５及び切替スイッチ１４がマイクロプロセッ
サ９に接続されている。
って、本第４の実施の形態ではＲＯＭ６の最上位のアド
レス線Ａ１５及び切替スイッチ１４がマイクロプロセッ
サ９に接続されている。
【００３３】本第４の実施の形態では、第１の実施の形
態と同様、Ｉ2Ｃバス１５を介してパソコン３からマイ
クロプロセッサ９にＯＳの種別を示す識別子情報が送ら
れてくる。一方、切替スイッチ１４の状態がマイクロプ
ロセッサ９を介してアドレス線Ａ１５に送出される。こ
れにより、ＲＯＭ６内において、ＤＯＳビデオＢＩＯＳ
格納領域１６又はオープン・ファームウェア・ドライバ
格納領域１７の選択がなされる。
態と同様、Ｉ2Ｃバス１５を介してパソコン３からマイ
クロプロセッサ９にＯＳの種別を示す識別子情報が送ら
れてくる。一方、切替スイッチ１４の状態がマイクロプ
ロセッサ９を介してアドレス線Ａ１５に送出される。こ
れにより、ＲＯＭ６内において、ＤＯＳビデオＢＩＯＳ
格納領域１６又はオープン・ファームウェア・ドライバ
格納領域１７の選択がなされる。
【００３４】図８は第５の実施の形態の要部回路図であ
って、本第５の実施の形態ではＲＯＭ６の最上位のアド
レス線Ａ１５のみがマイクロプロセッサ９に接続されて
いる。
って、本第５の実施の形態ではＲＯＭ６の最上位のアド
レス線Ａ１５のみがマイクロプロセッサ９に接続されて
いる。
【００３５】本第５の実施の形態では、第１の実施の形
態と同様、Ｉ2Ｃバス１５を介してパソコン３からマイ
クロプロセッサ９にＯＳの種別を示す識別子情報が送ら
れ、マイクロプロセッサ９では該識別子情報のみに基づ
いてマイクロプロセッサ９の出力を決定し、斯かる決定
した出力信号をアドレス線Ａ１５に送出する。これによ
り、ＲＯＭ６内において、ＤＯＳビデオＢＩＯＳ格納領
域１６又はオープン・ファームウェア・ドライバ格納領
域１７の選択がなされる。
態と同様、Ｉ2Ｃバス１５を介してパソコン３からマイ
クロプロセッサ９にＯＳの種別を示す識別子情報が送ら
れ、マイクロプロセッサ９では該識別子情報のみに基づ
いてマイクロプロセッサ９の出力を決定し、斯かる決定
した出力信号をアドレス線Ａ１５に送出する。これによ
り、ＲＯＭ６内において、ＤＯＳビデオＢＩＯＳ格納領
域１６又はオープン・ファームウェア・ドライバ格納領
域１７の選択がなされる。
【００３６】図９は第６の実施の形態の要部回路図であ
って、本第６の実施の形態ではアドレス制御バス１８が
アドレス線Ａ０〜Ａ１６を有し、その内アドレス線Ａ１
５が第１の切替スイッチ１９ａに接続され、アドレス線
Ａ１６が第２の切替スイッチ１９ｂに接続されている。
って、本第６の実施の形態ではアドレス制御バス１８が
アドレス線Ａ０〜Ａ１６を有し、その内アドレス線Ａ１
５が第１の切替スイッチ１９ａに接続され、アドレス線
Ａ１６が第２の切替スイッチ１９ｂに接続されている。
【００３７】本第６の実施の形態では、切替スイッチ１
９ａ、１９ｂの「Ｈ」、「Ｌ」設定を組み合わせること
により、最大４個の領域切替が可能となり、ＲＯＭ６に
は異なる４個のソフトウェアを格納することができる。
９ａ、１９ｂの「Ｈ」、「Ｌ」設定を組み合わせること
により、最大４個の領域切替が可能となり、ＲＯＭ６に
は異なる４個のソフトウェアを格納することができる。
【００３８】尚、本第６の実施の形態においては、更に
切替スイッチ１９の個数を増加させることにより、より
多くのＯＳに対応することができるのはいうまでもな
い。また、第１の実施の形態においても切替スイッチや
ＸＯＲゲートの個数を増加させることにより、第６の実
施の形態と同様、より多くのＯＳに対応することが容易
に可能となる。
切替スイッチ１９の個数を増加させることにより、より
多くのＯＳに対応することができるのはいうまでもな
い。また、第１の実施の形態においても切替スイッチや
ＸＯＲゲートの個数を増加させることにより、第６の実
施の形態と同様、より多くのＯＳに対応することが容易
に可能となる。
【００３９】また、上記各実施の形態では画像表示シス
テムについて説明したが、本発明はボード上のハードウ
ェアを制御する一部又は全部のソフトウェアをＲＯＭに
格納して情報処理を行なう機能拡張型の情報処理システ
ム一般についても同様に適用することができる。
テムについて説明したが、本発明はボード上のハードウ
ェアを制御する一部又は全部のソフトウェアをＲＯＭに
格納して情報処理を行なう機能拡張型の情報処理システ
ム一般についても同様に適用することができる。
【００４０】
【発明の効果】以上詳述したように本発明に係る機能拡
張システムによれば、複数種類の記憶情報を記憶手段に
記憶しておき、斯かる記憶情報を情報処理装置の種類に
応じて選択することにより、同一のハードウェアで複数
の情報処理装置に対応することができ、デリバリ上のコ
ストアップを回避することができる。
張システムによれば、複数種類の記憶情報を記憶手段に
記憶しておき、斯かる記憶情報を情報処理装置の種類に
応じて選択することにより、同一のハードウェアで複数
の情報処理装置に対応することができ、デリバリ上のコ
ストアップを回避することができる。
【００４１】また、本発明に係る機能拡張システムの検
査方法によれば、選択された記憶情報について検査する
ことができるので、製造工程中の出荷検査において単一
のシステムによる検査が可能となり、生産コストの低減
を図ることができる。
査方法によれば、選択された記憶情報について検査する
ことができるので、製造工程中の出荷検査において単一
のシステムによる検査が可能となり、生産コストの低減
を図ることができる。
【図１】本発明に係る機能拡張システムとしての機能拡
張型画像表示処理システムの一実施の形態（第１の実施
の形態）を示すブロック回路図である。
張型画像表示処理システムの一実施の形態（第１の実施
の形態）を示すブロック回路図である。
【図２】ＲＯＭのアドレスマップである。
【図３】ＲＯＭのアドレス線の状態を説明するための図
である。
である。
【図４】第１の実施の形態の動作手順を示すフローチャ
ートである。
ートである。
【図５】第２の実施の形態を示す要部回路図である。
【図６】第３の実施の形態を示す要部回路図である。
【図７】第４の実施の形態を示す要部回路図である。
【図８】第５の実施の形態を示す要部回路図である。
【図９】第６の実施の形態を示す要部回路図である。
３ パソコン（情報処理装置） ４ グラフィックス・コントローラ（読出手段） ６ ＲＯＭ（記憶手段） ９ マイクロプロセッサ（選択手段） １４ 切替スイッチ（選択手段） １６ ＤＯＳビデオＢＩＯＳ格納領域（記憶情報格納
領域） １７ オープン・ファームウェア・ドライバ格納領域
（記憶情報格納領域） １９ａ 第１の切替スイッチ（選択手段） １９ｂ 第２の切替スイッチ（選択手段）
領域） １７ オープン・ファームウェア・ドライバ格納領域
（記憶情報格納領域） １９ａ 第１の切替スイッチ（選択手段） １９ｂ 第２の切替スイッチ（選択手段）
Claims (9)
- 【請求項１】 情報処理装置に接続されて該情報処理装
置の機能を拡張する情報処理装置の機能拡張システムで
あって、 複数種類の記憶情報が格納可能となるように区分された
複数の記憶情報格納領域を有する記憶手段と、前記情報
処理装置の種類に応じて前記記憶手段に格納されている
複数の記憶情報格納領域から特定の記憶情報格納領域を
選択する選択手段と、該選択手段の選択結果に応じて前
記記憶手段に格納された記憶情報を読み出す読出手段と
を備えていることを特徴とする情報処理装置の機能拡張
システム。 - 【請求項２】 前記選択手段は、切替スイッチであるこ
とを特徴とする請求項１記載の情報処理装置の機能拡張
システム。 - 【請求項３】 前記選択手段は、マイクロプロセッサで
あることを特徴とする請求項１記載の情報処理装置の機
能拡張システム。 - 【請求項４】 前記選択手段は、切替スイッチ及びマイ
クロプロセッサであることを特徴とする請求項１記載の
情報処理装置の機能拡張システム。 - 【請求項５】 前記記憶手段は、読み出し専用メモリで
あることを特徴とする請求項１乃至請求項４のいずれか
に記載の情報処理装置の機能拡張システム。 - 【請求項６】 情報処理装置に装着して使用する機能拡
張システムの検査方法であって、 複数の記憶情報格納領域に区分された各格納領域に互い
に異なる記憶情報を格納する一方、前記記憶情報の中か
ら前記情報処理装置の指令に基づいて少なくとも一つ以
上の特定記憶情報を選択し、該記憶情報の内容確認検査
を行なうことを特徴とする機能拡張システムの検査方
法。 - 【請求項７】 前記特定記憶情報の内容と所定の参照デ
ータとを比較して前記内容確認検査を行なうことを特徴
とする請求項６記載の機能拡張システムの検査方法。 - 【請求項８】 前記特定記憶情報の内容はパリティであ
ることを特徴とする請求項７記載の機能拡張システムの
検査方法。 - 【請求項９】 前記パリティはチェックサムであること
を特徴とする請求項８記載の機能拡張システムの検査方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6021397A JPH10240667A (ja) | 1997-02-28 | 1997-02-28 | 情報処理装置の機能拡張システムと該機能拡張システムの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6021397A JPH10240667A (ja) | 1997-02-28 | 1997-02-28 | 情報処理装置の機能拡張システムと該機能拡張システムの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10240667A true JPH10240667A (ja) | 1998-09-11 |
Family
ID=13135664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6021397A Withdrawn JPH10240667A (ja) | 1997-02-28 | 1997-02-28 | 情報処理装置の機能拡張システムと該機能拡張システムの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10240667A (ja) |
-
1997
- 1997-02-28 JP JP6021397A patent/JPH10240667A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6629157B1 (en) | System and method for virtualizing the configuration space of PCI devices in a processing system | |
| US7318149B2 (en) | Semi-persistent relocatable ram-based virtual floppy disk method | |
| US6119246A (en) | Error collection coordination for software-readable and non-software readable fault isolation registers in a computer system | |
| JPH0588859A (ja) | 両立性検査方法、システムコンポーネント及びコンピユータシステム | |
| US6370598B2 (en) | Method and apparatus for managing input/output address accesses | |
| US6584560B1 (en) | Method and system for booting a multiprocessor computer | |
| US20040267708A1 (en) | Device information collection and error detection in a pre-boot environment of a computer system | |
| US10127063B2 (en) | Devices and systems with virtual devices that may be selectively enabled | |
| US6298427B1 (en) | Method and apparatus for mapping hard disk partitions and block devices to logical drives in a computer system | |
| CN115981971A (zh) | 一种服务器硬盘的点灯方法及服务器 | |
| US6480914B1 (en) | Method for supporting USB input devices via BIOS | |
| JP2004021990A (ja) | プロセッサを含むコンピュータのファームウェア・セレクタ | |
| US5692189A (en) | Method and apparatus for isolating circuit boards in a computer system | |
| CN114610557B (zh) | 设备驱动单元的测试方法及装置 | |
| JPH10240667A (ja) | 情報処理装置の機能拡張システムと該機能拡張システムの検査方法 | |
| US5594879A (en) | Method of and apparatus for arbitrarily disabling under processor control individual slots on a computer bus | |
| US6832304B2 (en) | System, method and computer program product for mapping system memory in a multiple node information handling system | |
| US6003017A (en) | Methods and apparatuses for automatic bank switching in a host adapter memory | |
| US8134568B1 (en) | Frame buffer region redirection for multiple graphics adapters | |
| US20080016264A1 (en) | Method and system for handling user-defined interrupt request | |
| US6314482B1 (en) | Method and system for indexing adapters within a data processing system | |
| CN115576807B (zh) | 虚拟ecu实现方法、装置、电子设备及存储介质 | |
| US8212831B1 (en) | Broadcast aperture remapping for multiple graphics adapters | |
| CN116126406A (zh) | 驱动芯片、驱动方法及计算机可读存储介质 | |
| CN115145636A (zh) | 芯片之中软件寄存器的配置方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20051108 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Effective date: 20060110 Free format text: JAPANESE INTERMEDIATE CODE: A761 |