JP2000019554A - Cog type liquid crystal display element - Google Patents

Cog type liquid crystal display element

Info

Publication number
JP2000019554A
JP2000019554A JP19167398A JP19167398A JP2000019554A JP 2000019554 A JP2000019554 A JP 2000019554A JP 19167398 A JP19167398 A JP 19167398A JP 19167398 A JP19167398 A JP 19167398A JP 2000019554 A JP2000019554 A JP 2000019554A
Authority
JP
Japan
Prior art keywords
film
gate
cog
liquid crystal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19167398A
Other languages
Japanese (ja)
Other versions
JP3432420B2 (en
Inventor
Noboru Noguchi
登 野口
Hiroki Nishino
浩己 西野
Hiroshi Okamoto
宏志 岡本
Yukiya Nishioka
幸也 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19167398A priority Critical patent/JP3432420B2/en
Publication of JP2000019554A publication Critical patent/JP2000019554A/en
Application granted granted Critical
Publication of JP3432420B2 publication Critical patent/JP3432420B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display element free from the degradation in the adhesion property of films and film peeling which occur in the case lead parts laminated with picture element wiring electrodes by ITO films are drawn out between both gate and source electrodes consisting of the tantalum films of power source lead parts of gate COG(clip-on-glass). SOLUTION: Gate wiring 2 is formed by patterning the tantalum film deposited on a glass substrate 1 and thereafter, a TaOx film is formed in the surface layer part by anodic oxidation and SiNx is formed as a gate insulating film 4. The insulating film is removed only from the input and output parts of the power source lead parts of the gate COG and the insulating film is made to remain in other parts. The transparent electrode material ITO and tantalum constituting the picture element electrodes 8 are deposited and are then patterned to form the source and drain electrode wiring 10. The overlap width of the gate tantalum film, picture element ITO film and source tantalum film constituting a contact is confined to <=100 μm. The good adhesion property of the lead parts is obtd. by the insulating films made to remain. A protective film is formed on the upper layer, by which a TFT-LCD matrix substrate is constituted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示素子に関し、より詳細には、絵素電極を
選択駆動するスイッチング素子として、TFT(Thin F
ilm Transistor)素子,MIM素子,MOSトランジス
タ素子,ダイオード等が用いられる当該液晶表示素子及
びその製造方法に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to an active matrix type liquid crystal display device, and more particularly, to a TFT (Thin F) as a switching device for selectively driving a pixel electrode.
The present invention relates to a liquid crystal display device using an ilm transistor, an MIM device, a MOS transistor device, a diode, and the like, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】当該液晶表示素子のマトリクス電極基板
の一例として、従来のTFT−LCD(Liquid Crystal
Display)用アクティブマトリクス基板のTFT部分に
ついてその断面図を図4に示す。図4に示されるTFT
基板の構造をその製造手順と共に以下に記す。絶縁基板
にガラス基板1を用い、この上層にスパッタリングによ
りタンタル薄膜を成膜し、パターニングを行いゲート配
線(電極)2を形成する。その後、電解液である酒石酸
アンモニウム液にて陽極酸化処理を行い、表層部にTa
Ox膜3を形成する。
2. Description of the Related Art As an example of a matrix electrode substrate of a liquid crystal display device, a conventional TFT-LCD (Liquid Crystal) is used.
FIG. 4 shows a cross-sectional view of the TFT portion of the active matrix substrate for Display). TFT shown in FIG.
The structure of the substrate is described below together with the manufacturing procedure. A glass substrate 1 is used as an insulating substrate, and a tantalum thin film is formed thereon by sputtering and patterned to form a gate wiring (electrode) 2. Thereafter, anodizing treatment is performed with an ammonium tartrate solution as an electrolytic solution, and Ta is applied to the surface layer.
An Ox film 3 is formed.

【0003】その後、ゲート配線2を覆うゲート絶縁膜
4としてSiNxを形成し、更に、ゲート絶縁膜4の上
に半導体層5として真性アモルファスSi半導体を形成
する。次に、TFTのソース及びドレイン部を構成する
ためにn+にドープされたアモルファスSiにてn+型
半導体層6,7を形成する。更に、n+型半導体層6,
7の上に絵素電極及びソース・ドレイン電極配線10,
11の補助配線として透明導電膜8,9のITO(Indi
um Tin Oxide)薄膜配線を形成し、その上層にソース・
ドレイン電極配線10,11が形成される。その上層を
保護膜(図示せず)で覆われた状態になっている。
After that, SiNx is formed as a gate insulating film 4 covering the gate wiring 2, and an intrinsic amorphous Si semiconductor is formed as a semiconductor layer 5 on the gate insulating film 4. Next, n + type semiconductor layers 6 and 7 are formed of amorphous Si doped with n + to form the source and drain portions of the TFT. Further, the n + type semiconductor layer 6,
7, a picture element electrode and a source / drain electrode wiring 10,
The ITO (Indi) of the transparent conductive films 8 and 9
um Tin Oxide) A thin film wiring is formed, and a source
Drain electrode wirings 10 and 11 are formed. The upper layer is covered with a protective film (not shown).

【0004】この場合、端子部の積層状態は、ガラス基
板1の上層にタンタル薄膜のゲート配線2、さらに積層
する膜として陽極酸化処理を施した陽極酸化膜3として
のTaOx膜,ゲート絶縁膜4であるSiNx膜,この
上にITO薄膜8,タンタル薄膜によるソース・ドレイ
ン電極配線10を形成し、その上層を保護膜で覆った構
造になっている。そのなかでも、ゲートCOG(Clip O
n Glass)の電源リード部の構造は、図3に示すように
ガラス基板1の上層にタンタル薄膜のゲート配線2,そ
の上にITO薄膜8,ソース・ドレイン電極配線10,
保護膜で覆われた状態となっている。これは、リード部
の遅延を最小限にするために、リード部のゲートタンタ
ル薄膜2全体の陽極酸化処理を施したTaOx膜3とゲ
ート絶縁膜4であるSiNx膜を取り除いて、ITO膜
8,タンタル薄膜によるソース・ドレイン電極配線10
をその上層に形成し、ゲート,ソース間の接触面積を最
大にすることで、接触抵抗を減少させる構造をとってい
る。
In this case, the laminated state of the terminal portions is such that a gate wiring 2 of a tantalum thin film is formed on an upper layer of a glass substrate 1, a TaOx film 3 as an anodic oxide film 3 which has been subjected to anodizing treatment, and a gate insulating film 4 A source / drain electrode wiring 10 composed of an ITO thin film 8 and a tantalum thin film is formed on this SiNx film, and the upper layer is covered with a protective film. Among them, the gate COG (Clip O
As shown in FIG. 3, the structure of the power supply lead portion of the n-glass) is as follows: a tantalum thin-film gate wire 2, an ITO thin film 8, a source / drain electrode wire 10,
It is in a state covered with a protective film. This is because, in order to minimize the delay of the lead portion, the TaOx film 3 subjected to the anodic oxidation treatment of the entire gate tantalum thin film 2 of the lead portion and the SiNx film as the gate insulating film 4 are removed. Tantalum thin film source / drain electrode wiring 10
Is formed in the upper layer, and the contact area between the gate and the source is maximized to reduce the contact resistance.

【0005】[0005]

【発明が解決しようとする課題】従来の技術であげたよ
うな構成のマトリクス電極基板では、ゲートCOGの電
源リード部において、ゲート電極上に直接、絵素電極で
あるITO膜とその上層にタンタル薄膜によるソース・
ドレイン電極配線を積層しているために、このITO膜
・タンタル膜の部分が剥がれてくる。これは、ゲート配
線のタンタル膜と絵素電極のITO膜の関係によるもの
で、タンタル膜はITO膜の酸素を取り込みやすく、一
旦酸素を取り込むと膨張率が高くなる。そのうえITO
膜の上層にソース電極配線としてのタンタル膜が形成さ
れると、ソース膜の膜応力の影響を受けやすくなり、I
TO膜とタンタル膜の相性が悪くなる。つまり、密着性
が悪くなる。さらにこの部分は、ゲート絶縁膜のドライ
エッチ時にエッチングによりタンタル膜表面がドライエ
ッチダメージを受けている。よって、以上のような要素
が重なり、この部分における膜の密着性が低下し、膜剥
がれの大きな原因となっている。
In the matrix electrode substrate having the structure as described in the prior art, in the power supply lead portion of the gate COG, an ITO film serving as a pixel electrode and a tantalum film are formed directly on the ITO film on the gate electrode. Source by thin film
Since the drain electrode wiring is laminated, the portion of the ITO film / tantalum film comes off. This is due to the relationship between the tantalum film of the gate wiring and the ITO film of the picture element electrode. The tantalum film easily takes in oxygen of the ITO film, and once oxygen is taken in, the expansion coefficient increases. Besides, ITO
When a tantalum film as a source electrode wiring is formed on the film, the source film becomes susceptible to the film stress of the source film, and
The compatibility between the TO film and the tantalum film deteriorates. That is, the adhesion becomes poor. Further, in this part, the surface of the tantalum film is damaged by dry etching due to etching during dry etching of the gate insulating film. Therefore, the above elements overlap, and the adhesion of the film at this portion is reduced, which is a major cause of film peeling.

【0006】本発明は、従来技術におけるゲートCOG
の電源リード部において、タンタル膜で例示される電極
によりいずれも構成されるゲート配線電極とソース配線
電極の両電極の間にITO膜で例示される絵素配線電極
を積層したリード部を引き出すようにした場合に起きる
膜の密着性の低下、あるいは、ゲートCOGの電源リー
ド部における膜剥がれの生じることがない当該液晶表示
素子を提供することをその目的とする。
The present invention relates to a gate COG according to the prior art.
In the power supply lead portion, a lead portion in which a picture element wiring electrode exemplified by an ITO film is laminated between both electrodes of a gate wiring electrode and a source wiring electrode each constituted by an electrode exemplified by a tantalum film is drawn out. It is an object of the present invention to provide a liquid crystal display element in which the adhesion of the film is not reduced and the film is not peeled off at the power supply lead portion of the gate COG.

【0007】[0007]

【課題を解決するための手段】上記の課題を解決するた
めに、ゲートCOGの電源リード部において、リード線
の入力部と出力部のみ、ゲート配線のタンタル薄膜に陽
極酸化処理を施したTaOx膜とゲート絶縁膜であるS
iNx膜を残さずに取り除いて、電源リード部としての
必要な機能を有するようにし、他のリード部は、このT
aOx膜とSiNx膜を取り除かずに残すようにし、も
って、ゲート膜の上層に残したこの陽極酸化処理を施し
たTaOx膜、ゲート絶縁膜であるSiNx膜とその上
にITO膜・ソース膜を積層形成したことによって、従
来に比して膜の密着性は良好となって膜剥がれがなくな
り、表示品位に影響を与えることなくこの部分における
不良発生率が低減できる。
In order to solve the above-mentioned problems, in a power supply lead portion of a gate COG, only a tantalum thin film of a gate wiring is subjected to anodization on a tantalum thin film of a gate wiring only in an input portion and an output portion of a lead wire. And the gate insulating film S
The iNx film is removed without leaving it so as to have a necessary function as a power supply lead, and the other leads are connected to the T lead.
The aOx film and the SiNx film are left without being removed, and the anodized TaOx film left on the gate film, the SiNx film as the gate insulating film, and the ITO film and the source film are laminated thereon. Due to the formation, the adhesion of the film is improved as compared with the related art, the film is not peeled off, and the defect occurrence rate in this portion can be reduced without affecting the display quality.

【0008】そして、請求項の各発明は次の技術手段を
構成する。請求項1の発明は、透明絶縁性基板上に表示
絵素に応じてマトリクス状に配置される電極と該電極を
つなぐ配線をそれぞれがもつゲート電極配線及びソース
電極配線と、前記ゲート電極及び前記ソース電極で囲ま
れた領域それぞれにスイッチング素子と該スイッチング
素子により選択駆動される絵素電極を配置し、該絵素電
極によって液晶への印可電圧を制御するCOG型液晶表
示素子において、前記電極配線を電源につなぐゲートC
OG電源リード線の入力部と出力部におけるゲート電極
配線上では、スイッチング動作に要するものとしてゲー
ト電極上に成層された絶縁膜を除き、前記絵素電極を直
接積層し、前記ゲートCOG電源リード線の入力部と出
力部のその他のリード部分は、該絶縁膜を残すことを特
徴とするものである。
Each of the claimed inventions constitutes the following technical means. The invention according to claim 1, wherein the gate electrode wiring and the source electrode wiring each having electrodes arranged in a matrix according to display picture elements on a transparent insulating substrate and wiring connecting the electrodes, the gate electrode and the gate electrode, In a COG type liquid crystal display element in which a switching element and a picture element electrode selectively driven by the switching element are arranged in each area surrounded by the source electrode, and a voltage applied to a liquid crystal is controlled by the picture element electrode, To connect power supply to gate C
On the gate electrode wiring in the input part and the output part of the OG power supply lead, the picture element electrode is directly laminated except for an insulating film formed on the gate electrode as required for the switching operation, and the gate COG power supply lead is provided. The other lead portions of the input section and the output section are characterized by leaving the insulating film.

【0009】請求項2の発明は、請求項1の発明におい
て、前記ゲートCOG電源リード線の入力部と出力部を
前記電極配線のエッジ部分に設ける場合に、該ゲートC
OG電源リード線の入力部と出力部として前記絵素電極
を直接積層することにより形成するコンタクト部の幅を
100μm以下としたことを特徴とするものである。
According to a second aspect of the present invention, in the first aspect, when the input portion and the output portion of the gate COG power supply lead are provided at the edge of the electrode wiring, the gate C
The width of a contact portion formed by directly laminating the picture element electrodes as an input portion and an output portion of an OG power supply lead wire is set to 100 μm or less.

【0010】請求項3の発明は、請求項1の発明におい
て、前記ゲートCOG電源リード線の入力部と出力部を
前記電極配線のエッジ部分に至るまでの中間部分に設け
る場合に、該ゲートCOG電源リード線の入力部と出力
部として前記絵素電極を直接積層することにより形成す
るコンタクト部の幅を100〜300μmとしたことを
特徴とするものである。
According to a third aspect of the present invention, in the first aspect, when the input portion and the output portion of the gate COG power supply lead line are provided at an intermediate portion up to the edge portion of the electrode wiring, The width of a contact portion formed by directly laminating the picture element electrodes as an input portion and an output portion of a power supply lead wire is set to 100 to 300 μm.

【0011】[0011]

【発明の実施の形態】本発明による液晶表示素子の実施
の形態を添付図に基づいて以下に説明する。 (実施形態1)まず、本発明の実施形態の基本的な形態
について以下に説明する。図1,図2に本発明による液
晶表示素子をTFT−LCD用のマトリクス基板に実施
した例におけるゲートCOGの電源リード部における構
造を断面として示す。図1,図2に示される構造をその
製造手順と共に以下に記載する。図1,図2に示すよう
に、ガラス基板1上にスパッタリングによりゲートタン
タル薄膜を成膜,この膜にパターニング処理を行いゲー
ト配線2を形成する。その後、電解液である酒石酸アン
モニウム液にて陽極酸化処理を行い表層部に陽極酸化膜
としてTaOx膜を形成し、次に、ゲート絶縁膜4とし
てSiNx膜を形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a liquid crystal display device according to the present invention will be described below with reference to the accompanying drawings. (Embodiment 1) First, a basic embodiment of the present invention will be described below. 1 and 2 show a cross section of a structure of a power supply lead portion of a gate COG in an example in which a liquid crystal display element according to the present invention is implemented on a matrix substrate for a TFT-LCD. The structure shown in FIGS. 1 and 2 is described below together with the manufacturing procedure. As shown in FIGS. 1 and 2, a gate tantalum thin film is formed on a glass substrate 1 by sputtering, and a patterning process is performed on the film to form a gate wiring 2. Thereafter, an anodic oxidation process is performed with an ammonium tartrate solution as an electrolytic solution to form a TaOx film as an anodic oxide film on a surface layer portion, and then a SiNx film as a gate insulating film 4.

【0012】このとき、ゲートCOGの電源リード部の
入力部と出力部として利用する部分のみ絶縁膜を除き、
その他のリード部は、絶縁膜4を残す構造とする。次に
絵素電極8となる透明導電材料ITOをスパッタリング
により成膜し、フォトリソグラフィによってパターニン
グする。次にこの上にタンタル膜をフォトリソグラフィ
によりパターニングし、ソース・ドレイン電極配線10
を形成する。その後、保護膜を形成するようにして順次
積層していき、、TFT−LCDマトリクス基板が製造
される。
At this time, only the portion used as the input portion and the output portion of the power supply lead portion of the gate COG is removed except for the insulating film.
Other lead portions have a structure in which the insulating film 4 is left. Next, a transparent conductive material ITO serving as the pixel electrode 8 is formed into a film by sputtering, and is patterned by photolithography. Next, a tantalum film is patterned thereon by photolithography to form a source / drain electrode wiring 10.
To form Thereafter, the layers are sequentially laminated so as to form a protective film, and a TFT-LCD matrix substrate is manufactured.

【0013】(実施形態2)本発明による液晶表示素子
としての上記実施形態1を具体化する場合に採用する手
段を考慮した実施形態について以下に説明する。図1に
TFT−LCD用のマトリクス基板に実施した本実施形
態におけるゲートCOGの電源リード部における構造を
断面図として示す。図1に示される構造をその製造手順
と共に以下に記載する。図1に示すように、ガラス基板
1上にスパッタリングによりゲートとして用いるための
タンタル薄膜を成膜し、この膜にパターニング処理を行
いゲート配線2を形成する。その後、電解液である酒石
酸アンモニウム液にて陽極酸化処理を行い表層部にTa
Ox膜を形成し、次にゲート絶縁膜4としてSiNxを
形成する。このとき、ゲートCOGの電源リード部の入
力部と出力部として利用する部分のみ絶縁膜を除き、そ
の他のリード部は、絶縁膜4を残す構造とする。次に、
絵素電極8となる透明導電材料ITOをスパッタリング
により成膜し、フォトリソグラフィによってパターニン
グする。そして、この上にタンタル膜をフォトリソグラ
フィによりパターニングする。タンタル膜をフォトリソ
グラフィによりパターニングし、ソース・ドレイン電極
配線10を形成する。ここで、ゲート配線電極のタンタ
ル薄膜と絵素配線電極のITO膜、ソース配線電極のタ
ンタル薄膜とのコンタクトをとるため、ゲート,絵素,
ソースの配線電極の各膜の重なり幅を100μm以下と
する必要がある。こうすることにより、本発明が目的と
する良好な膜の密着性が得られる。なお、この重なり幅
は機種により採用する数値に多少の違いがあることか
ら、100μm前後の値をとる。このようして成層を行
った後、その上に保護膜を形成することによりTFT−
LCDマトリクス基板が製造される。
(Embodiment 2) An embodiment taking into account the means employed when embodying Embodiment 1 as a liquid crystal display element according to the present invention will be described below. FIG. 1 is a sectional view showing a structure of a power supply lead portion of a gate COG according to the present embodiment implemented on a matrix substrate for a TFT-LCD. The structure shown in FIG. 1 is described below together with its manufacturing procedure. As shown in FIG. 1, a tantalum thin film to be used as a gate is formed on a glass substrate 1 by sputtering, and this film is patterned to form a gate wiring 2. Thereafter, anodizing treatment was performed with an ammonium tartrate solution as an electrolytic solution, and Ta was applied to the surface layer.
An Ox film is formed, and then SiNx is formed as a gate insulating film 4. At this time, only the portions used as the input portion and the output portion of the power supply lead portion of the gate COG are removed except for the insulating film, and the other lead portions have the structure in which the insulating film 4 remains. next,
A transparent conductive material ITO serving as the picture element electrode 8 is formed by sputtering and patterned by photolithography. Then, a tantalum film is patterned thereon by photolithography. The tantalum film is patterned by photolithography to form the source / drain electrode wiring 10. Here, in order to make contact with the tantalum thin film of the gate wiring electrode, the ITO film of the picture element wiring electrode, and the tantalum thin film of the source wiring electrode, the gate, the picture element,
The overlap width of each film of the source wiring electrode needs to be 100 μm or less. By doing so, good adhesion of the film aimed at by the present invention can be obtained. It should be noted that this overlap width has a value of about 100 μm because there is a slight difference in the numerical value adopted depending on the model. After layering in this manner, a protective film is formed thereon to form a TFT-
An LCD matrix substrate is manufactured.

【0014】(実施形態3)本発明による液晶表示素子
としての上記実施形態1を具体化する場合に採用する手
段を考慮した他の実施形態について以下に説明する。図
2にTFT−LCD用のマトリクス基板に実施した本実
施形態におけるゲートCOGの電源リード部における構
造を断面図として示す。図2に示される構造をその製造
手順と共に以下に記載する。図2に示すように、ガラス
基板1上にスパッタリングによりゲートとして用いるた
めのタンタル薄膜を成膜し、この膜にパターニング処理
を行いゲート配線2を形成する。その後、電解液である
酒石酸アンモニウム液にて陽極酸化処理を行い表層部に
TaOx膜を形成し、次に、ゲート絶縁膜4としてSi
Nxを形成する。このとき、ゲートCOGの電源リード
部の入力部と出力部として利用する部分のみ絶縁膜を除
き、その他のリード部は、絶縁膜4を残す構造とする。
次に、絵素電極8となる透明導電材料ITOをスパッタ
リングにより成膜し、フォトリソグラフィによってパタ
ーニングする。そして、この上にタンタル膜をフォトリ
ソグラフィによりパターニングする。タンタル膜をフォ
トリソグラフィによりパターニングし、ソース・ドレイ
ン電極配線10を形成する。ここで、ゲート配線電極2
のタンタル薄膜と絵素配線電極8のITO膜、ソース配
線電極10のタンタル薄膜とのコンタクトをとるため、
ゲート,絵素,ソースの配線電極の各膜の重なりを設け
る必要があるが、これを上記実施形態2のようにエッジ
部分ではなく、図3に示すように中間に設けその幅を1
00〜300μmとし、重なりの先にあるエッジ部分で
はソース及び絵素の配線電極の下層にゲート絶縁膜4に
よるしきいを設ける。こうすることにより、本発明が目
的とする良好な膜の密着性が達成できる。このようして
成層を行った後、その上に保護膜を形成することにより
TFT−LCDマトリクス基板が製造される。
(Embodiment 3) Another embodiment taking into account the means employed in embodying Embodiment 1 as a liquid crystal display device according to the present invention will be described below. FIG. 2 is a cross-sectional view showing the structure of the power supply lead portion of the gate COG according to the present embodiment implemented on a matrix substrate for a TFT-LCD. The structure shown in FIG. 2 is described below together with its manufacturing procedure. As shown in FIG. 2, a tantalum thin film to be used as a gate is formed on a glass substrate 1 by sputtering, and this film is patterned to form a gate wiring 2. Thereafter, an anodic oxidation treatment is performed with an ammonium tartrate solution as an electrolytic solution to form a TaOx film on the surface layer portion.
Form Nx. At this time, only the portions used as the input portion and the output portion of the power supply lead portion of the gate COG are removed except for the insulating film, and the other lead portions have the structure in which the insulating film 4 remains.
Next, a transparent conductive material ITO that becomes the pixel electrode 8 is formed into a film by sputtering, and is patterned by photolithography. Then, a tantalum film is patterned thereon by photolithography. The tantalum film is patterned by photolithography to form the source / drain electrode wiring 10. Here, the gate wiring electrode 2
In order to make contact with the tantalum thin film of FIG. 1, the ITO film of the picture element wiring electrode 8, and the tantalum thin film of the source wiring electrode 10,
Although it is necessary to provide an overlap of each film of the gate, picture element and source wiring electrodes, this is not an edge portion as in the second embodiment, but is provided in the middle as shown in FIG.
In the edge portion at the end of the overlap, a threshold is provided by the gate insulating film 4 below the source and picture element wiring electrodes. By doing so, the good film adhesion intended by the present invention can be achieved. After the layering is performed in this manner, a TFT-LCD matrix substrate is manufactured by forming a protective film thereon.

【0015】[0015]

【発明の効果】請求項1の発明によるCOG型液晶表示
素子では、ゲートCOGの電源リード部におけるコンタ
クト部分以外のところのゲート薄膜上に絶縁膜を残す構
造にすることによって膜密着性が向上したため、従来発
生していたゲート電極配線をなすタンタル薄膜からのI
TO膜・ソース膜の膜剥がれは低減される。
According to the COG type liquid crystal display device of the first aspect of the invention, the film adhesion is improved by leaving the insulating film on the gate thin film other than the contact portion in the power lead portion of the gate COG. In the conventional method, the tantalum thin film forming the gate electrode wiring
Peeling of the TO film / source film is reduced.

【0016】請求項2の発明によるCOG型液晶表示素
子によると、ゲートCOGの電源リード部のリード線の
入出力部において、絶縁膜を除いた上記したコンタクト
部分は、ゲート薄膜とITO膜・ソース膜の重なり幅を
100μm以下とした構造にすることによって、膜応力
がかかりにくく、膜剥がれがさらに低減される。
According to the COG type liquid crystal display element of the present invention, in the input / output portion of the lead wire of the power supply lead portion of the gate COG, the above-mentioned contact portion excluding the insulating film is a gate thin film and an ITO film / source. By adopting a structure in which the overlapping width of the films is 100 μm or less, film stress is hardly applied, and film peeling is further reduced.

【0017】請求項3の発明によるCOG型液晶表示素
子によると、上述した請求項1の発明の構造でコンタク
ト部を大きくとるためゲート薄膜とITO膜・ソース膜
の重なり幅を100〜300μmにするとともにエッジ
に至るまでの中間部にこれを設け、また、ソースのエッ
ジ部分の下層にゲート絶縁膜を残しゲート絶縁膜による
しきいを設けることにより、コンタクト部において、接
触面積が大きくとれ、接触抵抗を減少させることができ
ることから、膜剥がれが低減でき接触抵抗も減少させる
ことができる。
According to the third aspect of the present invention, the overlap width of the gate thin film and the ITO film / source film is set to 100 to 300 μm in order to increase the contact portion in the structure of the first aspect of the present invention. In addition, by providing this in the middle part up to the edge and leaving the gate insulating film under the edge part of the source and providing a threshold by the gate insulating film, a large contact area can be obtained in the contact part, and the contact resistance Can be reduced, so that film peeling can be reduced and the contact resistance can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるCOG液晶表示素子の一実施形態
のゲートCOGの電源リード部における構造を示す断面
図である。
FIG. 1 is a cross-sectional view illustrating a structure of a power supply lead portion of a gate COG of an embodiment of a COG liquid crystal display device according to the present invention.

【図2】本発明によるCOG液晶表示素子の他の実施形
態のゲートCOGの電源リード部における構造を示す断
面図である。
FIG. 2 is a cross-sectional view showing a structure of a power lead portion of a gate COG in another embodiment of the COG liquid crystal display element according to the present invention.

【図3】従来のゲートCOGの電源リード部の構造を示
す断面図である。
FIG. 3 is a cross-sectional view showing a structure of a power supply lead portion of a conventional gate COG.

【図4】当該液晶表示素子の従来例の構造の要部を示す
断面図である。
FIG. 4 is a sectional view showing a main part of a structure of a conventional example of the liquid crystal display element.

【符号の説明】[Explanation of symbols]

1…ガラス基板、2…ゲート配線電極のタンタル薄膜、
3…陽極酸化膜、4…ゲート絶縁膜、5…アモルファス
Si半導体層、6,7…n+半導体層、8,9…透明導
電膜(ITO膜)、10,11…ソース・ドレイン電極
配線。
1 ... glass substrate, 2 ... tantalum thin film of gate wiring electrode,
3 anodic oxide film, 4 gate insulating film, 5 amorphous silicon semiconductor layer, 6, 7 n + semiconductor layer, 8, 9 transparent conductive film (ITO film), 10, 11 source / drain electrode wiring.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 宏志 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 西岡 幸也 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 2H092 GA41 GA42 JA36 JB24 JB26 JB33 JB57 KA12 KA18 KB04 MA05 MA24 NA18 NA28  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hiroshi Okamoto 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (72) Inventor Yukiya Nishioka 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka F term in reference (reference) 2H092 GA41 GA42 JA36 JB24 JB26 JB33 JB57 KA12 KA18 KB04 MA05 MA24 NA18 NA28

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 透明絶縁性基板上に表示絵素に応じてマ
トリクス状に配置される電極と該電極をつなぐ配線をそ
れぞれがもつゲート電極配線及びソース電極配線と、前
記ゲート電極及び前記ソース電極で囲まれた領域それぞ
れにスイッチング素子と該スイッチング素子により選択
駆動される絵素電極を配置し、該絵素電極によって液晶
への印可電圧を制御するCOG型液晶表示素子におい
て、前記電極配線を電源につなぐゲートCOG電源リー
ド線の入力部と出力部におけるゲート電極配線上では、
スイッチング動作に要するものとしてゲート電極上に成
層された絶縁膜を除き、前記絵素電極を直接積層し、前
記ゲートCOG電源リード線の入力部と出力部のその他
のリード部分は、該絶縁膜を残すことを特徴とするCO
G型液晶表示素子。
1. A gate electrode line and a source electrode line each having electrodes arranged in a matrix on a transparent insulating substrate according to display picture elements, and lines connecting the electrodes, and the gate electrode and the source electrode. In a COG type liquid crystal display element in which a switching element and a picture element electrode selectively driven by the switching element are arranged in each of the areas surrounded by a circle and a voltage applied to a liquid crystal is controlled by the picture element electrode, a power supply On the gate electrode wiring at the input and output of the gate COG power lead connected to
Except for the insulating film formed on the gate electrode as required for the switching operation, the picture element electrodes are directly laminated, and the other lead portions of the input part and the output part of the gate COG power supply lead line are made of the insulating film. CO characterized by leaving
G-type liquid crystal display element.
【請求項2】 請求項1記載のCOG型液晶表示素子に
おいて、前記ゲートCOG電源リード線の入力部と出力
部を前記電極配線のエッジ部分に設ける場合に、該ゲー
トCOG電源リード線の入力部と出力部として前記絵素
電極を直接積層することにより形成するコンタクト部の
幅を100μm以下としたことを特徴とするCOG型液
晶表示素子。
2. The COG type liquid crystal display element according to claim 1, wherein an input portion and an output portion of said gate COG power supply lead are provided at an edge portion of said electrode wiring, and said input portion of said gate COG power supply lead is provided. And a width of a contact portion formed by directly laminating the picture element electrode as an output portion is 100 μm or less.
【請求項3】 請求項1記載のCOG型液晶表示素子に
おいて、前記ゲートCOG電源リード線の入力部と出力
部を前記電極配線のエッジ部分に至るまでの中間部分に
設ける場合に、該ゲートCOG電源リード線の入力部と
出力部として前記絵素電極を直接積層することにより形
成するコンタクト部の幅を100〜300μmとしたこ
とを特徴とするCOG型液晶表示素子。
3. The COG type liquid crystal display element according to claim 1, wherein the input part and the output part of the gate COG power supply lead line are provided at an intermediate portion up to an edge portion of the electrode wiring. A COG type liquid crystal display device, wherein a width of a contact portion formed by directly laminating the picture element electrodes as an input portion and an output portion of a power supply lead wire is set to 100 to 300 μm.
JP19167398A 1998-07-07 1998-07-07 COG type liquid crystal display device Expired - Fee Related JP3432420B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19167398A JP3432420B2 (en) 1998-07-07 1998-07-07 COG type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19167398A JP3432420B2 (en) 1998-07-07 1998-07-07 COG type liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2000019554A true JP2000019554A (en) 2000-01-21
JP3432420B2 JP3432420B2 (en) 2003-08-04

Family

ID=16278562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19167398A Expired - Fee Related JP3432420B2 (en) 1998-07-07 1998-07-07 COG type liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3432420B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255381A (en) * 2001-12-28 2003-09-10 Advanced Display Inc Image display device and manufacturing method therefor
JP2004219712A (en) * 2003-01-15 2004-08-05 Toshiba Matsushita Display Technology Co Ltd Wiring structure for display panel
US6917408B2 (en) 2001-11-30 2005-07-12 Sharp Kabushiki Kaisha Display panel
CN103081208A (en) * 2010-09-02 2013-05-01 日本电气株式会社 Secondary battery and secondary battery electrolyte used therein

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917408B2 (en) 2001-11-30 2005-07-12 Sharp Kabushiki Kaisha Display panel
JP2003255381A (en) * 2001-12-28 2003-09-10 Advanced Display Inc Image display device and manufacturing method therefor
US7286202B2 (en) 2001-12-28 2007-10-23 Kabushiki Kaisha Advanced Display Image display and manufacturing method thereof having particular internal wiring structure
JP2004219712A (en) * 2003-01-15 2004-08-05 Toshiba Matsushita Display Technology Co Ltd Wiring structure for display panel
CN103081208A (en) * 2010-09-02 2013-05-01 日本电气株式会社 Secondary battery and secondary battery electrolyte used therein
CN103081208B (en) * 2010-09-02 2017-09-22 日本电气株式会社 Secondary cell and for secondary cell electrolyte therein

Also Published As

Publication number Publication date
JP3432420B2 (en) 2003-08-04

Similar Documents

Publication Publication Date Title
KR101232160B1 (en) Display device and method for fabricating of the same
JP3410656B2 (en) Liquid crystal display device and manufacturing method thereof
JP5063933B2 (en) Thin film transistor array substrate
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
JPH1117188A (en) Active matrix substrate
JPH021821A (en) Active matrix display device
US20030202131A1 (en) Liquid crystal display device and method of manufacturing the same
JP2000214481A (en) Liquid crystal display device and its production
JPH07318975A (en) Liquid crystal display device
JP2000019554A (en) Cog type liquid crystal display element
JPH0358019A (en) Liquid crystal display device
JPH03149884A (en) Thin film transistor
JPH0818058A (en) Film transistor array and liquid crystal display
JP3085305B2 (en) Manufacturing method of liquid crystal display device
JPH08262492A (en) Liquid crystal display device
JPH0334045B2 (en)
JPH01134345A (en) Active matrix substrate
JPH0340511B2 (en)
JP3200638B2 (en) Wiring formation method
JPH07114043A (en) Liquid crystal display device and its production
JPH07325321A (en) Production of liquid crystal display device
JPH03153217A (en) Tft panel and its manufacture
JP2664814B2 (en) Active matrix display device
KR20020014596A (en) Method for fabricating Liquid Crystal Display
JP3860745B2 (en) Liquid crystal display device and metal film substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees