JP2000013876A - Optimized allocation method for time slot in t-s-t type switch circuit network - Google Patents

Optimized allocation method for time slot in t-s-t type switch circuit network

Info

Publication number
JP2000013876A
JP2000013876A JP17116098A JP17116098A JP2000013876A JP 2000013876 A JP2000013876 A JP 2000013876A JP 17116098 A JP17116098 A JP 17116098A JP 17116098 A JP17116098 A JP 17116098A JP 2000013876 A JP2000013876 A JP 2000013876A
Authority
JP
Japan
Prior art keywords
time slots
line
bus
input
time slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17116098A
Other languages
Japanese (ja)
Inventor
Yoichi Komatsu
陽一 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP17116098A priority Critical patent/JP2000013876A/en
Publication of JP2000013876A publication Critical patent/JP2000013876A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform an efficient optimization processing by successively arranging the line data at and after the sequenced head one in a space area of each of input and output buses with the temporal positions kept between the input and output buses and with those data put close together at the end of each space area. SOLUTION: All lines 1 to 9 in a bus are ordered 1 to N in the descending order of the number of occupied time slots. A variable (n) showing the line order is initialized. Then, an idle area M is retrieved from the head of each of input and output buses of the first line 6 having the largest number of occupied time slots, and a time slot number (m) is decided. Then, it is decided whether the spaces M are secured on both input and output buses, and the time slot number TS of the line 6 is compared with the time slot number M of the space M. If it is decided that the line 6 can be stored, the line 6 is placed in the space M. Then, the variable (n) showing the line sequence is increased by 1, and the processing is returned to the preceding process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数の時間スイッ
チと空間スイッチを組み合わせて構成されるT−S−T
形スイッチ回路網におけるタイムスロットの最適化割り
当て方法に関し、特に、空間スイッチによる複数ハイウ
ェイ間におけるタイムスロット交換に先立って、複数ハ
イウェイに対応した各バス内のタイムスロットの最適化
割り当てを行うものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TST configured by combining a plurality of time switches and space switches.
More particularly, the present invention relates to a method for optimizing the allocation of time slots in each bus corresponding to a plurality of highways, prior to the exchange of time slots among the plurality of highways by a space switch.

【0002】[0002]

【従来の技術】多数のハイウェイ間で効率的に回線交換
を行う手段として、T−S−T形スイッチ回路網が広く
知られている。T−S−T形スイッチ回路網は、時間ス
イッチ間(TSW)を空間スイッチ(SSW)で結合したも
ので、時間スイッチで同一ハイウェイ上の異なる時間的
位置におけるタイムスロット(TS)の入れ替えを行い、
空間スイッチで異なるハイウェイ間の同じ時間的位置に
おけるタイムスロットの入れ替えを行う。これによって
多数のハイウェイ間相互の効率的な回線交換が可能にな
る。
2. Description of the Related Art A TST type switch network is widely known as a means for efficiently performing circuit switching between a number of highways. The TST type switch network is a network in which time switches (TSW) are connected by a space switch (SSW). The time switches exchange time slots (TS) at different time positions on the same highway. ,
The space switch exchanges time slots at the same temporal position between different highways. This enables efficient circuit switching between a number of highways.

【0003】このようなT−S−T型スイッチ回路網に
おいては、時間スイッチと空間スイッチの間に用意され
たバス内に最大限のタイムスロットを収容するために、
入力側の時間スイッチを制御してバス内の回線を最適に
配置する最適化処理が一般的に行われる。
In such a TST type switch network, in order to accommodate a maximum time slot in a bus provided between a time switch and a space switch,
An optimization process for controlling the time switch on the input side to optimally arrange the lines in the bus is generally performed.

【0004】図3は、最適化処理を施さずに回線交換を
行った場合の、バス内のタイムスロット割り当て状態の
一例を模式的に示したものである。この例では、空間ス
イッチSSWによって、バスB内の回線及びを、バ
スAの対応するタイムスロットの空きに移動し、バスC
及びバスDに出力する例が示されている。ここで、各バ
スの容量は96タイムスロットである。
FIG. 3 schematically shows an example of a time slot allocation state in a bus in a case where line switching is performed without performing optimization processing. In this example, the line in the bus B and the space in the corresponding time slot of the bus A are moved by the space switch SSW, and
And an example of outputting to the bus D. Here, the capacity of each bus is 96 time slots.

【0005】このとき、バスAとバスC間に18タイム
スロットを連続して占有する回線を設定する必要が生じ
た場合、バスAとバスCには、それぞれ18タイムスロ
ット分の空きがあるものの、バスAとバスCの対応する
タイムスロットで、18タイムスロット連続した領域を
確保することができない。このような場合に、最適化処
理を施して、バス内に連続した18タイムスロットを収
容できる回線を確保する必要が生じる。
At this time, if it becomes necessary to set a line between buses A and C that continuously occupies 18 time slots, buses A and C each have a space for 18 time slots. In the time slots corresponding to the buses A and C, an area continuous for 18 time slots cannot be secured. In such a case, it is necessary to perform optimization processing to secure a line capable of accommodating 18 continuous time slots in the bus.

【0006】図4は、従来の最適化方法を用いて最適化
されたバス内のタイムスロット割り当て後の状態を示し
ている。同図では、図3の割り当て状態から最適化処理
を行って、バスA、C間に18タイムスロット(回線)
を確保している。従来の最適化方法により、図3の割り
当てから図4の割り当てを得る手順は、以下の通りであ
る。なお、従来の処理では、回線(18タイムスロッ
ト)が追加されるバスAとバスCを中心に最適化処理が
実行される。最適化の基本的なアルゴリズムは、先頭か
ら順に回線を前詰めしていき、その後方に所望の空き
(本例では18タイムスロット)が確保できないときは、
前詰めした回線を後方の空き領域に移動する処理を繰り
返すものである。 (1)図3において、バスA及びバスCの先頭タイムス
ロットである回線の接続は、バスA−C間なので、こ
れを最後尾の回線の直後の空き領域(16タイムスロ
ット)へ移動する。 (2)バスCの回線は、バスBとの接続なので、バス
A、Cの前詰めができない。従って、バスB及びバスC
の上記回線を、上記移動した回線の後ろの空き領域
に移動する。この時点でバスA及びバスCの先頭には、
3タイムスロットの空きができている。 (3)次に、バスA及びバスCの回線に着目し、これ
を先頭タイムスロットへ移動できるか判断する。回線
はバスA、C間の接続なので、これを各バスの先頭タイ
ムスロットへ移動する。しかし、上記移動によっても1
8タイムスロットの連続した空き領域ができないので、
処理を続行する。 (4)そして、バスA及びバスCの回線を、上記移動
した回線の後ろへ移動する。 (5)次に、バスBとバスCの上記回線を、双方とも
移動可能な先頭タイムスロットへ移動する。しかし、こ
の移動によっても18タイムスロットの空き領域ができ
ない。そこで、この回線を後方の空き領域に移動すべ
きであるが、バスB、Cには24タイムスロットの空き
が無いため、次の工程へ進む。 (6)バスAとバスCの回線を、上記回線の後方へ
前詰めする。これによって、回線の後方には、18タ
イムスロット分の空きが形成されたので、ここに追加の
回線を設定する。このようにして、図3に示す割り当
てが得られる。
FIG. 4 shows a state after allocation of time slots in a bus optimized using the conventional optimization method. In the figure, an optimization process is performed from the allocation state of FIG.
Is secured. The procedure for obtaining the assignment of FIG. 4 from the assignment of FIG. 3 by the conventional optimization method is as follows. In the conventional processing, the optimization processing is performed mainly on the buses A and C to which a line (18 time slots) is added. The basic algorithm for optimization is to shift the line forward from the beginning and then to the desired space after that.
If (18 time slots in this example) cannot be secured,
The process of moving the left-justified line to the rear free area is repeated. (1) In FIG. 3, since the connection of the line which is the first time slot of the buses A and C is between the buses A and C, the line is moved to an empty area (16 time slots) immediately after the last line. (2) Since the line of the bus C is connected to the bus B, the leading of the buses A and C cannot be performed. Therefore, bus B and bus C
Is moved to an empty area behind the moved line. At this point, at the beginning of buses A and C,
Three time slots are available. (3) Next, pay attention to the lines of the buses A and C, and determine whether or not the lines can be moved to the first time slot. Since the line is a connection between buses A and C, it is moved to the first time slot of each bus. However, 1
Since there is no continuous free space of 8 time slots,
continue processing. (4) Then, the lines of the buses A and C are moved behind the moved lines. (5) Next, the lines of the bus B and the bus C are moved to the first time slot in which both can be moved. However, this movement does not create an empty area of 18 time slots. Therefore, this line should be moved to the empty area in the rear, but since there are no empty 24 time slots in buses B and C, the process proceeds to the next step. (6) The lines of the bus A and the bus C are shifted to the rear of the line. As a result, an empty space for 18 time slots is formed behind the line, and an additional line is set here. In this way, the assignment shown in FIG. 3 is obtained.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記従
来の最適化方法においては、最適化に拘わるバス数が多
数存在する場合、管理が極めて煩雑になるという問題が
ある。すなわち、従来の最適化方法では、必要な空間が
できるまでバスの先頭よりタイムスロットの操作を行う
が、操作工程が増加するに連れて、管理すべきバスが増
加していき、管理が煩雑になる。また、別の回線の追加
設定が必要になった場合には、上記最適化処理を繰り返
す必要があり、回線の追加毎に最適化処理を行わなけれ
ばならないという問題がある。
However, in the above-mentioned conventional optimization method, there is a problem that the management becomes extremely complicated when there are a large number of buses involved in the optimization. That is, in the conventional optimization method, the time slot is operated from the beginning of the bus until a necessary space is formed. However, as the number of operation processes increases, the number of buses to be managed increases, and management becomes complicated. Become. Further, when additional setting of another line is required, the above-described optimization processing needs to be repeated, and there is a problem that the optimization processing must be performed every time a line is added.

【0008】そこで、本発明の目的は、最適化に拘わる
バスの数が多数である場合にも、効率的に最適化処理を
行うことができるタイムスロットの最適化割り当て方法
を提供することにある。
It is an object of the present invention to provide a time slot optimizing assignment method that can efficiently perform an optimizing process even when the number of buses involved in the optimization is large. .

【0009】また、本発明は、効率的な最適化を行うこ
とにより、回線の追加毎の最適化処理を少なくすること
ができるタイムスロットの最適化割り当て方法を提供す
ることにある。
Another object of the present invention is to provide a method for optimizing and allocating time slots, which can reduce the number of times of optimization processing each time a line is added by performing efficient optimization.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
本発明は、空間スイッチによる複数ハイウェイ間におけ
るタイムスロット交換に先立って、1又は複数の連続す
るタイムスロットを占有する回線データを、上記空間ス
イッチの入出力側に配置された複数ハイウェイに対応し
た各バス内で入れ替えるT−S−T形スイッチ回路網に
おけるタイムスロットの最適化割り当て方法において、
(1)上記全ての回線データを、占有タイムスロット数
の多い順に順位付けする工程と、(2)上記順位付けさ
れた先頭の回線データから順次、それが配置される上記
入出力バスの空き領域に、該入出力間での時間的位置を
保持しながら、端詰めで配置する工程とを備えて構成さ
れる。
SUMMARY OF THE INVENTION In order to achieve the above object, according to the present invention, prior to the exchange of time slots between a plurality of highways by a space switch, line data occupying one or a plurality of continuous time slots is converted into the space data. In the method for optimizing the allocation of time slots in a TST type switch network, which is switched in each bus corresponding to a plurality of highways arranged on the input / output side of the switch,
(1) a step of ranking all the line data in descending order of the number of occupied time slots; and (2) a vacant area of the input / output bus where the line data is arranged in order from the ranked top line data. And a step of arranging the input and output while keeping the temporal position between the input and output.

【0011】この場合に、上記工程(2)は、(3)上
記入出力バスの先頭から空き領域を検索し、検索された
空き領域のタイムスロット数を取得する工程と、(4)
上記回線データのタイムスロット数と、上記空き領域の
タイムスロット数を比較する工程と、(5)上記比較の
結果、上記空き領域のタイムスロット数が、上記回線デ
ータのタイムスロット数以上である場合には、該回線デ
ータを該空き領域に配置する工程と、(6)上記上記比
較の結果、上記空き領域のタイムスロット数が、上記回
線データのタイムスロット数未満である場合には、上記
工程(3)及び(4)を繰り返す工程ととを備えて構成
することができる。
In this case, the step (2) comprises: (3) a step of searching for a free area from the head of the input / output bus and obtaining the number of time slots of the searched free area; and (4)
Comparing the number of time slots in the line data with the number of time slots in the free area; and (5) when the number of time slots in the free area is equal to or greater than the number of time slots in the line data as a result of the comparison. Arranging the line data in the vacant area; and (6) if the number of time slots in the vacant area is less than the number of time slots in the line data as a result of the comparison, (3) and a step of repeating (4).

【0012】本発明においては、回線交換する全てのタ
イムスロット群が最初から最適化の対象とされる。その
ため、関連するバスを最初から把握でき、また効率的に
最適化を行うことができる。
In the present invention, all time slot groups to be switched are subject to optimization from the beginning. Therefore, related buses can be grasped from the beginning, and optimization can be performed efficiently.

【0013】[0013]

【発明の実施の形態】以下、図示した一実施形態に基い
て本発明を詳細に説明する。図1は、本発明に係る最適
化アルゴリズムを具体化したフローチャート、図2は、
該方法を用いて最適化されたバス内のタイムスロット割
り当て後の状態を示している。本発明においては、基本
的には、以下の2つの処理が実行される。 (1)全てのバス内のタイムスロットを、占有タイムス
ロット数の多い順に順位付けする工程。 (2)上記順位付けされた先頭のタイムスロットから順
次、それが配置される入出力バスの空き領域に、該入出
力間での時間的位置を保持しながら、端詰めで配置する
工程。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on one embodiment shown in the drawings. FIG. 1 is a flowchart embodying the optimization algorithm according to the present invention, and FIG.
5 shows a state after a time slot is allocated in a bus optimized using the method. In the present invention, basically, the following two processes are executed. (1) A step of ranking the time slots in all buses in descending order of the number of occupied time slots. (2) A step of sequentially arranging the time slots between the input and output in the empty area of the input / output bus in which the time slots are arranged, starting from the top ranked time slot.

【0014】以下、これを図1のフローチャート及び図
2の例に沿って説明する。ここでは、従来の最適化方法
による図4の場合と同様に、図3で設定されたタイムス
ロットに、18タイムスロットを占有する回線を追加
設定する場合を想定する。
This will be described below with reference to the flowchart of FIG. 1 and the example of FIG. Here, as in the case of FIG. 4 using the conventional optimization method, it is assumed that a line occupying 18 time slots is additionally set to the time slots set in FIG.

【0015】図1の最初の工程101で、バス内の全て
の回線〜が、占有タイムスロット数の多い順に1〜
N(ここではN=9)まで順位付けされる。本例において
は、回線(TS数:48)、(TS数:32)、(T
S数:24)、(TS数:18)、(TS数:3)、
(TS数:2)、、、(何れもTS数:1)の順に、
回線が並べ替えられる。そして、回線順位を示す変数n
が初期化される(102)。次の工程で、最大タイムスロ
ット数を占有する最初の回線の入出力バス、すなわち
バスB及びバスDにおいて、バスの先頭から空き領域M
が検索され、そのサイズ、すなわちタイムスロット数m
が取得される(103)。ここで回線は、最初に設定さ
れる回線であり、バスB及びバスDには、回線が設定さ
れていないので、空き領域のタイムスロット数mは、共
に96TSとなる。
In the first step 101 of FIG. 1, all the lines in the bus are connected in order of decreasing number of occupied time slots.
N (here N = 9). In this example, the lines (TS: 48), (TS: 32), (T
S number: 24), (TS number: 18), (TS number: 3),
(The number of TSs: 2),.
Lines are rearranged. And a variable n indicating the line order
Is initialized (102). In the next step, in the input / output bus of the first line occupying the maximum number of time slots, that is, the bus B and the bus D, the free space M
Is searched, and its size, that is, the number of time slots m
Is obtained (103). Here, the line is the line to be set first, and no lines are set to the buses B and D. Therefore, the number m of the time slots in the free area is both 96 TS.

【0016】次に、入出力バス、すなわちバスB及びバ
スDの双方で、空き領域Mが確保されたか判断される
(104)。空き領域Mは、双方のバスで確保されている
ので、次の処理に進み、回線のタイムスロット数TS
(1)と、空き領域Mのタイムスロット数mが比較される
(105)。ここで、空き領域のタイムスロット数mは9
6TSであり、回線のタイムスロット数TS(1)は4
8であるので、回線の収容が可能であると判断され、回
線は空き領域M、すなわち先頭空き領域へ配置される
(106)。そして、回線順位を示す変数nが1増分され
(107)、処理は工程103へ戻される(108)。
Next, it is determined whether a vacant area M is secured in both the input / output buses, that is, the bus B and the bus D.
(104). Since the free area M is secured by both buses, the process proceeds to the next processing, and the number of time slots TS
(1) is compared with the number m of time slots in the empty area M
(105). Here, the number m of time slots in the empty area is 9
6 TS, and the number of line time slots TS (1) is 4
Since it is 8, it is determined that the line can be accommodated, and the line is allocated to the empty area M, that is, the head empty area.
(106). Then, the variable n indicating the line order is incremented by one.
(107), the process is returned to step 103 (108).

【0017】工程103では、次に大きい回線である回
線(TS数:32)の入出力バス、すなわちバスA及び
バスCにおいて、空き領域Mが検索され、そのタイムス
ロット数mが取得される。回線は、バスA及びCにお
いて最初に設定される回線であるので、回線と同様の
処理により、その先頭空き領域へ配置される(工程10
4〜108)。
In step 103, a vacant area M is searched in the input / output buses of the next largest line (the number of TSs: 32), that is, the buses A and C, and the number m of the time slots is obtained. Since the line is the line set first on the buses A and C, it is arranged in the head empty area by the same processing as the line (step 10).
4-108).

【0018】次に設定の対象となる回線に関し、同様
に工程103で、その入出力バス、すなわちバスB及び
バスCを対象に空き領域Mが検索される。ここで、バス
Bには既に回線が設定され、先頭の48タイムスロッ
トが占有されているので、その後ろの空き領域Mが検索
され、そのサイズm(m=48)が取得される。同様に、
バスCにおいて、上記バスBにおける空き領域Mに対応
する時間的位置のタイムスロットが検索され、その空き
領域サイズm(m=64)が取得される。工程104で、
双方のバスで空き領域が確保されていることが確認さ
れ、工程105で、回線のタイムスロット数と空き領
域Mのタイムスロット数mが比較される。ここで、空き
領域のタイムスロット数としては、小さいほうのサイ
ズ、すなわちm=48が採用される。そして、回線の
タイムスロット数は24TSであり、空き領域のサイズ
m=48よりも小さいので、ここに回線が設定される
こととなる。
Next, with respect to the line to be set, similarly, in step 103, an empty area M is searched for the input / output buses, ie, the buses B and C. Here, since a line has already been set on the bus B and the first 48 time slots are occupied, an empty area M behind it is searched, and its size m (m = 48) is obtained. Similarly,
On the bus C, a time slot at a temporal position corresponding to the empty area M on the bus B is searched, and the empty area size m (m = 64) is obtained. In step 104,
It is confirmed that a free area is secured in both buses, and in step 105, the number of time slots of the line and the number m of time slots of the free area M are compared. Here, the smaller size, that is, m = 48, is adopted as the number of time slots in the free area. Since the number of time slots of the line is 24TS, which is smaller than the size m of the empty area m = 48, the line is set here.

【0019】次に設定される回線は、追加された回線
(TS数:18)である。工程103で、回線を設定す
るバスA及びバスCにおいて、先頭から空き領域Mが検
索される。ここで、バスAにおいては、回線の後ろが
空き領域となり、そのサイズm=64が取得される。対
応するバスCのタイムスロットで、空き領域が検索さ
れ、そのサイズが取得される。バスCの対応する空き領
域の後方には、既に回線が設定されているため、該空
き領域のサイズmは16となる。回線のタイムスロッ
ト数は18であるため、工程105で、処理が工程10
3へ戻され、この領域に対する回線の設定は行われな
い。
The line to be set next is the added line
(The number of TSs: 18). In step 103, a free area M is searched from the top of the buses A and C for setting the line. Here, on the bus A, the area behind the line becomes an empty area, and its size m = 64 is acquired. An empty area is searched for in the corresponding time slot of the bus C, and its size is obtained. Since a line has already been set behind the corresponding free area of the bus C, the size m of the free area is 16. Since the number of time slots of the line is 18, the processing in step 105
3 and the line is not set for this area.

【0020】回線に関し、工程103では、次の空き
領域が検索される。次の空き領域は、バスCに設定した
回線の後ろのタイムスロットである。この位置では、
十分なタイムスロットの空き領域が確保できるので(m
=24)、この位置への回線の設定がなされることと
なる(104〜106)。
For the line, step 103 searches for the next free area. The next empty area is a time slot after the line set to the bus C. In this position,
Since sufficient time slot free space can be secured (m
= 24), and a line is set to this position (104 to 106).

【0021】次に設定される回線は、回線(TS数:
3)であり、その入出力バスA及びCで、空き領域が探
索される(103)。回線の後方には、タイムスロット
数3以上の空き領域があるので、ここに、回線が設定
される(104〜106)。
The line to be set next is a line (the number of TS:
3), a vacant area is searched on the input / output buses A and C (103). Since there is an empty area with three or more time slots behind the line, the line is set here (104 to 106).

【0022】次に設定される回線は、回線(TS数:
2)であり、その入出力バスB及びCで、空き領域が探
索される(103)。ここで、バスBにおいて、回線の
後方には、十分な空きがあるけれども、バスCにおいて
は、対応するタイムスロットが回線で塞がれている。
従って、工程104で、処理は工程103に戻され、次
の空き領域が探索される。そして、バスCにおける回線
の後方に、回線が設定されることとなる。同様に、
残りの回線、及びの設定が順次行われ、図2に示
したように回線の割り当てが完了する。
The line to be set next is a line (the number of TS:
2), and an empty area is searched for on the input / output buses B and C (103). Here, on the bus B, there is a sufficient space behind the line, but on the bus C, the corresponding time slot is closed by the line.
Therefore, in step 104, the process returns to step 103, and the next empty area is searched. Then, the line is set behind the line on the bus C. Similarly,
The settings of the remaining lines and are sequentially performed, and the line assignment is completed as shown in FIG.

【0023】ここで、上記本発明の最適化方法により設
定された回線(図2)と、従来方式で設定された回線(図
4)とを比較すると、入出力バス間の対応するタイムス
ロットで、空き領域が対応しているタイムスロット数
が、従来方式によるものの場合よりも増加していること
が分かる。そのため、新たな回線の割り当てに際して、
本発明による場合は、再度の回線の組み替えをせずに、
タイムスロットを割り当てられる可能性が従来方式によ
る場合よりも高いといえる。例えば、図4の場合におい
て、新たに11タイムスロットを占有する回線を追加す
る場合、図4の場合では、バスAからバスC、及びバス
BからバスCへの回線交換は、空き領域不足となり、再
度の最適化が必要となる。これに対して、図2の場合、
バスBからバスCへの回線交換のみが空き領域不足とな
り、他の回線交換、すなわちバスAからバスB、バスA
からバスC、及びバスBからバスDでの11タイムスロ
ットの回線の交換が可能となる。
Here, comparing the line set by the above-described optimization method of the present invention (FIG. 2) with the line set by the conventional method (FIG. 4), It can be seen that the number of time slots corresponding to the empty areas is larger than that of the conventional method. Therefore, when assigning a new line,
In the case of the present invention, without rearranging the line again,
It can be said that the possibility of being assigned a time slot is higher than in the case of the conventional method. For example, in the case of FIG. 4, when a new line occupying 11 time slots is added, in the case of FIG. 4, the line exchange from the bus A to the bus C and from the bus B to the bus C becomes short of free space. Need to be optimized again. In contrast, in the case of FIG.
Only the circuit switching from the bus B to the bus C runs out of free space, and other circuit switching, that is, the bus A to the bus B, the bus A
To bus C and bus B to bus D for 11 time slot lines.

【0024】以上、本発明の一実施形態を図面に沿って
説明した。しかしながら本発明は前記実施形態に示した
事項に限定されず、特許請求の範囲の記載に基いてその
変更、改良等が可能であることは明らかである。実施形
態においては、説明の便宜のため、入出力側各2つのバ
スにおけるタイムスロットの最適化処理を説明したが、
より多数のバスを有するT−S−Tスイッチにおいて本
発明が適用できることは明らかである。
The embodiment of the present invention has been described with reference to the drawings. However, it is apparent that the present invention is not limited to the matters described in the above embodiments, and that changes, improvements, and the like can be made based on the description in the claims. In the embodiment, for convenience of description, the process of optimizing the time slot in each of the two buses on the input and output sides has been described.
Obviously, the present invention can be applied to a TST switch having a larger number of buses.

【0025】[0025]

【発明の効果】以上の如く本発明によれば、最適化に拘
わるバスの数が多数である場合にも、効率的に最適化処
理を行うことができ、また、これにより、回線の追加毎
の最適化処理を少なくすることができる。
As described above, according to the present invention, even when the number of buses involved in the optimization is large, the optimization processing can be efficiently performed. Optimization processing can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る最適化アルゴリズムを具体化した
フローチャートである。
FIG. 1 is a flowchart embodying an optimization algorithm according to the present invention.

【図2】本発明により最適化されたバス内のタイムスロ
ット割り当て後の状態を示す図である。
FIG. 2 is a diagram showing a state after allocation of a time slot in a bus optimized according to the present invention;

【図3】最適化処理を施さずに回線交換を行った場合
の、バス内のタイムスロット割り当て状態の一例を示し
た図である。
FIG. 3 is a diagram illustrating an example of a time slot allocation state in a bus when circuit switching is performed without performing an optimization process.

【図4】従来の最適化方法を用いて最適化されたバス内
のタイムスロット割り当て後の状態を示す図である。
FIG. 4 is a diagram showing a state after a time slot is allocated in a bus optimized using a conventional optimization method.

【符号の説明】[Explanation of symbols]

SSW 空間スイッチ TSW 時間スイッチ 〜 設定回線 SSW space switch TSW time switch ~ setting line

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 空間スイッチによる複数ハイウェイ間に
おけるタイムスロット交換に先立って、1又は複数の連
続するタイムスロットを占有する回線データを、上記空
間スイッチの入出力側に配置された複数ハイウェイに対
応した各バス内で入れ替えるT−S−T形スイッチ回路
網におけるタイムスロットの最適化割り当て方法におい
て、(1)上記全ての回線データを、占有タイムスロッ
ト数の多い順に順位付けする工程と、(2)上記順位付
けされた先頭の回線データから順次、それが配置される
上記入出力バスの空き領域に、該入出力間での時間的位
置を保持しながら、端詰めで配置する工程と、を備えた
ことを特徴とするT−S−T形スイッチ回路網における
タイムスロットの最適化割り当て方法。
1. Prior to time slot exchange between a plurality of highways by a space switch, line data occupying one or a plurality of continuous time slots is made compatible with a plurality of highways arranged on the input / output side of the space switch. In the method for optimizing the allocation of time slots in a TST type switch network to be exchanged in each bus, (1) a step of ranking all the line data in the descending order of the number of occupied time slots; and (2) Sequentially arranging the line data in the empty area of the input / output bus in which the data is arranged, starting from the top-ranked line data, while maintaining the temporal position between the input and output. Optimizing time slot allocation method in a TST type switch network.
【請求項2】 上記工程(2)は、(3)上記入出力バ
スの先頭から空き領域を検索し、検索された空き領域の
タイムスロット数を取得する工程と、(4)上記回線デ
ータのタイムスロット数と、上記空き領域のタイムスロ
ット数を比較する工程と、(5)上記比較の結果、上記
空き領域のタイムスロット数が、上記回線データのタイ
ムスロット数以上である場合には、該回線データを該空
き領域に配置する工程と、(6)上記上記比較の結果、
上記空き領域のタイムスロット数が、上記回線データの
タイムスロット数未満である場合には、上記工程(3)
及び(4)を繰り返す工程と、を備えたことを特徴とす
るT−S−T形スイッチ回路網におけるタイムスロット
の最適化割り当て方法。
2. The step (2) includes: (3) searching for a free area from the head of the input / output bus, and acquiring the number of time slots of the searched free area; (5) comparing the number of time slots with the number of time slots in the free area; and (5) if the result of the comparison indicates that the number of time slots in the free area is equal to or greater than the number of time slots in the line data, Arranging the line data in the empty area; and (6) as a result of the comparison,
If the number of time slots in the empty area is less than the number of time slots in the line data, the step (3)
And (4). A method for optimizing the assignment of time slots in a TST type switch network, comprising the steps of:
JP17116098A 1998-06-18 1998-06-18 Optimized allocation method for time slot in t-s-t type switch circuit network Pending JP2000013876A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17116098A JP2000013876A (en) 1998-06-18 1998-06-18 Optimized allocation method for time slot in t-s-t type switch circuit network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17116098A JP2000013876A (en) 1998-06-18 1998-06-18 Optimized allocation method for time slot in t-s-t type switch circuit network

Publications (1)

Publication Number Publication Date
JP2000013876A true JP2000013876A (en) 2000-01-14

Family

ID=15918111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17116098A Pending JP2000013876A (en) 1998-06-18 1998-06-18 Optimized allocation method for time slot in t-s-t type switch circuit network

Country Status (1)

Country Link
JP (1) JP2000013876A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010057102A (en) * 2008-08-29 2010-03-11 Fujitsu Ltd Network control apparatus
JP2015019208A (en) * 2013-07-10 2015-01-29 日本電気通信システム株式会社 Subscriber distribution device and signal processing method thereof
CN109902361A (en) * 2019-02-02 2019-06-18 华北电力大学 A kind of power distribution network switching optimization method of logic-based operator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010057102A (en) * 2008-08-29 2010-03-11 Fujitsu Ltd Network control apparatus
JP2015019208A (en) * 2013-07-10 2015-01-29 日本電気通信システム株式会社 Subscriber distribution device and signal processing method thereof
CN109902361A (en) * 2019-02-02 2019-06-18 华北电力大学 A kind of power distribution network switching optimization method of logic-based operator

Similar Documents

Publication Publication Date Title
US5495476A (en) Parallel algorithm to set up benes switch; trading bandwidth for set up time
EP0668681A2 (en) Self-routing switching system
US7184443B2 (en) Packet scheduling particularly applicable to systems including a non-blocking switching fabric and homogeneous or heterogeneous line card interfaces
EP0886934A1 (en) Reallocation procedure
US7388875B1 (en) Fanout upgrade for a scalable switching network
US5371495A (en) Deterministic routing method for minimal switch circuits
JP2000013876A (en) Optimized allocation method for time slot in t-s-t type switch circuit network
JPH10304055A (en) Communication system, and control unit and switch center used for the system
CN1126422C (en) Time division multiplex high way switch control system and control method in electronic switching system
US8040821B2 (en) Switching device, switching method, and switch control program
JPH0927812A (en) Address generating circuit for atm switch
JPS6048776B2 (en) Combined calling method for programs in storage devices
JP3694856B2 (en) How to create a distributed allocation table
KR100512357B1 (en) Method for Managing searcher of multi-channel in mobile communication system
JP2002078050A (en) Time slot assignment method in t-s-t type switch circuit network
JPH05233390A (en) Data division management system for distributed data base
EP3576462B1 (en) Channel selection method for wireless device and wireless device
EP0569905B1 (en) Method and system for selecting an optimal rearrangement sequence for a cross-connect communication matrix
JPH08172441A (en) Atm multichannel switch having grouping/trap/routing structure
CN1568086A (en) Method of roaming in networks with different parameters for PHS terminal
JP2695846B2 (en) Time slot allocation method for loop communication system
JPH1063607A (en) Dma controller
JPH0456352B2 (en)
US7408937B1 (en) Methods and apparatus for identifying a variable number of items first in sequence from a variable starting position which may be particularly useful by packet or other scheduling mechanisms
CN117554778A (en) Chip testing device and chip testing method