JP2000012970A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device

Info

Publication number
JP2000012970A
JP2000012970A JP17330998A JP17330998A JP2000012970A JP 2000012970 A JP2000012970 A JP 2000012970A JP 17330998 A JP17330998 A JP 17330998A JP 17330998 A JP17330998 A JP 17330998A JP 2000012970 A JP2000012970 A JP 2000012970A
Authority
JP
Japan
Prior art keywords
electrode
gan
layer
film
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17330998A
Other languages
Japanese (ja)
Other versions
JP3716622B2 (en
Inventor
Toshimasa Kobayashi
俊雅 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17330998A priority Critical patent/JP3716622B2/en
Publication of JP2000012970A publication Critical patent/JP2000012970A/en
Application granted granted Critical
Publication of JP3716622B2 publication Critical patent/JP3716622B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light emitting device with a nitride base group III-V compound semiconductor which can be implemented with a high reliability. SOLUTION: A GaN base semiconductor layer, forming a laser construction, is formed on a first major surface of a sapphire substrate 1. A p-side electrode 16 is formed on the GaN base semiconductor layer higher than an n-side electrode 17 to form a GaN base semiconductor laser. In this case, grooves 12 and 13 are formed in parallel in the upper side of the GaN base semiconductor layer in a p-side electrode forming area, and a ridge 14 is formed between them. A p-side electrode 16 is formed, covering the ridge 14 and the grooves 12 and 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体発光素子
に関し、特に、GaNなどの窒化物系III−V族化合
物半導体を用いた半導体レーザや発光ダイオードに適用
して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device which is suitably applied to a semiconductor laser or a light emitting diode using a nitride III-V compound semiconductor such as GaN.

【0002】[0002]

【従来の技術】GaN系半導体は直接遷移半導体であ
り、その禁制帯幅は1.9eVから6.2eVに亘って
おり、可視領域から紫外線領域におよぶ発光が可能な発
光素子の実現が可能であることから、近年注目を集めて
おり、その開発が活発に進められている。
2. Description of the Related Art A GaN-based semiconductor is a direct transition semiconductor, and has a forbidden band ranging from 1.9 eV to 6.2 eV. It is possible to realize a light emitting device capable of emitting light in a visible region to an ultraviolet region. For this reason, it has attracted attention in recent years, and its development is being actively promoted.

【0003】このGaN系半導体発光素子としては、す
でに発光ダイオードが実用化されている。このGaN系
発光ダイオードの実用化により、単に緑色〜紫外の波長
範囲の短波長光源が得られただけでなく、高輝度の三原
色発光ダイオード光源がそろったことでフルカラーディ
スプレイなどへの応用も確実となった。一方、GaN系
半導体レーザについては、実用化にはまだ至っていない
ものの、すでに室温連続発振が達成され、現在は長寿命
化が図られている。
As the GaN-based semiconductor light emitting device, a light emitting diode has already been put to practical use. The practical use of this GaN-based light-emitting diode has not only provided a short-wavelength light source in the wavelength range of green to ultraviolet, but also has ensured its application to full-color displays, etc. by providing a high-luminance three-primary-color light-emitting diode light source. became. On the other hand, although the GaN-based semiconductor laser has not been put to practical use yet, continuous oscillation at room temperature has already been achieved, and the life of the GaN-based semiconductor laser has been extended.

【0004】図17はリッジ構造およびSCH(Separa
te Confinement Heterostructure)構造を有する従来の
GaN系半導体レーザの一例を示す。
FIG. 17 shows a ridge structure and SCH (Separa).
1 shows an example of a conventional GaN-based semiconductor laser having a te Confinement Heterostructure) structure.

【0005】図17に示すように、このGaN系半導体
レーザにおいては、c面サファイア基板101上に、低
温成長によるアンドープGaNバッファ層102を介し
て、アンドープGaN層103、n型GaNコンタクト
層104、n型AlGaNクラッド層105、n型Ga
N光導波層106、Ga1-x Inx N/Ga1-y Iny
N多重量子井戸構造の活性層107、p型AlGaNキ
ャップ層108、p型GaN光導波層109、p型Al
GaNクラッド層110およびp型GaNコンタクト層
111が順次積層されている。ここで、p型AlGaN
キャップ層108は、p型GaN光導波層109、p型
AlGaNクラッド層110およびp型GaNコンタク
ト層111を1000℃程度の温度で成長させる際にG
1-x Inx N/Ga1-y Iny N多重量子井戸構造の
活性層107からInNが分解するのを防止するととも
に、活性層107からの電子のオーバーフローを防止す
るためのものである。
As shown in FIG. 17, in this GaN-based semiconductor laser, an undoped GaN layer 103, an n-type GaN contact layer 104, an undoped GaN buffer layer 102 formed on a c-plane sapphire substrate 101 via a low-temperature growth. n-type AlGaN cladding layer 105, n-type Ga
N optical waveguide layer 106, Ga 1-x In x N / Ga 1-y In y
N-quantum well active layer 107, p-type AlGaN cap layer 108, p-type GaN optical waveguide layer 109, p-type Al
A GaN cladding layer 110 and a p-type GaN contact layer 111 are sequentially stacked. Here, p-type AlGaN
The cap layer 108 is used for growing the p-type GaN optical waveguide layer 109, the p-type AlGaN cladding layer 110, and the p-type GaN contact layer 111 at a temperature of about 1000 ° C.
a 1-x In x N / Ga 1-y In y N This is for preventing the decomposition of InN from the active layer 107 having a multiple quantum well structure and for preventing the overflow of electrons from the active layer 107. .

【0006】n型GaNコンタクト層104の上層部、
n型AlGaNクラッド層105、n型GaN光導波層
106、Ga1-x Inx N/Ga1-y Iny N多重量子
井戸構造の活性層107、p型AlGaNキャップ層1
08、p型GaN光導波層109、p型AlGaNクラ
ッド層110およびp型GaNコンタクト層111は所
定幅のメサ形状を有する。また、このメサ部におけるp
型AlGaNクラッド層110の上層部およびp型Ga
Nコンタクト層111には一方向に延在する所定幅のリ
ッジ部112が形成されている。メサ部の表面およびメ
サ部以外の部分のn型GaNコンタクト層104の表面
にはSiO2 膜のような絶縁膜113が設けられてい
る。この絶縁膜112には、リッジ部112の上の部分
に開口113aが、メサ部に隣接する部分のn型GaN
コンタクト層104の上の部分に開口113bが設けら
れている。そして、リッジ部112をまたぐようにp側
電極114が設けられており、絶縁膜113の開口11
3aを通じてリッジ部112のp型GaNコンタクト層
111とオーミックコンタクトしている。また、絶縁膜
113の開口113bを通じてn型GaNコンタクト層
104上にn側電極115がオーミックコンタクトして
設けられている。
An upper layer portion of the n-type GaN contact layer 104,
n-type AlGaN cladding layer 105, n-type GaN optical waveguide layer 106, Ga 1-x In x N / Ga 1-y In y N active layer having a multiple quantum well structure 107, p-type AlGaN cap layer 1
08, the p-type GaN optical waveguide layer 109, the p-type AlGaN cladding layer 110, and the p-type GaN contact layer 111 have a mesa shape having a predetermined width. Also, p in this mesa section
Layer of p-type AlGaN cladding layer 110 and p-type Ga
A ridge 112 having a predetermined width extending in one direction is formed in the N contact layer 111. An insulating film 113 such as a SiO 2 film is provided on the surface of the mesa portion and the surface of the n-type GaN contact layer 104 other than the mesa portion. The insulating film 112 has an opening 113a above the ridge 112 and an n-type GaN portion adjacent to the mesa.
An opening 113b is provided above the contact layer 104. Further, a p-side electrode 114 is provided so as to straddle the ridge 112, and the opening 11 of the insulating film 113 is formed.
Ohmic contact is made with the p-type GaN contact layer 111 of the ridge 112 through 3a. Further, an n-side electrode 115 is provided on the n-type GaN contact layer 104 through an opening 113b of the insulating film 113 in ohmic contact.

【0007】[0007]

【発明が解決しようとする課題】図17に示すGaN系
半導体レーザをサブマウント上に実装する場合には、こ
のGaN系半導体レーザのp側電極114およびn側電
極115を下にしてこれらのp側電極114およびn側
電極115をはんだなどを介してサブマウント上にあら
かじめ形成された電極と接続する必要がある。
When the GaN-based semiconductor laser shown in FIG. 17 is mounted on a submount, the p-side electrode 114 and the n-side electrode 115 of the GaN-based semiconductor laser are It is necessary to connect the side electrode 114 and the n-side electrode 115 to an electrode formed in advance on the submount via solder or the like.

【0008】しかしながら、この実装時には、GaN系
半導体レーザのp側電極114のうちのリッジ部112
の上の平坦部しかサブマウントと当たらないことから、
p側電極114とサブマウントとの熱抵抗が高く、ま
た、GaN系半導体レーザをサブマウント上に置いたと
きの安定性が悪く、傾きやすいなどの問題があり、実装
の信頼性が悪かった。
However, during this mounting, the ridge portion 112 of the p-side electrode 114 of the GaN-based semiconductor laser is
Because only the flat part above the sub-mount hits the submount,
The thermal resistance between the p-side electrode 114 and the submount is high, and the stability when the GaN-based semiconductor laser is placed on the submount is poor, and the GaN semiconductor laser is liable to be inclined.

【0009】したがって、この発明の目的は、高い信頼
性で実装が可能な窒化物系III−V族化合物半導体を
用いた半導体発光素子を提供することにある。
Accordingly, an object of the present invention is to provide a semiconductor light emitting device using a nitride III-V compound semiconductor which can be mounted with high reliability.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、この発明は、基板の一方の主面に発光素子構造を形
成する窒化物系III−V族化合物半導体層を有し、窒
化物系III−V族化合物半導体層上に第1の電極が第
2の電極より高く形成された半導体発光素子において、
第1の電極の形成領域における窒化物系III−V族化
合物半導体層の上部に線状の突起部およびこの突起部の
少なくとも一方の側の溝が形成されていることを特徴と
するものである。
In order to achieve the above object, the present invention provides a nitride-based III-V compound semiconductor layer for forming a light-emitting device structure on one main surface of a substrate, comprising: In a semiconductor light-emitting element in which a first electrode is formed higher than a second electrode on a system III-V compound semiconductor layer,
A linear projection and a groove on at least one side of the projection are formed above the nitride-based III-V compound semiconductor layer in the formation region of the first electrode. .

【0011】この発明において、第1の電極は、典型的
には、突起部およびこの突起部の少なくとも一方の側の
溝をまたぐように形成される。また、この溝は、第1の
電極の最も高い部分に形成される平坦部の面積をより大
きくするために、好適には、突起部の両側に形成され
る。典型的な一つの例では、第1の電極は、突起部の窒
化物系III−V族化合物半導体層と接触しており、突
起部以外の部分では窒化物系III−V族化合物半導体
層上に形成された絶縁膜と接触している。典型的なもう
一つの例では、突起部の窒化物系III−V族化合物半
導体層上に第1の電極が形成されているとともに、第1
の電極を覆い、かつ突起部および溝をまたぐように第1
の電極の一部を構成するパッド電極が形成される。この
場合、このパッド電極により、突起部の窒化物系III
−V族化合物半導体層上に形成された第1の電極が機械
的に保護される。ここで、典型的には、第1の電極はp
側電極であり、第2の電極はn側電極である。
In the present invention, the first electrode is typically formed so as to straddle the protrusion and the groove on at least one side of the protrusion. In addition, this groove is preferably formed on both sides of the protrusion in order to increase the area of the flat portion formed at the highest portion of the first electrode. In a typical example, the first electrode is in contact with the nitride-based III-V compound semiconductor layer at the protrusion, and is formed on the nitride-based III-V compound semiconductor layer at a portion other than the protrusion. Is in contact with the insulating film formed on the substrate. In another typical example, the first electrode is formed on the nitride-based III-V compound semiconductor layer of the protrusion, and the first electrode is formed on the nitride-based III-V compound semiconductor layer.
And cover the electrodes and straddle the protrusions and grooves.
Is formed as a part of the electrode. In this case, this pad electrode allows the projection-based nitride III
The first electrode formed on the -V compound semiconductor layer is mechanically protected. Here, typically, the first electrode is p
The second electrode is an n-side electrode.

【0012】この発明において、窒化物系III−V族
化合物半導体は、Ga、Al、InおよびBからなる群
より選ばれた少なくとも一種のIII族元素と、少なく
ともNを含み、場合によってさらにAsまたはPを含む
V族元素とからなり、具体例を挙げると、GaN、In
N、AlN、AlGaN、GaInN、AlGaInN
などである。
In the present invention, the nitride III-V compound semiconductor contains at least one group III element selected from the group consisting of Ga, Al, In and B and at least N, and optionally further contains As or It is composed of a group V element containing P, and specific examples include GaN, In
N, AlN, AlGaN, GaInN, AlGaInN
And so on.

【0013】上述のように構成されたこの発明によれ
ば、第1の電極の形成領域における窒化物系III−V
族化合物半導体層の上部に線状の突起部およびこの突起
部の少なくとも一方の側の溝が形成されていることによ
り、この突起部およびこの突起部の少なくとも一方の側
の溝をまたぐように第1の電極を形成した場合、この第
1の電極には、この突起部とこの突起部の少なくとも一
方の側の溝の外側の部分とに平坦部が互いにほぼ同一の
高さで形成される。このため、この半導体発光素子を、
その第1の電極および第2の電極を下にしてサブマウン
ト上に実装する場合、サブマウントに対して第1の電極
がより広い面積で当たるようにすることができる。
According to the present invention configured as described above, the nitride III-V in the region where the first electrode is formed is formed.
Since the linear protrusion and the groove on at least one side of the protrusion are formed on the upper part of the group III compound semiconductor layer, the linear protrusion is formed so as to straddle the protrusion and the groove on at least one side of the protrusion. When one electrode is formed, a flat portion is formed on the first electrode at substantially the same height as the projection and a portion outside the groove on at least one side of the projection. Therefore, this semiconductor light emitting device is
In the case where the first electrode and the second electrode are mounted on the submount with the first electrode and the second electrode facing down, the first electrode can hit the submount in a wider area.

【0014】[0014]

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
Embodiments of the present invention will be described below with reference to the drawings. In all the drawings of the embodiments, the same or corresponding portions are denoted by the same reference numerals.

【0015】図1はこの発明の第1の実施形態によるG
aN系半導体レーザを示す。このGaN系半導体レーザ
はリッジ構造およびSCH構造を有するものである。
FIG. 1 shows G according to a first embodiment of the present invention.
1 shows an aN-based semiconductor laser. This GaN-based semiconductor laser has a ridge structure and an SCH structure.

【0016】図1に示すように、この第1の実施形態に
よるGaN系半導体レーザにおいては、c面サファイア
基板1上に、低温成長によるアンドープGaNバッファ
層2を介して、アンドープGaN層3、n型GaNコン
タクト層4、n型AlGaNクラッド層5、n型GaN
光導波層6、Ga1-x Inx N/Ga1-y Iny N多重
量子井戸構造の活性層7、p型AlGaNキャップ層
8、p型GaN光導波層9、p型AlGaNクラッド層
10およびp型GaNコンタクト層11が順次積層され
ている。ここで、p型AlGaNキャップ層8は、p型
GaN光導波層9、p型AlGaNクラッド層10およ
びp型GaNコンタクト層11を1000℃程度の温度
で成長させる際にGa1-x Inx N/Ga1-y Iny
多重量子井戸構造の活性層7からInNが分解するのを
防止するとともに、活性層7からの電子のオーバーフロ
ーを防止するためのものである。
As shown in FIG. 1, in the GaN-based semiconductor laser according to the first embodiment, an undoped GaN layer 3, n is formed on a c-plane sapphire substrate 1 via an undoped GaN buffer layer 2 grown at a low temperature. -Type GaN contact layer 4, n-type AlGaN cladding layer 5, n-type GaN
Optical waveguide layer 6, Ga 1-x In x N / Ga 1-y In y N active layer 7 of multiple quantum well structure, p-type AlGaN cap layer 8, p-type GaN optical guide layer 9, p-type AlGaN cladding layer 10 And a p-type GaN contact layer 11 are sequentially stacked. Here, when growing the p-type GaN optical waveguide layer 9, the p-type AlGaN cladding layer 10, and the p-type GaN contact layer 11 at a temperature of about 1000 ° C., the p-type AlGaN cap layer 8 is Ga 1-x In x N / Ga 1-y In y N
This is for preventing the decomposition of InN from the active layer 7 having the multiple quantum well structure and for preventing the overflow of electrons from the active layer 7.

【0017】アンドープGaNバッファ層2は厚さが例
えば30nmであり、アンドープGaN層3は厚さが例
えば1μmである。n型GaNコンタクト層4は厚さが
例えば4μmであり、n型不純物として例えばSiがド
ープされている。n型AlGaNクラッド層5は厚さが
例えば0.7μmであり、n型不純物として例えばSi
がドープされている。n型GaN光導波層6は厚さが例
えば0.1μmであり、n型不純物として例えばSiが
ドープされている。p型AlGaNキャップ層8は厚さ
が例えば20nmであり、p型不純物として例えばMg
がドープされている。p型GaN光導波層9は厚さが例
えば0.1μmであり、p型不純物として例えばMgが
ドープされている。p型AlGaNクラッド層10は厚
さが例えば0.7μmであり、p型不純物として例えば
Mgがドープされている。また、n型AlGaNクラッ
ド層5およびp型AlGaNクラッド層10のAl組成
比は例えば0.07、p型AlGaNキャップ層8のA
l組成比は例えば0.16である。Ga1-x Inx N/
Ga1-y Iny N多重量子井戸構造の活性層7について
は、例えばx=0.11、y=0.01、Ga1-x In
x N層およびGa1-y Iny N層の厚さは例えばそれぞ
れ3nmおよび6nm、井戸数は4である。
The undoped GaN buffer layer 2 has a thickness of, for example, 30 nm, and the undoped GaN layer 3 has a thickness of, for example, 1 μm. The n-type GaN contact layer 4 has a thickness of, for example, 4 μm, and is doped with, for example, Si as an n-type impurity. The n-type AlGaN cladding layer 5 has a thickness of, for example, 0.7 μm, and has an n-type impurity of, for example, Si.
Is doped. The n-type GaN optical waveguide layer 6 has a thickness of, for example, 0.1 μm, and is doped with, for example, Si as an n-type impurity. The p-type AlGaN cap layer 8 has a thickness of, for example, 20 nm.
Is doped. The p-type GaN optical waveguide layer 9 has a thickness of, for example, 0.1 μm, and is doped with, for example, Mg as a p-type impurity. The p-type AlGaN cladding layer 10 has a thickness of, for example, 0.7 μm, and is doped with, for example, Mg as a p-type impurity. The Al composition ratio of the n-type AlGaN cladding layer 5 and the p-type AlGaN cladding layer 10 is, for example, 0.07,
The 1 composition ratio is, for example, 0.16. Ga 1-x In x N /
For the active layer 7 having a Ga 1-y In y N multiple quantum well structure, for example, x = 0.11, y = 0.01, Ga 1-x In
x N layer and Ga 1-y In y N layer having a thickness of, for example, respectively 3nm and 6 nm, number of wells is 4.

【0018】n型GaNコンタクト層4の上層部、n型
AlGaNクラッド層5、n型GaN光導波層6、Ga
1-x Inx N/Ga1-y Iny N多重量子井戸構造の活
性層7、p型AlGaNキャップ層8、p型GaN光導
波層9、p型AlGaNクラッド層10およびp型Ga
Nコンタクト層11は所定幅のメサ形状を有する。この
メサ部の高さは例えば2.3μm、幅は例えば250〜
300μmである。また、このメサ部におけるp型Al
GaNクラッド層10の上層部およびp型GaNコンタ
クト層11には例えばGaN系半導体の〈11−20〉
方向に互いに平行に直線状に延在する溝12、13が設
けられており、これらの溝12、13の間にリッジ部1
4が形成されている。これらの溝12、13の幅は例え
ばそれぞれ20nm、リッジ部14の幅は例えば4μm
である。また、溝12とメサ部の一側面との間の距離は
例えば10nmである。これらの溝12、13は、それ
らの底面の部分のp型AlGaNクラッド層10の厚さ
が例えば0.1μmになるような深さを有する。
The upper layer of the n-type GaN contact layer 4, the n-type AlGaN cladding layer 5, the n-type GaN optical waveguide layer 6, the Ga
Active layer 7, p-type AlGaN cap layer 8, p-type GaN optical waveguide layer 9, p-type AlGaN cladding layer 10, and p-type Ga having a 1-x In x N / Ga 1-y In y N multiple quantum well structure.
N contact layer 11 has a mesa shape having a predetermined width. The height of the mesa portion is, for example, 2.3 μm, and the width is, for example, 250 to
It is 300 μm. In addition, the p-type Al
The upper layer of the GaN cladding layer 10 and the p-type GaN contact layer 11 are, for example, GaN-based semiconductor <11-20>.
Grooves 12 and 13 extending linearly in parallel with each other in the direction are provided.
4 are formed. The width of each of the grooves 12 and 13 is, for example, 20 nm, and the width of the ridge portion 14 is, for example, 4 μm.
It is. The distance between the groove 12 and one side surface of the mesa portion is, for example, 10 nm. These grooves 12 and 13 have a depth such that the thickness of the p-type AlGaN cladding layer 10 at the bottom thereof is, for example, 0.1 μm.

【0019】メサ部の表面およびメサ部以外の部分のn
型GaNコンタクト層4の表面には例えばSiO2 膜の
ような絶縁膜15が設けられている。この絶縁膜15の
厚さは例えば0.3μmである。この絶縁膜15には、
リッジ部14の上の部分に開口15aが、メサ部に隣接
する部分のn型GaNコンタクト層4の上の部分に開口
15bが設けられている。そして、リッジ部14および
溝12、13をまたぐようにp側電極16が設けられて
おり、絶縁膜15の開口15aを通じてリッジ部14の
p型GaNコンタクト層11とオーミックコンタクトし
ている。この場合、このp側電極16の両端はメサ部の
両側面とほぼ一致している。このp側電極16は、例え
ばNi膜、Pt膜およびAu膜を順次積層したNi/P
t/Au構造を有し、これらのNi膜、Pt膜およびA
u膜の厚さは例えばそれぞれ10nm、100nmおよ
び300nmである。また、絶縁膜15の開口15bを
通じてn型GaNコンタクト層4上にn側電極17がオ
ーミックコンタクトして設けられている。このn側電極
17は、例えばTi膜、Al膜、Pt膜およびAu膜を
順次積層したTi/Al/Pt/Au構造を有し、これ
らのTi膜、Al膜、Pt膜およびAu膜の厚さは例え
ばそれぞれ10nm、100nm、100nmおよび3
00nmである。
N of the surface of the mesa portion and portions other than the mesa portion
An insulating film 15 such as a SiO 2 film is provided on the surface of the type GaN contact layer 4. The thickness of the insulating film 15 is, for example, 0.3 μm. This insulating film 15 has
An opening 15a is provided in a portion above the ridge portion 14, and an opening 15b is provided in a portion adjacent to the mesa portion above the n-type GaN contact layer 4. Further, a p-side electrode 16 is provided so as to straddle the ridge portion 14 and the grooves 12 and 13, and has an ohmic contact with the p-type GaN contact layer 11 of the ridge portion 14 through the opening 15 a of the insulating film 15. In this case, both ends of the p-side electrode 16 substantially coincide with both side surfaces of the mesa portion. The p-side electrode 16 is formed of, for example, a Ni / P film in which a Ni film, a Pt film, and an Au film are sequentially laminated.
t / Au structure, and these Ni film, Pt film and A
The thickness of the u film is, for example, 10 nm, 100 nm, and 300 nm, respectively. Further, an n-side electrode 17 is provided in ohmic contact on the n-type GaN contact layer 4 through the opening 15b of the insulating film 15. The n-side electrode 17 has, for example, a Ti / Al / Pt / Au structure in which a Ti film, an Al film, a Pt film, and an Au film are sequentially laminated, and has a thickness of the Ti film, Al film, Pt film, and Au film. For example, 10 nm, 100 nm, 100 nm, and 3
00 nm.

【0020】このGaN系半導体レーザの共振器長は例
えば1mm、チップ幅は例えば600μmである。ま
た、共振器端面は例えばGaN系半導体層の(11−2
0)面である。共振器端面には端面コーティングが施さ
れ、フロント側およびリア側の共振器端面の反射率が例
えばそれぞれ64%および88%に設定されている。
The resonator length of this GaN-based semiconductor laser is, for example, 1 mm, and the chip width is, for example, 600 μm. In addition, the end face of the resonator is, for example, (11-2) of the GaN-based semiconductor layer.
0) plane. The end face of the resonator is coated with an end face, and the reflectance of the front end face and the end face of the resonator are set to, for example, 64% and 88%, respectively.

【0021】次に、上述のように構成されたこの第1の
実施形態によるGaN系半導体レーザの製造方法につい
て説明する。
Next, a method of manufacturing the GaN-based semiconductor laser according to the first embodiment configured as described above will be described.

【0022】このGaN系半導体レーザを製造するに
は、まず、図2に示すように、c面サファイア基板1上
に有機金属化学気相成長(MOCVD)法により例えば
560℃程度の温度でアンドープGaNバッファ層2を
成長させた後、引き続いてMOCVD法により、このア
ンドープGaNバッファ層2上にアンドープGaN層
3、n型GaNコンタクト層4、n型AlGaNクラッ
ド層5、n型GaN光導波層6、Ga1-x Inx N/G
1-y Iny N多重量子井戸構造の活性層7、p型Al
GaNキャップ層8、p型GaN光導波層9、p型Al
GaNクラッド層10およびp型GaNコンタクト層1
1を順次成長させる。ここで、Inを含まない層である
アンドープGaN層3、n型GaNコンタクト層4、n
型AlGaNクラッド層5、n型GaN光導波層6、p
型AlGaNキャップ層8、p型GaN光導波層9、p
型AlGaNクラッド層10およびp型GaNコンタク
ト層11の成長温度は1000℃程度とし、Inを含む
層であるGa1-x Inx N/Ga1-y Iny N多重量子
井戸構造の活性層7の成長温度は700〜800℃とす
る。これらのGaN系半導体層の成長原料は、例えば、
III族元素であるGaの原料としてはトリメチルガリ
ウム(TMG)を、III族元素であるAlの原料とし
てはトリメチルアルミニウム(TMA)を、III族元
素であるInの原料としてはトリメチルインジウム(T
MI)を、V族元素であるNの原料としてはアンモニア
(NH3 )を用いる。また、キャリアガスとしては、例
えば、水素(H2 )と窒素(N2 )との混合ガスを用い
る。ドーパントについては、n型ドーパントとしては例
えばモノシラン(SiH4 )を、p型ドーパントとして
は例えばメチルシクロペンタジエニルマグネシウム
((MCp)2 Mg)を用いる。
In order to manufacture this GaN-based semiconductor laser, first, as shown in FIG. 2, undoped GaN is deposited on a c-plane sapphire substrate 1 at a temperature of, for example, about 560 ° C. by metal organic chemical vapor deposition (MOCVD). After the growth of the buffer layer 2, the undoped GaN layer 3, the n-type GaN contact layer 4, the n-type AlGaN cladding layer 5, the n-type GaN optical waveguide layer 6, Ga 1-x In x N / G
a 1-y In y N Active layer 7 with multiple quantum well structure, p-type Al
GaN cap layer 8, p-type GaN optical waveguide layer 9, p-type Al
GaN cladding layer 10 and p-type GaN contact layer 1
1 is grown sequentially. Here, the undoped GaN layer 3, which is a layer containing no In, the n-type GaN contact layer 4, and n
-Type AlGaN cladding layer 5, n-type GaN optical waveguide layer 6, p
-Type AlGaN cap layer 8, p-type GaN optical waveguide layer 9, p-type
The growth temperature of the AlGaN cladding layer 10 and the p-type GaN contact layer 11 is about 1000 ° C., and the active layer 7 has a Ga 1-x In x N / Ga 1-y In y N multiple quantum well structure, which is a layer containing In. Has a growth temperature of 700 to 800 ° C. The growth raw materials for these GaN-based semiconductor layers are, for example,
Trimethyl gallium (TMG) is used as a raw material for Ga as a group III element, trimethyl aluminum (TMA) is used as a raw material for Al as a group III element, and trimethyl indium (TM) is used as a raw material for In as a group III element.
MI), and ammonia (NH 3 ) is used as a raw material of N which is a group V element. As the carrier gas, for example, a mixed gas of hydrogen (H 2 ) and nitrogen (N 2 ) is used. As the dopant, for example, monosilane (SiH 4 ) is used as the n-type dopant, and methylcyclopentadienyl magnesium ((MCp) 2 Mg) is used as the p-type dopant.

【0023】次に、p型GaNコンタクト層11の全面
に例えばCVD法、真空蒸着法、スパッタリング法など
により例えば厚さが0.4μmのSiO2 膜を形成した
後、このSiO2 膜上にリソグラフィーにより所定形状
のレジストパターン(図示せず)を形成し、このレジス
トパターンをマスクとして、例えばフッ酸系のエッチン
グ液を用いたウエットエッチング、または、CF4 やC
HF3 などのフッ素を含むエッチングガスを用いたドラ
イエッチング(RIEなど)によりSiO2 膜をエッチ
ングする。これによって、図2に示すように、p型Ga
Nコンタクト層11上にSiO2 膜からなるマスク18
が形成される。
Next, a 0.4 μm-thick SiO 2 film, for example, is formed on the entire surface of the p-type GaN contact layer 11 by, for example, a CVD method, a vacuum deposition method, a sputtering method, or the like, and then lithography is performed on the SiO 2 film. To form a resist pattern (not shown) having a predetermined shape, and using this resist pattern as a mask, for example, wet etching using a hydrofluoric acid-based etchant, or CF 4 or C
The SiO 2 film is etched by dry etching (RIE or the like) using an etching gas containing fluorine such as HF 3 . Thereby, as shown in FIG.
Mask 18 made of SiO 2 film on N contact layer 11
Is formed.

【0024】次に、図3に示すように、マスク18を用
いて例えば反応性イオンエッチング(RIE)法により
n型GaNコンタクト層4に達するまでエッチングを行
う。このとき、例えば、n型GaNコンタクト層4が
0.5μmエッチングされるようにする。このRIEの
エッチングガスとしては例えば塩素系ガス(Cl2 、S
iCl4 など)を用いる。
Next, as shown in FIG. 3, etching is performed using the mask 18 by, for example, a reactive ion etching (RIE) method until the n-type GaN contact layer 4 is reached. At this time, for example, the n-type GaN contact layer 4 is etched by 0.5 μm. As an etching gas for this RIE, for example, a chlorine-based gas (Cl 2 , S
iCl 4 etc.).

【0025】次に、マスク18をエッチング除去した
後、再び基板全面に例えばCVD法、真空蒸着法、スパ
ッタリング法などにより例えば厚さが0.2μmのSi
2 膜を形成した後、このSiO2 膜上にリソグラフィ
ーにより所定形状のレジストパターン(図示せず)を形
成し、このレジストパターンをマスクとして例えばフッ
酸系のエッチング液を用いたウエットエッチング、また
は、CF4 やCHF3 などのフッ素を含むエッチングガ
スを用いたドライエッチング(RIEなど)によりSi
2 膜をエッチングする。これによって、図4に示すよ
うに、メサ部を含む基板表面にSiO2 膜からなるマス
ク19が形成される。
Next, after the mask 18 is removed by etching, an Si film having a thickness of, for example, 0.2 μm is again formed on the entire surface of the substrate by, for example, a CVD method, a vacuum deposition method, or a sputtering method.
After forming the O 2 film, a resist pattern (not shown) having a predetermined shape is formed on the SiO 2 film by lithography, and wet etching using, for example, a hydrofluoric acid-based etchant using the resist pattern as a mask, or , Dry etching (RIE or the like) using an etching gas containing fluorine such as CF 4 or CHF 3
Etch the O 2 film. As a result, as shown in FIG. 4, a mask 19 made of a SiO 2 film is formed on the surface of the substrate including the mesa.

【0026】次に、図5に示すように、マスク19を用
いて例えばRIE法によりp型GaNコンタクト層11
の厚さ方向の所定の深さまでエッチングを行うことによ
り、溝12、13を形成し、リッジ部14を形成する。
このRIEのエッチングガスとしては例えば塩素系ガス
を用いる。
Next, as shown in FIG. 5, the p-type GaN contact layer 11 is
The grooves 12 and 13 are formed by etching to a predetermined depth in the thickness direction of the substrate, and the ridge portion 14 is formed.
As the RIE etching gas, for example, a chlorine-based gas is used.

【0027】次に、図6に示すように、リソグラフィー
によりn側電極形成領域を除いた領域の表面を覆うレジ
ストパターン20を形成する。
Next, as shown in FIG. 6, a resist pattern 20 is formed by lithography to cover the surface of the region excluding the n-side electrode formation region.

【0028】次に、図7に示すように、レジストパター
ン20をマスクとして絶縁膜15をエッチングすること
により、開口15bを形成する。
Next, as shown in FIG. 7, an opening 15b is formed by etching the insulating film 15 using the resist pattern 20 as a mask.

【0029】次に、レジストパターン20を残したまま
の状態で基板全面に例えば真空蒸着法によりTi膜、A
l膜、Pt膜およびAu膜を順次形成した後、レジスト
パターン20をその上に形成されたTi膜、Al膜、P
t膜およびAu膜とともに除去する(リフトオフ)。こ
れによって、図8に示すように、絶縁膜15の開口15
bの部分におけるn型GaNコンタクト層4上にTi/
Al/Pt/Au構造のn側電極17が形成される。
Next, while the resist pattern 20 is left, a Ti film, A
1 film, a Pt film, and an Au film are sequentially formed, and then a resist pattern 20 is formed on the Ti film, the Al film, and the P film.
It is removed together with the t film and the Au film (lift-off). As a result, as shown in FIG.
b, Ti /
An n-side electrode 17 having an Al / Pt / Au structure is formed.

【0030】次に、例えば、窒素ガス雰囲気中において
800℃で10分熱処理を行うことにより、p型AlG
aNキャップ層8、p型GaN光導波層9、p型AlG
aNクラッド層10およびp型GaNコンタクト層11
にドープされたp型不純物の電気的活性化を行うととも
に、n側電極17のアロイ処理を行う。
Next, for example, by performing a heat treatment at 800 ° C. for 10 minutes in a nitrogen gas atmosphere, the p-type AlG
aN cap layer 8, p-type GaN optical waveguide layer 9, p-type AlG
aN cladding layer 10 and p-type GaN contact layer 11
Is electrically activated, and an alloying process of the n-side electrode 17 is performed.

【0031】次に、図9に示すように、リソグラフィー
によりリッジ部14の領域を除いた領域の表面を覆うレ
ジストパターン21を形成する。
Next, as shown in FIG. 9, a resist pattern 21 is formed by lithography to cover the surface of the region other than the region of the ridge portion 14.

【0032】次に、図10に示すように、レジストパタ
ーン21をマスクとして絶縁膜15をエッチングするこ
とにより開口15aを形成し、リッジ部14の上面を露
出させる。
Next, as shown in FIG. 10, an opening 15a is formed by etching the insulating film 15 using the resist pattern 21 as a mask, and the upper surface of the ridge portion 14 is exposed.

【0033】次に、図11に示すように、リソグラフィ
ーによりp側電極形成領域を除いた領域の表面を覆うレ
ジストパターン22を形成する。
Next, as shown in FIG. 11, a resist pattern 22 is formed by lithography to cover the surface of the region excluding the p-side electrode formation region.

【0034】次に、基板全面に例えば真空蒸着法により
Ni膜、Pt膜およびAu膜を順次形成した後、レジス
トパターン22をその上に形成されたNi膜、Pt膜お
よびAu膜とともに除去する。これによって、図1に示
すように、リッジ部14および溝12、13にまたがっ
て、Ni/Pt/Au構造のp側電極16が形成され
る。次に、例えば、窒素ガス雰囲気中において600℃
で20分熱処理を行うことにより、p側電極16のアロ
イ処理を行う。
Next, after a Ni film, a Pt film and an Au film are sequentially formed on the entire surface of the substrate by, for example, a vacuum deposition method, the resist pattern 22 is removed together with the Ni film, the Pt film and the Au film formed thereon. Thereby, as shown in FIG. 1, the p-side electrode 16 having the Ni / Pt / Au structure is formed across the ridge portion 14 and the grooves 12 and 13. Next, for example, at 600 ° C. in a nitrogen gas atmosphere.
The alloy processing of the p-side electrode 16 is performed by performing the heat treatment for 20 minutes.

【0035】この後、上述のようにしてレーザ構造が形
成されたc面サファイア基板1をバー状に加工して両共
振器端面を形成し、さらに端面コーティングを施した
後、このバーをチップ化する。これによって、目的とす
るリッジ構造およびSCH構造のGaN系半導体レーザ
が製造される。
Thereafter, the c-plane sapphire substrate 1 on which the laser structure is formed as described above is processed into a bar shape to form both resonator end faces, and after the end face coating is performed, the bar is formed into chips. I do. Thus, the intended GaN-based semiconductor laser having the ridge structure and the SCH structure is manufactured.

【0036】以上のように、この第1の実施形態によれ
ば、p側電極形成領域におけるp型GaNコンタクト層
11およびp型AlGaNクラッド層10に溝12、1
3が互いに平行に形成され、これらの溝12、13間に
リッジ部14が形成されており、これらのリッジ部14
および溝12、13をまたぐようにp側電極16が形成
されていることにより、このp側電極16には、リッジ
部14と溝12、13の外側の部分とに対応する部分に
平坦部が互いにほぼ同一の高さに形成される。このた
め、このGaN系半導体レーザをp側電極16およびn
側電極17を下にして例えばキャンパッケージのサブマ
ウント上に実装する場合、p側電極16はそれらの平坦
部でサブマウントに当たり、したがって従来より十分に
広い面積でサブマウントに当たる。これによって、p側
電極16とサブマウントとの熱抵抗が低くなり、また、
GaN系半導体レーザをサブマウント上に置いたときの
安定性が良好となって傾きが生じにくくなることから、
従来に比べて実装の信頼性の向上を図ることができる。
As described above, according to the first embodiment, the grooves 12, 1 are formed in the p-type GaN contact layer 11 and the p-type AlGaN cladding layer 10 in the p-side electrode formation region.
3 are formed in parallel with each other, and a ridge portion 14 is formed between the grooves 12 and 13.
Since the p-side electrode 16 is formed so as to straddle the grooves 12 and 13, the p-side electrode 16 has a flat portion at a portion corresponding to the ridge portion 14 and a portion outside the grooves 12 and 13. They are formed at substantially the same height. Therefore, the GaN-based semiconductor laser is connected to the p-side electrode 16 and the n-side
When the p-side electrode 16 is mounted on, for example, a submount of a can package with the side electrode 17 facing down, the p-side electrode 16 hits the submount at a flat portion thereof, and thus hits the submount with a sufficiently larger area than before. This reduces the thermal resistance between the p-side electrode 16 and the submount, and
Since the stability when the GaN-based semiconductor laser is placed on the submount becomes good and the inclination hardly occurs,
The reliability of mounting can be improved as compared with the related art.

【0037】図12はこの発明の第2の実施形態による
GaN系半導体レーザを示す。このGaN系半導体レー
ザもリッジ構造およびSCH構造を有するものである。
FIG. 12 shows a GaN-based semiconductor laser according to a second embodiment of the present invention. This GaN-based semiconductor laser also has a ridge structure and an SCH structure.

【0038】図12に示すように、この第2の実施形態
によるGaN系半導体レーザにおいては、絶縁膜15の
開口15aを通じてリッジ部14のp型GaNコンタク
ト層11上にp側電極16が設けられ、このp側電極1
6を覆うように、リッジ部14および溝12、13にま
たがってパッド電極23が設けられている。このパッド
電極23はp側電極16と電気的に接続されていて、p
側電極の一部として働く。また、n側電極17上にもパ
ッド電極24が設けられている。これらのパッド電極2
3、24は、例えばTi膜およびAu膜を順次積層した
Ti/Au構造を有し、これらのTi膜およびAu膜の
厚さは例えばそれぞれ50nmおよび450nmであ
る。その他のことは、第1の実施形態によるGaN系半
導体レーザと同様であるので、説明を省略する。
As shown in FIG. 12, in the GaN-based semiconductor laser according to the second embodiment, a p-side electrode 16 is provided on the p-type GaN contact layer 11 of the ridge portion 14 through the opening 15a of the insulating film 15. , This p-side electrode 1
6, a pad electrode 23 is provided over the ridge portion 14 and the grooves 12, 13. The pad electrode 23 is electrically connected to the p-side electrode 16,
Acts as part of the side electrode. A pad electrode 24 is also provided on the n-side electrode 17. These pad electrodes 2
Reference numerals 3 and 24 each have, for example, a Ti / Au structure in which a Ti film and an Au film are sequentially stacked, and the thicknesses of the Ti film and the Au film are, for example, 50 nm and 450 nm, respectively. The other points are the same as those of the GaN-based semiconductor laser according to the first embodiment, and the description is omitted.

【0039】次に、上述のように構成されたこの第2の
実施形態によるGaN系半導体レーザの製造方法につい
て説明する。
Next, a method of manufacturing the GaN-based semiconductor laser according to the second embodiment configured as described above will be described.

【0040】このGaN系半導体レーザを製造するに
は、まず、第1の実施形態によるGaN系半導体レーザ
と同様にして図8に示す工程までプロセスを進めた後、
図13に示すように、リソグラフィーによりリッジ部1
4の領域を除いた領域の表面を覆うレジストパターン2
5を形成する。
In order to manufacture this GaN-based semiconductor laser, first, the process is advanced to the step shown in FIG. 8 in the same manner as in the GaN-based semiconductor laser according to the first embodiment.
As shown in FIG. 13, the ridge portion 1 is formed by lithography.
Resist pattern 2 covering the surface of the region excluding region 4
5 is formed.

【0041】次に、図14に示すように、レジストパタ
ーン25をマスクとして絶縁膜15をエッチングするこ
とにより開口15aを形成し、リッジ部14の上面を露
出させる。
Next, as shown in FIG. 14, an opening 15a is formed by etching the insulating film 15 using the resist pattern 25 as a mask, and the upper surface of the ridge portion 14 is exposed.

【0042】次に、レジストパターン25を残したまま
の状態で基板全面に例えば真空蒸着法によりNi膜、P
t膜およびAu膜を順次形成した後、レジストパターン
25をその上に形成されたNi膜、Pt膜およびAu膜
とともに除去する。これによって、図15に示すよう
に、絶縁膜15の開口15aにおけるリッジ部14のp
型GaNコンタクト層11上にNi/Pt/Au構造の
p側電極16が形成される。
Next, while the resist pattern 25 is left, an Ni film, a P
After sequentially forming the t film and the Au film, the resist pattern 25 is removed together with the Ni film, the Pt film, and the Au film formed thereon. Thereby, as shown in FIG. 15, the p of the ridge 14 at the opening 15a of the insulating film 15 is formed.
A p-side electrode 16 having a Ni / Pt / Au structure is formed on the type GaN contact layer 11.

【0043】次に、図16に示すように、リソグラフィ
ーによりパッド電極形成領域を除いた領域の表面を覆う
レジストパターン26を形成する。
Next, as shown in FIG. 16, a resist pattern 26 is formed by lithography to cover the surface of the region excluding the pad electrode formation region.

【0044】次に、レジストパターン26を残したまま
の状態で基板全面に例えば真空蒸着法によりTi膜およ
びAu膜を順次形成した後、レジストパターン26をそ
の上に形成されたTi膜およびAu膜とともに除去す
る。これによって、図12に示すように、p側電極16
を覆うようにリッジ部14および溝12、13にまたが
ってパッド電極23が形成されるとともに、n側電極1
7上にパッド電極24が形成される。
Next, a Ti film and an Au film are sequentially formed on the entire surface of the substrate by, for example, a vacuum evaporation method while leaving the resist pattern 26, and then the resist pattern 26 is formed on the Ti film and the Au film formed thereon. Together with it. As a result, as shown in FIG.
Pad electrode 23 is formed over ridge portion 14 and trenches 12 and 13 so as to cover n-side electrode 1.
A pad electrode 24 is formed on 7.

【0045】この後、第1の実施形態と同様にプロセス
を進めて目的とするGaN系半導体レーザを製造する。
Thereafter, the process is advanced in the same manner as in the first embodiment to manufacture a target GaN-based semiconductor laser.

【0046】この第2の実施形態によれば、第1の実施
形態と同様な利点を得ることができるほか、p側電極1
6を覆うようにリッジ部14および溝12、13にまた
がってパッド電極23が設けられていることにより、ス
トライプ状に細長く形成されたp側電極16の機械的強
度の向上を図ることができ、GaN系半導体レーザの信
頼性および製造歩留まりの向上を図ることができるとい
う利点をも得ることができる。
According to the second embodiment, the same advantages as those of the first embodiment can be obtained.
Since the pad electrode 23 is provided so as to cover the ridge portion 14 and the grooves 12 and 13 so as to cover the p-type electrode 6, the mechanical strength of the p-side electrode 16 formed in a strip shape can be improved. The advantage that the reliability and the manufacturing yield of the GaN-based semiconductor laser can be improved can also be obtained.

【0047】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments, and various modifications based on the technical idea of the present invention are possible.

【0048】例えば、上述の第1および第2の実施形態
において挙げた数値、構造、原料、プロセスなどはあく
までも例に過ぎず、必要に応じて、これらと異なる数
値、構造、原料、プロセスなどを用いてもよい。
For example, the numerical values, structures, raw materials, processes, and the like described in the first and second embodiments are merely examples, and different numerical values, structures, raw materials, processes, and the like may be used as necessary. May be used.

【0049】[0049]

【発明の効果】以上説明したように、この発明によれ
ば、第1の電極の形成領域における窒化物系III−V
族化合物半導体層の上部に線状の突起部およびこの突起
部の少なくとも一方の側の溝が形成されていることによ
り、半導体発光素子を高い信頼性で実装することが可能
となる。
As described above, according to the present invention, the nitride III-V in the region where the first electrode is formed is formed.
Since the linear projection and the groove on at least one side of the projection are formed on the group III compound semiconductor layer, the semiconductor light emitting device can be mounted with high reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施形態によるGaN系半導
体レーザの共振器長方向に垂直な断面図である。
FIG. 1 is a sectional view of a GaN-based semiconductor laser according to a first embodiment of the present invention, which is perpendicular to the cavity length direction.

【図2】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 2 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図3】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 3 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図4】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 4 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図5】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 5 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図6】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 6 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図7】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 7 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図8】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 8 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図9】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 9 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図10】この発明の第1の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
FIG. 10 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図11】この発明の第1の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
FIG. 11 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図12】この発明の第2の実施形態によるGaN系半
導体レーザの共振器長方向に垂直な断面図である。
FIG. 12 is a sectional view of a GaN-based semiconductor laser according to a second embodiment of the present invention, which is perpendicular to the cavity length direction.

【図13】この発明の第2の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
FIG. 13 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the second embodiment of the present invention.

【図14】この発明の第2の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
FIG. 14 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the second embodiment of the present invention.

【図15】この発明の第2の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
FIG. 15 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the second embodiment of the present invention.

【図16】この発明の第2の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
FIG. 16 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the second embodiment of the present invention.

【図17】従来のGaN系半導体レーザを示す断面図で
ある。
FIG. 17 is a sectional view showing a conventional GaN-based semiconductor laser.

【符号の説明】[Explanation of symbols]

1・・・c面サファイア基板、4・・・n型GaNコン
タクト層、5・・・n型AlGaNクラッド層、6・・
・n型GaN光導波層、7・・・活性層、8・・・p型
AlGaNキャップ層、9・・・p型GaN光導波層、
10・・・p型AlGaNクラッド層、11・・・p型
GaNコンタクト層、12、13・・・溝、14・・・
リッジ部、15・・・絶縁膜、16・・・p側電極、1
7・・・n側電極、23、24・・・パッド電極
1 ... c-plane sapphire substrate, 4 ... n-type GaN contact layer, 5 ... n-type AlGaN cladding layer, 6 ...
-N-type GaN optical waveguide layer, 7 ... active layer, 8 ... p-type AlGaN cap layer, 9 ... p-type GaN optical waveguide layer,
10 ... p-type AlGaN cladding layer, 11 ... p-type GaN contact layer, 12, 13 ... groove, 14 ...
Ridge part, 15: insulating film, 16: p-side electrode, 1
7 n-side electrode, 23, 24 pad electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板の一方の主面に発光素子構造を形成
する窒化物系III−V族化合物半導体層を有し、 上記窒化物系III−V族化合物半導体層上に第1の電
極が第2の電極より高く形成された半導体発光素子にお
いて、 上記第1の電極の形成領域における上記窒化物系III
−V族化合物半導体層の上部に線状の突起部およびこの
突起部の少なくとも一方の側の溝が形成されていること
を特徴とする半導体発光素子。
1. A nitride-based III-V compound semiconductor layer forming a light-emitting device structure is formed on one main surface of a substrate, and a first electrode is formed on the nitride-based III-V compound semiconductor layer. In the semiconductor light emitting device formed higher than the second electrode, the nitride III in the formation region of the first electrode
-A semiconductor light emitting device wherein a linear protrusion and a groove on at least one side of the protrusion are formed on the upper part of the group V compound semiconductor layer.
【請求項2】 上記第1の電極が上記突起部および上記
溝をまたぐように形成されていることを特徴とする請求
項1記載の半導体発光素子。
2. The semiconductor light emitting device according to claim 1, wherein said first electrode is formed so as to straddle said protrusion and said groove.
【請求項3】 上記突起部の両側に上記溝が形成されて
いることを特徴とする請求項1記載の半導体発光素子。
3. The semiconductor light emitting device according to claim 1, wherein said groove is formed on both sides of said projection.
【請求項4】 上記第1の電極は上記突起部の上記窒化
物系III−V族化合物半導体層と接触しており、上記
突起部以外の部分では上記窒化物系III−V族化合物
半導体層上に形成された絶縁膜と接触していることを特
徴とする請求項1記載の半導体発光素子。
4. The first electrode is in contact with the nitride-based III-V compound semiconductor layer of the protrusion, and the nitride-based III-V compound semiconductor layer is provided at a portion other than the protrusion. 2. The semiconductor light emitting device according to claim 1, wherein said semiconductor light emitting device is in contact with an insulating film formed thereon.
【請求項5】 上記突起部の上記窒化物系III−V族
化合物半導体層上に上記第1の電極が形成されていると
ともに、上記第1の電極を覆い、かつ上記突起部および
上記溝をまたぐように上記第1の電極の一部を構成する
パッド電極が形成されていることを特徴とする請求項1
記載の半導体発光素子。
5. The semiconductor device according to claim 5, wherein the first electrode is formed on the nitride-based III-V compound semiconductor layer of the projection, and covers the first electrode, and the projection and the groove are formed. 2. A pad electrode constituting a part of the first electrode so as to cross over the first electrode.
The semiconductor light-emitting device according to claim 1.
【請求項6】 上記第1の電極はp側電極であり、上記
第2の電極はn側電極であることを特徴とする請求項1
記載の半導体発光素子。
6. The method according to claim 1, wherein the first electrode is a p-side electrode, and the second electrode is an n-side electrode.
The semiconductor light-emitting device according to claim 1.
JP17330998A 1998-06-19 1998-06-19 Semiconductor laser Expired - Fee Related JP3716622B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17330998A JP3716622B2 (en) 1998-06-19 1998-06-19 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17330998A JP3716622B2 (en) 1998-06-19 1998-06-19 Semiconductor laser

Publications (2)

Publication Number Publication Date
JP2000012970A true JP2000012970A (en) 2000-01-14
JP3716622B2 JP3716622B2 (en) 2005-11-16

Family

ID=15958068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17330998A Expired - Fee Related JP3716622B2 (en) 1998-06-19 1998-06-19 Semiconductor laser

Country Status (1)

Country Link
JP (1) JP3716622B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066660A (en) * 2004-08-27 2006-03-09 Sharp Corp Nitride semiconductor laser element and its manufacturing method
KR100856281B1 (en) 2004-11-24 2008-09-03 삼성전기주식회사 Semiconductor laser diode and method of fabricating the same
US7585688B2 (en) 2007-03-29 2009-09-08 Mitsubishi Electric Corporation Method for manufacturing semiconductor optical device
US7611916B2 (en) 2008-03-05 2009-11-03 Mitsubishi Electric Corporation Method of manufacturing semiconductor optical element
US7751456B2 (en) 2007-05-08 2010-07-06 Mitsubishi Electric Corporation Method for manufacturing semiconductor optical device
EP2224559A2 (en) 2009-02-27 2010-09-01 Nichia Corporation Nitride semiconductor laser device
CN102969418A (en) * 2012-11-30 2013-03-13 中国科学院半导体研究所 Structure of gallium nitride based light-emitting diode with 3D (Three-Dimensional) vertical structure
CN105449069A (en) * 2014-08-26 2016-03-30 广东量晶光电科技有限公司 Flip LED chip structure and manufacturing method thereof
CN110783436A (en) * 2019-11-08 2020-02-11 厦门乾照光电股份有限公司 Large-size light-emitting diode with invisible extension electrode and manufacturing method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066660A (en) * 2004-08-27 2006-03-09 Sharp Corp Nitride semiconductor laser element and its manufacturing method
US7512168B2 (en) 2004-08-27 2009-03-31 Sharp Kabushiki Kaisha Nitride semiconductor laser device and manufacturing method thereof
KR100856281B1 (en) 2004-11-24 2008-09-03 삼성전기주식회사 Semiconductor laser diode and method of fabricating the same
US7585688B2 (en) 2007-03-29 2009-09-08 Mitsubishi Electric Corporation Method for manufacturing semiconductor optical device
US7751456B2 (en) 2007-05-08 2010-07-06 Mitsubishi Electric Corporation Method for manufacturing semiconductor optical device
US7611916B2 (en) 2008-03-05 2009-11-03 Mitsubishi Electric Corporation Method of manufacturing semiconductor optical element
EP2224559A2 (en) 2009-02-27 2010-09-01 Nichia Corporation Nitride semiconductor laser device
US8139620B2 (en) 2009-02-27 2012-03-20 Nichia Corporation Nitride semiconductor laser device
CN102969418A (en) * 2012-11-30 2013-03-13 中国科学院半导体研究所 Structure of gallium nitride based light-emitting diode with 3D (Three-Dimensional) vertical structure
CN105449069A (en) * 2014-08-26 2016-03-30 广东量晶光电科技有限公司 Flip LED chip structure and manufacturing method thereof
CN110783436A (en) * 2019-11-08 2020-02-11 厦门乾照光电股份有限公司 Large-size light-emitting diode with invisible extension electrode and manufacturing method
CN110783436B (en) * 2019-11-08 2020-11-24 厦门乾照光电股份有限公司 Large-size light-emitting diode with invisible extension electrode and manufacturing method

Also Published As

Publication number Publication date
JP3716622B2 (en) 2005-11-16

Similar Documents

Publication Publication Date Title
US9941665B1 (en) Optical device structure using GaN substrates and growth structures for laser applications
JP3864735B2 (en) Semiconductor light emitting device and manufacturing method thereof
US6734530B2 (en) GaN-based compound semiconductor EPI-wafer and semiconductor element using the same
JP3316479B2 (en) Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device
US7485902B2 (en) Nitride-based semiconductor light-emitting device
JPH11214788A (en) Gallium nitride type semiconductor laser element
JPH10321910A (en) Light-emitting semiconductor element
JP2007235107A (en) Semiconductor light-emitting device
JP4015865B2 (en) Manufacturing method of semiconductor device
JP3311275B2 (en) Nitride based semiconductor light emitting device
JP3716622B2 (en) Semiconductor laser
JP3796060B2 (en) Semiconductor laser device and manufacturing method thereof
JP2004063537A (en) Semiconductor light emitting element, its manufacturing method, semiconductor device, and its manufacturing method
JP2003086903A (en) Semiconductor light emitting device and its manufacturing method
JP4178807B2 (en) Semiconductor light emitting device and manufacturing method thereof
JPH08255952A (en) Fabrication of semiconductor light emission element
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP3933637B2 (en) Gallium nitride semiconductor laser device
JP2002151418A (en) Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof
JPH11340573A (en) Gallium nitride based semiconductor laser element
JP3543628B2 (en) Method for growing nitride III-V compound semiconductor and method for manufacturing semiconductor light emitting device
JP5874689B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3963233B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JP4179280B2 (en) Manufacturing method of semiconductor light emitting device
JP2004179532A (en) Semiconductor light emitting element and semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050822

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080909

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130909

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees