JP2000012726A - Formation of bump electrode on semiconductor mounting board - Google Patents

Formation of bump electrode on semiconductor mounting board

Info

Publication number
JP2000012726A
JP2000012726A JP10170184A JP17018498A JP2000012726A JP 2000012726 A JP2000012726 A JP 2000012726A JP 10170184 A JP10170184 A JP 10170184A JP 17018498 A JP17018498 A JP 17018498A JP 2000012726 A JP2000012726 A JP 2000012726A
Authority
JP
Japan
Prior art keywords
plating resist
plating
resist layer
circuit pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10170184A
Other languages
Japanese (ja)
Inventor
Yuji Nishitani
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10170184A priority Critical patent/JP2000012726A/en
Publication of JP2000012726A publication Critical patent/JP2000012726A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for forming bump electrodes required at the time of mounting a semiconductor chip on a circuit board by facedown mounting, in which the bump electrodes can be formed accurately on an electrode pattern formed on the circuit board without requiring a highly accurate mask or a process hard to implement even in the case of fine pitch. SOLUTION: This method comprises a step of forming a plating resist layer 3 on the entire semiconductor mounting face of a circuit board 1 where a circuit pattern 2 is formed, a first plating resist removing step for removing the plating resist layer 3 on the circuit pattern 2 which is bonded to a semiconductor element by means of laser, a step for applying electrolytic plating of same thickness as the plating resist layer 3 or less, and a second plating resist removing step for removing all of the plating resist layer 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップの回
路面を回路基板に対向させてボンディングを行う、いわ
ゆるフェースダウン実装工法における回路基板上への突
起電極形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming projecting electrodes on a circuit board in a so-called face-down mounting method in which bonding is performed with the circuit surface of a semiconductor chip facing the circuit board.

【0002】[0002]

【従来の技術】近年の電子機器の軽薄短小化、多機能化
に伴い、半導体チップを高密度に実装する必要性が高ま
っている。このようなニーズに対して、半導体チップを
直接回路基板にフェースダウンでボンディングするフリ
ップチップ実装が注目されている。フリップチップ実装
においては、半導体チップあるいは回路基板の接続端子
に対してバンプと呼ばれる接続用の突起電極を形成する
のが一般的である。
2. Description of the Related Art In recent years, as electronic devices have become lighter, thinner, smaller, and more multifunctional, the necessity of mounting semiconductor chips at high density has increased. In response to such needs, attention has been paid to flip-chip mounting in which a semiconductor chip is directly bonded face-down to a circuit board. In flip-chip mounting, it is common to form connection bumps called bumps on connection terminals of a semiconductor chip or a circuit board.

【0003】従来、回路基板上にバンプを形成するに
は、たとえば図4に示すように、回路基板1、回路パタ
ーン2の上に厚膜ガラスペースト膜7を設け(図4
(A))、この上にフォトレジスト8を塗布し(図4
(B))、さらにマスク9用いて露光(図4(C))、現像
してフォトレジスト上のバンプ形成位置に開口部10を
設け(図4(D))、その後厚膜ガラスペースト膜7をエ
ッチングすることによって形成した開口部11にバンプ
5を形成している(図4(E)〜(G))(特開昭59−
111338号公報参照)。
Conventionally, to form a bump on a circuit board, a thick glass paste film 7 is provided on the circuit board 1 and the circuit pattern 2 as shown in FIG.
(A)), and a photoresist 8 is applied thereon (FIG. 4)
(B)), and further, using a mask 9 to expose (FIG. 4 (C)), develop and provide an opening 10 at a bump forming position on the photoresist (FIG. 4 (D)), and then, a thick glass paste film 7 The bumps 5 are formed in the openings 11 formed by etching (FIGS. 4E to 4G).
No. 111338).

【0004】[0004]

【発明が解決しようとする課題】しかし、近年の200
μm以下の狭ピッチで形成された回路パターン2の上
に、このような方法によりバンプ5を形成するために
は、非常に高価な高精度のマスク9が必要であったり、
露光の際に、フォトレジスト8とマスク9がしっかりと
密着するように、フォトレジスト8の表面を平滑にする
必要がある。さらに、狭ピッチでバンプ5を形成するた
めには、ガラスペースト膜7を非常に小さい径で精度良
くエッチングする必要があるが、エッチング液を、小さ
い径の穴の中に精度よく回り込ませるのは非常に困難で
あり、従来技術による狭ピッチでの回路基板上へのバン
プ5の形成は実現が困難であった。
However, the recent 200
In order to form the bumps 5 on the circuit pattern 2 formed at a narrow pitch of not more than μm by such a method, an extremely expensive high-precision mask 9 is required.
At the time of exposure, it is necessary to smooth the surface of the photoresist 8 so that the photoresist 8 and the mask 9 are firmly adhered. Further, in order to form the bumps 5 at a narrow pitch, it is necessary to accurately etch the glass paste film 7 with a very small diameter. It is very difficult, and it is difficult to form the bumps 5 on the circuit board at a narrow pitch according to the related art.

【0005】そこで本発明は上記課題を解消し、フェー
スダウン実装工法により、半導体チップを回路基板に実
装するような場合に必要な突起電極の形成に際して、狭
ピッチにおいても高精度のマスクや実現が困難なプロセ
スを必要とすることなく、突起電極を回路基板上の電極
パターン上に精度よく形成することができる半導体実装
用基板における突起電極形成方法を提供することを目的
としている。
Accordingly, the present invention solves the above-mentioned problems, and realizes a high-precision mask and realization even at a narrow pitch when forming a projection electrode necessary for mounting a semiconductor chip on a circuit board by a face-down mounting method. It is an object of the present invention to provide a method for forming a protruding electrode on a semiconductor mounting substrate, which can accurately form a protruding electrode on an electrode pattern on a circuit board without requiring a difficult process.

【0006】[0006]

【課題を解決するための手段】上記目的は、本発明にあ
っては、半導体実装用の基板に突起電極を形成する形成
方法において、回路パターンが形成された回路基板の半
導体搭載面の全面にメッキレジスト層を形成するメッキ
レジスト層形成工程と、半導体素子と接合される回路パ
ターン上のメッキレジスト層をレーザーにて除去する第
1メッキレジスト除去工程と、レーザーにて除去された
部分に、メッキレジスト層と同じ厚み、あるいはそれ以
下の厚みの電解メッキを施す電解メッキ形成工程と、す
べてのメッキレジスト層を除去する第2メッキレジスト
除去工程と、を有する半導体実装用基板における突起電
極形成方法により、達成される。
According to the present invention, there is provided a method for forming a protruding electrode on a substrate for mounting a semiconductor device, comprising the steps of: A plating resist layer forming step of forming a plating resist layer, a first plating resist removing step of removing a plating resist layer on a circuit pattern to be joined to a semiconductor element with a laser, and plating on a portion removed by the laser. An electrolytic plating forming step of performing electrolytic plating of the same thickness as or less than the resist layer, and a second plating resist removing step of removing all plating resist layers; Is achieved.

【0007】本発明において、メッキレジスト層形成工
程では、回路パターンを形成された回路基板の半導体搭
載面の全面にメッキレジスト層を形成する。第1メッキ
レジスト除去工程では、半導体素子と接合される回路パ
ターン上のメッキレジスト層をレーザーにて除去する。
電解メッキ形成工程では、レーザーにて除去された部分
に、メッキレジスト層と同じあるいはそれ以下の厚みの
電解メッキを施す。第2メッキレジスト除去工程では、
すべてのメッキレジスト層を除去する。このようにする
ことで、電解メッキからなる突起電極をレーザーを用い
ることにより狭ピッチの回路パターン上においても高精
度の治具や実現が困難なプロセスを必要とすることなく
精度よく突起電極を形成することができる。
In the present invention, in the plating resist layer forming step, a plating resist layer is formed on the entire semiconductor mounting surface of the circuit board on which the circuit pattern has been formed. In the first plating resist removing step, the plating resist layer on the circuit pattern to be joined to the semiconductor element is removed by a laser.
In the electrolytic plating forming step, the portion removed by the laser is subjected to electrolytic plating having a thickness equal to or less than that of the plating resist layer. In the second plating resist removing step,
Remove all plating resist layers. In this way, the protruding electrodes formed by electrolytic plating are formed accurately by using a laser without using a high-precision jig or a process that is difficult to realize even on a narrow-pitch circuit pattern. can do.

【0008】本発明において、好ましくは回路パターン
および突起電極が銅からなり、突起電極の表面にニッケ
ルおよび金メッキを施す。これにより、銅からなる突起
電極の表面に酸化膜が形成されるのを防いで、電気的な
接続不良をなくすことができる。
In the present invention, preferably, the circuit pattern and the projecting electrode are made of copper, and the surface of the projecting electrode is plated with nickel and gold. Thus, it is possible to prevent an oxide film from being formed on the surface of the bump electrode made of copper, and to eliminate poor electrical connection.

【0009】本発明において、好ましくは回路パターン
および突起電極が銅からなり、突起電極の表面に、ニッ
ケルおよびパラジウムメッキを施す。これにより、銅か
らなる突起電極の表面に酸化膜が形成されるのを防い
で、電気的な接続不良をなくすことができる。
In the present invention, preferably, the circuit pattern and the projecting electrode are made of copper, and the surface of the projecting electrode is plated with nickel and palladium. Thus, it is possible to prevent an oxide film from being formed on the surface of the bump electrode made of copper, and to eliminate poor electrical connection.

【0010】上記目的は、本発明にあっては、半導体実
装用の基板に突起電極を形成する形成方法において、回
路パターンが形成された回路基板の半導体搭載面の全面
にメッキレジスト層を形成するメッキレジスト層形成工
程と、半導体素子と接合される回路パターン上のメッキ
レジスト層をレーザーにて除去する第1メッキレジスト
除去工程と、メッキレジスト層が形成された面にメッキ
レジスト層以下の厚みの無電解メッキを施す無電解メッ
キ形成工程と、すべてのメッキレジスト層を除去する第
2メッキレジスト除去工程と、を有する半導体実装用基
板における突起電極形成方法により、達成される。
The object of the present invention is to provide a method for forming a bump electrode on a semiconductor mounting substrate, wherein a plating resist layer is formed on the entire semiconductor mounting surface of the circuit substrate on which a circuit pattern is formed. A plating resist layer forming step, a first plating resist removing step of removing a plating resist layer on a circuit pattern to be joined to the semiconductor element by a laser, and a plating resist layer having a thickness less than the plating resist layer on the surface on which the plating resist layer is formed. This is achieved by a method for forming a protruding electrode on a semiconductor mounting substrate, which includes an electroless plating forming step of performing electroless plating and a second plating resist removing step of removing all plating resist layers.

【0011】本発明において、メッキレジスト層形成工
程では、回路パターンが形成された回路基板の半導体搭
載面の全面にメッキレジスト層を形成する。第1メッキ
レジスト除去工程では、半導体素子と接合される回路パ
ターン上のメッキレジスト層をレーザーにて除去する。
無電解メッキ形成工程では、メッキレジスト層が形成さ
れた面にメッキレジスト層以下の厚みの無電解メッキを
施す。第2メッキレジスト除去工程では、すべてのメッ
キレジスト層を除去する。これにより、無電解メッキか
らなる突起電極を形成することができる。すなわち、狭
ピッチの回路パターン上においても、高精度の治具や実
現が困難なプロセスを必要とすることなく、精度よく突
起電極を形成することができる。
In the present invention, in the plating resist layer forming step, a plating resist layer is formed on the entire semiconductor mounting surface of the circuit board on which the circuit pattern has been formed. In the first plating resist removing step, the plating resist layer on the circuit pattern to be joined to the semiconductor element is removed by a laser.
In the electroless plating forming step, the surface on which the plating resist layer is formed is subjected to electroless plating with a thickness equal to or less than the plating resist layer. In the second plating resist removal step, all plating resist layers are removed. Thereby, a protruding electrode made of electroless plating can be formed. That is, even on a narrow-pitch circuit pattern, a protruding electrode can be accurately formed without requiring a high-precision jig or a process that is difficult to realize.

【0012】本発明において、好ましくは回路パターン
および突起電極が銅からなり、突起電極の表面に、ニッ
ケルおよび金メッキを施す。これにより、銅からなる突
起電極の表面に酸化膜が形成されるのを防いで、電気的
な接続不良をなくすことができる。
In the present invention, preferably, the circuit pattern and the projecting electrode are made of copper, and the surface of the projecting electrode is plated with nickel and gold. Thus, it is possible to prevent an oxide film from being formed on the surface of the bump electrode made of copper, and to eliminate poor electrical connection.

【0013】本発明において、好ましくは回路パターン
および突起電極が銅からなり、突起電極の表面に、ニッ
ケルおよびパラジウムメッキを施す。これにより、銅か
らなる突起電極の表面に酸化膜が形成されるのを防い
で、電気的な接続不良をなくすことができる。
In the present invention, preferably, the circuit pattern and the projecting electrode are made of copper, and the surface of the projecting electrode is plated with nickel and palladium. Thus, it is possible to prevent an oxide film from being formed on the surface of the bump electrode made of copper, and to eliminate poor electrical connection.

【0014】[0014]

【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、本発明
の範囲は、以下の説明において特に本発明を限定する旨
の記載がない限り、これらの形態に限られるものではな
い。
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. Note that the embodiments described below are preferred specific examples of the present invention,
Although various technically preferable limits are given, the scope of the present invention is not limited to these modes unless otherwise specified in the following description.

【0015】図1は、本発明のバンプ形成方法を説明す
る工程を示している。図1(A)のように、回路パター
ン2が形成された回路基板1とその回路パターン2の上
には、メッキレジスト層3を形成する。回路パターン1
は、銅が一般的であり、回路基板1はガラスエポキシ基
板、セラミック基板、あるいはポリイミド基板などであ
る。
FIG. 1 shows steps for explaining the bump forming method of the present invention. As shown in FIG. 1A, a plating resist layer 3 is formed on a circuit board 1 on which a circuit pattern 2 is formed and on the circuit pattern 2. Circuit pattern 1
Is generally copper, and the circuit board 1 is a glass epoxy board, a ceramic board, a polyimide board, or the like.

【0016】次に、図1(B)のようにレーザー穴明け
装置LUが発生するレーザー光Lを用いて、回路パター
ン2の電極パターン部のメッキレジスト層の部分を除去
して、メッキレジスト層3には開口部4が形成される。
レーザー光Lを使用することによって、マスクなどの治
具を必要としないため、単にレーザー光Lを照射するだ
けの、簡単なプロセスで開口部4を形成することができ
る。ここで、レーザーは、たとえばCO2 レーザーを使
用すると、回路パターン2を除去せずに、メッキレジス
ト層3の部分のみを選択的に除去することが容易であり
本プロセスに適している。他の形式のレーザーも、レー
ザー発振の条件を調整することによって使用することが
可能である。
Next, as shown in FIG. 1B, the portion of the plating resist layer in the electrode pattern portion of the circuit pattern 2 is removed using a laser beam L generated by a laser drilling device LU. An opening 4 is formed in 3.
By using the laser beam L, a jig such as a mask is not required, so that the opening 4 can be formed by a simple process of simply irradiating the laser beam L. Here, if a laser such as a CO 2 laser is used, for example, it is easy to selectively remove only the plating resist layer 3 without removing the circuit pattern 2, which is suitable for the present process. Other types of lasers can also be used by adjusting the conditions of lasing.

【0017】開口部4が形成された後に、図1(C)の
ように、電解メッキにより、開口部4内の電極パターン
部2Aを成長させ、バンプ(突起電極)5を形成する。
電解メッキは銅メッキを一般的に使用するが、他の金属
メッキを用いても実現することができる。また、メッキ
の厚みは、メッキレジスト層3の厚みと同じか、それ以
下にすることによって、形状の均一なバンプ5を形成す
ることができる。更に、図1(D)のように、残ってい
るメッキレジスト層3をすべて除去することより、バン
プ5を有する回路基板1が形成される。また、バンプ5
を、電解銅メッキで形成した場合には、バンプ表面は酸
化膜が形成されやすく、フェースダウン実装において、
電気的に接続不良を起こす場合があるため、そのような
場合には、ニッケルおよび金メッキ、あるいはニッケル
およびパラジウムメッキをバンプ5の形成後に行うと良
い。
After the opening 4 is formed, as shown in FIG. 1C, the electrode pattern 2A in the opening 4 is grown by electrolytic plating, and a bump (protruding electrode) 5 is formed.
Electroplating generally uses copper plating, but can also be realized using other metal plating. Also, by setting the thickness of the plating equal to or less than the thickness of the plating resist layer 3, the bumps 5 having a uniform shape can be formed. Further, as shown in FIG. 1D, the circuit board 1 having the bumps 5 is formed by removing all the remaining plating resist layers 3. In addition, bump 5
Is formed by electrolytic copper plating, an oxide film is likely to be formed on the bump surface.
In some cases, nickel and gold plating or nickel and palladium plating may be performed after the bumps 5 are formed, since electrical connection failures may occur.

【0018】次に、無電解メッキによる本発明の実施の
形態を以下に説明する。図2は、無電解メッキを使用し
た本発明の突起電極の形成方法を説明する工程を示して
いる。前述した電解メッキによる突起電極の形成方法と
同様に、図2(A)のように回路基板1上にメッキレジ
スト層3を全面的に形成する。図2(B)のようにレー
ザー穴明け装置LUのレーザー光Lによって、電極パタ
ーン部2のメッキレジスト層3の部分を除去して開口部
4を形成する。
Next, an embodiment of the present invention using electroless plating will be described below. FIG. 2 shows steps for explaining a method for forming a bump electrode of the present invention using electroless plating. In the same manner as the above-described method of forming the protruding electrodes by the electrolytic plating, the plating resist layer 3 is entirely formed on the circuit board 1 as shown in FIG. As shown in FIG. 2B, the opening 4 is formed by removing the portion of the plating resist layer 3 of the electrode pattern portion 2 with the laser light L of the laser drilling device LU.

【0019】次に、図2(C)のように、回路基板1の
半導体搭載面の全面に、無電解メッキ6を施す。開口部
4内には、無電解メッキのバンプ5Aが形成されると同
時に、メッキレジスト層3上にも無電解メッキ層6が形
成される。無電解メッキは銅メッキを一般的に使用する
が、他の金属メッキを用いても実現することができる。
また、後述するメッキレジストを全て除去する工程にお
いて、無電解メッキ層6が除去できるように、メッキの
厚みは、メッキレジスト層3の厚み以下にする。更に、
メッキレジスト層3を除去することにより、無電解メッ
キ層6もすべて除去されて、バンプ5Aを有する回路基
板として形成される。また、前述した電解銅メッキでバ
ンプ5を形成した場合と同様の理由で、ニッケルおよび
金メッキ、あるいはニッケルおよびパラジウムメッキを
バンプ形成後に行うことがある。つまりバンプ5Aを、
電解銅メッキで形成した場合には、バンプ表面は酸化膜
が形成されやすく、フェースダウン実装において、電気
的に接続不良を起こす場合があるため、そのような場合
には、ニッケルおよび金メッキ、あるいはニッケルおよ
びパラジウムメッキをバンプ5Aの形成後に行うと良
い。
Next, as shown in FIG. 2C, electroless plating 6 is applied to the entire surface of the circuit board 1 on which the semiconductor is mounted. In the opening 4, an electroless plating layer 6 is formed on the plating resist layer 3 at the same time when the electroless plating bump 5 </ b> A is formed. Electroless plating generally uses copper plating, but can also be realized by using other metal plating.
Further, in the step of removing all the plating resist described later, the thickness of the plating is set to be equal to or less than the thickness of the plating resist layer 3 so that the electroless plating layer 6 can be removed. Furthermore,
By removing the plating resist layer 3, all of the electroless plating layer 6 is also removed, thereby forming a circuit board having the bumps 5A. Further, for the same reason as the case where the bumps 5 are formed by the electrolytic copper plating, nickel and gold plating or nickel and palladium plating may be performed after the bumps are formed. That is, the bump 5A is
If formed by electrolytic copper plating, an oxide film is likely to be formed on the bump surface, which may cause electrical connection failure in face-down mounting. In such a case, nickel and gold plating or nickel plating It is preferable to perform palladium plating after the formation of the bump 5A.

【0020】図3は、本実施例の回路基板の回路パター
ン上に形成されたバンプの斜視図である。電解メッキ、
あるいは無電解メッキによるバンプ5,5Aが、回路パ
ターン2上の電極パターン部2Aに形成されている。バ
ンプ5,5Aの直径aは、図1(B)および図2(B)
の工程においてのレーザー光Lの発振条件でいろいろな
値にすることができる。適当なレーザー光の条件を設定
することにより、バンプ5,5Aの直径aは、50μm
あるいはそれ以下にすることができる。よって、回路パ
ターン2の電極パターン部2Aのピッチbが、たとえば
60μmという非常に狭い値であったとしても、バンプ
5,5Aの直径aを50μm以下にすることによって、
バンプ5,5Aを形成することが可能である。また、バ
ンプ5,5Aの高さcは、バンプ5,5Aをメッキで形
成しているために、バラツキが少なく、メッキレジスト
の厚みおよびメッキ条件により、任意に形成することが
できるため、非常に高精度のバンプ5,5Aの形成が可
能である。
FIG. 3 is a perspective view of a bump formed on a circuit pattern of the circuit board according to the present embodiment. Electrolytic plating,
Alternatively, bumps 5 and 5A formed by electroless plating are formed on the electrode pattern portion 2A on the circuit pattern 2. The diameters a of the bumps 5 and 5A are shown in FIGS. 1B and 2B.
Various values can be set according to the oscillation condition of the laser beam L in the step. By setting appropriate laser light conditions, the diameter a of the bumps 5, 5A can be set to 50 μm.
Alternatively, it can be less. Therefore, even if the pitch b of the electrode pattern portion 2A of the circuit pattern 2 is a very narrow value of, for example, 60 μm, by setting the diameter a of the bumps 5, 5A to 50 μm or less,
The bumps 5 and 5A can be formed. The height c of the bumps 5 and 5A is very small because the bumps 5 and 5A are formed by plating, so that there is little variation. It is possible to form the bumps 5 and 5A with high precision.

【0021】以上の説明から明らかなように、本発明の
実施の形態によれば、レーザー(レーザー光)を使用す
ることによって、マスクなどの治具を必要としない簡単
なプロセスで、狭ピッチに対応したバンプを回路基板の
回路パターン上の電極パターン部に形成することが可能
である。また、メッキ法を使用することによって、バン
プの高さが自由に設定でき、かつ、高さのバラツキの少
ない高精度のバンプ形成が可能である。さらに、回路パ
ターンおよびメッキが銅である場合には、バンプ形成後
にニッケルおよび金メッキ、あるいはニッケルおよびパ
ラジウムメッキを施すことによって、フェースダウンボ
ンディング時の電気的な接続不良を防ぐことができる。
レーザーとメッキ法を用いることにより、従来困難であ
った狭ピッチの電極パターン上においても、簡単なプロ
セスで、精度よくバンプを形成することが可能である。
As is apparent from the above description, according to the embodiment of the present invention, by using a laser (laser light), a narrow pitch can be obtained by a simple process that does not require a jig such as a mask. Corresponding bumps can be formed on the electrode pattern portion on the circuit pattern of the circuit board. In addition, by using the plating method, the height of the bump can be freely set, and the bump can be formed with high accuracy with little variation in height. Furthermore, when the circuit pattern and plating are copper, nickel and gold plating or nickel and palladium plating after bump formation can prevent poor electrical connection during face-down bonding.
By using the laser and the plating method, it is possible to form bumps with high accuracy and with a simple process even on a narrow-pitch electrode pattern, which has been conventionally difficult.

【0022】本発明では、フェースダウン実装工法によ
り、半導体チップを回路基板に実装するために必要なバ
ンプの形成に際して、狭ピッチにおいても高精度のマス
クや実現が困難なプロセスを必要とすることなく、バン
プを回路基板上の電極パターン上に精度良く形成するこ
とができる。本発明のバンプ形成方法によって、狭ピッ
チの回路パターン上においても、高精度の治具や実現が
困難なプロセスを必要とすることなく、精度良くバンプ
を形成することができる。
According to the present invention, when forming bumps necessary for mounting a semiconductor chip on a circuit board by a face-down mounting method, a highly accurate mask and a process difficult to realize are required even at a narrow pitch. The bumps can be accurately formed on the electrode patterns on the circuit board. According to the bump forming method of the present invention, a bump can be formed accurately even on a narrow-pitch circuit pattern without requiring a high-precision jig or a process that is difficult to realize.

【0023】[0023]

【発明の効果】以上説明したように、本発明によれば、
フェースダウン実装工法により、半導体チップを回路基
板に実装するような場合に必要な突起電極の形成に際し
て、狭ピッチにおいても高精度のマスクや実現が困難な
プロセスを必要とすることなく、突起電極を回路基板上
の電極パターン上に精度よく形成することができる。
As described above, according to the present invention,
By using the face-down mounting method, when forming the protruding electrodes necessary for mounting a semiconductor chip on a circuit board, the protruding electrodes can be formed without requiring a highly accurate mask or a process difficult to realize even at a narrow pitch. It can be accurately formed on the electrode pattern on the circuit board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体実装用基板における突起電極形
成方法の好ましい実施の形態を示す図。
FIG. 1 is a view showing a preferred embodiment of a method for forming a bump electrode on a semiconductor mounting substrate of the present invention.

【図2】本発明の半導体実装用基板における突起電極形
成方法の別の実施の形態を示す図。
FIG. 2 is a diagram showing another embodiment of a method for forming a bump electrode on a semiconductor mounting substrate according to the present invention.

【図3】図1あるいは図2で得られる半導体実装用基板
上における突起電極の一例を示す斜視図。
FIG. 3 is a perspective view showing an example of a bump electrode on the semiconductor mounting substrate obtained in FIG. 1 or FIG. 2;

【図4】従来の突起電極の形成例を示す図。FIG. 4 is a diagram showing an example of forming a conventional bump electrode.

【符号の説明】[Explanation of symbols]

1・・・回路基板、2・・・回路パターン、2A・・・
回路パターンの電極パターン部、3・・・メッキレジス
ト層、4・・・メッキレジスト層に形成された開口部、
5・・・電解メッキにより形成されたバンプ、5A・・
・無電解メッキにより形成されたバンプ、6・・・メッ
キレジスト層上の無電解メッキ層、7・・・厚膜ガラス
ペースト膜、8・・・フォトレジスト、9・・・マス
ク、10・・・フォトレジストに形成された開口部、1
1・・・厚膜ガラスペーストに形成された開口部
DESCRIPTION OF SYMBOLS 1 ... Circuit board, 2 ... Circuit pattern, 2A ...
Electrode pattern portion of circuit pattern, 3 ... plating resist layer, 4 ... opening formed in plating resist layer,
5 ... Bump formed by electrolytic plating, 5A ...
· Bumps formed by electroless plating, 6 · · · electroless plating layer on plating resist layer, 7 · · · thick glass paste film, 8 · · · photoresist, 9 · · mask · 10 · · · · An opening formed in a photoresist, 1
1. Opening formed in thick glass paste

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体実装用の基板に突起電極を形成す
る形成方法において、 回路パターンが形成された回路基板の半導体搭載面の全
面にメッキレジスト層を形成するメッキレジスト層形成
工程と、 半導体素子と接合される回路パターン上のメッキレジス
ト層をレーザーにて除去する第1メッキレジスト除去工
程と、 レーザーにて除去された部分に、メッキレジスト層と同
じ厚み、あるいはそれ以下の厚みの電解メッキを施す電
解メッキ形成工程と、 すべてのメッキレジストを除去する第2メッキレジスト
除去工程と、を有する半導体実装用基板における突起電
極形成方法。
1. A method for forming a protruding electrode on a substrate for mounting a semiconductor, comprising: a plating resist layer forming step of forming a plating resist layer on an entire surface of a semiconductor mounting surface of a circuit board on which a circuit pattern is formed; A first plating resist removing step of removing a plating resist layer on a circuit pattern to be joined with a laser, and electrolytic plating of a thickness equal to or less than that of the plating resist layer on a portion removed by the laser. A method for forming a protruding electrode on a semiconductor mounting substrate, comprising: an electrolytic plating forming step to be performed; and a second plating resist removing step for removing all plating resists.
【請求項2】 回路パターンおよび突起電極が銅からな
り、突起電極の表面にニッケルおよび金メッキを施す請
求項1に記載の半導体実装用基板における突起電極形成
方法。
2. The method according to claim 1, wherein the circuit pattern and the projecting electrode are made of copper, and the surface of the projecting electrode is plated with nickel and gold.
【請求項3】 回路パターンおよび突起電極が銅からな
り、突起電極の表面に、ニッケルおよびパラジウムメッ
キを施す請求項1に記載の半導体実装用基板における突
起電極形成方法。
3. The method according to claim 1, wherein the circuit pattern and the protruding electrode are made of copper, and the surface of the protruding electrode is plated with nickel and palladium.
【請求項4】 半導体実装用の基板に突起電極を形成す
る形成方法において、 回路パターンが形成された回路基板の半導体搭載面の全
面にメッキレジスト層を形成するメッキレジスト層形成
工程と、 半導体素子と接合される回路パターン上のメッキレジス
ト層をレーザーにて除去する第1メッキレジスト除去工
程と、 メッキレジスト層が形成された面にメッキレジスト層以
下の厚みの無電解メッキを施す無電解メッキ形成工程
と、 すべてのメッキレジスト層を除去する第2メッキレジス
ト除去工程と、を有する半導体実装用基板における突起
電極形成方法。
4. A method for forming a bump electrode on a substrate for mounting a semiconductor, comprising: a plating resist layer forming step of forming a plating resist layer over the entire semiconductor mounting surface of a circuit board on which a circuit pattern is formed; A first plating resist removal step of removing a plating resist layer on a circuit pattern to be joined with a laser by using a laser; And a second plating resist removing step of removing all plating resist layers.
【請求項5】 回路パターンおよび突起電極が銅からな
り、突起電極の表面に、ニッケルおよび金メッキを施す
請求項4に記載の半導体実装用基板における突起電極形
成方法。
5. The method according to claim 4, wherein the circuit pattern and the protruding electrode are made of copper, and the surface of the protruding electrode is plated with nickel and gold.
【請求項6】 回路パターンおよび突起電極が銅からな
り、突起電極の表面に、ニッケルおよびパラジウムメッ
キを施す請求項4に記載の半導体実装用基板における突
起電極形成方法。
6. The method according to claim 4, wherein the circuit pattern and the protruding electrode are made of copper, and the surface of the protruding electrode is plated with nickel and palladium.
JP10170184A 1998-06-17 1998-06-17 Formation of bump electrode on semiconductor mounting board Pending JP2000012726A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10170184A JP2000012726A (en) 1998-06-17 1998-06-17 Formation of bump electrode on semiconductor mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10170184A JP2000012726A (en) 1998-06-17 1998-06-17 Formation of bump electrode on semiconductor mounting board

Publications (1)

Publication Number Publication Date
JP2000012726A true JP2000012726A (en) 2000-01-14

Family

ID=15900254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10170184A Pending JP2000012726A (en) 1998-06-17 1998-06-17 Formation of bump electrode on semiconductor mounting board

Country Status (1)

Country Link
JP (1) JP2000012726A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250575B2 (en) * 2005-05-30 2007-07-31 Matsushita Electric Industrial Co., Ltd. Wiring board, semiconductor device and display module
KR101575352B1 (en) 2009-04-09 2015-12-07 엘지이노텍 주식회사 Printed circuit board and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250575B2 (en) * 2005-05-30 2007-07-31 Matsushita Electric Industrial Co., Ltd. Wiring board, semiconductor device and display module
KR101575352B1 (en) 2009-04-09 2015-12-07 엘지이노텍 주식회사 Printed circuit board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7928579B2 (en) Devices including sloped vias in a substrate and devices including spring-like deflecting contacts
KR100614548B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JPH06132474A (en) Semiconductor device
JPH10125818A (en) Substrate for semiconductor device, semiconductor device and manufacture thereof
JP2005064446A (en) Method of manufacturing laminating module
JPH09283925A (en) Semiconductor device and manufacture thereof
KR100764668B1 (en) Substrate for mounting flip chip and the manufacturing method thereof
JP2005057264A (en) Packaged electric structure and its manufacturing method
JP2000012726A (en) Formation of bump electrode on semiconductor mounting board
JP2005347299A (en) Method for manufacturing built-in chip substrate
JP3523815B2 (en) Semiconductor device
JPH06268098A (en) Manufacture of semiconductor integrated circuit device
JP3246954B2 (en) Method for manufacturing flexible circuit wiring board for mounting circuit components
JP2004047666A (en) Multilayer wiring board, its manufacturing method, and method for manufacturing resin-sealed semiconductor device
JP3323091B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2003152311A (en) Method of manufacturing wiring board
JP2001053191A (en) Substrate with electrode projections and manufacturing method thereof
JP2001332577A (en) Method of manufacturing semiconductor device
JP4715014B2 (en) Multilayer wiring board and manufacturing method thereof
JPH1117315A (en) Manufacture of flexible circuit board
JPH08330472A (en) Semiconductor device and its manufacture
JPH06112275A (en) Manufacture of circuit wiring board provided with terminal for mounting circuit component
JPH1187605A (en) Semiconductor device and its manufacture
JP2005235982A (en) Wiring substrate and its manufacturing method, and semiconductor package
JP2003068736A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306