JP2000010888A - 入出力制御方法 - Google Patents
入出力制御方法Info
- Publication number
- JP2000010888A JP2000010888A JP10179995A JP17999598A JP2000010888A JP 2000010888 A JP2000010888 A JP 2000010888A JP 10179995 A JP10179995 A JP 10179995A JP 17999598 A JP17999598 A JP 17999598A JP 2000010888 A JP2000010888 A JP 2000010888A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- delay
- system load
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】ホストコンピュータと通信制御装置間の入出力
をシステムの負荷状況によらず遅延させてしまうと、負
荷が高い場合には負荷削減の効果があるが、負荷が低い
場合には不要に応答性やスループットを低下させるとい
う問題がある。 【解決手段】遅延時間決定部１１は、計算機システムの
負荷状況に応じて入出力の遅延時間を動的に決定する。
入出力制御部１２は、遅延時間決定部１１が決定した遅
延時間中に発生した複数のデータを一括して入出力す
る。
をシステムの負荷状況によらず遅延させてしまうと、負
荷が高い場合には負荷削減の効果があるが、負荷が低い
場合には不要に応答性やスループットを低下させるとい
う問題がある。 【解決手段】遅延時間決定部１１は、計算機システムの
負荷状況に応じて入出力の遅延時間を動的に決定する。
入出力制御部１２は、遅延時間決定部１１が決定した遅
延時間中に発生した複数のデータを一括して入出力す
る。
Description
【０００１】
【発明の属する技術分野】本発明は計算機システムの入
出力制御方法に関し、特にホストコンピュータが通信制
御装置を介してネットワークに接続される計算機システ
ムの入出力制御方法に関する。
出力制御方法に関し、特にホストコンピュータが通信制
御装置を介してネットワークに接続される計算機システ
ムの入出力制御方法に関する。
【０００２】
【従来の技術】大型計算機システムなどでは、ネットワ
ークに接続する場合、ホストコンピュータを直接ネット
ワークに接続するのではなく、通信制御装置を用いるも
のがある。このような計算機システムで、ホストコンピ
ュータがネットワークに接続された他のホストコンピュ
ータとデータ転送を行う際は、ホストコンピュータと通
信制御装置との間に入出力が発生する。このとき、ネッ
トワーク上で送受信するデータ毎にホストコンピュータ
と通信制御装置との間で入出力を行うと、入出力による
オーバヘッドがデータ転送毎に発生するため、データ転
送量に比例してシステム負荷が著しく上昇してしまう。
ークに接続する場合、ホストコンピュータを直接ネット
ワークに接続するのではなく、通信制御装置を用いるも
のがある。このような計算機システムで、ホストコンピ
ュータがネットワークに接続された他のホストコンピュ
ータとデータ転送を行う際は、ホストコンピュータと通
信制御装置との間に入出力が発生する。このとき、ネッ
トワーク上で送受信するデータ毎にホストコンピュータ
と通信制御装置との間で入出力を行うと、入出力による
オーバヘッドがデータ転送毎に発生するため、データ転
送量に比例してシステム負荷が著しく上昇してしまう。
【０００３】これを解決する方法として、ホストコンピ
ュータと通信制御装置間の入出力を一定時間、或いは入
出力するデータが一定量に達するまで遅延させ、遅延中
に発生した複数のデータを一括して入出力し、入出力回
数を削減することによりシステム負荷の上昇を抑える方
法がある。
ュータと通信制御装置間の入出力を一定時間、或いは入
出力するデータが一定量に達するまで遅延させ、遅延中
に発生した複数のデータを一括して入出力し、入出力回
数を削減することによりシステム負荷の上昇を抑える方
法がある。
【０００４】
【発明が解決しようとする課題】上記従来技術は、シス
テム負荷が低くシステム負荷を削減する必要がない場合
においても入出力を遅延させるため、不要に応答性やス
ループットを低下させるという問題があった。
テム負荷が低くシステム負荷を削減する必要がない場合
においても入出力を遅延させるため、不要に応答性やス
ループットを低下させるという問題があった。
【０００５】本発明の目的は、システム負荷が高い場合
は従来技術同様システム負荷の上昇を抑えるとともに、
システム負荷が低い場合は応答性やスループットの向上
を図ることができる入出力制御方法を提供することであ
る。
は従来技術同様システム負荷の上昇を抑えるとともに、
システム負荷が低い場合は応答性やスループットの向上
を図ることができる入出力制御方法を提供することであ
る。
【０００６】
【課題を解決するための手段】上記問題を解決するた
め、本発明の請求項１は計算機システムの負荷状況を監
視し、システム負荷が所定値より高い場合は、ホストコ
ンピュータと通信制御装置間の入出力を遅延させ、遅延
中に発生した複数のデータを一括して入出力し、入出力
回数を削減することによりシステム負荷の上昇を抑え、
システム負荷が所定値より低い場合は、システム負荷に
基づいて入出力の遅延を減少させることにより応答性や
スループットの向上を図るようにする。
め、本発明の請求項１は計算機システムの負荷状況を監
視し、システム負荷が所定値より高い場合は、ホストコ
ンピュータと通信制御装置間の入出力を遅延させ、遅延
中に発生した複数のデータを一括して入出力し、入出力
回数を削減することによりシステム負荷の上昇を抑え、
システム負荷が所定値より低い場合は、システム負荷に
基づいて入出力の遅延を減少させることにより応答性や
スループットの向上を図るようにする。
【０００７】また本発明の請求項２は、システム負荷に
加え単位時間当たりのデータ転送件数を監視し、システ
ム負荷が所定値より高い場合は、ホストコンピュータと
通信制御装置間の入出力を遅延させ、遅延中に発生した
複数のデータを一括して入出力し、入出力回数を削減す
ることによりシステム負荷の上昇を抑え、システム負荷
が所定値より低い場合は、システム負荷及び単位時間当
たりのデータ転送件数に基づいて入出力の遅延を減少さ
せることにより応答性やスループットの向上を図るよう
にする。
加え単位時間当たりのデータ転送件数を監視し、システ
ム負荷が所定値より高い場合は、ホストコンピュータと
通信制御装置間の入出力を遅延させ、遅延中に発生した
複数のデータを一括して入出力し、入出力回数を削減す
ることによりシステム負荷の上昇を抑え、システム負荷
が所定値より低い場合は、システム負荷及び単位時間当
たりのデータ転送件数に基づいて入出力の遅延を減少さ
せることにより応答性やスループットの向上を図るよう
にする。
【０００８】
【発明の実施の形態】第１実施例 以下、本発明の一実施例を説明する。第１実施例は、シ
ステム負荷に基づいて入出力を遅延させるものであり、
図１は本発明の第１実施例における構成例を表す図であ
る。１０はホストコンピュータ、２は通信制御装置、３
はホストコンピュータと通信制御装置を接続するチャネ
ル、４はＬＡＮ（Ｌｏｃａｌ ＡｒｅａＮｅｔｗｏｒ
ｋ）等のネットワークである。ホストコンピュータ１０
において、遅延時間決定部１１は、入出力の遅延時間を
決定する処理を行い、使用可能なＣＰＵ使用率の上限値
ＷMを記憶する最大ＣＰＵ使用率記憶領域１１１、定常
時に使用するＣＰＵ使用率Ｗmを記憶する定常ＣＰＵ使
用率記憶領域１１２、１回の入出力に要する負荷ＷIを
記憶する入出力負荷記憶領域１１３、入出力の遅延時間
の最大値ＴMを記憶する最大遅延時間記憶領域１１４、
算出した遅延時間ＴBを記憶する遅延時間記憶領域１１
５から構成される。
ステム負荷に基づいて入出力を遅延させるものであり、
図１は本発明の第１実施例における構成例を表す図であ
る。１０はホストコンピュータ、２は通信制御装置、３
はホストコンピュータと通信制御装置を接続するチャネ
ル、４はＬＡＮ（Ｌｏｃａｌ ＡｒｅａＮｅｔｗｏｒ
ｋ）等のネットワークである。ホストコンピュータ１０
において、遅延時間決定部１１は、入出力の遅延時間を
決定する処理を行い、使用可能なＣＰＵ使用率の上限値
ＷMを記憶する最大ＣＰＵ使用率記憶領域１１１、定常
時に使用するＣＰＵ使用率Ｗmを記憶する定常ＣＰＵ使
用率記憶領域１１２、１回の入出力に要する負荷ＷIを
記憶する入出力負荷記憶領域１１３、入出力の遅延時間
の最大値ＴMを記憶する最大遅延時間記憶領域１１４、
算出した遅延時間ＴBを記憶する遅延時間記憶領域１１
５から構成される。
【０００９】入出力制御部１２は、遅延時間記憶領域１
１５を参照し、指定された時間に従い入出力を遅延させ
る。データ保留用バッファ領域１３は、遅延中に発生し
たデータを保留する領域である。負荷監視部１４は、ホ
ストコンピュータの単位時間当たりのＣＰＵ使用率Ｗc
を監視し、ＣＰＵ使用率記憶領域１４１に設定する。
１５を参照し、指定された時間に従い入出力を遅延させ
る。データ保留用バッファ領域１３は、遅延中に発生し
たデータを保留する領域である。負荷監視部１４は、ホ
ストコンピュータの単位時間当たりのＣＰＵ使用率Ｗc
を監視し、ＣＰＵ使用率記憶領域１４１に設定する。
【００１０】以下、図２及び図３のフローチャートを用
いて図１の各部の動作を説明する。図２はホストコンピ
ュータ１０の遅延時間決定部１１の処理を示すフローチ
ャートである。本処理は、ホストコンピュータ１０の起
動時に処理を開始しホストコンピュータ１０が停止する
まで処理を続ける。ホストコンピュータ１０の起動時
は、遅延を行わないよう遅延時間ＴBを０ｍｓに初期設
定する（ステップ２００）。
いて図１の各部の動作を説明する。図２はホストコンピ
ュータ１０の遅延時間決定部１１の処理を示すフローチ
ャートである。本処理は、ホストコンピュータ１０の起
動時に処理を開始しホストコンピュータ１０が停止する
まで処理を続ける。ホストコンピュータ１０の起動時
は、遅延を行わないよう遅延時間ＴBを０ｍｓに初期設
定する（ステップ２００）。
【００１１】次に、負荷監視部１４から単位時間当たり
のＣＰＵ使用率Ｗcを取得し（ステップ２０１）、取得
したＣＰＵ使用率Ｗcを最大ＣＰＵ使用率ＷM（例えば７
０％）と比較し（ステップ２０２）、最大ＣＰＵ使用率
ＷMに達しているならば、これ以上負荷が上昇すること
を防止するため、遅延時間ＴBに最大遅延時間ＴM（例え
ば１０ｍｓ）を設定する（ステップ２０３）。
のＣＰＵ使用率Ｗcを取得し（ステップ２０１）、取得
したＣＰＵ使用率Ｗcを最大ＣＰＵ使用率ＷM（例えば７
０％）と比較し（ステップ２０２）、最大ＣＰＵ使用率
ＷMに達しているならば、これ以上負荷が上昇すること
を防止するため、遅延時間ＴBに最大遅延時間ＴM（例え
ば１０ｍｓ）を設定する（ステップ２０３）。
【００１２】最大ＣＰＵ使用率ＷMに達していないなら
ば、遅延時間ＴBが０ｍｓであるか判定し（ステップ２
０４）、０ｍｓである場合は更新を行わない。遅延時間
ＴBが０ｍｓでないならば、ＣＰＵ使用率を定常ＣＰＵ
使用率Ｗm（例えば６０％）に近づけるため、ＣＰＵ使
用率Ｗcに基づいて以下の手順で遅延時間ＴBを更新する
（ステップ２０５）。
ば、遅延時間ＴBが０ｍｓであるか判定し（ステップ２
０４）、０ｍｓである場合は更新を行わない。遅延時間
ＴBが０ｍｓでないならば、ＣＰＵ使用率を定常ＣＰＵ
使用率Ｗm（例えば６０％）に近づけるため、ＣＰＵ使
用率Ｗcに基づいて以下の手順で遅延時間ＴBを更新する
（ステップ２０５）。
【００１３】ＣＰＵ使用率Ｗcを定常ＣＰＵ使用率Ｗmに
近づけるために増減させるＣＰＵ使用率は、
近づけるために増減させるＣＰＵ使用率は、
【００１４】
【数１】Ｗm−Ｗc であるので、増減させる入出力の回数は、入出力負荷Ｗ
Iを用いると、
Iを用いると、
【００１５】
【数２】（Ｗm−Ｗc）／ ＷI と表せる。
【００１６】一方、現在の入出力の回数は、１０００／
ＴBである。よって、変更後の入出力回数は、
ＴBである。よって、変更後の入出力回数は、
【００１７】
【数３】１０００／ＴB＋（Ｗm−Ｗc）／ ＷI となり、上記入出力回数が０より大きい場合は、遅延時
間ＴBを以下の式で更新する。
間ＴBを以下の式で更新する。
【００１８】
【数４】ＴB＝１０００／（１０００／ＴB＋（Ｗm−Ｗ
c）／ＷI） 上記入出力回数が０以下である場合は、遅延時間ＴBに
最大遅延時間ＴMを設定する。
c）／ＷI） 上記入出力回数が０以下である場合は、遅延時間ＴBに
最大遅延時間ＴMを設定する。
【００１９】次に、遅延時間ＴBをホストコンピュータ
のタイマの精度に合わせて四捨五入する（ステップ２０
６）。また、更新後の遅延時間ＴBを最大遅延時間ＴMと
比較し（ステップ２０７）、最大遅延時間ＴMを超えて
いる場合は、最大遅延時間ＴMを設定する（ステップ２
０８）。
のタイマの精度に合わせて四捨五入する（ステップ２０
６）。また、更新後の遅延時間ＴBを最大遅延時間ＴMと
比較し（ステップ２０７）、最大遅延時間ＴMを超えて
いる場合は、最大遅延時間ＴMを設定する（ステップ２
０８）。
【００２０】以上の処理の後、遅延時間を変更したこと
によりＣＰＵ使用率に影響が出るまでの時間（例えば１
秒間）ｗａｉｔ（ステップ２０９）した後、ステップ２
０１に戻り以降の処理を繰り返す。
によりＣＰＵ使用率に影響が出るまでの時間（例えば１
秒間）ｗａｉｔ（ステップ２０９）した後、ステップ２
０１に戻り以降の処理を繰り返す。
【００２１】図３はホストコンピュータ１０の入出力制
御部１２の処理を示すフローチャートである。本処理
は、上位通信レイヤからデータ送信を要求されたとき、
及びタイマ割込みが発生したときに動作する処理であ
る。入力イベントを判定し（ステップ３００）、入力イ
ベントが入出力要求の場合は、以下の処理を行う。ま
ず、データ保留用バッファ領域１３にデータをコピーす
る（ステップ３０１）。次に、遅延時間ＴBで既にタイ
マが起動されているか判定し（ステップ３０２）、タイ
マが起動されている場合は処理を終了する。タイマが起
動されていない場合は、遅延時間ＴBがゼロであるか判
定する（ステップ３０３）。
御部１２の処理を示すフローチャートである。本処理
は、上位通信レイヤからデータ送信を要求されたとき、
及びタイマ割込みが発生したときに動作する処理であ
る。入力イベントを判定し（ステップ３００）、入力イ
ベントが入出力要求の場合は、以下の処理を行う。ま
ず、データ保留用バッファ領域１３にデータをコピーす
る（ステップ３０１）。次に、遅延時間ＴBで既にタイ
マが起動されているか判定し（ステップ３０２）、タイ
マが起動されている場合は処理を終了する。タイマが起
動されていない場合は、遅延時間ＴBがゼロであるか判
定する（ステップ３０３）。
【００２２】遅延時間ＴBがゼロである場合は、遅延を
行わないことを意味するため、遅延せずにそのまま入出
力を行う（ステップ３０５）。遅延時間ＴBがゼロでな
い場合は、ＴBでタイマを起動させる（ステップ３０
４）。入力イベントがタイマ割込みの場合は、データ保
留用バッファ領域１３に保留しているデータの入出力を
行い（ステップ３０５）処理を終わる。
行わないことを意味するため、遅延せずにそのまま入出
力を行う（ステップ３０５）。遅延時間ＴBがゼロでな
い場合は、ＴBでタイマを起動させる（ステップ３０
４）。入力イベントがタイマ割込みの場合は、データ保
留用バッファ領域１３に保留しているデータの入出力を
行い（ステップ３０５）処理を終わる。
【００２３】以上第１実施例によれば、ＣＰＵ使用率に
最大ＣＰＵ使用率と定常ＣＰＵ使用率の２つの基準を設
け、ＣＰＵ使用率が最大ＣＰＵ使用率に達している場合
は、遅延が許される最大時間で遅延を行いＣＰＵ使用率
の上昇を抑え、ＣＰＵ使用率が最大ＣＰＵ使用率に達し
ていない場合は、定常ＣＰＵ使用率に近づくよう遅延時
間をＣＰＵ使用率に基づいて更新することで、応答性や
スループットの向上を図ることができる。
最大ＣＰＵ使用率と定常ＣＰＵ使用率の２つの基準を設
け、ＣＰＵ使用率が最大ＣＰＵ使用率に達している場合
は、遅延が許される最大時間で遅延を行いＣＰＵ使用率
の上昇を抑え、ＣＰＵ使用率が最大ＣＰＵ使用率に達し
ていない場合は、定常ＣＰＵ使用率に近づくよう遅延時
間をＣＰＵ使用率に基づいて更新することで、応答性や
スループットの向上を図ることができる。
【００２４】第２実施例 以下、本発明の一実施例を説明する。第２実施例は、シ
ステム負荷及び単位時間当たりのデータ転送件数に基づ
いて入出力を遅延させるものであり、図４は本発明の第
２実施例における構成例を表す図である。４０はホスト
コンピュータ、５は通信制御装置、６はホストコンピュ
ータと通信制御装置を接続するチャネル、７はＬＡＮ等
のネットワークである。ホストコンピュータ４０におい
て、遅延データ数決定部４１は、入出力を遅延させるデ
ータ数を決定する処理を行い、使用可能なＣＰＵ使用率
の上限値ＷMを記憶する最大ＣＰＵ使用率記憶領域４１
１、定常時に使用するＣＰＵ使用率Ｗmを記憶する定常
ＣＰＵ使用率記憶領域４１２、１回の入出力に要する負
荷ＷIを記憶する入出力負荷記憶領域４１３、入出力を
遅延させるデータ数の最大値ＤMを記憶する最大遅延デ
ータ数記憶領域４１４、算出した遅延データ数ＤBを記
憶する遅延データ数記憶領域４１５から構成される。
ステム負荷及び単位時間当たりのデータ転送件数に基づ
いて入出力を遅延させるものであり、図４は本発明の第
２実施例における構成例を表す図である。４０はホスト
コンピュータ、５は通信制御装置、６はホストコンピュ
ータと通信制御装置を接続するチャネル、７はＬＡＮ等
のネットワークである。ホストコンピュータ４０におい
て、遅延データ数決定部４１は、入出力を遅延させるデ
ータ数を決定する処理を行い、使用可能なＣＰＵ使用率
の上限値ＷMを記憶する最大ＣＰＵ使用率記憶領域４１
１、定常時に使用するＣＰＵ使用率Ｗmを記憶する定常
ＣＰＵ使用率記憶領域４１２、１回の入出力に要する負
荷ＷIを記憶する入出力負荷記憶領域４１３、入出力を
遅延させるデータ数の最大値ＤMを記憶する最大遅延デ
ータ数記憶領域４１４、算出した遅延データ数ＤBを記
憶する遅延データ数記憶領域４１５から構成される。
【００２５】入出力制御部４２は、遅延データ数記憶領
域４１５を参照し、指定されたデータ数に従い入出力を
遅延させる処理を行い、入出力を保留しているデータの
カウンタＣDを記憶する保留データカウンタ領域４２
１、入出力の遅延時間の最大値ＴMを記憶する最大遅延
時間記憶領域４２２から構成される。上記最大遅延時間
記憶領域４２２は、データ転送が止まり遅延が解除され
ないことを防止するタイマのタイマ値として使用する。
域４１５を参照し、指定されたデータ数に従い入出力を
遅延させる処理を行い、入出力を保留しているデータの
カウンタＣDを記憶する保留データカウンタ領域４２
１、入出力の遅延時間の最大値ＴMを記憶する最大遅延
時間記憶領域４２２から構成される。上記最大遅延時間
記憶領域４２２は、データ転送が止まり遅延が解除され
ないことを防止するタイマのタイマ値として使用する。
【００２６】データ保留用バッファ領域４３は、遅延中
に発生したデータを保留する領域である。負荷監視部４
４は、ホストコンピュータの単位時間当たりのＣＰＵ使
用率Ｗcを監視し、ＣＰＵ使用率記憶領域４４１に設定
する。データ転送件数監視部１５は、ホストコンピュー
タの単位時間当たりのデータ転送件数ＷDを監視し、デ
ータ転送件数記憶領域４５１に設定する。
に発生したデータを保留する領域である。負荷監視部４
４は、ホストコンピュータの単位時間当たりのＣＰＵ使
用率Ｗcを監視し、ＣＰＵ使用率記憶領域４４１に設定
する。データ転送件数監視部１５は、ホストコンピュー
タの単位時間当たりのデータ転送件数ＷDを監視し、デ
ータ転送件数記憶領域４５１に設定する。
【００２７】以下、図５及び図６のフローチャートを用
いて図４の各部の動作を説明する。図５は、ホストコン
ピュータ４０の遅延データ数決定部４１の処理を示すフ
ローチャートである。本処理は、ホストコンピュータ４
０の起動時に処理を開始しホストコンピュータ４０が停
止するまで処理を続ける。ホストコンピュータ４０の起
動時は、遅延を行わないよう遅延データ数ＤBを０に初
期設定する（ステップ５００）。
いて図４の各部の動作を説明する。図５は、ホストコン
ピュータ４０の遅延データ数決定部４１の処理を示すフ
ローチャートである。本処理は、ホストコンピュータ４
０の起動時に処理を開始しホストコンピュータ４０が停
止するまで処理を続ける。ホストコンピュータ４０の起
動時は、遅延を行わないよう遅延データ数ＤBを０に初
期設定する（ステップ５００）。
【００２８】次に、負荷監視部４４から単位時間当たり
のＣＰＵ使用率Ｗcを取得し（ステップ５０１）、取得
したＣＰＵ使用率Ｗcを最大ＣＰＵ使用率ＷM（例えば７
０％）と比較し（ステップ５０２）、最大ＣＰＵ使用率
ＷMに達しているならば、これ以上負荷が上昇すること
を防止するため、遅延データ数ＤBに最大遅延データ数
ＤM（例えば５０）を設定する（ステップ５０３）。
のＣＰＵ使用率Ｗcを取得し（ステップ５０１）、取得
したＣＰＵ使用率Ｗcを最大ＣＰＵ使用率ＷM（例えば７
０％）と比較し（ステップ５０２）、最大ＣＰＵ使用率
ＷMに達しているならば、これ以上負荷が上昇すること
を防止するため、遅延データ数ＤBに最大遅延データ数
ＤM（例えば５０）を設定する（ステップ５０３）。
【００２９】最大ＣＰＵ使用率ＷMに達していないなら
ば、データ転送件数監視部４５からホストコンピュータ
の単位時間当たりのデータ転送件数ＷDを取得し（ステ
ップ５０４）、ＣＰＵ使用率を定常ＣＰＵ使用率Ｗm
（例えば６０％）に近づけるため、ＣＰＵ使用率Ｗc及
び単位時間当たりのデータ転送件数ＷDに基づいて以下
の手順で遅延データ数ＤBを更新する（ステップ５０
５）。
ば、データ転送件数監視部４５からホストコンピュータ
の単位時間当たりのデータ転送件数ＷDを取得し（ステ
ップ５０４）、ＣＰＵ使用率を定常ＣＰＵ使用率Ｗm
（例えば６０％）に近づけるため、ＣＰＵ使用率Ｗc及
び単位時間当たりのデータ転送件数ＷDに基づいて以下
の手順で遅延データ数ＤBを更新する（ステップ５０
５）。
【００３０】第１実施例と同様に、ＣＰＵ使用率を定常
ＣＰＵ使用率Ｗmに近づけるために増減させる入出力の
回数は、入出力負荷ＷIを用いると、
ＣＰＵ使用率Ｗmに近づけるために増減させる入出力の
回数は、入出力負荷ＷIを用いると、
【００３１】
【数５】（ Ｗm− Ｗc）／ ＷI と表せる。
【００３２】一方、現在の入出力の回数は、
【００３３】
【数６】ＷD／ＤB である。よって、変更後の入出力回数は、
【００３４】
【数７】ＷD／ＤB＋（ Ｗm− Ｗc）／ ＷI となり、上記入出力回数が０より大きい場合は、遅延デ
ータ数ＤBを以下の式で更新する。
ータ数ＤBを以下の式で更新する。
【００３５】
【数８】 ＤB＝ＷD／（ ＷD／ＤB＋（ Ｗm−Ｗc）／ ＷI ） 上記入出力回数が０以下である場合は、遅延データ数Ｄ
Bに最大遅延データ数ＤMを設定する。
Bに最大遅延データ数ＤMを設定する。
【００３６】次に、遅延データ数ＤBが整数になるよう
に、小数第一位を四捨五入する。（ステップ５０６）ま
た、更新後の遅延データ数ＤBを最大遅延データ数ＤMと
比較し（ステップ５０７）、最大遅延データ数ＤMを超
えている場合は、最大遅延データ数ＤMを設定する（ス
テップ５０８）。
に、小数第一位を四捨五入する。（ステップ５０６）ま
た、更新後の遅延データ数ＤBを最大遅延データ数ＤMと
比較し（ステップ５０７）、最大遅延データ数ＤMを超
えている場合は、最大遅延データ数ＤMを設定する（ス
テップ５０８）。
【００３７】以上の処理の後、遅延データ数ＤBを変更
したことによりＣＰＵ使用率に影響が出るまでの時間
（例えば１秒間）ｗａｉｔ（ステップ５０９）した後、
ステップ５０１に戻り以降の処理を繰り返す。
したことによりＣＰＵ使用率に影響が出るまでの時間
（例えば１秒間）ｗａｉｔ（ステップ５０９）した後、
ステップ５０１に戻り以降の処理を繰り返す。
【００３８】図６はホストコンピュータ４０の入出力制
御部４２の処理を示すフローチャートである。本処理
は、上位通信レイヤからデータ送信を要求されたとき、
及びタイマ割込みが発生したときに動作する処理であ
る。入力イベントを判定し（ステップ６００）、入力イ
ベントが入出力要求の場合は、以下の処理を行う。ま
ず、データ保留用バッファ領域４３にデータをコピーす
る（ステップ６０１）。次に、既にタイマが起動中であ
るか判定し（ステップ６０２）、起動中でなければタイ
マ値を最大遅延時間ＴM（例えば１０ｍｓ）にセットし
てタイマを起動させる（ステップ６０３）。
御部４２の処理を示すフローチャートである。本処理
は、上位通信レイヤからデータ送信を要求されたとき、
及びタイマ割込みが発生したときに動作する処理であ
る。入力イベントを判定し（ステップ６００）、入力イ
ベントが入出力要求の場合は、以下の処理を行う。ま
ず、データ保留用バッファ領域４３にデータをコピーす
る（ステップ６０１）。次に、既にタイマが起動中であ
るか判定し（ステップ６０２）、起動中でなければタイ
マ値を最大遅延時間ＴM（例えば１０ｍｓ）にセットし
てタイマを起動させる（ステップ６０３）。
【００３９】次に、保留データカウンタＣDをカウント
アップして（ステップ６０４）、遅延データ数ＤBと比
較する（ステップ６０５）。保留データカウンタＣDが
遅延データ数ＤB以上であるならば、起動中のタイマを
停止させ（ステップ６０６）、保留データカウンタＣD
をゼロクリアした（ステップ６０７）後、入出力を行う
（ステップ６０８）。カウンタＣDが遅延データ数ＤB未
満であるならば、処理を終了する。入力イベントがタイ
マ割込みの場合は、保留データカウンタＣDをゼロクリ
アした（ステップ６０７）後、データ保留用バッファ領
域１３に保留しているデータの入出力を行い（ステップ
３０５）処理を終わる。
アップして（ステップ６０４）、遅延データ数ＤBと比
較する（ステップ６０５）。保留データカウンタＣDが
遅延データ数ＤB以上であるならば、起動中のタイマを
停止させ（ステップ６０６）、保留データカウンタＣD
をゼロクリアした（ステップ６０７）後、入出力を行う
（ステップ６０８）。カウンタＣDが遅延データ数ＤB未
満であるならば、処理を終了する。入力イベントがタイ
マ割込みの場合は、保留データカウンタＣDをゼロクリ
アした（ステップ６０７）後、データ保留用バッファ領
域１３に保留しているデータの入出力を行い（ステップ
３０５）処理を終わる。
【００４０】以上第２実施例によれば、ＣＰＵ使用率に
最大ＣＰＵ使用率と定常ＣＰＵ使用率の２つの基準を設
け、ＣＰＵ使用率が最大ＣＰＵ使用率に達している場合
は、遅延が許される最大値のデータが発生するまで、入
出力を遅延することによりＣＰＵ使用率の上昇を抑え、
ＣＰＵ使用率が最大ＣＰＵ使用率に達していない場合
は、定常ＣＰＵ使用率に近づくよう遅延データ数をＣＰ
Ｕ使用率、及び単位時間当たりのデータ転送件数に基づ
いて更新することで、応答性やスループットの向上を図
ることができる。
最大ＣＰＵ使用率と定常ＣＰＵ使用率の２つの基準を設
け、ＣＰＵ使用率が最大ＣＰＵ使用率に達している場合
は、遅延が許される最大値のデータが発生するまで、入
出力を遅延することによりＣＰＵ使用率の上昇を抑え、
ＣＰＵ使用率が最大ＣＰＵ使用率に達していない場合
は、定常ＣＰＵ使用率に近づくよう遅延データ数をＣＰ
Ｕ使用率、及び単位時間当たりのデータ転送件数に基づ
いて更新することで、応答性やスループットの向上を図
ることができる。
【００４１】
【発明の効果】以上、本発明によれば、システム負荷が
所定値より高い場合は、ホストコンピュータと通信制御
装置間の入出力を遅延させ、遅延中に発生した複数のデ
ータを一括して入出力し、入出力回数を削減することに
よりシステム負荷の上昇を抑え、システム負荷が所定値
より低い場合は、システム負荷や単位時間当たりのデー
タ転送件数に基づいて遅延を減少させることにより、応
答性やスループットの向上を図ることができる。
所定値より高い場合は、ホストコンピュータと通信制御
装置間の入出力を遅延させ、遅延中に発生した複数のデ
ータを一括して入出力し、入出力回数を削減することに
よりシステム負荷の上昇を抑え、システム負荷が所定値
より低い場合は、システム負荷や単位時間当たりのデー
タ転送件数に基づいて遅延を減少させることにより、応
答性やスループットの向上を図ることができる。
【図１】第１実施例における入出力制御方法の構成例を
示す図である。
示す図である。
【図２】第１実施例における遅延時間決定部のフローチ
ャートである。
ャートである。
【図３】第１実施例における入出力制御部のフローチャ
ートである。
ートである。
【図４】第２実施例における入出力制御方法の構成例を
示す図である。
示す図である。
【図５】第２実施例における遅延データ数決定部のフロ
ーチャートである。
ーチャートである。
【図６】第２実施例における入出力制御部のフローチャ
ートである。
ートである。
２…通信制御装置、 ３…チャネル、
４…ネットワーク、５…通信制御装置、 ６…
チャネル、 ７…ネットワーク、１０…ホストコ
ンピュータ、 １１…遅延時間決定部、１２…入出力制
御部、１３…データ保留用バッファ領域、 １４…負荷
監視部、４０…ホストコンピュータ、 ４１…遅延時間
決定部、４２…入出力制御部、４３…データ保留用バッ
ファ領域、 ４４…負荷監視部、４５…データ転送件数
監視部、 １１１…最大ＣＰＵ使用率記憶領域、１１
２…定常ＣＰＵ使用率記憶領域、１１３…入出力負荷記
憶領域、１１４…最大遅延時間記憶領域、 １１５…
遅延時間記憶領域、１４１…ＣＰＵ使用率記憶領域、
２００，２０１，２０２，２０３，２０４，２０５，２
０６，２０７，２０８，２０９…フローチャートの各処
理ステップ、３００，３０１，３０２，３０３，３０
４，３０５…フローチャートの各処理ステップ、
４１１…最大ＣＰＵ使用率記憶領域、４１２…定常ＣＰ
Ｕ使用率記憶領域、４１３…入出力負荷記憶領域、４１
４…最大遅延データ数記憶領域、４１５…遅延データ数
記憶領域、４２１…保留データカウンタ領域、 ４２２
…最大遅延時間記憶領域、４４１…ＣＰＵ使用率記憶領
域、 ４５１…データ転送件数記憶領域、５００，５
０１，５０２，５０３，５０４，５０５，５０６，５０
７，５０８，５０９…フローチャートの各処理ステッ
プ、６００，６０１，６０２，６０３，６０４，６０
５，６０６，６０７，６０８…フローチャートの各処理
ステップ。
４…ネットワーク、５…通信制御装置、 ６…
チャネル、 ７…ネットワーク、１０…ホストコ
ンピュータ、 １１…遅延時間決定部、１２…入出力制
御部、１３…データ保留用バッファ領域、 １４…負荷
監視部、４０…ホストコンピュータ、 ４１…遅延時間
決定部、４２…入出力制御部、４３…データ保留用バッ
ファ領域、 ４４…負荷監視部、４５…データ転送件数
監視部、 １１１…最大ＣＰＵ使用率記憶領域、１１
２…定常ＣＰＵ使用率記憶領域、１１３…入出力負荷記
憶領域、１１４…最大遅延時間記憶領域、 １１５…
遅延時間記憶領域、１４１…ＣＰＵ使用率記憶領域、
２００，２０１，２０２，２０３，２０４，２０５，２
０６，２０７，２０８，２０９…フローチャートの各処
理ステップ、３００，３０１，３０２，３０３，３０
４，３０５…フローチャートの各処理ステップ、
４１１…最大ＣＰＵ使用率記憶領域、４１２…定常ＣＰ
Ｕ使用率記憶領域、４１３…入出力負荷記憶領域、４１
４…最大遅延データ数記憶領域、４１５…遅延データ数
記憶領域、４２１…保留データカウンタ領域、 ４２２
…最大遅延時間記憶領域、４４１…ＣＰＵ使用率記憶領
域、 ４５１…データ転送件数記憶領域、５００，５
０１，５０２，５０３，５０４，５０５，５０６，５０
７，５０８，５０９…フローチャートの各処理ステッ
プ、６００，６０１，６０２，６０３，６０４，６０
５，６０６，６０７，６０８…フローチャートの各処理
ステップ。
Claims (2)
- 【請求項１】ホストコンピュータが通信制御装置を介し
てネットワークに接続される計算機システムにおいて、
システムの負荷状況を監視し、システム負荷が所定値よ
り高い場合は、ホストコンピュータと通信制御装置間の
入出力を遅延させ、遅延中に発生した複数のデータを一
括して入出力し、入出力回数を削減することによりシス
テム負荷の上昇を抑え、システム負荷が所定値より低い
場合は、システム負荷に基づいて入出力の遅延を減少さ
せることにより応答性やスループットの向上を図ること
を特徴とする入出力制御方法。 - 【請求項２】ホストコンピュータが通信制御装置を介し
てネットワークに接続される計算機システムにおいて、
システムの負荷状況及び単位時間当たりのデータ転送件
数を監視し、システム負荷が所定値より高い場合は、ホ
ストコンピュータと通信制御装置間の入出力を遅延さ
せ、遅延中に発生した複数のデータを一括して入出力
し、入出力回数を削減することによりシステム負荷の上
昇を抑え、システム負荷が所定値より低い場合は、シス
テム負荷及び単位時間当たりのデータ転送件数に基づい
て入出力の遅延を減少させることにより応答性やスルー
プットの向上を図ることを特徴とする入出力制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10179995A JP2000010888A (ja) | 1998-06-26 | 1998-06-26 | 入出力制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10179995A JP2000010888A (ja) | 1998-06-26 | 1998-06-26 | 入出力制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000010888A true JP2000010888A (ja) | 2000-01-14 |
Family
ID=16075624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10179995A Pending JP2000010888A (ja) | 1998-06-26 | 1998-06-26 | 入出力制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000010888A (ja) |
-
1998
- 1998-06-26 JP JP10179995A patent/JP2000010888A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7480238B2 (en) | Dynamic packet training | |
| US8112555B2 (en) | Peripheral adapter interrupt frequency control by estimating processor load at the peripheral adapter | |
| US6757897B1 (en) | Apparatus and methods for scheduling and performing tasks | |
| US7636310B2 (en) | Communication control system and communication control method | |
| US7676610B2 (en) | Device and method for optimization of target host device process handling according to the status and the priority of the target host device process | |
| JP2000115365A (ja) | 電気通信交換システム用のバ―スト性リアルタイムトラヒックの予測制御 | |
| US20220094640A1 (en) | Congestion control method and apparatus, communications network, and computer storage medium | |
| US20240089214A1 (en) | Data processing method and related device | |
| JP2001014243A (ja) | 受信割込処理装置 | |
| US20020188749A1 (en) | Receive performance of a network adapter by dynamically tuning its interrupt delay | |
| WO2021002022A1 (ja) | 通信装置、通信方法及びプログラム | |
| JP2000010888A (ja) | 入出力制御方法 | |
| JP2004171172A (ja) | プロセッサ負荷制御機能をもつ記憶制御装置 | |
| JP2001092798A (ja) | 負荷分散型マルチプロセッサシステム及び方法 | |
| JPH11237993A (ja) | タスクの優先度制御方法およびタスクの優先度制御装置 | |
| JP4089506B2 (ja) | ファイル共有システム及びサーバー並びにプログラム | |
| RU2772112C1 (ru) | Способ и устройство для контроля перегрузки сети на базе кадра pfc, система и носитель данных | |
| JPS60183659A (ja) | 情報転送制御方式 | |
| JP2000312244A (ja) | ネットワークインタフェース切替方法およびその装置、その記録媒体 | |
| JP2008148278A (ja) | リソース管理装置及びそれを用いた無線ネットワーク制御装置 | |
| JP4031838B2 (ja) | データ転送処理管理装置 | |
| JPH04329443A (ja) | タスク制御方式 | |
| US20110055421A1 (en) | Information processing apparatus, method for controlling information processing apparatus, and program | |
| JP2004064135A (ja) | オペレーション装置、及び、通信制御方法 | |
| JP2003264596A (ja) | 通信デバイス、携帯端末、通信方法を実現するためのプログラム |