JP2000003943A - Film carrier and its manufacture and semiconductor device using the film carrier - Google Patents

Film carrier and its manufacture and semiconductor device using the film carrier

Info

Publication number
JP2000003943A
JP2000003943A JP14541499A JP14541499A JP2000003943A JP 2000003943 A JP2000003943 A JP 2000003943A JP 14541499 A JP14541499 A JP 14541499A JP 14541499 A JP14541499 A JP 14541499A JP 2000003943 A JP2000003943 A JP 2000003943A
Authority
JP
Japan
Prior art keywords
film carrier
semiconductor element
insulator layer
conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14541499A
Other languages
Japanese (ja)
Other versions
JP3255891B2 (en
Inventor
Atsushi Hino
敦司 日野
Toshiki Naito
俊樹 内藤
Masakazu Sugimoto
正和 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP14541499A priority Critical patent/JP3255891B2/en
Publication of JP2000003943A publication Critical patent/JP2000003943A/en
Application granted granted Critical
Publication of JP3255891B2 publication Critical patent/JP3255891B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a film carrier which can cope enough with a reduction in semiconductor device wiring pitch and an enhancement in mounting density and be lessened in mounting density and where inner leads and outer leads can be surely bonded, a semiconductor device provided with the film carrier, and a manufacturing method of the film carrier. SOLUTION: Conductive circuits 5 are buried in an insulating layer 6 so as not to be exposed through the surfaces 6a and 6b of the insulating layer 6, and conduction paths 7 and 8 are provided to the conductive circuits 5 so as to be paired up extending from the surfaces 5a and 5b of the conductive circuits 5 and deviating from each other in position in the plane direction of the conduction circuit 5. The conduction paths 7 and 8 are each connected to bumps 9 and 10 so as to electrically connect the conductive circuits 5 to the bumps 9 and 10. The bumps 9 formed on the one edges of the conduction paths 7 are brought into contact with electrodes 12 provided to a semiconductor device 3, and the semiconductor device 3 is mounted on a film carrier 2. An insulating resin layer 4 is formed on the one side 6a of the insulating layer 6 so as to cover the semiconductor device 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、フィルムキャリ
ア、これらを用いた半導体装置およびフィルムキャリア
の製造方法に関する。
The present invention relates to a film carrier, a semiconductor device using the same, and a method of manufacturing the film carrier.

【0002】[0002]

【従来の技術】半導体素子を実装する方法としては、従
来からフィルムキャリア方式が採用されており、フィル
ムキャリア上のリードと半導体素子の電極とのインナー
ボンディングには、接続用の金属突出物(以下「バン
プ」という。)が利用されている。
2. Description of the Related Art Conventionally, a film carrier method has been adopted as a method for mounting a semiconductor element. A metal projection for connection (hereinafter referred to as a metal projection) is used for inner bonding between a lead on the film carrier and an electrode of the semiconductor element. "Bump") is used.

【0003】しかしながら、上記バンプを半導体素子の
電極面に形成する場合には、通常、電極面にチタンやク
ロムなどの接着用金属層、および銅、白金、パラジウム
などバンプ金属の拡散防止のためのバリアー金属層をス
パッタエッチング法や蒸着法などによって形成して、そ
の上に金などのバンプを形成する必要があり、工程が極
めて煩雑となる。さらに、電極面でのバンプ形成工程で
半導体素子や電極面を汚染したり、損傷したりするおそ
れもある。
However, when the above-mentioned bump is formed on the electrode surface of the semiconductor element, usually, a metal layer for adhesion such as titanium and chromium and a diffusion of bump metal such as copper, platinum and palladium are formed on the electrode surface. It is necessary to form a barrier metal layer by a sputter etching method or a vapor deposition method, and to form a bump such as gold on the barrier metal layer, which makes the process extremely complicated. Furthermore, there is a possibility that the semiconductor element and the electrode surface may be contaminated or damaged in the bump forming step on the electrode surface.

【0004】また、上記のような電極面でのバンプ形成
を行わないボンディング方法としては、フィルムの厚み
方向に導電性を有する、所謂異方導電フィルムを用いた
方法も提案されている。具体的には、カーボンブラック
やグラファイト、ニッケル、銅、銀などの導電性粒子を
絶縁性フィルム内に厚み方向に配向させて分散させたも
のが用いられている。しかしながら、分散している導電
性粒子の配向が不充分な場合には、半導体素子の電極部
とフィルムキャリアのリード部との電気的接続も不確実
となり、接続信頼性の点で問題を有するものである。
As a bonding method that does not form a bump on the electrode surface as described above, a method using a so-called anisotropic conductive film having conductivity in the thickness direction of the film has been proposed. Specifically, an insulating film in which conductive particles such as carbon black, graphite, nickel, copper, and silver are oriented and dispersed in an insulating film is used. However, if the orientation of the dispersed conductive particles is insufficient, the electrical connection between the electrode portion of the semiconductor element and the lead portion of the film carrier becomes uncertain, and there is a problem in connection reliability. It is.

【0005】一方、フィルムキャリアのリード側にバン
プを形成して、半導体素子の電極部に直接接続する方法
も提案されている。しかしながら、この方法では半導体
素子の配線がファインピッチとなったり高密度化した場
合に、このような半導体素子に対応する回路やバンプを
フィルムキャリア上に形成することが難しくなり、ま
た、接続操作にも細心の注意を払う必要がある。
On the other hand, there has been proposed a method of forming a bump on the lead side of a film carrier and directly connecting the bump to an electrode portion of a semiconductor element. However, this method makes it difficult to form circuits and bumps corresponding to such a semiconductor element on a film carrier when the wiring of the semiconductor element has a fine pitch or has a high density. You also need to be very careful.

【0006】さらに、従来から用いられている絶縁性フ
ィルム表面に配線回路やリード部を有するフィルムキャ
リアを用いた場合、通常、インナーリードボンディング
面積よりもアウターリードボンディング面積の方が大き
くなるために、最終的な実装面積は半導体素子の大きさ
(面積)よりも大きくなり、今後さらに小型化を要求さ
れる場合に、充分に対応できなくなるおそれがある。
Further, when a conventionally used film carrier having a wiring circuit and a lead portion on the surface of an insulating film is used, the outer lead bonding area is usually larger than the inner lead bonding area. The final mounting area is larger than the size (area) of the semiconductor element, and if further miniaturization is required in the future, it may not be possible to sufficiently cope with it.

【0007】また、実装後の半導体素子を保護するため
に、半導体素子の周囲を絶縁性樹脂にて封止する場合が
多い。従来のフィルムキャリアは、導電性回路が露出し
ているために、封止に用いる絶縁性樹脂が導電性回路に
直接接触する。しかしながら、絶縁性樹脂と導電性回路
を形成する金属物質とは密着性が低いためにその界面に
空気中の水分などが侵入して、半導体装置としての信頼
性を低下させるというおそれもある。
Further, in order to protect the semiconductor element after mounting, the periphery of the semiconductor element is often sealed with an insulating resin. In the conventional film carrier, since the conductive circuit is exposed, the insulating resin used for sealing directly contacts the conductive circuit. However, since the insulating resin and the metal substance forming the conductive circuit have low adhesion, moisture in the air may enter the interface to reduce the reliability of the semiconductor device.

【0008】[0008]

【発明が解決しようとする課題】本発明は、上記従来の
問題に鑑みてなされたものであって、半導体素子配線の
ファインピッチ化や高密度実装化に充分に対応でき、イ
ンナーリードボンディングやアウターリードボンディン
グにおいても確実な接続操作を行えるとともに、実装面
積をできるだけ小さくできるフィルムキャリア、これら
を用いた半導体装置およびフィルムキャリアの製造方法
を提供することを目的とするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and can sufficiently cope with fine pitch and high-density mounting of semiconductor element wiring. An object of the present invention is to provide a film carrier capable of performing a reliable connection operation even in lead bonding and reducing the mounting area as much as possible, a semiconductor device using the same, and a method of manufacturing the film carrier.

【0009】また、半導体素子の封止に用いる絶縁性樹
脂とフィルムキャリアとの間の密着性に優れ、信頼性の
高い半導体装置を提供することをも目的とするものであ
る。
It is another object of the present invention to provide a highly reliable semiconductor device having excellent adhesion between an insulating resin used for sealing a semiconductor element and a film carrier.

【0010】[0010]

【課題を解決するための手段】本発明者らは、従来のフ
ィルムキャリアと異なり、導電回路を絶縁性フィルム表
面に形成せずにフィルム内に埋設して、絶縁性フィルム
表面に導電回路が露出しないようにし、埋設された導電
回路と接続された導通路端部のみをフィルム表面に露出
させて、この端部を用いて半導体素子の電極部と接続し
たり、外部基板のランド部と接続することによって、上
記本発明の目的を達成できるフィルムキャリアが得られ
ることを見出し、本発明のフィルムキャリアを完成する
に至った。
SUMMARY OF THE INVENTION The present inventors differ from conventional film carriers in that a conductive circuit is embedded in a film without forming the conductive circuit on the surface of the insulating film, and the conductive circuit is exposed on the surface of the insulating film. So that only the end of the conductive path connected to the buried conductive circuit is exposed on the film surface, and the end is used to connect to the electrode of the semiconductor element or to the land of the external substrate. As a result, they have found that a film carrier that can achieve the object of the present invention can be obtained, and have completed the film carrier of the present invention.

【0011】また、本発明者らは、上記フィルムキャリ
アの半導体素子搭載部に半導体素子を搭載し、その半導
体素子の周囲を絶縁性樹脂で封止することによって、上
記本発明の目的を達成できる半導体装置が得られること
を見出し、本発明の半導体装置を完成するに至った。即
ち、本発明は、導電回路が表面に露出しないように絶縁
体層内に埋設され、かつ前記導電回路から前記絶縁体層
の両表面に達する導通路が形成されていることを特徴と
するフィルムキャリアを提供するものである。
The present inventors can achieve the object of the present invention by mounting a semiconductor element on the semiconductor element mounting portion of the film carrier and sealing the periphery of the semiconductor element with an insulating resin. They have found that a semiconductor device can be obtained, and have completed the semiconductor device of the present invention. That is, the present invention provides a film characterized in that a conductive circuit is buried in an insulator layer so that the conductive circuit is not exposed on the surface, and a conductive path extending from the conductive circuit to both surfaces of the insulator layer is formed. Offer a career.

【0012】特に、半導体素子搭載部の前記絶縁体層の
表面が凹状に加工されているフィルムキャリアを提供す
るものである。
In particular, the present invention provides a film carrier in which the surface of the insulator layer of the semiconductor element mounting portion is processed into a concave shape.

【0013】また、半導体素子搭載部の前記絶縁体層に
貫通孔が穿設されているフィルムキャリアを提供するも
のである。
Another object of the present invention is to provide a film carrier in which a through hole is formed in the insulator layer of the semiconductor element mounting portion.

【0014】さらに、本発明は、上記フィルムキャリア
の導通路の片端部に半導体素子の電極を接続し、前記半
導体素子を搭載してなる半導体装置を提供するものであ
る。
Further, the present invention provides a semiconductor device in which an electrode of a semiconductor element is connected to one end of a conduction path of the film carrier and the semiconductor element is mounted.

【0015】特に、前記半導体素子が絶縁性樹脂にて封
止されている半導体装置を提供するものである。
In particular, the present invention provides a semiconductor device in which the semiconductor element is sealed with an insulating resin.

【0016】また、前記絶縁性樹脂が低弾性のエラスト
マー樹脂である半導体装置を提供するものである。
Another object of the present invention is to provide a semiconductor device in which the insulating resin is a low elastic elastomer resin.

【0017】本発明において「半導体素子」とは、半導
体素子集合体(ダイシング後のシリコンチップなど)、
半導体装置搭載用回路基板、LCD用回路基板、ハイブ
リッドICなどのファインピッチ回路基板などを包含
し、「導電回路」とは、配線パターンのみならず、電
極、リードなどを包含する広い概念のことである。
In the present invention, the term "semiconductor element" refers to a semiconductor element assembly (such as a silicon chip after dicing),
Includes circuit boards for mounting semiconductor devices, circuit boards for LCDs, fine-pitch circuit boards such as hybrid ICs, etc., and "conductive circuit" is a broad concept that includes not only wiring patterns but also electrodes and leads. is there.

【0018】[0018]

【作用】本発明のフィルムキャリアによれば、導電回路
が表面に露出しないように絶縁体層内に埋設され、かつ
前記導電回路から前記絶縁体層の両表面に達する導通路
が形成されているので、導電回路のパターン形状は、半
導体素子のパターン形状に左右されずに自由に設計する
ことができ、しかも多層に導電回路を形成することによ
って、3次元的な設計も容易となり、ファインピッチ化
や高密度実装化に充分に対応できるものである。また、
半導体素子を封止する絶縁性樹脂が導電回路に接触せ
ず、絶縁性樹脂と絶縁体層とが直接接触して、界面を形
成している。したがって、絶縁性樹脂と絶縁体層との密
着性に優れ、その界面に水分などが侵入することを防
ぎ、半導体装置としての信頼性が大幅に向上する。
According to the film carrier of the present invention, the conductive circuit is buried in the insulator layer so as not to be exposed on the surface, and the conductive path extending from the conductive circuit to both surfaces of the insulator layer is formed. Therefore, the pattern shape of the conductive circuit can be freely designed without being influenced by the pattern shape of the semiconductor element. In addition, by forming the conductive circuit in multiple layers, the three-dimensional design becomes easy, and the fine pitch is improved. Or high-density mounting. Also,
The insulating resin that seals the semiconductor element does not come into contact with the conductive circuit, and the insulating resin and the insulating layer come into direct contact to form an interface. Therefore, the adhesiveness between the insulating resin and the insulator layer is excellent, moisture is prevented from entering the interface, and the reliability as a semiconductor device is greatly improved.

【0019】特に、半導体素子搭載部の前記絶縁体層の
表面が凹状に加工されている場合には、フィルムキャリ
アに半導体素子を搭載する際に、凹部に半導体素子を落
とし込むことにより、半導体素子の電極と導通路の片端
部とを接続することができ、位置決めが容易となるとと
もに、接続信頼性が向上する。
In particular, when the surface of the insulator layer of the semiconductor element mounting portion is processed into a concave shape, the semiconductor element is dropped into the concave portion when the semiconductor element is mounted on the film carrier. The electrode and one end of the conductive path can be connected, which facilitates positioning and improves connection reliability.

【0020】また、半導体素子搭載部の前記絶縁体層に
貫通孔が穿設されている場合には、半導体素子を封止す
る際に、ボイドの捲き込みなどが防止される。さらに、
絶縁性樹脂と絶縁体層との接触面積が増大するので、絶
縁性樹脂の接着力が向上する。
In the case where a through hole is formed in the insulator layer of the semiconductor element mounting portion, winding of a void or the like is prevented when the semiconductor element is sealed. further,
Since the contact area between the insulating resin and the insulator layer is increased, the adhesive strength of the insulating resin is improved.

【0021】本発明の半導体装置によれば、上記のフィ
ルムキャリアの導通路の片端部に半導体素子の電極を接
続し、前記半導体素子を搭載しているので、上記の理由
により、ファインピッチ化や高密度実装化に充分に対応
できる。
According to the semiconductor device of the present invention, the electrode of the semiconductor element is connected to one end of the conductive path of the film carrier, and the semiconductor element is mounted. It can fully cope with high-density mounting.

【0022】特に、前記半導体素子が絶縁性樹脂にて封
止されている場合には、上記の理由により、絶縁性樹脂
と絶縁体層との密着性に優れ、その界面に水分などが侵
入することを防ぎ、半導体装置としての信頼性が大幅に
向上する。
In particular, when the semiconductor element is sealed with an insulating resin, the adhesion between the insulating resin and the insulating layer is excellent, and moisture or the like enters the interface for the above-described reason. This significantly improves the reliability of the semiconductor device.

【0023】また、前記絶縁性樹脂が低弾性のエラスト
マー樹脂である場合には、半導体素子への応力による悪
影響が防止され、半導体装置としての信頼性が大幅に向
上する。
When the insulating resin is a low-elastic elastomer resin, adverse effects due to stress on the semiconductor element are prevented, and the reliability of the semiconductor device is greatly improved.

【0024】[0024]

【実施例】以下、本発明を詳細に説明するため実施例を
挙げるが、本発明はこれら実施例によって何ら限定され
るものではない。
EXAMPLES Hereinafter, the present invention will be described in detail with reference to Examples, but the present invention is not limited to these Examples.

【0025】図1は、本発明のフィルムキャリアを用い
た半導体装置の第1の実施例を示す断面図である。図1
に示される半導体装置1は、異方導電体のフィルムキャ
リア2と、フィルムキャリア2の半導体素子搭載部に搭
載された半導体素子3と、半導体素子3を封止する絶縁
性樹脂層4とから構成されている。
FIG. 1 is a sectional view showing a first embodiment of a semiconductor device using the film carrier of the present invention. FIG.
The semiconductor device 1 shown in FIG. 1 includes an anisotropic conductor film carrier 2, a semiconductor element 3 mounted on a semiconductor element mounting portion of the film carrier 2, and an insulating resin layer 4 for sealing the semiconductor element 3. Have been.

【0026】フィルムキャリア2において、導電回路5
は、可撓性を有する絶縁体層6内に絶縁体層6の両面6
a,6bに露出しないように埋設されており、導電回路
5の両面5a,5bから絶縁体層6の両面6a,6bま
でそれぞれ延出する導通路7,8が、導電回路5の面方
向にずれて対をなして形成されている。各導通路7,8
は、絶縁体層6の両面6a,6bよりも外方向に突出し
て形成されたバンプ9,10にそれぞれ接続しており、
導電回路5と各バンプ9,10とは、各導通路7,8を
介して導通している。
In the film carrier 2, the conductive circuit 5
Are provided on both sides 6 of the insulator layer 6 within the insulator layer 6 having flexibility.
a, 6b, which are buried so as not to be exposed, and extend from both surfaces 5a, 5b of the conductive circuit 5 to both surfaces 6a, 6b of the insulator layer 6, respectively, in the direction of the surface of the conductive circuit 5. It is formed in pairs with a shift. Each conduction path 7, 8
Are connected to bumps 9 and 10 formed so as to protrude outward from both surfaces 6a and 6b of the insulator layer 6, respectively.
The conductive circuit 5 is electrically connected to the bumps 9 and 10 via the conductive paths 7 and 8.

【0027】このフィルムキャリア2の一方の導通路7
の片端部に形成されたバンプ9は、半導体素子3の基板
11の片面に形成された電極12に接触して、電気的に
接続され、フィルムキャリア2は半導体素子3を搭載し
ている。さらに、この半導体素子3を被覆するように、
絶縁体層6の片面6aに接して、絶縁性樹脂層4が形成
されている。
One of the conductive paths 7 of the film carrier 2
The bump 9 formed at one end of the film carrier 2 contacts and is electrically connected to the electrode 12 formed on one surface of the substrate 11 of the semiconductor element 3, and the semiconductor element 3 is mounted on the film carrier 2. Further, so as to cover the semiconductor element 3,
An insulating resin layer 4 is formed in contact with one surface 6a of the insulator layer 6.

【0028】このように形成された半導体装置1のバン
プ10を図示しない外部基板のランド部に接続すること
によって、半導体素子3の電極12とランド部とが異方
向(絶縁体層6の厚み方向)に導通される。
By connecting the bumps 10 of the semiconductor device 1 thus formed to lands on an external substrate (not shown), the electrodes 12 of the semiconductor element 3 and the lands are in different directions (the thickness direction of the insulator layer 6). ).

【0029】導電回路5の形成材料としては、導電性を
有する材料、例えば金属などであれば特に限定するもの
ではない。導電回路5の厚みは、特に限定されないが、
1〜200μm、好ましくは5〜80μmに設定するこ
とが好ましい。
The material for forming the conductive circuit 5 is not particularly limited as long as the material has conductivity, for example, metal. Although the thickness of the conductive circuit 5 is not particularly limited,
It is preferable to set the thickness to 1 to 200 μm, preferably 5 to 80 μm.

【0030】本発明のフィルムキャリア2に用いられる
絶縁体層6の形成材料としては、導電回路5、導通路
7,8およびバンプ9,10を安定して支持し、実質的
に電気絶縁特性を有するものであれば特に限定されな
い。具体的には、ポリエステル系樹脂、エポキシ系樹
脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチレ
ン系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、アク
リロニトリル−ブタジエン−スチレン(ABS)共重合
体樹脂、ポリカーボネート系樹脂、シリコーン系樹脂、
フッ素系樹脂などの熱硬化性樹脂または熱可塑性樹脂が
挙げられ、これらのうち、耐熱性、加熱による寸法安定
性および機械的強度に優れるポリイミド系樹脂が特に好
適に使用される。
As a material for forming the insulator layer 6 used in the film carrier 2 of the present invention, the conductive circuit 5, the conductive paths 7, 8 and the bumps 9, 10 are stably supported, and the electric insulating property is substantially improved. It is not particularly limited as long as it has. Specifically, polyester resin, epoxy resin, urethane resin, polystyrene resin, polyethylene resin, polyamide resin, polyimide resin, acrylonitrile-butadiene-styrene (ABS) copolymer resin, polycarbonate resin, Silicone resin,
A thermosetting resin such as a fluorine-based resin or a thermoplastic resin is exemplified. Among them, a polyimide-based resin having excellent heat resistance, dimensional stability by heating, and mechanical strength is particularly preferably used.

【0031】絶縁体層6の厚みは、特に限定されない
が、十分な機械的強度や可撓性を有するようにするた
め、2〜500μm、好ましくは5〜150μmに設定
することが好ましい。
The thickness of the insulator layer 6 is not particularly limited, but is preferably set to 2 to 500 μm, preferably 5 to 150 μm in order to have sufficient mechanical strength and flexibility.

【0032】導通路7,8およびバンプ9,10を構成
する形成材料としては、導電性を有するものであれば特
に限定されず、公知の金属材料が使用できるが、例えば
金、銀、銅、白金、鉛、錫、ニッケル、コバルト、イン
ジウム、ロジウム、クロム、タングステン、ルテニウム
などの単独金属、またはこれらを成分とする各種合金、
例えば、半田、ニッケル−錫、金−コバルト、さらに導
電性粉末を分散した導電性ペーストなどが挙げられる。
The material for forming the conductive paths 7 and 8 and the bumps 9 and 10 is not particularly limited as long as it has conductivity, and known metal materials can be used. For example, gold, silver, copper, Single metals such as platinum, lead, tin, nickel, cobalt, indium, rhodium, chromium, tungsten, ruthenium, or various alloys containing these,
For example, solder, nickel-tin, gold-cobalt, and a conductive paste in which a conductive powder is dispersed may be used.

【0033】導通路7,8を構成する形成材料は、バン
プ9,10を構成する形成材料と同一の物質であっても
別の物質であってもよいが、通常は同一の物質を使用
し、またこの場合、導通路7,8とバンプ9,10とは
一体的に形成されることが好ましい。また、図2に示さ
れるように、3種類の形成材料を用いた構造にしてもよ
い。すなわち、導電回路5に接続する導通路部13には
銅などの安価な金属物質を用い、半導体素子3の電極1
2に接続するバンプ9の表層14には接続信頼性の高い
金などを用いる。そして、導通路部13と表層14との
間に介在する中間層15には、金属物質の相互反応を防
止するためのバリア性金属物質としてニッケルなどを用
いる。さらに、上記3種類の形成材料を用いた構造に限
定するものではなく、4種類以上の形成材料を用いた多
層構造に形成してもよい。
The material forming the conductive paths 7 and 8 may be the same or different from the material forming the bumps 9 and 10, but usually the same material is used. In this case, it is preferable that the conductive paths 7 and 8 and the bumps 9 and 10 are formed integrally. Further, as shown in FIG. 2, a structure using three types of forming materials may be employed. That is, an inexpensive metal material such as copper is used for the conductive path portion 13 connected to the conductive circuit 5, and the electrode 1 of the semiconductor element 3 is used.
Gold or the like having high connection reliability is used for the surface layer 14 of the bump 9 connected to the bump 2. For the intermediate layer 15 interposed between the conduction path portion 13 and the surface layer 14, nickel or the like is used as a barrier metal material for preventing the mutual reaction of the metal material. Furthermore, the present invention is not limited to the structure using the above three types of forming materials, but may be formed into a multilayer structure using four or more types of forming materials.

【0034】バンプ9,10の高さは特に限定されるも
のではないが、数μm〜数十μm程度とすることが好ま
しい。また、このバンプ9,10の形状は、図1に示さ
れるようなマッシュルーム状(傘状)あるいは半球状の
他、角柱、円柱、球体、錐体(円錐、角錐)であっても
よい。さらに、バンプ9,10の底面における形状は、
三角形、正方形、長方形、台形、平行四辺形、その他の
多角形であってもよい。このように、バンプ9,10を
絶縁体層6の両面6a,6bよりも外方向へ突出させる
ことは、半導体素子3の電極12や図示しない外部基板
のランド部との接続時の位置決めの容易性や接続の確実
性のためには効果的である。なお、本発明ではこのよう
に導通路端部がバンプ状に盛り上がらず、絶縁体層6の
両面6a,6bと同一平面上まで各導通路7,8が形成
された態様をも包含することはいうまでもない。すなわ
ち、搭載する半導体素子や接続する外部基板のレイアウ
トや回路の形状などによって任意に設計することができ
る。
The height of the bumps 9 and 10 is not particularly limited, but is preferably about several μm to several tens μm. The shape of the bumps 9 and 10 may be a mushroom (umbrella) or hemisphere as shown in FIG. 1, or may be a prism, cylinder, sphere, or cone (cone or pyramid). Further, the shapes of the bottom surfaces of the bumps 9 and 10 are as follows.
It may be a triangle, square, rectangle, trapezoid, parallelogram, or other polygon. Protruding the bumps 9 and 10 outward from both surfaces 6a and 6b of the insulator layer 6 as described above facilitates positioning at the time of connection with the electrode 12 of the semiconductor element 3 and the land portion of the external substrate (not shown). It is effective for reliability and connection reliability. It should be noted that the present invention also encompasses an embodiment in which the conductive paths 7 and 8 are formed up to the same plane as the both surfaces 6a and 6b of the insulator layer 6 without the end of the conductive path rising in a bump shape. Needless to say. That is, it can be arbitrarily designed according to the layout of the semiconductor element to be mounted, the external board to be connected, the shape of the circuit, and the like.

【0035】半導体素子3を封止する絶縁性樹脂層4の
形成材料としては、エポキシ系樹脂、シリコーン系樹脂
などの公知のものが使用可能である。本実施例におい
て、半導体素子3を封止する絶縁性樹脂層4が、金属リ
ードなどの導電回路5と接触する部分がなく、絶縁体層
6と直接接触して界面を形成しているので、絶縁体層6
との密着性に優れ、水分などが界面に侵入せず、半導体
装置としての信頼性が大幅に向上する。
As a material for forming the insulating resin layer 4 for encapsulating the semiconductor element 3, a known material such as an epoxy resin or a silicone resin can be used. In the present embodiment, since the insulating resin layer 4 for sealing the semiconductor element 3 has no portion in contact with the conductive circuit 5 such as a metal lead, and directly contacts the insulator layer 6 to form an interface. Insulator layer 6
With excellent adhesion to water, moisture does not enter the interface, and the reliability as a semiconductor device is greatly improved.

【0036】図3は、本発明のフィルムキャリアを用い
た半導体装置の第2の実施例を示す断面図である。本実
施例において図1の参照符号が付された部分は、同一ま
たは相当する部分を示す。図3に示される半導体装置1
において注目すべきは、絶縁体層6の片面6aに半導体
素子3を収容する凹部6cが形成され、凹部6cの底面
6dにバンプ9が形成されている。凹部6cは、半導体
素子3の外形と同等以上に設定する必要がある。さら
に、フィルムキャリア2に半導体素子3を搭載した際
に、半導体素子3の電極11とフィルムキャリア2のバ
ンプ9との間に位置ズレが生じないようにその大きさお
よび位置精度を設定するようにする。
FIG. 3 is a sectional view showing a second embodiment of the semiconductor device using the film carrier of the present invention. In this embodiment, the portions denoted by reference numerals in FIG. 1 indicate the same or corresponding portions. Semiconductor device 1 shown in FIG.
It should be noted that a recess 6c for accommodating the semiconductor element 3 is formed on one surface 6a of the insulator layer 6, and a bump 9 is formed on a bottom surface 6d of the recess 6c. The recess 6c needs to be set to be equal to or larger than the outer shape of the semiconductor element 3. Furthermore, when the semiconductor element 3 is mounted on the film carrier 2, the size and the position accuracy are set so that a positional shift does not occur between the electrode 11 of the semiconductor element 3 and the bump 9 of the film carrier 2. I do.

【0037】なお、半導体素子3の電極12が突出して
いる場合には、多段状に凹部を形成してもよく、絶縁体
層6の片面6aに半導体素子3に嵌合する嵌合凹部を形
成し、さらに嵌合凹部の底面に半導体素子3の電極12
を収容する収容凹部を形成してもよい。
When the electrode 12 of the semiconductor element 3 protrudes, a concave part may be formed in a multi-stage shape, and a fitting concave part for fitting the semiconductor element 3 is formed on one surface 6 a of the insulator layer 6. Further, the electrode 12 of the semiconductor element 3 is
May be formed.

【0038】半導体素子3を収容する凹部6cを絶縁体
層6の半導体素子3側の片面6aに形成することによっ
て、半導体素子3を搭載する際に、凹部6cに半導体素
子3を落とし込むことにより、半導体素子3の電極11
とフィルムキャリア2のバンプ9とを接続することがで
き、位置決めや接続操作が極めて簡単となるとともに、
接続信頼性が向上する。また、フィルムキャリア2に半
導体素子3を搭載して半導体装置1とした場合に、全体
の厚みも薄くなるので、薄型軽量化に効果的である。
By forming the recess 6c for accommodating the semiconductor element 3 on one surface 6a of the insulator layer 6 on the semiconductor element 3 side, the semiconductor element 3 is dropped into the recess 6c when the semiconductor element 3 is mounted. Electrode 11 of semiconductor element 3
And the bumps 9 of the film carrier 2 can be connected, so that the positioning and connection operation are extremely simple,
Connection reliability is improved. Further, when the semiconductor device 3 is mounted on the film carrier 2 to form the semiconductor device 1, the overall thickness is reduced, which is effective in reducing the thickness and weight.

【0039】図4は、本発明のフィルムキャリアを用い
た半導体装置の第3の実施例を示す断面図である。図4
に示される半導体装置1において注目すべきは、インナ
ーリードボンディング部の導通路7(図4において上
側)よりも、アウターリードボンディング部の導通路8
(図4において下側)のピッチを狭くした点である。こ
のように設計することによって、従来の半導体装置に比
べて大きさ(面積)を小さくすることができるのであ
る。
FIG. 4 is a sectional view showing a third embodiment of the semiconductor device using the film carrier of the present invention. FIG.
It should be noted that the conductive path 8 of the outer lead bonding portion is higher than the conductive path 7 (the upper side in FIG. 4) of the inner lead bonding portion.
This is a point that the pitch (lower side in FIG. 4) is narrowed. By designing in this way, the size (area) can be reduced as compared with the conventional semiconductor device.

【0040】図5は、本発明のフィルムキャリアを用い
た半導体装置の第4の実施例を示す断面図である。図5
に示される半導体装置1において注目すべきは、導電回
路5が多層構造をしている点である。すなわち、絶縁体
層6内に埋設された導電回路5は、厚み方向に離反して
積層された第1および第2導電回路16,17が導通路
18を介して接続されることにより形成されており、各
導電回路16,17の外方向の面から絶縁体層6の両面
6a,6bまでそれぞれ延出する導通路7,8が形成さ
れている。このように導電回路5を多層構造とすること
によって、導電回路5が単層のものよりも半導体素子の
配線設計における自由度が増すので好ましいものであ
る。
FIG. 5 is a sectional view showing a fourth embodiment of the semiconductor device using the film carrier of the present invention. FIG.
It should be noted that the conductive circuit 5 has a multilayer structure. That is, the conductive circuit 5 buried in the insulator layer 6 is formed by connecting the first and second conductive circuits 16 and 17 stacked apart from each other in the thickness direction via the conductive path 18. In addition, conductive paths 7 and 8 are formed to extend from the outer surfaces of the conductive circuits 16 and 17 to both surfaces 6a and 6b of the insulator layer 6, respectively. It is preferable that the conductive circuit 5 has a multi-layered structure, since the conductive circuit 5 has a greater degree of freedom in wiring design of a semiconductor element than a single-layer conductive circuit.

【0041】図6は、本発明のフィルムキャリアを用い
た半導体装置の第5の実施例を示す断面図である。図6
に示される半導体装置1において注目すべきは、絶縁体
層6を厚み方向に貫通する微細貫通孔19が穿設されて
いる点である。微細貫通孔19の径は、絶縁体層6の強
度に問題が生じない限り特に限定されない。また、複数
の微細貫通孔19を穿設し、その配列をできる限り均等
にすることが好ましい。
FIG. 6 is a sectional view showing a fifth embodiment of the semiconductor device using the film carrier of the present invention. FIG.
It should be noted that a fine through hole 19 penetrating the insulator layer 6 in the thickness direction is formed in the semiconductor device 1 shown in FIG. The diameter of the fine through-hole 19 is not particularly limited as long as no problem occurs in the strength of the insulator layer 6. Further, it is preferable to form a plurality of fine through holes 19 and arrange the arrangement as evenly as possible.

【0042】微細貫通孔19を穿設することによって、
半導体素子3を封止する際に、ボイドの捲き込みなどが
防止される。さらに、半導体素子3を封止する絶縁性樹
脂層4の樹脂と絶縁体層6との接触面積が増大するの
で、絶縁性樹脂の接着力が向上する。
By forming the fine through holes 19,
When the semiconductor element 3 is sealed, winding of a void or the like is prevented. Furthermore, since the contact area between the resin of the insulating resin layer 4 for sealing the semiconductor element 3 and the insulator layer 6 increases, the adhesive strength of the insulating resin improves.

【0043】また、図6においては、半導体素子3とフ
ィルムキャリア2との接続を確実なものとするために接
着剤層20を介在させている。接着剤層20の形成材料
としては、エポキシ系樹脂、フッ素系樹脂、ポリイミド
系樹脂などを用いることができ、熱圧着によって接着性
を発現する熱可塑性の樹脂が好適である。また、接着剤
層20は、半導体素子側、フィルムキャリア側のいずれ
かに予め積層しておいたり、フィルム状またはリボン状
にしたものを接続時に介在させて用いることができる。
なお、接着剤層20の形成材料と絶縁体層6との密着性
が低い場合には、接着剤が部分的に剥離して、その界面
に水分などが微細貫通孔19を介して侵入するおそれが
あるので、接着剤層20を封止するための封止材21を
微細貫通孔19内に充填するのが好ましい。この封止材
21の形成材料は、使用する絶縁体層6の形成材料に従
って、密着性の良好な材料が適宜選択される。
In FIG. 6, an adhesive layer 20 is interposed to ensure the connection between the semiconductor element 3 and the film carrier 2. As a material for forming the adhesive layer 20, an epoxy-based resin, a fluorine-based resin, a polyimide-based resin, or the like can be used, and a thermoplastic resin that exhibits adhesiveness by thermocompression bonding is preferable. In addition, the adhesive layer 20 can be used by previously laminating it on either the semiconductor element side or the film carrier side, or in the form of a film or ribbon and interposing at the time of connection.
When the adhesiveness between the material for forming the adhesive layer 20 and the insulator layer 6 is low, the adhesive may be partially peeled off, and moisture or the like may enter the interface through the fine through holes 19. Therefore, it is preferable that the sealing material 21 for sealing the adhesive layer 20 is filled in the fine through holes 19. As a material for forming the sealing material 21, a material having good adhesion is appropriately selected according to a material for forming the insulator layer 6 to be used.

【0044】このようにしてフィルムキャリア2に半導
体素子3を搭載した半導体装置1は、図6に示されるよ
うに、半導体素子3側と反対側のバンプ10を外部基板
22のランド部23に接続して、実装される。
In the semiconductor device 1 having the semiconductor element 3 mounted on the film carrier 2 as described above, the bump 10 on the side opposite to the semiconductor element 3 is connected to the land 23 of the external substrate 22 as shown in FIG. And implemented.

【0045】図7は、本発明のフィルムキャリアを用い
た半導体装置の第6の実施例を示す断面図である。図7
に示される半導体装置1において注目すべきは、半導体
素子3がエラストマー樹脂層24にて被覆され、さらに
エポキシ樹脂のような熱硬化性樹脂からなる絶縁性樹脂
層4にて半導体素子3とエラストマー樹脂層24とを被
覆している点である。エラストマー樹脂層24の形成材
料としては、フッ素系樹脂、シリコーン系樹脂などが好
ましく、封止方法としては、ポッティング、キャスティ
ングなどの方法が好適に採用される。このように、低弾
性のエラストマー樹脂層24を絶縁性樹脂層4と半導体
素子3との間に介在させることによって、半導体素子へ
の応力による悪影響が防止され、さらにエラストマー樹
脂層24と絶縁性樹脂層4との密着性が良好であるの
で、両層4,24が強固に接着され、半導体素子として
の信頼性が大幅に向上する。
FIG. 7 is a sectional view showing a sixth embodiment of the semiconductor device using the film carrier of the present invention. FIG.
It should be noted that the semiconductor element 3 is covered with an elastomer resin layer 24, and the semiconductor element 3 and the elastomer resin are formed on an insulating resin layer 4 made of a thermosetting resin such as an epoxy resin. That is, the layer 24 is covered. As a material for forming the elastomer resin layer 24, a fluorine-based resin, a silicone-based resin, or the like is preferable, and as a sealing method, a method such as potting or casting is suitably adopted. By interposing the low-elasticity elastomer resin layer 24 between the insulating resin layer 4 and the semiconductor element 3 in this manner, adverse effects due to stress on the semiconductor element are prevented, and the elastomer resin layer 24 and the insulating resin Since the adhesion to the layer 4 is good, the layers 4 and 24 are firmly adhered to each other, and the reliability as a semiconductor element is greatly improved.

【0046】図8は、本発明のフィルムキャリアを用い
た半導体装置の第7の実施例を示す断面図である。図8
に示される半導体装置1は、図3、図6および図7に示
される各半導体装置1の特徴部分を複合させたものであ
る。図8に示される半導体装置1において特に注目すべ
きは、微細貫通孔19内にまでエラストマー樹脂が延出
して充填されており、エラストマー樹脂を封止する封止
材21が絶縁体層6の半導体素子3側と反対側の面6b
に形成されている点である。
FIG. 8 is a sectional view showing a seventh embodiment of the semiconductor device using the film carrier of the present invention. FIG.
The semiconductor device 1 shown in FIG. 3 is a composite of the characteristic portions of the semiconductor devices 1 shown in FIGS. 3, 6, and 7. It should be particularly noted in the semiconductor device 1 shown in FIG. 8 that the elastomer resin extends to the inside of the fine through hole 19 and is filled, and the sealing material 21 for sealing the elastomer resin is formed of the semiconductor material of the insulator layer 6. Surface 6b opposite to element 3 side
It is a point formed in.

【0047】図9は、本発明のフィルムキャリアを用い
た半導体装置の第8の実施例を示す断面図である。図9
に示されるように、絶縁体層6の片面6aに、搭載すべ
き半導体素子3に嵌合するように嵌合凹部6cを形成す
ることによって、半導体素子3の搭載は、半導体素子3
を嵌合凹部6cに落とし込むだけで簡単に位置合わせが
できる。さらに、半導体素子3に接続すべきバンプ9の
導電物質として、半田を用いることによって、バンプ9
を加熱するだけで容易に接続できるようになり、工程が
簡略化できるものである。
FIG. 9 is a sectional view showing an eighth embodiment of a semiconductor device using the film carrier of the present invention. FIG.
As shown in FIG. 2, the fitting recess 6c is formed on one surface 6a of the insulator layer 6 so as to fit the semiconductor element 3 to be mounted.
Is simply dropped into the fitting recess 6c. Further, by using solder as a conductive material of the bump 9 to be connected to the semiconductor element 3, the bump 9
Can be easily connected only by heating the substrate, and the process can be simplified.

【0048】図10は、本発明のフィルムキャリアを用
いた半導体装置の第9の実施例を示す断面図である。半
田バンプを用いた場合には、絶縁体層6の片面6aに形
成する凹部6cの大きさを半導体素子3の大きさよりも
ある程度大きくしていても、図10に示されるように、
半田の融着によるセルフアラインメント効果が生じて、
矢符A方向に半導体素子3がずれる。したがって、精確
な位置合わせが不要となる。
FIG. 10 is a sectional view showing a ninth embodiment of the semiconductor device using the film carrier of the present invention. When solder bumps are used, as shown in FIG. 10, even if the size of the recess 6c formed on one surface 6a of the insulator layer 6 is somewhat larger than the size of the semiconductor element 3,
The self-alignment effect due to the fusion of the solder occurs,
The semiconductor element 3 shifts in the direction of arrow A. Therefore, precise positioning is not required.

【0049】以上の図1〜図10に示されるフィルムキ
ャリア2において、インナーリードボンディング部の導
通路7とアウターリードボンディング部の導通路8と
は、そのピッチが異なる態様を示したが、本発明は導通
路7,8のピッチが同一となる態様をも包含する。
In the film carrier 2 shown in FIGS. 1 to 10 described above, the conductive path 7 of the inner lead bonding section and the conductive path 8 of the outer lead bonding section have different pitches. Also includes a mode in which the pitch of the conductive paths 7 and 8 is the same.

【0050】図11は、図1に示される半導体装置1の
製造工程を示す断面図であり、例えば以下のようにして
製造することができる。
FIG. 11 is a cross-sectional view showing a manufacturing process of the semiconductor device 1 shown in FIG. 1, and can be manufactured, for example, as follows.

【0051】まず、図11(A)に示されるように、第
1絶縁体層61の片面61aに公知の方法にて、例えば
銅回路などの導電回路5を形成する。第1絶縁体層61
の片面61aへの導電回路5の形成方法としては、メッ
キ法、スパッタリング法、CVD法などが挙げられる。
First, as shown in FIG. 11A, a conductive circuit 5 such as a copper circuit is formed on one surface 61a of the first insulator layer 61 by a known method. First insulator layer 61
As a method for forming the conductive circuit 5 on the one surface 61a, a plating method, a sputtering method, a CVD method, or the like can be used.

【0052】その後、図11(B)に示されるように、
導通路を形成すべき領域の絶縁体層61に導通回路5の
表面5aまで達する第1孔部63を第1絶縁体層61の
みに形成して、第1孔部63の底部において導通回路5
が露出するようにする。この第1孔部63の形成方法と
しては、パンチングなどの機械的穿孔方法、フォトリソ
グラフィー加工、プラズマ加工、化学エッチング加工、
レーザー加工などが挙げられるが、ファインピッチ化に
対応するためには微細加工が可能なレーザー加工が好ま
しく、特に紫外域に発振波長を有する紫外レーザーを用
いた穿孔加工を用いることが望ましい。このように形成
する孔部は5〜200μm、好ましくは8〜100μm
程度の大きさに形成する。
Thereafter, as shown in FIG.
A first hole 63 reaching the surface 5a of the conductive circuit 5 is formed only in the first insulator layer 61 in the insulator layer 61 in a region where a conductive path is to be formed, and the conductive circuit 5 is formed at the bottom of the first hole 63.
Is exposed. Examples of the method of forming the first hole 63 include mechanical punching such as punching, photolithography, plasma processing, chemical etching, and the like.
Laser processing and the like can be mentioned. In order to cope with fine pitch, laser processing capable of fine processing is preferable, and in particular, it is preferable to use perforation processing using an ultraviolet laser having an oscillation wavelength in an ultraviolet region. The hole thus formed is 5 to 200 μm, preferably 8 to 100 μm
It is formed to the size of about.

【0053】次に、図11(C)に示されるように、導
通回路5の露出している表面5bを被覆するように、熱
圧着、押出成型、流延塗布などによって第2絶縁体層6
2を積層して、導通回路5を埋設状態とする。なお、第
2絶縁体層62は、第1絶縁体層61と同種の樹脂から
形成しても異種の樹脂から形成してもよい。
Next, as shown in FIG. 11 (C), the second insulator layer 6 is formed by thermocompression bonding, extrusion molding, casting coating or the like so as to cover the exposed surface 5b of the conduction circuit 5.
2 and the conductive circuit 5 is buried. The second insulator layer 62 may be formed from the same resin as the first insulator layer 61 or from a different resin.

【0054】本発明のフィルムキャリアは、絶縁体層6
内に導電回路5を埋設しており、導電回路5が絶縁体層
6の両面6a,6bに露出していないことを特徴として
いる。導電回路5の埋設方法としては、製造が容易とい
う観点から、第1および第2絶縁体層61,62にて挟
着するようにして積層することが好ましい。
The film carrier of the present invention comprises an insulating layer 6
A conductive circuit 5 is buried therein, and the conductive circuit 5 is not exposed on both surfaces 6a and 6b of the insulator layer 6. As a method of embedding the conductive circuit 5, it is preferable that the conductive circuit 5 be laminated so as to be sandwiched between the first and second insulator layers 61 and 62 from the viewpoint of easy manufacture.

【0055】その後、図11(D)に示されるように、
第2絶縁体層62に対して、上記と同様にして、導通回
路5の表面5bまで達する第2孔部64を形成する。
Thereafter, as shown in FIG.
In the same manner as described above, a second hole 64 reaching the surface 5b of the conductive circuit 5 is formed in the second insulator layer 62.

【0056】次に、図11(E)に示されるように、第
1および第2孔部63,64に導電物質をそれぞれ充填
して、導通路7,8およびバンプ9,10を形成し、フ
ィルムキャリア2を得る。
Next, as shown in FIG. 11E, the first and second holes 63 and 64 are filled with a conductive material, respectively, to form the conductive paths 7 and 8 and the bumps 9 and 10, A film carrier 2 is obtained.

【0057】第1および第2孔部63,64への導電物
質の充填の方法としては、電解メッキや無電解メッキな
どのメッキ法、CVD法、溶融金属浴に浸漬して導電物
質を析出させる方法などの化学的充填法、導電物質を加
圧注入する物理的充填法などが挙げられるが、導通回路
5を電極とした電解メッキによる方法が、簡便な方法で
あるので好ましい。したがって、本発明において導電物
質の充填とは、物理的に導電物質を埋め込むことだけで
なく、上記化学的析出などによるものも含む広い概念の
ことである。
As a method for filling the first and second holes 63 and 64 with a conductive material, a plating method such as electrolytic plating or electroless plating, a CVD method, or a method of immersing the conductive material in a molten metal bath to precipitate the conductive material. Examples thereof include a chemical filling method such as a method, and a physical filling method in which a conductive substance is injected under pressure, and a method by electrolytic plating using the conductive circuit 5 as an electrode is preferable because it is a simple method. Therefore, the filling of the conductive material in the present invention is a broad concept including not only physically embedding the conductive material but also the above-described chemical deposition.

【0058】なお、第1および第2孔部63,64は第
1および第2絶縁体層61,62を積層した後に形成し
てもよく、また第1孔部63の形成後に導電物質を充填
して導通路8およびバンプ10を形成した後に、第2孔
部64を形成してもよい。次に、図11(F)に示され
るように、フィルムキャリア2に半導体素子3を搭載
し、フィルムキャリア2のバンプ9と半導体素子3の電
極12とを熱圧着あるいは超音波、リフローなどの手法
を用いて接続する。接続の方法は、電極12を構成する
金属種によって適宜選択する。
Note that the first and second holes 63 and 64 may be formed after the first and second insulator layers 61 and 62 are laminated, or a conductive material may be filled after the first hole 63 is formed. After the formation of the conductive path 8 and the bump 10, the second hole 64 may be formed. Next, as shown in FIG. 11 (F), the semiconductor element 3 is mounted on the film carrier 2, and the bumps 9 of the film carrier 2 and the electrodes 12 of the semiconductor element 3 are bonded by thermocompression, ultrasonic waves, reflow, or the like. Connect using. The connection method is appropriately selected depending on the kind of metal constituting the electrode 12.

【0059】最後に、図11(G)に示されるように、
フィルムキャリア2に接続された半導体素子3の周囲を
絶縁性樹脂層4にて封止することによって、半導体装置
1を得る。封止方法としては、トランスファー成形、ポ
ッティング、キャスティングなど公知の手法を採用す
る。
Finally, as shown in FIG.
The semiconductor device 1 is obtained by sealing the periphery of the semiconductor element 3 connected to the film carrier 2 with the insulating resin layer 4. As a sealing method, a known method such as transfer molding, potting, and casting is adopted.

【0060】なお、図3および図8〜図10に示される
ように、絶縁体層6の片面6aに半導体素子3を収容す
る凹部6cを形成する場合には、図11(B)の工程に
おける第1孔部63の形成方法と同様の方法を採用す
る。
As shown in FIG. 3 and FIGS. 8 to 10, when the recess 6c for housing the semiconductor element 3 is formed on one surface 6a of the insulator layer 6, the process shown in FIG. A method similar to the method of forming the first hole 63 is employed.

【0061】[0061]

【発明の効果】以上のように、本発明のフィルムキャリ
アによれば、導電回路のパターン形状は、半導体素子の
パターン形状に左右されずに自由に設計することがで
き、しかも多層に導電回路を形成することによって、3
次元的な設計も容易となり、ファインピッチ化や高密度
実装化に充分に対応できるものである。また、半導体素
子を封止する絶縁性樹脂とフィルムキャリアの絶縁体層
との密着性に優れ、その界面に水分などが侵入すること
を防ぎ、半導体装置としての信頼性が大幅に向上する。
As described above, according to the film carrier of the present invention, the pattern shape of the conductive circuit can be freely designed without being affected by the pattern shape of the semiconductor element. By forming
Dimensional design is also facilitated, and it can sufficiently cope with fine pitch and high-density mounting. Further, the adhesiveness between the insulating resin for sealing the semiconductor element and the insulator layer of the film carrier is excellent, and the intrusion of moisture or the like into the interface is prevented, and the reliability as a semiconductor device is greatly improved.

【0062】特に、半導体素子搭載部の前記絶縁体層の
表面が凹状に加工されている場合には、フィルムキャリ
アに半導体素子を搭載する際に、凹部に半導体素子を落
とし込むことにより、半導体素子の電極と導通路の片端
部とを接続することができ、位置決めが容易となるとと
もに、接続信頼性が向上する。
In particular, when the surface of the insulator layer of the semiconductor element mounting portion is processed into a concave shape, the semiconductor element is dropped into the concave portion when the semiconductor element is mounted on the film carrier. The electrode and one end of the conductive path can be connected, which facilitates positioning and improves connection reliability.

【0063】また、半導体素子搭載部の前記絶縁体層に
貫通孔が穿設されている場合には、半導体素子を封止す
る際に、ボイドの捲き込みなどが防止される。さらに、
絶縁性樹脂と絶縁体層との接触面積が増大するので、絶
縁性樹脂の接着力が向上する。
In the case where a through hole is formed in the insulator layer of the semiconductor element mounting portion, when the semiconductor element is sealed, winding of a void or the like is prevented. further,
Since the contact area between the insulating resin and the insulator layer is increased, the adhesive strength of the insulating resin is improved.

【0064】本発明の半導体装置によれば、上記のフィ
ルムキャリアの導通路の片端部に半導体素子の電極を接
続し、半導体素子を搭載しているので、ファインピッチ
化や高密度実装化に充分に対応できる。
According to the semiconductor device of the present invention, the electrode of the semiconductor element is connected to one end of the conductive path of the film carrier, and the semiconductor element is mounted. Can respond to.

【0065】特に、前記半導体素子が絶縁性樹脂にて封
止されている場合には、絶縁性樹脂と絶縁体層との密着
性に優れ、その界面に水分などが侵入することを防ぎ、
半導体装置としての信頼性が大幅に向上する。
In particular, when the semiconductor element is sealed with an insulating resin, it has excellent adhesion between the insulating resin and the insulating layer, and prevents moisture and the like from entering the interface.
The reliability as a semiconductor device is greatly improved.

【0066】また、前記絶縁性樹脂が低弾性のエラスト
マー樹脂である場合には、半導体素子への応力による悪
影響が防止され、半導体装置としての信頼性が大幅に向
上する。
When the insulating resin is a low-elastic elastomer resin, adverse effects due to stress on the semiconductor element are prevented, and the reliability of the semiconductor device is greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のフィルムキャリアを用いた半導体装置
の第1の実施例を示す断面図である。
FIG. 1 is a sectional view showing a first embodiment of a semiconductor device using a film carrier of the present invention.

【図2】バンプの変形例を示す部分断面図である。FIG. 2 is a partial cross-sectional view showing a modified example of a bump.

【図3】本発明のフィルムキャリアを用いた半導体装置
の第2の実施例を示す断面図である。
FIG. 3 is a sectional view showing a second embodiment of a semiconductor device using the film carrier of the present invention.

【図4】本発明のフィルムキャリアを用いた半導体装置
の第3の実施例を示す断面図である。
FIG. 4 is a sectional view showing a third embodiment of the semiconductor device using the film carrier of the present invention.

【図5】本発明のフィルムキャリアを用いた半導体装置
の第4の実施例を示す断面図である。
FIG. 5 is a sectional view showing a fourth embodiment of the semiconductor device using the film carrier of the present invention.

【図6】本発明のフィルムキャリアを用いた半導体装置
の第5の実施例を示す断面図である。
FIG. 6 is a sectional view showing a fifth embodiment of the semiconductor device using the film carrier of the present invention.

【図7】本発明のフィルムキャリアを用いた半導体装置
の第6の実施例を示す断面図である。
FIG. 7 is a sectional view showing a sixth embodiment of the semiconductor device using the film carrier of the present invention.

【図8】本発明のフィルムキャリアを用いた半導体装置
の第7の実施例を示す断面図である。
FIG. 8 is a sectional view showing a seventh embodiment of a semiconductor device using the film carrier of the present invention.

【図9】本発明のフィルムキャリアを用いた半導体装置
の第8の実施例を示す断面図である。
FIG. 9 is a sectional view showing an eighth embodiment of a semiconductor device using the film carrier of the present invention.

【図10】本発明のフィルムキャリアを用いた半導体装
置の第9の実施例を示す断面図である。
FIG. 10 is a sectional view showing a ninth embodiment of a semiconductor device using the film carrier of the present invention.

【図11】図1に示される半導体装置1の製造工程を示
す断面図である。
11 is a cross-sectional view showing a manufacturing step of the semiconductor device 1 shown in FIG.

【符号の説明】[Explanation of symbols]

1 半導体装置 2 フィルムキャリア 3 半導体素子 4 絶縁性樹脂層 5 導電回路 6 絶縁体層 6a,6b 絶縁体層の表面 6c 凹部 7,8 導通路 9,10 バンプ 12 電極 24 エラストマー樹脂層 63,64 孔部 DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Film carrier 3 Semiconductor element 4 Insulating resin layer 5 Conductive circuit 6 Insulating layer 6a, 6b Insulating layer surface 6c Depression 7,8 Conducting path 9,10 Bump 12 Electrode 24 Elastomer resin layer 63,64 Hole Department

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 導電回路が表面に露出しないように絶縁
体層内に埋設され、かつ前記導電回路から前記絶縁体層
の両表面に達する導通路が形成されたフィルムキャリア
であって、 半導体素子搭載部に多段状の凹部が形成されていること
を特徴とするフィルムキャリア。
1. A film carrier in which a conductive circuit is buried in an insulator layer so as not to be exposed on the surface and a conductive path extending from the conductive circuit to both surfaces of the insulator layer is formed. A film carrier, wherein a multi-stage recess is formed in a mounting portion.
【請求項2】 導電回路が表面に露出しないように絶縁
体層内に埋設され、かつ前記導電回路から前記絶縁体層
の両表面に達する導通路が形成されたフィルムキャリア
であって、 前記導通路が多層構造に形成されていることを特徴とす
るフィルムキャリア。
2. A film carrier, wherein a conductive circuit is buried in an insulator layer so as not to be exposed on the surface and a conductive path extending from the conductive circuit to both surfaces of the insulator layer is formed. A film carrier, wherein the passage is formed in a multilayer structure.
【請求項3】 導電回路が表面に露出しないように絶縁
体層内に埋設され、かつ前記導電回路から前記絶縁体層
の両表面に達する導通路が形成されたフィルムキャリア
であって、 インナーリードボンディング部の導通路のピッチより
も、アウターリードボンディング部のピッチが狭くなっ
ていることを特徴とするフィルムキャリア。
3. A film carrier which is embedded in an insulator layer so that a conductive circuit is not exposed on the surface, and has a conduction path formed from the conductive circuit to both surfaces of the insulator layer, wherein the inner lead is provided. A film carrier, wherein the pitch of the outer lead bonding portion is smaller than the pitch of the conduction path of the bonding portion.
【請求項4】 導電回路が表面に露出しないように絶縁
体層内に埋設され、かつ前記導電回路から前記絶縁体層
の両表面に達する導通路が形成されたフィルムキャリア
であって、 アウターリードボンディング部の導通路のピッチより
も、インナーリードボンディング部のピッチが狭くなっ
ている、または前者ピッチと後者ピッチとが等しくなっ
ていることを特徴とするフィルムキャリア。
4. A film carrier which is embedded in an insulator layer so that a conductive circuit is not exposed on the surface, and in which a conductive path extending from the conductive circuit to both surfaces of the insulator layer is formed. A film carrier, wherein the pitch of the inner lead bonding portion is smaller than the pitch of the conduction path of the bonding portion, or the former pitch is equal to the latter pitch.
【請求項5】 半導体素子搭載部の前記絶縁体層に貫通
孔が穿設されている請求項1〜4のいずれかに記載のフ
ィルムキャリア。
5. The film carrier according to claim 1, wherein a through hole is formed in the insulator layer of the semiconductor element mounting portion.
【請求項6】 請求項1、2、4または5のいずれかに
記載のフィルムキャリアの導通路の片端部に半導体素子
の電極を接続し、前記半導体素子を搭載してなる半導体
装置。
6. A semiconductor device comprising the semiconductor element mounted thereon, wherein an electrode of the semiconductor element is connected to one end of the conduction path of the film carrier according to claim 1, 2, 3, or 4.
【請求項7】 前記半導体素子が絶縁性樹脂にて封止さ
れている請求項6記載の半導体装置。
7. The semiconductor device according to claim 6, wherein said semiconductor element is sealed with an insulating resin.
【請求項8】 前記絶縁性樹脂が低弾性のエラストマー
樹脂である請求項7記載の半導体装置。
8. The semiconductor device according to claim 7, wherein the insulating resin is a low-elasticity elastomer resin.
【請求項9】 導電回路が表面に露出しないように絶縁
体層内に埋設され、かつ前記導電回路から前記絶縁体層
の両表面に達する導通路が形成されているフィルムキャ
リアを製造する方法であって、 アウターリードボンディング部の導通路のピッチより
も、インナーリードボンディング部の導通路のピッチが
狭くなるように、または前者ピッチと後者ピッチとが等
しくなるように、前記導電回路から前記絶縁体層の両表
面に達する孔部を設け、該孔部に導電物質を充填して前
記導通路を形成することを特徴とする方法。
9. A method for manufacturing a film carrier in which a conductive circuit is buried in an insulator layer so as not to be exposed on the surface and a conductive path extending from the conductive circuit to both surfaces of the insulator layer is formed. The conductive circuit may be configured such that the pitch of the conductive path of the inner lead bonding portion is smaller than the pitch of the conductive path of the outer lead bonding portion, or the former pitch is equal to the latter pitch. A method comprising providing a hole reaching both surfaces of a layer, and filling the hole with a conductive material to form the conductive path.
【請求項10】 半導体素子搭載部の前記絶縁体層の表
面を凹状に加工する請求項9記載のフィルムキャリアを
製造する方法。
10. The method for manufacturing a film carrier according to claim 9, wherein the surface of the insulator layer of the semiconductor element mounting portion is processed into a concave shape.
【請求項11】 上記凹状に加工された部位に、さらに
凹部を形成し、多段状とする請求項10記載のフィルム
キャリアを製造する方法。
11. The method for producing a film carrier according to claim 10, wherein a concave portion is further formed in the portion processed into the concave shape to form a multi-stage shape.
【請求項12】 複数種類の導電物質を用いて上記導通
路を多層構造に形成する請求項9記載のフィルムキャリ
アを製造する方法。
12. The method for manufacturing a film carrier according to claim 9, wherein the conductive path is formed in a multilayer structure using a plurality of types of conductive materials.
【請求項13】 半導体素子搭載部の前記絶縁体層に貫
通孔を穿設する請求項9〜12のいずれかに記載のフィ
ルムキャリアを製造する方法。
13. The method for manufacturing a film carrier according to claim 9, wherein a through hole is formed in said insulator layer of said semiconductor element mounting portion.
JP14541499A 1992-06-25 1999-05-25 Film carrier, semiconductor device using the same, and method of manufacturing film carrier Expired - Lifetime JP3255891B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14541499A JP3255891B2 (en) 1992-06-25 1999-05-25 Film carrier, semiconductor device using the same, and method of manufacturing film carrier

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-167364 1992-06-25
JP16736492 1992-06-25
JP14541499A JP3255891B2 (en) 1992-06-25 1999-05-25 Film carrier, semiconductor device using the same, and method of manufacturing film carrier

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15245293A Division JP3088877B2 (en) 1992-06-25 1993-06-23 Method of manufacturing film carrier and semiconductor device

Publications (2)

Publication Number Publication Date
JP2000003943A true JP2000003943A (en) 2000-01-07
JP3255891B2 JP3255891B2 (en) 2002-02-12

Family

ID=26476539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14541499A Expired - Lifetime JP3255891B2 (en) 1992-06-25 1999-05-25 Film carrier, semiconductor device using the same, and method of manufacturing film carrier

Country Status (1)

Country Link
JP (1) JP3255891B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1556890A1 (en) * 2002-10-29 2005-07-27 Infineon Technologies AG Electronic component with cavity fillers made from thermoplast and method for production thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1556890A1 (en) * 2002-10-29 2005-07-27 Infineon Technologies AG Electronic component with cavity fillers made from thermoplast and method for production thereof

Also Published As

Publication number Publication date
JP3255891B2 (en) 2002-02-12

Similar Documents

Publication Publication Date Title
US5821626A (en) Film carrier, semiconductor device using same and method for mounting semiconductor element
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
JP2899540B2 (en) Film carrier and semiconductor device using the same
JP3088877B2 (en) Method of manufacturing film carrier and semiconductor device
US8110245B2 (en) Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument
US6157084A (en) Film carrier and semiconductor device using same
JP5300558B2 (en) Manufacturing method of semiconductor device
WO2000070677A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JPH08316271A (en) Film carrier and semiconductor device using the same
US7315086B2 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JPH07106509A (en) Multilayer structure semiconductor device
JP3255891B2 (en) Film carrier, semiconductor device using the same, and method of manufacturing film carrier
TWI624924B (en) Wiring board with embedded component and integrated stiffener and method of making the same
JPH02229445A (en) Film carrier and semiconductor device
JP3252757B2 (en) Ball grid array
JP3692810B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP4396863B2 (en) SEMICONDUCTOR DEVICE, MOUNTING BOARD AND ITS MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE
JP4400755B2 (en) SEMICONDUCTOR DEVICE, MOUNTING BOARD AND ITS MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE
KR100375643B1 (en) Film carrier and semiconductor device comprising same
JP4396862B2 (en) Semiconductor device, circuit board, and electronic equipment
JPH0590349A (en) Film with electrode, film carrier, and semiconductor device using them
JP2005020031A (en) Semiconductor device and method of manufacturing the same, circuit board and electronic apparatus
JPH06326159A (en) Semiconductor device
JPH08330362A (en) Film carrier, semiconductor device using the film carrier and mounting method of semiconductor element

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 12

EXPY Cancellation because of completion of term