JPH0590349A - Film with electrode, film carrier, and semiconductor device using them - Google Patents

Film with electrode, film carrier, and semiconductor device using them

Info

Publication number
JPH0590349A
JPH0590349A JP5694292A JP5694292A JPH0590349A JP H0590349 A JPH0590349 A JP H0590349A JP 5694292 A JP5694292 A JP 5694292A JP 5694292 A JP5694292 A JP 5694292A JP H0590349 A JPH0590349 A JP H0590349A
Authority
JP
Japan
Prior art keywords
film
electrode
fine
semiconductor element
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5694292A
Other languages
Japanese (ja)
Inventor
Masayuki Kaneto
正行 金戸
Masakazu Sugimoto
正和 杉本
Kazuo Ouchi
一男 大内
Atsushi Hino
敦司 日野
Naoharu Morita
尚治 森田
Yoshinari Takayama
嘉也 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP5694292A priority Critical patent/JPH0590349A/en
Publication of JPH0590349A publication Critical patent/JPH0590349A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item

Abstract

PURPOSE:To obtain a film with an electrode and a film carrier which facilitate positioning of a semiconductor chip. CONSTITUTION:A recess 2 flat-shaped or multistep-shaped in the bottom is formed in one face of an insulating film 1, and this recess 2 is bottomed with a predetermined number of microthroughholes 3 in the thickness direction, where arbitrary microthroughholes 3 are filled with a conductive substance to form conduction paths 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電極付フィルムおよび
フィルムキャリアならびにそれらを用いた半導体装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a film with an electrode, a film carrier, and a semiconductor device using them.

【0002】[0002]

【従来の技術】近年、半導体高集積度技術とその高密度
実装技術の進展に伴い、半導体装置の電極数は増加し、
そのピッチも年々密度をあげている。また、この半導体
装置を用いて得られるプリンターや表示装置の解像度、
プリント回路基板の配線密度も同様に高い水準へと移行
している。しかも、上記半導体装置は、より薄く、より
軽く形成することが望まれている。このような状況のな
かで、従来から、上記半導体装置を構成する半導体素子
の実装方式の一つとしてフィルムキャリア方式が採用さ
れている。上記フィルムキャリア方式におけるフィンガ
ー状リードと半導体素子とのボンディング(インナーリ
ードボンディング)方法としては、各種の方法が提案さ
れているが、半導体素子の電極面にバンプ状電極(突出
電極)を形成し、このバンプ状電極(以下「バンプ」と
略す)を利用してフィルムキャリア上のリードとボンデ
ィングする方法が一部で実行されている。ところが、こ
のようなボンディング方法では、下記の,の欠点が
ある。
2. Description of the Related Art In recent years, the number of electrodes of a semiconductor device has increased with the progress of semiconductor high integration technology and its high-density packaging technology.
The pitch is increasing every year. Also, the resolution of the printer or display device obtained using this semiconductor device,
The wiring density of printed circuit boards is also shifting to a high level. Moreover, it is desired that the semiconductor device be formed thinner and lighter. Under such circumstances, the film carrier method has been conventionally adopted as one of the mounting methods of the semiconductor element that constitutes the semiconductor device. Various methods have been proposed as a bonding method (inner lead bonding) between the finger-shaped leads and the semiconductor element in the film carrier method, but bump-shaped electrodes (protruding electrodes) are formed on the electrode surface of the semiconductor element, A method of bonding to a lead on a film carrier by using this bump-shaped electrode (hereinafter abbreviated as "bump") is partially implemented. However, such a bonding method has the following drawbacks.

【0003】半導体素子のバンプとフィルムキャリア
上のリードとの位置合わせが難しい。
It is difficult to align the bumps of the semiconductor element with the leads on the film carrier.

【0004】上記半導体素子の電極面にバンプを形成
する工程では、上記電極面に、チタン,クロム等の金属
による接着層およびバンプ形成金属の拡散防止のための
銅,白金,パラジウム等の金属からなるバリアー層をス
パッタエッチングや蒸着等の方法により形成し、さらに
メッキ法により金等からなるバンプを形成するという複
雑な工程を必要とする。また、バンプ形状を制御し、均
一な高さに形成することが難しいうえ、バンプ形成工程
中に、半導体素子の汚染や損傷を生じる。
In the step of forming a bump on the electrode surface of the semiconductor element, an adhesive layer made of a metal such as titanium or chromium and a metal such as copper, platinum or palladium for preventing the diffusion of the bump forming metal is formed on the electrode surface. The barrier layer is formed by a method such as sputter etching or vapor deposition, and a complicated step of forming bumps made of gold or the like by a plating method is required. Further, it is difficult to control the bump shape to form a uniform height, and the semiconductor element is contaminated or damaged during the bump forming process.

【0005】また、バンプレスフィルムキャリア方式と
して、異方導電膜を用いたボンディング方法が提案さ
れ、一部で実行されている(特開昭63−4633号公
報)。上記異方導電膜は、カーボンブラック,グラファ
イト,ニッケル,銅,銀等の導電性粒子を電気絶縁性樹
脂膜内に分散し、上記粒子を膜の厚み方向に配向させる
ことにより得られる。しかし、異方導電膜中の導電性粒
子の配向が不充分な場合、半導体素子の電極部分とリー
ドとのインナーリードボンディングが不確実なものとな
り、接続信頼性が低下する恐れが生じる。
As a bumpless film carrier system, a bonding method using an anisotropic conductive film has been proposed and partially implemented (Japanese Patent Laid-Open No. 63-4633). The anisotropic conductive film is obtained by dispersing conductive particles of carbon black, graphite, nickel, copper, silver or the like in the electrically insulating resin film and orienting the particles in the thickness direction of the film. However, if the orientation of the conductive particles in the anisotropic conductive film is insufficient, inner lead bonding between the electrode portion of the semiconductor element and the lead becomes uncertain, and the connection reliability may decrease.

【0006】本発明は、このような事情に鑑みなされた
もので、半導体素子の位置決めが容易な電極付フィルム
およびフィルムキャリアならびにそれらを用いた接続信
頼性の高い半導体装置を得ることを目的とする。
The present invention has been made in view of the above circumstances, and an object thereof is to obtain a film with an electrode, a film carrier, and a semiconductor device having high connection reliability using the film, in which the semiconductor element can be easily positioned. ..

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、絶縁性フィルムの片面に、底面が平坦状
または多段状の凹部が形成され、この凹部の底面に、厚
み方向に所定の数の微細貫通孔が形成され、その任意の
微細貫通孔に導電性物質が充填され電極部に形成されて
いる電極付フィルムを第1の要旨とし、絶縁性フィルム
の片面に凹部が形成され、この凹部の底面に厚み方向に
複数の微細貫通孔が形成され、上記凹部の底面に対応す
る上記絶縁性フィルムの他面の部分に導電体によって回
路が形成され、この回路が形成された部分の微細貫通孔
にのみ導電性物質製導通路が形成され、その先端が上記
微細貫通孔の開口の少なくとも一方から突出してバンプ
状電極部に形成されているフィルムキャリアを第2の要
旨とし、上記電極付フィルムの凹部内に半導体素子が収
容され、この半導体素子の電極部が、電極付フィルムの
電極部と電気的に導通されている半導体装置を第3の要
旨とし、上記フィルムキャリアの凹部内に半導体素子が
収容され、この半導体素子の電極部がフィルムキャリア
のバンプ状電極部と電気的に導通されている半導体装置
を第4の要旨とする。
In order to achieve the above object, the present invention provides a recess having a flat or multi-stepped bottom surface on one surface of an insulating film, and the bottom surface of the recess is formed in the thickness direction. The first gist is a film with an electrode in which a predetermined number of fine through holes are formed, and a conductive substance is filled in any of the fine through holes to form an electrode portion, and a concave portion is formed on one surface of the insulating film. A plurality of fine through holes are formed in the bottom surface of the recess in the thickness direction, and a circuit is formed by a conductor on the other surface of the insulating film corresponding to the bottom surface of the recess to form the circuit. A second gist is a film carrier in which a conductive material-made conductive path is formed only in a part of the fine through-hole, and a tip of the conductive path is formed on the bump-shaped electrode portion so as to project from at least one of the openings of the fine through-hole. Above electrode A semiconductor device in which a semiconductor element is housed in a recess of a film, and an electrode portion of the semiconductor element is electrically connected to an electrode portion of a film with an electrode is defined as a third gist, and a semiconductor device is provided in the recess of the film carrier. A fourth aspect is a semiconductor device in which an element is housed and the electrode portion of the semiconductor element is electrically connected to the bump-shaped electrode portion of the film carrier.

【0008】[0008]

【作用】すなわち、本発明の電極付フィルムおよびフィ
ルムキャリアは、絶縁性フィルムの片面に、半導体素子
収容用または半導体素子電極収容用の凹部を形成し、こ
の凹部の底面に、厚み方向に電気的導通をとるための電
極部を形成している。そのため、半導体素子搭載時に、
上記凹部に対して、半導体素子または半導体素子電極を
落とし込むことにより位置決めすることができ、位置決
めが容易になる。また、上記半導体素子を凹部内に収容
してなる半導体装置は、従来のものよりも薄形になる。
特に、上記電極付フィルムおよびフィルムキャリアの電
極がバンプに形成されているときには、上記落とし込み
により確実に導通するようになり、接続信頼性が高くな
る。そして、微細貫通孔を微細化することにより、半導
体素子配線のファインピッチにも対応でき、さらに半導
体素子の電極部を素子面内で自由にレイアウトすること
ができる。したがって、半導体素子の配線設計における
自由度が向上する。
That is, the electrode-attached film and the film carrier of the present invention have a recess for accommodating a semiconductor element or for accommodating a semiconductor element electrode formed on one side of an insulating film, and the bottom surface of this recess is electrically connected in the thickness direction. An electrode portion for establishing conduction is formed. Therefore, when mounting a semiconductor element,
Positioning can be facilitated by dropping the semiconductor element or the semiconductor element electrode into the recess. Further, the semiconductor device having the semiconductor element housed in the recess is thinner than the conventional one.
In particular, when the electrode-equipped film and the electrodes of the film carrier are formed on the bumps, the dropping ensures the conduction, and the connection reliability increases. Further, by making the fine through holes finer, it is possible to cope with the fine pitch of the semiconductor element wiring, and further, the electrode portions of the semiconductor element can be freely laid out within the element plane. Therefore, the degree of freedom in the wiring design of the semiconductor element is improved.

【0009】つぎに、本発明を詳しく説明する。Next, the present invention will be described in detail.

【0010】本発明の電極付フィルムおよびフィルムキ
ャリアは、片面に凹部が形成された絶縁性フィルムと、
上記凹部の底面の微細貫通孔に形成される導通路形成用
の導電性物質とを用い、フィルムキャリアについては、
さらに、絶縁性フィルムの他面に形成される回路を用い
て得られる。
An electrode-attached film and a film carrier of the present invention include an insulating film having a recess formed on one surface,
Using a conductive substance for forming a conductive path formed in the fine through holes on the bottom surface of the recess, for the film carrier,
Furthermore, it is obtained by using a circuit formed on the other surface of the insulating film.

【0011】上記絶縁性フィルムとしては、電気絶縁特
性を有するフィルムであれば特に限定するものではな
く、例えば、ポリエステル系樹脂,エポキシ系樹脂,ウ
レタン系樹脂,ポリスチレン系樹脂,ポリエチレン系樹
脂,ポリアミド系樹脂,ポリイミド系樹脂,アクリロニ
トリル−ブタジエン−スチレン(ABS)共重合体樹
脂,ポリカーボネート系樹脂,シリコーン系樹脂等の熱
硬化性樹脂や熱可塑性樹脂等があげられる。これら樹脂
のなかでも、耐熱性および機械的強度の観点からポリイ
ミド系樹脂を用いるのが特に好ましい。上記絶縁性フィ
ルムの厚みは、特に限定されるものではないが、フィル
ムとして充分な機械的強度や可撓性を持つこと、および
凹部を形成し、この凹部に、半導体素子ないし半導体素
子電極を落とし込むことによって、充分な位置決め効果
が期待できるよう、2〜500μmの範囲、好ましくは
10〜150μmの範囲に設定することが好ましい。
The insulating film is not particularly limited as long as it is a film having electric insulating properties, and examples thereof include polyester resin, epoxy resin, urethane resin, polystyrene resin, polyethylene resin, polyamide resin. Examples thereof include thermosetting resins such as resins, polyimide resins, acrylonitrile-butadiene-styrene (ABS) copolymer resins, polycarbonate resins, silicone resins, and thermoplastic resins. Among these resins, it is particularly preferable to use a polyimide resin from the viewpoint of heat resistance and mechanical strength. The thickness of the insulating film is not particularly limited, but it has sufficient mechanical strength and flexibility as a film, and a recess is formed, and a semiconductor element or a semiconductor element electrode is dropped into this recess. Therefore, in order to expect a sufficient positioning effect, it is preferable to set in the range of 2 to 500 μm, preferably 10 to 150 μm.

【0012】電極部の形成用材料である上記導電性物質
としては、導電性を有するものであれば特に限定するも
のではなく、従来公知の金属製導電性材料が用いられ
る。
The above-mentioned conductive substance which is a material for forming the electrode portion is not particularly limited as long as it has conductivity, and a conventionally known metal conductive material is used.

【0013】上記絶縁性フィルムの他面に形成される上
記回路の形成材料としては、例えば金,銀,ニッケル,
コバルト等の各種金属またはこれらを主成分とする各種
合金等の導電性材料があげられる。
Examples of the circuit forming material formed on the other surface of the insulating film include gold, silver, nickel,
Examples of the conductive material include various metals such as cobalt and various alloys containing these as the main components.

【0014】つぎに、本発明を実施例にもとづいて詳し
く説明する。
Next, the present invention will be described in detail based on examples.

【0015】[0015]

【実施例】図1は本発明の電極付フィルムの一実施例を
示す断面図である。1は絶縁性フィルムであり、この絶
縁性フィルム1の片面には、搭載する半導体素子の大き
さに合わせて半導体素子収容用の凹部2が形成されてい
る。この凹部2の底面の所定の領域には、絶縁性フィル
ム1の厚み方向に複数の微細貫通孔3が形成され、これ
ら微細貫通孔3に導電性物質を充填することによって導
通路4が形成されている。そして、上記導通路4の上下
両端部は、微細貫通孔3の上下の開口部から突出してバ
ンプ5に形成されている。
EXAMPLE FIG. 1 is a sectional view showing an example of the film with electrodes of the present invention. Reference numeral 1 denotes an insulating film, and a concave portion 2 for accommodating a semiconductor element is formed on one surface of the insulating film 1 in accordance with the size of the semiconductor element to be mounted. A plurality of fine through-holes 3 are formed in the thickness direction of the insulating film 1 in a predetermined region of the bottom surface of the recess 2, and a conductive path 4 is formed by filling the fine through-holes 3 with a conductive substance. ing. The upper and lower ends of the conductive path 4 are formed as bumps 5 so as to project from the upper and lower openings of the fine through hole 3.

【0016】上記電極付フィルムは、例えばつぎのよう
にして製造することができる。すなわち、まず、絶縁性
フィルム1の裏面に、導電体層が形成された2層状の基
材を用意する。ついで、図2に示すように、上記絶縁性
フィルム1の表面に、搭載する半導体素子の大きさに合
わせて半導体素子収容用の凹部2を形成したのち、図3
に示すように、上記凹部2の底面の所定の領域に、フィ
ルムの厚み方向に微細貫通孔3を形成する。この微細貫
通孔3は、絶縁性フィルム1のみを貫通するものであ
り、この微細貫通孔3の開口から、その下側の導電体層
6が露呈している。つぎに、図4に示すように、導電体
層6の外表面に保護絶縁層7を形成し、上記微細貫通孔
3の開口側から導電体層6に掘削処理を施し、導電体層
6にくぼみ部8を形成する。つぎに、図5に示すよう
に、微細貫通孔3およびくぼみ部8に導電性物質を充填
することにより導通路4を形成するとともに、微細貫通
孔3の開口と、くぼみ部8に導電性物質よりなるバンプ
5を形成する。そののち、導電体層6と保護絶縁層6と
を除去する。これにより、図1に示すような電極付フィ
ルムを製造することができる。
The electrode-attached film can be manufactured, for example, as follows. That is, first, a two-layer base material having a conductor layer formed on the back surface of the insulating film 1 is prepared. Then, as shown in FIG. 2, a recess 2 for accommodating a semiconductor element is formed on the surface of the insulating film 1 in accordance with the size of the semiconductor element to be mounted, and then, as shown in FIG.
As shown in FIG. 5, fine through holes 3 are formed in a predetermined area of the bottom surface of the recess 2 in the thickness direction of the film. The fine through holes 3 penetrate only the insulating film 1, and the conductor layer 6 below the fine through holes 3 is exposed from the openings of the fine through holes 3. Next, as shown in FIG. 4, a protective insulating layer 7 is formed on the outer surface of the conductor layer 6, and the conductor layer 6 is subjected to an excavation process from the opening side of the fine through holes 3 to form the conductor layer 6. The recess 8 is formed. Next, as shown in FIG. 5, the conductive passages 4 are formed by filling the fine through holes 3 and the recesses 8 with a conductive substance, and the openings of the fine through holes 3 and the conductive substance are formed in the recesses 8. The bumps 5 are formed. After that, the conductor layer 6 and the protective insulating layer 6 are removed. As a result, a film with an electrode as shown in FIG. 1 can be manufactured.

【0017】上記絶縁性フィルム1裏面への導電体層6
の形成方法としては、めっき法,スパッタ法,CVD法
等があげられる。また、導電体層6として導電体箔を用
い、この導電体箔上に絶縁体を塗工して固化させること
により、絶縁性フィルム1の裏面に導電体層6を形成す
る方法があげられる。
Conductor layer 6 on the back surface of the insulating film 1
Examples of the method of forming the include a plating method, a sputtering method, a CVD method and the like. Further, there is a method of forming a conductor layer 6 on the back surface of the insulating film 1 by using a conductor foil as the conductor layer 6 and applying an insulator on the conductor foil to solidify.

【0018】上記凹部2および微細貫通孔3の形成方法
としては、機械加工,プラズマ加工,レーザー加工,光
反応性を付与した絶縁性フィルム1を用いたリソグラフ
ィー,または絶縁性フィルム1と耐薬品性の異なるレジ
スト等を用いた化学エッチング等の方法があげられる。
なかでも、パルス数やエネルギー量を制御したエキシマ
レーザーの照射によるハーフエッチングや穿孔加工を行
うことが好ましい。
As the method for forming the recesses 2 and the fine through holes 3, there are mechanical processing, plasma processing, laser processing, lithography using an insulating film 1 having photoreactivity, or insulating film 1 and chemical resistance. Examples of the method include chemical etching using different resists.
Above all, it is preferable to perform half etching or perforation processing by irradiation of an excimer laser whose pulse number and energy amount are controlled.

【0019】上記微細貫通孔3に導通路4を形成する方
法およびバンプ5を形成する方法としては、物理的に導
電性物質を埋め込む方法,CVD法,めっき法,導電性
物質の溶融浴に浸漬して引き上げることにより導電性物
質を析出させる化学的方法等があげられる。したがっ
て、この発明において、導電性物質の充填とは、物理的
に導電性物質を埋め込むことだけでなく、上記化学的析
出等によるものも含む広い概念のことである。
As the method of forming the conductive paths 4 and the method of forming the bumps 5 in the fine through holes 3, a method of physically embedding a conductive material, a CVD method, a plating method, and a dipping bath of a conductive material are used. Then, a chemical method of depositing a conductive substance by pulling it up can be used. Therefore, in the present invention, the filling of the conductive substance is a broad concept including not only the physical filling of the conductive substance but also the above-mentioned chemical deposition and the like.

【0020】上記バンプ5の突出高さは特に限定するも
のではないが、絶縁性フィルム1の凹部2の位置合わせ
効果を損なわないよう凹部2の深さよりも低く、数μm
〜数10μmの範囲に設定することが好ましい。
The projection height of the bump 5 is not particularly limited, but is lower than the depth of the recess 2 and is several μm so as not to impair the positioning effect of the recess 2 of the insulating film 1.
It is preferable to set in the range of to several tens of μm.

【0021】また、上記バンプ5の突出形状は、図6に
示すように、その突出端縁部が微細貫通孔3の開口縁を
越えて側方に延びる、いわゆるリベット鋲の頭部状にし
てもよい。この場合には、上記頭部によって、導通路4
の脱落防止効果を奏する。
Further, as shown in FIG. 6, the protruding shape of the bump 5 is a so-called rivet tack head shape in which the protruding edge portion extends laterally beyond the opening edge of the fine through hole 3. Good. In this case, the above-mentioned head is used to connect the conduction path 4
It has the effect of preventing falling off.

【0022】さらに、上記導通路4およびバンプ5は、
上記実施例のように、一種類の導電性物質を用いた構造
に限定されるものではない。例えば、図7に示すよう
に、3種類の導電性物質を用いた構造にしてもよい。す
なわち、微細貫通孔3の中央部4aには銅等の安価な金
属物質を用い、半導体素子電極および外部基板電極と接
するバンプ5の表層4cは接続信頼性の高い金等を用い
る。そして、上記中央部4aと表層4cとの間に位置す
る中間層4bには、金属物質の相互反応を防止するため
のバリアー性金属物質としてニッケル等を用いる。ま
た、図8に示すような3層構造にしてもよい(この場合
には、絶縁性フィルム1の裏面に回路9が形成されてい
る)。すなわち、微細貫通孔3の回路9と接する部分に
銅等の安価な金属物質を用いて第1層4dとし、半導体
素子の外部接続用電極と接するバンプ状金属製突出物5
には接続信頼性の高い金等を用いて第3層4fとする。
そして、上記第1層4dと第3層4fとの間に位置する
第2層4eにはバリアー性金属物質としてニッケル等を
用いる。さらに、上記3種類の導電性物質を用いた構造
に限定するものではなく、2種類、また4種類以上の導
電性物質を用いた構造に形成してもよい。
Further, the conductive path 4 and the bump 5 are
It is not limited to the structure using one kind of conductive material as in the above embodiment. For example, as shown in FIG. 7, a structure using three kinds of conductive materials may be used. That is, an inexpensive metal substance such as copper is used for the central portion 4a of the fine through hole 3, and gold or the like having high connection reliability is used for the surface layer 4c of the bump 5 that is in contact with the semiconductor element electrode and the external substrate electrode. Then, for the intermediate layer 4b located between the central portion 4a and the surface layer 4c, nickel or the like is used as a barrier metal substance for preventing mutual reaction of metal substances. Alternatively, a three-layer structure as shown in FIG. 8 may be used (in this case, the circuit 9 is formed on the back surface of the insulating film 1). That is, a bump-like metal protrusion 5 which is in contact with the external connection electrode of the semiconductor element is formed as the first layer 4d by using an inexpensive metal substance such as copper in a portion of the fine through hole 3 which is in contact with the circuit 9.
The third layer 4f is made of gold or the like having high connection reliability.
Then, for the second layer 4e located between the first layer 4d and the third layer 4f, nickel or the like is used as a barrier metal substance. Further, it is not limited to the structure using the above-mentioned three kinds of conductive substances, and may be formed into a structure using two kinds or four or more kinds of conductive materials.

【0023】図9は本発明の電極付フィルムの他の実施
例を示している。この実施例では、導通路4の上下両端
部にバンプを形成していない。それ以外の部分は上記実
施例と同じであり、同じ部分には同じ番号を付してい
る。この電極付フィルムは、バンプのない分だけ、厚み
を低減しうる。
FIG. 9 shows another embodiment of the film with electrodes of the present invention. In this embodiment, bumps are not formed on both upper and lower ends of the conductive path 4. The other parts are the same as those in the above-mentioned embodiment, and the same parts are denoted by the same reference numerals. This film with electrodes can be reduced in thickness because there is no bump.

【0024】図10は本発明の電極付フィルムのさらに
他の実施例を示している。この実施例では、絶縁性フィ
ルム1の片面に凹部2aが形成されているとともに、こ
の凹部2aの底面に、さらに凹部2bが形成されてい
て、凹部2aの底面が二段状になっている。そして、上
側の凹部2a(一段目)に半導体素子10を収容し、下
側の凹部2a(二段目)に半導体素子電極11を収容す
るようにする。それ以外の部分は図9の実施例と同じで
あり、同じ部分には同じ番号を付している。このように
することにより、半導体素子10の固定が強固になる。
FIG. 10 shows still another embodiment of the electrode-attached film of the present invention. In this embodiment, a concave portion 2a is formed on one surface of the insulating film 1, and a concave portion 2b is further formed on the bottom surface of the concave portion 2a, so that the concave portion 2a has a two-step bottom surface. Then, the semiconductor element 10 is accommodated in the upper recess 2a (first step), and the semiconductor element electrode 11 is accommodated in the lower recess 2a (second step). The other parts are the same as those in the embodiment of FIG. 9, and the same parts are denoted by the same numbers. By doing so, the semiconductor element 10 is firmly fixed.

【0025】図11は本発明の電極付フィルムの他の実
施例を示している。この実施例では、絶縁性フィルム1
の片面に凹部2が複数個形成され、各凹部2の底面にそ
れぞれ2個1組の微細貫通孔3が形成されるとともに、
各組の微細貫通孔3と3の間に、両微細貫通孔3を仕切
る凸部2cが形成されている。このようにすることによ
り、上記凸部2cが絶縁壁となるため、電気的導通をと
るために圧着,熱融着を行う際に、半導体素子電極の変
形接触による短絡防止効果が得られる。また、半導体素
子の接続に接着剤を用いる場合には、周辺部を汚染しな
いための防壁ともなるという効果が得られる。
FIG. 11 shows another embodiment of the electrode-attached film of the present invention. In this example, the insulating film 1
A plurality of concave portions 2 are formed on one surface of the concave portion 2, and a pair of two fine through holes 3 are formed on the bottom surface of each concave portion 2.
A convex portion 2c for partitioning the two fine through holes 3 is formed between the fine through holes 3 of each set. By doing so, since the convex portion 2c serves as an insulating wall, a short-circuit preventing effect due to deformation contact of the semiconductor element electrode can be obtained when performing pressure bonding and heat fusion for electrical conduction. In addition, when an adhesive is used for connecting the semiconductor elements, it is possible to obtain an effect that it also serves as a barrier to prevent contamination of the peripheral portion.

【0026】図12は本発明の電極付フィルムのさらに
他の実施例を示している。この実施例では、絶縁性フィ
ルム1の片面に形成された凹部2の底面全体に微細貫通
孔3が形成され、全ての微細貫通孔3が導通路4に形成
されるとともに、各導通路4の両端部にバンプ5が形成
されている。これにより、フィルムの凹部2内におい
て、どの部分でも、厚み方向に導電性が付与されるよう
になる。
FIG. 12 shows still another embodiment of the electrode-attached film of the present invention. In this embodiment, the fine through-holes 3 are formed on the entire bottom surface of the recess 2 formed on one surface of the insulating film 1, and all the fine through-holes 3 are formed in the conductive paths 4, and each of the conductive paths 4 is formed. Bumps 5 are formed on both ends. As a result, conductivity is imparted in the thickness direction to any part of the recess 2 of the film.

【0027】図13は本発明の電極付フィルムの他の実
施例を示している。この実施例では、あらかじめ導電体
回路9が形成された絶縁性フィルム1の上記回路9形成
面とは反対の面に半導体素子収容用の凹部2が形成さ
れ、回路9の所定の位置に対応する凹部2の所定領域に
フィルムの厚み方向に微細貫通孔3が形成され、これら
微細貫通孔3に導電性物質が充填されて導通路4が形成
されるとともに、各導通路4の上端部にバンプ5が形成
されている。
FIG. 13 shows another embodiment of the electrode-attached film of the present invention. In this embodiment, a recess 2 for accommodating a semiconductor element is formed on the surface of the insulating film 1 on which the conductor circuit 9 is formed in advance, opposite to the surface on which the circuit 9 is formed, and corresponds to a predetermined position of the circuit 9. Fine through-holes 3 are formed in a predetermined area of the recess 2 in the thickness direction of the film, conductive passages 4 are formed by filling the fine through-holes 3 with a conductive substance, and bumps are formed at the upper end of each conductive passage 4. 5 is formed.

【0028】図14は本発明の電極付フィルムの他の実
施例を示している。この実施例では、絶縁性フィルム1
に形成される凹部2が、半導体素子の各外部接続用電極
に対応するように形成されている。この場合には、図1
5に示すように、電気的導通をとるため圧着または熱融
着を行う際に、半導体素子10の電極11とバンプ5が
変形しても隣接するバンプ5との短絡を防止することが
でき、より信頼性の高い電気的接続が得られる。また、
半導体素子接続に接着剤を用いる場合には、周辺部を汚
染しないための防壁ともなるという効果が得られる。
FIG. 14 shows another embodiment of the film with electrodes of the present invention. In this example, the insulating film 1
The recessed portion 2 formed in 1 is formed so as to correspond to each external connection electrode of the semiconductor element. In this case,
As shown in FIG. 5, when performing pressure bonding or heat fusion for electrical conduction, even if the electrode 11 of the semiconductor element 10 and the bump 5 are deformed, it is possible to prevent a short circuit between the adjacent bumps 5, A more reliable electrical connection can be obtained. Also,
When an adhesive is used to connect the semiconductor elements, it is possible to obtain an effect that it also serves as a barrier against contamination of the peripheral portion.

【0029】つぎに、上記電極付フィルムを用いた半導
体装置について説明する。図16は図1の電極付フィル
ムを用いた半導体装置の一実施例を示す断面図である。
10は外部接続用電極11を有する半導体素子であり、
2個の外部接続用電極11と電極付フィルムに形成され
た上端側のバンプ5とを接触させた状態で上記電極付フ
ィルムの凹部2内に収容される。12は上記半導体素子
固定用の接着剤層である。この半導体装置は、下端側の
バンプ5と外部基板14の回路13とを接触させること
により、外部基板14と電気的に接続される。
Next, a semiconductor device using the above film with electrodes will be described. 16 is a sectional view showing an embodiment of a semiconductor device using the film with electrodes of FIG.
10 is a semiconductor element having an electrode 11 for external connection,
The two external connection electrodes 11 and the bumps 5 on the upper end side formed on the electrode-attached film are placed in contact with each other and housed in the recess 2 of the electrode-attached film. Reference numeral 12 is an adhesive layer for fixing the semiconductor element. This semiconductor device is electrically connected to the external substrate 14 by bringing the bump 5 on the lower end side into contact with the circuit 13 of the external substrate 14.

【0030】上記接着剤層12に用いる接着剤として
は、通常、熱接着性樹脂が用いられる。このような熱接
着性樹脂としては、エポキシ樹脂等の熱硬化性樹脂,フ
ッ素樹脂等の熱可塑性樹脂等があげられる。
As the adhesive used for the adhesive layer 12, a thermoadhesive resin is usually used. Examples of such a heat-adhesive resin include a thermosetting resin such as an epoxy resin and a thermoplastic resin such as a fluororesin.

【0031】上記熱接着性樹脂を用いての電極付フィル
ムと半導体素子10の接続は、例えば、まずダイシング
前のシリコンウエハに熱接着性樹脂層を形成するかダイ
シング後のシリコンチップに熱接着性樹脂層を形成しこ
れに電極付フィルムを接着し接続する。または、半導体
素子10に形成された微細パターン上に熱接着性樹脂層
を形成して接着し接続したり、フィルム状またはリボン
状にしたものを、半導体素子10と電極付フィルムとの
接続時に挟着して熱圧着してもよい。
The connection between the electrode-attached film and the semiconductor element 10 using the above-mentioned heat-adhesive resin is performed, for example, by first forming a heat-adhesive resin layer on the silicon wafer before dicing or by thermally adhering the silicon chip after dicing. A resin layer is formed, and a film with an electrode is adhered and connected thereto. Alternatively, a thermo-adhesive resin layer is formed on the fine pattern formed on the semiconductor element 10 to be bonded and connected, or a film-shaped or ribbon-shaped one is sandwiched when the semiconductor element 10 and the electrode-attached film are connected. You may wear and carry out thermocompression bonding.

【0032】このように、熱接着性樹脂を用いて電極付
フィルムと半導体素子10を接続すると、図16に示す
ように、電極付フィルムと半導体素子10との間に熱接
着性樹脂層12が形成されるため両者の密着性が向上
し、電気的接続も強固となる。さらに、半導体装置の表
面も上記熱接着性樹脂層12によって保護されることに
なり、製造工程も簡素化できる。
When the film with electrodes and the semiconductor element 10 are connected by using the heat-adhesive resin as described above, the heat-adhesive resin layer 12 is formed between the film with electrodes and the semiconductor element 10 as shown in FIG. Since they are formed, the adhesion between them is improved and the electrical connection is strengthened. Further, the surface of the semiconductor device is also protected by the thermoadhesive resin layer 12, and the manufacturing process can be simplified.

【0033】なお、微細貫通孔3は凹部2の所定の領域
外に形成してもよい。この場合には、図17に示すよう
に、半導体素子接続の際に、導電性物質の充填されてい
ない微細貫通孔3′を接着剤注入口、あるいは余分な接
着剤と内部の空気の排出口として利用できる。
The fine through holes 3 may be formed outside the predetermined region of the recess 2. In this case, as shown in FIG. 17, at the time of semiconductor element connection, the fine through holes 3'not filled with the conductive material are provided with an adhesive injection port or an excess adhesive and an internal air exhaust port. Available as

【0034】また、上記各実施例では、微細貫通孔3が
複数個形成されているが、これに限定するものではな
く、上記凹部2の底面に1個の微細貫通孔3を形成し、
この微細貫通孔3に導通路4を形成するようにしてもよ
い。
Further, in each of the above embodiments, a plurality of fine through holes 3 are formed, but the present invention is not limited to this, and one fine through hole 3 is formed on the bottom surface of the recess 2.
The conducting path 4 may be formed in the fine through hole 3.

【0035】図18は本発明の電極付フィルムを用いた
半導体装置の他の実施例を示している。この実施例で
は、半導体素子収容用の凹部2が、半導体素子10を収
容する凹部2dと半導体素子10の外部接続用電極11
を収容する2個の凹部2eとの多段構造になっており、
上記両凹部2eに凸部2fが形成されている。それ以外
の部分は図16の実施例と略同じであり、同じ部分には
同じ番号を付している。
FIG. 18 shows another embodiment of a semiconductor device using the electrode-attached film of the present invention. In this embodiment, the recess 2 for accommodating the semiconductor element includes the recess 2d for accommodating the semiconductor element 10 and the electrode 11 for external connection of the semiconductor element 10.
Has a multi-stage structure with two recesses 2e for accommodating
A convex portion 2f is formed on each of the concave portions 2e. The other parts are substantially the same as those of the embodiment of FIG. 16, and the same parts are denoted by the same numbers.

【0036】つぎに、フィルムキャリアについて説明す
る。図19は本発明のフィルムキャリアの一実施例を示
す断面図である。1は絶縁性フィルムであり、絶縁性フ
ィルム1の片面の半導体素子搭載面には搭載する半導体
素子の大きさに合わせて半導体素子収容用の凹部2が形
成されている。上記凹部2内には、絶縁性フィルム1の
厚み方向に複数の微細貫通孔3が形成され、この微細貫
通孔3の形成領域に対応する絶縁性フィルム1の他面領
域には各2個の微細貫通孔3を塞ぐように2個の回路9
が形成されている。そして、回路9が形成されている微
細貫通孔3にのみ金属製導通路4が形成され、その金属
製導通路4の先端には凹部2形成面の片面側開口部から
突出しバンプ5が形成されている。
Next, the film carrier will be described. FIG. 19 is a sectional view showing an embodiment of the film carrier of the present invention. Reference numeral 1 denotes an insulating film, and a concave portion 2 for accommodating a semiconductor element is formed on one surface of the insulating film 1 on which a semiconductor element is mounted according to the size of the semiconductor element to be mounted. A plurality of fine through holes 3 are formed in the recess 2 in the thickness direction of the insulating film 1, and two fine holes 3 are formed in the other surface area of the insulating film 1 corresponding to the area where the fine through holes 3 are formed. Two circuits 9 so as to close the fine through holes 3
Are formed. Then, the metal conduction path 4 is formed only in the fine through hole 3 in which the circuit 9 is formed, and the bump 5 is formed at the tip of the metal conduction path 4 so as to project from the opening on one side of the recess 2 forming surface. ing.

【0037】本発明のフィルムキャリアは、例えばつぎ
のようにして作製される。すなわち、絶縁性フィルム1
を用意し、図20に示すように、搭載する半導体素子の
大きさに合わせて半導体素子収容用の凹部2を形成し
て、ついで凹部2内に絶縁性フィルム1の厚み方向に複
数の微細貫通孔3を形成する。つぎに、図21に示すよ
うに、凹部2形成面と反対面側に各2個の微細貫通孔3
を塞ぐよう回路9を2箇所設ける。そして、図22に示
すように、回路9により一端が塞がれた微細貫通孔3内
に金属物質を充填することにより金属製導通路4を形成
し、つづいて金属物質を充填することにより凹部2内に
バンプ5を形成する。このような工程を経由することに
より、図23に示すようなフィルムキャリアが作製され
る。
The film carrier of the present invention is produced, for example, as follows. That is, the insulating film 1
As shown in FIG. 20, a recess 2 for accommodating a semiconductor element is formed in accordance with the size of the semiconductor element to be mounted, and then a plurality of fine penetrations are made in the recess 2 in the thickness direction of the insulating film 1. The hole 3 is formed. Next, as shown in FIG. 21, two fine through holes 3 are formed on the surface opposite to the surface where the recesses 2 are formed.
Two circuits 9 are provided so as to block the above. Then, as shown in FIG. 22, a metal conduction path 4 is formed by filling a metal substance into the fine through-hole 3 whose one end is closed by the circuit 9, and then a concave portion is formed by filling the metal substance. Bumps 5 are formed in 2. A film carrier as shown in FIG. 23 is produced by passing through such steps.

【0038】このようにして得られたフィルムキャリア
は、絶縁性フィルム1内に半導体素子収容用の凹部2が
形成され、しかもこの凹部2内に厚み方向に複数の微細
貫通孔3が穿設されている。このため、フィルムキャリ
アに対する半導体素子搭載の位置決めが容易である。ま
た、搭載後は、半導体素子が凹部2に嵌入されるため、
従来よりも薄形に形成することができる。また、上記微
細貫通孔3のうち一端が回路9に閉塞されているものに
は、金属物質を充填することにより金属製導通路4が形
成され、さらにこの先端にはバンプ5が形成されてい
る。このため、半導体素子と回路9との接続も上記バン
プ5を介して行われる。したがって、両者の位置決めが
高精度になされる。
In the film carrier thus obtained, a recess 2 for accommodating a semiconductor element is formed in the insulating film 1, and a plurality of fine through holes 3 are formed in the recess 2 in the thickness direction. ing. For this reason, it is easy to position the semiconductor element on the film carrier. In addition, since the semiconductor element is fitted into the recess 2 after mounting,
It can be formed thinner than before. Further, in the fine through hole 3 whose one end is closed by the circuit 9, a metal conducting path 4 is formed by filling a metal substance, and a bump 5 is formed at the tip thereof. .. Therefore, the connection between the semiconductor element and the circuit 9 is also made via the bump 5. Therefore, the positioning of both is performed with high accuracy.

【0039】上記凹部2の形成および微細貫通孔3の形
成方法としては、機械加工,レーザー加工,光加工,化
学エッチング等の方法があげられる。なかでも、エキシ
マレーザーの照射によるハーフエッチングや穿孔加工を
行うことが好ましい。
Examples of methods for forming the recesses 2 and the fine through holes 3 include mechanical processing, laser processing, optical processing, and chemical etching. Among them, it is preferable to perform half etching or perforation processing by irradiation of excimer laser.

【0040】また、上記凹部2は、少なくとも載置する
半導体素子の外形と同等以上の大きさに設定する必要が
ある。さらに、上記フィルムキャリアに半導体素子を搭
載する際に、半導体素子に形成されている外部接続用電
極と上記フィルムキャリアに設けられたバンプ5が位置
ずれを生じない大きさおよび位置精度を考慮して設定す
る必要がある。
Further, it is necessary to set the size of the recess 2 to be at least equal to or larger than the outer shape of the semiconductor element to be mounted. Further, when mounting the semiconductor element on the film carrier, considering the size and the positional accuracy in which the external connection electrodes formed on the semiconductor element and the bumps 5 provided on the film carrier are not displaced. Must be set.

【0041】さらに、上記微細貫通孔3は、回路9と半
導体素子に形成されている外部接続用電極との接続を果
たす金属製導通路4の形成のために重要なものであり、
回路9の幅よりも小さな孔間ピッチで、しかも絶縁性フ
ィルム1の厚み方向に少なくとも1個の貫通孔3を設け
る必要がある。
Further, the fine through holes 3 are important for forming the metal conduction path 4 for connecting the circuit 9 and the external connection electrode formed in the semiconductor element,
It is necessary to provide at least one through hole 3 with a hole pitch smaller than the width of the circuit 9 and in the thickness direction of the insulating film 1.

【0042】そして、上記バンプ5の突出高さは、数μ
m〜数10μmの範囲に設定することが好ましい。
The protrusion height of the bump 5 is several μ.
It is preferable to set in the range of m to several tens of μm.

【0043】なお、上記金属製導通路4の形成方法とし
て、単に金属物質を充填する方法以外に、半田浴に浸漬
することにより半田を析出させて微細貫通孔3を金属製
導通路4に形成する方法があげられる。
As a method of forming the metal conductive path 4, in addition to a method of simply filling a metal substance, the fine through holes 3 are formed in the metal conductive path 4 by precipitating the solder by immersing it in a solder bath. There is a way to do it.

【0044】つぎに、上記フィルムキャリアを用いた半
導体装置について説明する。図24は上記フィルムキャ
リアを用いた半導体装置の一実施例である。10は外部
接続用電極11を有する半導体素子であり、この2個の
外部接続用電極11とフィルムキャリアのバンプ5とが
接触し、半導体素子10と回路9とが導通するよう半導
体素子収容用の凹部2内に上記半導体素子10が収容さ
れている。
Next, a semiconductor device using the above film carrier will be described. FIG. 24 shows an example of a semiconductor device using the above film carrier. Reference numeral 10 denotes a semiconductor element having an electrode 11 for external connection, which is for accommodating the semiconductor element so that the two electrodes 11 for external connection and the bumps 5 of the film carrier come into contact with each other so that the semiconductor element 10 and the circuit 9 are electrically connected. The semiconductor element 10 is housed in the recess 2.

【0045】上記フィルムキャリアを用いた半導体装置
は、例えばつぎのようにして得られる。すなわち、図2
4に示すように、フィルムキャリアに形成された凹部2
内に半導体素子10を嵌入し、バンプ5と半導体素子1
0の外部接続用電極11とを接触させることにより得ら
れる。そして、接着剤を用いてまたは電気接続等により
フィルムキャリアと半導体素子10の両者を接続するこ
とにより、通常用いられる半導体装置となる。
A semiconductor device using the above film carrier is obtained, for example, as follows. That is, FIG.
As shown in FIG. 4, the recess 2 formed in the film carrier
The semiconductor element 10 is inserted into the bump 5 and the semiconductor element 1
It is obtained by bringing the external connection electrode 11 of 0 into contact. Then, by connecting both the film carrier and the semiconductor element 10 with an adhesive or by electrical connection or the like, a normally used semiconductor device is obtained.

【0046】上記フィルムキャリアと半導体素子10と
の接続に接着剤を用いる場合、通常、熱接着性樹脂が用
いられる。このような熱接着性樹脂としては、エポキシ
樹脂等の熱硬化性樹脂,フッ素樹脂等の熱可塑性樹脂等
があげられる。
When an adhesive is used to connect the film carrier and the semiconductor element 10, a thermoadhesive resin is usually used. Examples of such a heat-adhesive resin include a thermosetting resin such as an epoxy resin and a thermoplastic resin such as a fluororesin.

【0047】そして、上記熱接着性樹脂を用いてのフィ
ルムキャリアと半導体素子10の接続は、例えば、まず
ダイシング前のシリコンウエハに熱接着性樹脂層を形成
するかダイシング後のシリコンチップに熱接着性樹脂層
を形成しこれにフィルムキャリアを接着し接続する。ま
たは、半導体素子10に形成された微細パターン上に熱
接着性樹脂層を形成して接着し接続したり、フィルム状
またはリボン状にしたものを、半導体素子10とフィル
ムキャリアとの接続時に挟着して熱圧着してもよい。あ
るいは、フィルムキャリアに半導体素子10を搭載した
後、熱接着性樹脂を微細貫通孔3を通じて注入充填して
熱接着性樹脂層を形成し両者を接続してもよい。
The connection between the film carrier and the semiconductor element 10 using the thermoadhesive resin is performed by, for example, first forming a thermoadhesive resin layer on the silicon wafer before dicing or thermally adhering to the silicon chip after dicing. A resin layer is formed, and a film carrier is adhered and connected thereto. Alternatively, a thermo-adhesive resin layer is formed on the fine pattern formed on the semiconductor element 10 to be bonded and connected, or a film-shaped or ribbon-shaped object is sandwiched when the semiconductor element 10 and the film carrier are connected. Then, it may be thermocompression bonded. Alternatively, after mounting the semiconductor element 10 on the film carrier, a thermo-adhesive resin may be injected and filled through the fine through holes 3 to form a thermo-adhesive resin layer, and the both may be connected.

【0048】このように、熱接着性樹脂を用いてフィル
ムキャリアと半導体素子10を接続すると、図25に示
すように、フィルムキャリアと半導体素子10との間に
熱接着性樹脂層12が形成され、かつ微細貫通孔3にま
で熱接着性樹脂12が充填されるため両者の密着性が向
上し、電気的接続も強固となる。さらに、半導体装置の
表面も上記樹脂層12によって保護されることになり、
製造工程も簡素化できる。また、フィルムキャリアと半
導体素子10の接続後、図25に示すように、余分な熱
接着性樹脂が、金属製導通路5の形成されていない微細
貫通孔3内に流入して内部の空気を押し出すため、後の
工程で本発明の半導体装置を樹脂封止する際にボイドが
発生したり、クラックが生じるということもなく信頼性
の高いものとなる。また、両者の接続とともに封止樹脂
を同時に行うことができ、製造工程の簡略化が図られ、
しかも強固な接続がなされるため、信頼性の向上が実現
する。
As described above, when the film carrier and the semiconductor element 10 are connected by using the heat adhesive resin, the heat adhesive resin layer 12 is formed between the film carrier and the semiconductor element 10 as shown in FIG. Further, since the thermo-adhesive resin 12 is filled even in the fine through holes 3, the adhesion between the two is improved, and the electrical connection is strengthened. Further, the surface of the semiconductor device is also protected by the resin layer 12,
The manufacturing process can also be simplified. Further, after the film carrier and the semiconductor element 10 are connected, as shown in FIG. 25, excess heat-adhesive resin flows into the fine through holes 3 in which the metal conduction paths 5 are not formed, and the internal air is removed. Since the resin is extruded, voids or cracks are not generated when the semiconductor device of the present invention is resin-sealed in a later step, and reliability is high. In addition, it is possible to simultaneously perform the sealing resin together with the connection of both, which simplifies the manufacturing process,
Moreover, since a strong connection is made, the reliability is improved.

【0049】[0049]

【発明の効果】以上のように、本発明の電極付フィルム
およびフィルムキャリアは、絶縁性フィルムの片面に、
半導体素子収容用または半導体素子電極収容用の凹部を
形成し、この凹部の底面に、厚み方向に電気的導通をと
るための電極部を形成している。そのため、半導体素子
搭載時に、上記凹部に対して、半導体素子または半導体
素子電極を落とし込むことにより位置決めすることがで
き、位置決めが容易になる。また、上記半導体素子を凹
部内に収容してなる半導体装置は、従来のものよりも薄
形になる。特に、上記電極付フィルムおよびフィルムキ
ャリアの電極がバンプに形成されているときには、上記
落とし込みにより確実に導通するようになり、接続信頼
性が高くなる。そして、微細貫通孔を微細化することに
より、半導体素子配線のファインピッチにも対応でき、
さらに半導体素子の電極部を素子面内で自由にレイアウ
トすることができる。したがって、半導体素子の配線設
計における自由度が向上する。
INDUSTRIAL APPLICABILITY As described above, the electrode-attached film and the film carrier of the present invention have one side of the insulating film,
A recess for accommodating a semiconductor element or for accommodating a semiconductor element electrode is formed, and an electrode portion for electrically connecting in the thickness direction is formed on the bottom surface of this recess. Therefore, when the semiconductor element is mounted, the semiconductor element or the semiconductor element electrode can be positioned by dropping into the recess, which facilitates the positioning. Further, the semiconductor device having the semiconductor element housed in the recess is thinner than the conventional one. In particular, when the electrode-equipped film and the electrodes of the film carrier are formed on the bumps, the dropping ensures the conduction, and the connection reliability increases. And by making the fine through-holes finer, it is possible to correspond to the fine pitch of the semiconductor element wiring,
Further, the electrode portion of the semiconductor element can be freely laid out within the element plane. Therefore, the degree of freedom in the wiring design of the semiconductor element is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電極付フィルムの一実施例を示す断面
図である。
FIG. 1 is a cross-sectional view showing an example of the electrode-attached film of the present invention.

【図2】上記電極付フィルムの製造工程を示す断面図で
ある。
FIG. 2 is a cross-sectional view showing a manufacturing process of the electrode-attached film.

【図3】上記電極付フィルムの製造工程を示す断面図で
ある。
FIG. 3 is a cross-sectional view showing a manufacturing process of the electrode-attached film.

【図4】上記電極付フィルムの製造工程を示す断面図で
ある。
FIG. 4 is a cross-sectional view showing a manufacturing process of the electrode-attached film.

【図5】上記電極付フィルムの製造工程を示す断面図で
ある。
FIG. 5 is a cross-sectional view showing a manufacturing process of the electrode-attached film.

【図6】上記電極付フィルムに設けるバンプの変形例を
示す部分断面図である。
FIG. 6 is a partial cross-sectional view showing a modified example of a bump provided on the electrode-attached film.

【図7】上記バンプの別の変形例を示す部分断面図であ
る。
FIG. 7 is a partial cross-sectional view showing another modification of the bump.

【図8】上記バンプのさらに別の変形例を示す部分断面
図である。
FIG. 8 is a partial cross-sectional view showing still another modified example of the bump.

【図9】上記電極付フィルムの他の実施例を示す断面図
である。
FIG. 9 is a cross-sectional view showing another embodiment of the electrode-attached film.

【図10】上記電極付フィルムのさらに他の実施例を示
す断面図である。
FIG. 10 is a sectional view showing still another embodiment of the electrode-attached film.

【図11】上記電極付フィルムの他の実施例を示す断面
図である。
FIG. 11 is a cross-sectional view showing another embodiment of the electrode-attached film.

【図12】上記電極付フィルムの他の実施例を示す断面
図である。
FIG. 12 is a cross-sectional view showing another embodiment of the electrode-attached film.

【図13】上記電極付フィルムの他の実施例を示す断面
図である。
FIG. 13 is a cross-sectional view showing another example of the electrode-attached film.

【図14】上記電極付フィルムの他の実施例を示す断面
図である。
FIG. 14 is a cross-sectional view showing another embodiment of the electrode-attached film.

【図15】半導体素子電極の熱融着状態を示す説明図で
ある。
FIG. 15 is an explanatory diagram showing a heat-sealed state of semiconductor element electrodes.

【図16】本発明の電極付フィルムを用いた半導体装置
の一実施例を示す断面図である。
FIG. 16 is a cross-sectional view showing an example of a semiconductor device using the electrode-attached film of the present invention.

【図17】凹部の所定領域の外に微細貫通孔を形成した
半導体装置を示す断面図である。
FIG. 17 is a sectional view showing a semiconductor device in which a fine through hole is formed outside a predetermined region of a recess.

【図18】本発明の電極付フィルムを用いた半導体装置
の他の実施例を示す断面図である。
FIG. 18 is a cross-sectional view showing another embodiment of a semiconductor device using the electrode-attached film of the present invention.

【図19】本発明のフィルムキャリアの一実施例を示す
断面図である。
FIG. 19 is a cross-sectional view showing an example of the film carrier of the present invention.

【図20】上記フィルムキャリアの製造工程を示す断面
図である。
FIG. 20 is a cross-sectional view showing a manufacturing process of the film carrier.

【図21】上記フィルムキャリアの製造工程を示す断面
図である。
FIG. 21 is a cross-sectional view showing the manufacturing process of the film carrier.

【図22】上記フィルムキャリアの製造工程を示す断面
図である。
FIG. 22 is a cross-sectional view showing the manufacturing process of the film carrier.

【図23】上記フィルムキャリアの一実施例を示す要部
説明図である。
FIG. 23 is an explanatory view of a main part showing an example of the film carrier.

【図24】本発明のフィルムキャリアを用いた半導体装
置の一実施例を示す断面図である。
FIG. 24 is a cross-sectional view showing one embodiment of a semiconductor device using the film carrier of the present invention.

【図25】本発明の半導体装置の接続に熱接着性樹脂を
用いた場合の断面図である。
FIG. 25 is a cross-sectional view of the case where a thermoadhesive resin is used for connecting the semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性フィルム 2 凹部 3 微細貫通孔 4 導通路 5 バンプ 9 回路 10 半導体素子 DESCRIPTION OF SYMBOLS 1 Insulating film 2 Recess 3 Micro through hole 4 Conduction path 5 Bump 9 Circuit 10 Semiconductor element

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年4月14日[Submission date] April 14, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】全図[Correction target item name] All drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図1】 [Figure 1]

【図2】 [Fig. 2]

【図3】 [Figure 3]

【図4】 [Figure 4]

【図5】 [Figure 5]

【図6】 [Figure 6]

【図7】 [Figure 7]

【図8】 [Figure 8]

【図23】 FIG. 23

【図9】 [Figure 9]

【図10】 [Figure 10]

【図11】 FIG. 11

【図12】 [Fig. 12]

【図13】 [Fig. 13]

【図14】 FIG. 14

【図15】 FIG. 15

【図16】 FIG. 16

【図17】 FIG. 17

【図18】 FIG. 18

【図19】 FIG. 19

【図20】 FIG. 20

【図21】 FIG. 21

【図22】 FIG. 22

【図24】 FIG. 24

【図25】 FIG. 25

───────────────────────────────────────────────────── フロントページの続き (72)発明者 日野 敦司 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 森田 尚治 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 高山 嘉也 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Atsushi Hino 1-2-2 Shimohozumi, Ibaraki City, Osaka Prefecture Nitto Denko Corporation (72) Instructor Naoji Morita 1-2-1, Shimohozumi, Ibaraki City, Osaka Prefecture Nitto Denko Corporation (72) Inventor Yoshiya Takayama 1-2-1, Shimohozumi, Ibaraki City, Osaka Prefecture Nitto Denko Corporation

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性フィルムの片面に、底面が平坦状
または多段状の凹部が形成され、この凹部の底面に、厚
み方向に所定の数の微細貫通孔が形成され、その任意の
微細貫通孔に導電性物質が充填され電極部に形成されて
いることを特徴とする電極付フィルム。
1. An insulating film is provided with a concave portion having a flat bottom surface or a multi-stepped surface on one surface, and a predetermined number of fine through holes are formed in the thickness direction on the bottom surface of the concave portion. A film with an electrode, characterized in that a hole is filled with a conductive substance and is formed in an electrode portion.
【請求項2】 凹部の底面が二段状になっており、一段
目を半導体素子搭載用に利用し、二段目を微細貫通孔の
形成に利用している請求項1記載の電極付フィルム。
2. The film with an electrode according to claim 1, wherein the bottom surface of the recess has a two-step shape, the first step is used for mounting a semiconductor element, and the second step is used for forming a fine through hole. ..
【請求項3】 ある微細貫通孔と他の微細貫通孔の間
に、両微細貫通孔を仕切る仕切り用の凸部が形成されて
いる請求項1記載の電極付フィルム。
3. The electrode-attached film according to claim 1, wherein a convex portion for partitioning the fine through holes is formed between one fine through hole and another fine through hole.
【請求項4】 導電性物質の端部が、上記微細貫通孔の
開口の少なくとも一方からバンプ状に突出形成している
請求項1記載の電極付フィルム。
4. The electrode-attached film according to claim 1, wherein the end portion of the conductive material is formed in a bump shape so as to protrude from at least one of the openings of the fine through holes.
【請求項5】 絶縁性フィルムの片面に凹部が形成さ
れ、この凹部の底面に厚み方向に複数の微細貫通孔が形
成され、上記凹部の底面に対応する上記絶縁性フィルム
の他面の部分に導電体によって回路が形成され、この回
路が形成された部分の微細貫通孔にのみ導電性物質製導
通路が形成され、その先端が上記微細貫通孔の開口の少
なくとも一方から突出してバンプ状電極部に形成されて
いることを特徴とするフィルムキャリア。
5. A recess is formed on one surface of the insulating film, and a plurality of fine through holes are formed in the bottom surface of the recess in the thickness direction, and a portion of the other surface of the insulating film corresponding to the bottom surface of the recess is formed. A circuit is formed by a conductor, and a conductive material conductive path is formed only in the fine through hole in the portion where the circuit is formed, and the tip of the conductive path is projected from at least one of the openings of the fine through hole to form a bump-shaped electrode portion. A film carrier characterized by being formed on.
【請求項6】 絶縁性フィルムの片面に形成された凹部
が、底面が二段状の凹部であり、底面の一段目を半導体
素子搭載用に利用し、二段目を微細貫通孔の形成に利用
している請求項5記載のフィルムキャリア。
6. The concave portion formed on one surface of the insulating film is a concave portion having a two-step bottom surface, the first step of the bottom surface is used for mounting a semiconductor element, and the second step is used for forming a fine through hole. The film carrier according to claim 5, which is used.
【請求項7】 ある微細貫通孔と他の微細貫通孔の間
に、両微細貫通孔を仕切る仕切り用の凸部が形成されて
いる請求項5記載のフィルムキャリア。
7. The film carrier according to claim 5, wherein a projection for partitioning the two fine through holes is formed between one fine through hole and another fine through hole.
【請求項8】 請求項1〜4のいずれか一項に記載の電
極付フィルムの凹部内に半導体素子が収容され、この半
導体素子の電極部が、電極付フィルムの電極部と電気的
に導通されていることを特徴とする半導体装置。
8. A semiconductor element is housed in the recess of the electrode-attached film according to claim 1, and the electrode portion of the semiconductor element is electrically connected to the electrode portion of the electrode-attached film. A semiconductor device characterized by being provided.
【請求項9】 請求項5〜7のいずれか一項に記載のフ
ィルムキャリアの凹部内に半導体素子が収容され、この
半導体素子の電極部がフィルムキャリアのバンプ状電極
部と電気的に導通されていることを特徴とする半導体装
置。
9. A semiconductor element is housed in the recess of the film carrier according to claim 5, and the electrode portion of the semiconductor element is electrically connected to the bump-shaped electrode portion of the film carrier. A semiconductor device characterized in that
JP5694292A 1991-02-07 1992-02-07 Film with electrode, film carrier, and semiconductor device using them Pending JPH0590349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5694292A JPH0590349A (en) 1991-02-07 1992-02-07 Film with electrode, film carrier, and semiconductor device using them

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3938191 1991-02-07
JP3-39381 1991-02-07
JP5694292A JPH0590349A (en) 1991-02-07 1992-02-07 Film with electrode, film carrier, and semiconductor device using them

Publications (1)

Publication Number Publication Date
JPH0590349A true JPH0590349A (en) 1993-04-09

Family

ID=26378750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5694292A Pending JPH0590349A (en) 1991-02-07 1992-02-07 Film with electrode, film carrier, and semiconductor device using them

Country Status (1)

Country Link
JP (1) JPH0590349A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206525A (en) * 2002-11-21 2009-09-10 Nec Corp Method for manufacturing wiring substrate
JP2012116313A (en) * 2010-11-30 2012-06-21 Toyota Boshoku Corp Adhesion structure of installation member
JP2013051432A (en) * 2012-10-25 2013-03-14 Toshiba Corp Electronic apparatus, electronic component, and manufacturing method of substrate assembly

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206525A (en) * 2002-11-21 2009-09-10 Nec Corp Method for manufacturing wiring substrate
JP2012116313A (en) * 2010-11-30 2012-06-21 Toyota Boshoku Corp Adhesion structure of installation member
JP2013051432A (en) * 2012-10-25 2013-03-14 Toshiba Corp Electronic apparatus, electronic component, and manufacturing method of substrate assembly

Similar Documents

Publication Publication Date Title
EP0368262B1 (en) Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
US5821626A (en) Film carrier, semiconductor device using same and method for mounting semiconductor element
JP2899540B2 (en) Film carrier and semiconductor device using the same
KR101117618B1 (en) Method for forming through electrode
US8110245B2 (en) Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument
US6157084A (en) Film carrier and semiconductor device using same
US6011310A (en) Film carrier and semiconductor device using the same
JP3088877B2 (en) Method of manufacturing film carrier and semiconductor device
JP2815113B2 (en) Method for manufacturing film carrier and semiconductor device
JPH0590349A (en) Film with electrode, film carrier, and semiconductor device using them
JPH0410696A (en) Multilayer wiring board
JPH10340929A (en) Wiring board for mounting electronic part
JP3520764B2 (en) Semiconductor device and manufacturing method thereof
JP2634672B2 (en) Semiconductor device
JP2808703B2 (en) Film carrier and semiconductor device
JP2785832B2 (en) Semiconductor device mounting structure
JP3255891B2 (en) Film carrier, semiconductor device using the same, and method of manufacturing film carrier
KR100359174B1 (en) Film carrier and semiconductor device using this film carrier
JP3015709B2 (en) Film carrier, semiconductor device using the same, and semiconductor element mounting method
KR100375643B1 (en) Film carrier and semiconductor device comprising same
JP2002016112A (en) Semiconductor device and manufacturing method therefor
JPH02129938A (en) Wiring board and its manufacture
JPH06326159A (en) Semiconductor device
JPH0536759A (en) Insulating film for semiconductor-element mounting and conveyance body using it and mounting structure of semiconductor element
JPH08297142A (en) Probe structure