ITTO990534A1 - Dispositivo per la ricostruzione della temporizzazione di un canale dati trasportato su rete a pacchetto e relativo procedimento. - Google Patents
Dispositivo per la ricostruzione della temporizzazione di un canale dati trasportato su rete a pacchetto e relativo procedimento. Download PDFInfo
- Publication number
- ITTO990534A1 ITTO990534A1 IT1999TO000534A ITTO990534A ITTO990534A1 IT TO990534 A1 ITTO990534 A1 IT TO990534A1 IT 1999TO000534 A IT1999TO000534 A IT 1999TO000534A IT TO990534 A ITTO990534 A IT TO990534A IT TO990534 A1 ITTO990534 A1 IT TO990534A1
- Authority
- IT
- Italy
- Prior art keywords
- signal
- phase
- wander
- residual
- value
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000008569 process Effects 0.000 claims description 13
- 230000010363 phase shift Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 7
- 241001125929 Trisopterus luscus Species 0.000 claims description 6
- 230000009471 action Effects 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims 1
- 230000002045 lasting effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 14
- 230000007423 decrease Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000032258 transport Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Auxiliary Devices For And Details Of Packaging Control (AREA)
Description
DESCRIZIONE dell'invenzione industriale dal titolo: "Dispositivo per la ricostruzione della temporizzazione di un canale dati trasportato su rete a pacchetto e relativo procedimento"
TESTO DELLA DESCRIZIONE
La presente invenzione affronta il problema di ricostruire la temporizzazione di un canale dati digitale a frequenza costante a valle dèi suo trasporto su una rete di trasmissione a pacchetto.
Le reti che utilizzano tecniche di trasporto a pacchetto suddividono l'informazione numerica da trasportare in sequenze trasmissive distinte (pacchetti), alle quali vengono aggiunti altri campi informativi che consentono di svolgere varie funzioni, quale ad esempio 1'instradamento dei pacchetti stessi. I pacchetti contenenti i dati relativi a utenti diversi vengono multiplati fra loro con tecniche a divisione di tempo per transitare su canali trasmissivi ad alta capacità. Il transito attraverso i nodi di commutazione introduce ritardi di attraversamento tipicamente variabili da pacchetto a pacchetto. Il ritardo subito dai.pacchetti è quindi generalmente variabile in misura dipendente dalla specifica tecnica presa in considerazione.
Questi diversi aspetti funzionali comportano la necessità di prevedere meccanismi suscettibili di assorbire la discontinuità dei dati in arrivo così da ricostruire la loro temporizzazione originale nel nodo terminale della rete.
Una soluzione data a questo problema (utilizzata come modello per i preamboli delle rivendicazioni 1 e 17} prevede che i dati provenienti in modo discontinuo dai pacchetti ricevuti vengano scritti in una memoria tampone del tipo First-In-First-Out (FIFO). La memoria viene letta ad intervalli di tempo regolari corrispondenti alla temporizzazione originale - la cui frequenza è nota e fissa - avendo cura di evitare che la memoria risulti troppo piena o troppo vuota.
La presente invenzione mira a realizzare un meccanismo che, rifacendosi a tale principio di fondo, sia in grado di operare in modo efficace e sicuro su un campo di frequenze molto ampio senza porre al canale dati trasportato alcun vincolo di sincronizzazione .
Secondo la presente invenzione tale scopo viene raggiunto grazie ad un dispositivo avente le caratteristiche richiamate in modo specifico nelle rivendicazioni che seguono. L'invenzione riguarda anche il relativo procedimento.
L'invenzione verrà ora descritta, a puro titolo di esempio non limitativo, con riferimento ai disegni annessi nei quali:
- la figura 1 illustra, sotto forma di uno schema a blocchi, la generale struttura di un dispositivo secondo l'invenzione, e
- la figura 2 illustra, sempre sotto forma di uno schema a blocchi, la struttura di una delle parti del dispositivo della figura 1.
Nella figura 1 il riferimento 1 indica nel complesso un dispositivo utilizzabile per ricostruire la temporizzazione di un canale dati trasportato su rete a pacchetto.
L'esigenza di realizzare una tale azione di ricostruzione della temporizzazione insorge in generale nel nodo terminale di una rete a pacchetto là dove è necessario restituire con la temporizzazione originaria la sequenza dei dati trasmessi dopo che tale temporizzazione è stata perturbata per effetto della pacchettizzazione e del transito dei pacchetti attraverso la rete.
La sequenza di dati di ingresso è schematicamente indicata nella parte in alto a sinistra della figura 1 come Pin. Il corrispondente flusso di dati con la temporizzazione ricostruita è invece rappresentato schematicamente nella parte in alto a destra, dove è indicata con Pout.
Ai fini dell'illustrazione dell'invenzione, tanto il flusso in ingresso Pin quanto il flusso in uscita Pout possono essere visti come una sequenza di singoli bit, spaziati nel tempo in modo irregolare nel flusso di ingresso Pin e spaziati invece in modo regolare (per effetto dell'azione del dispositivo 1) nel flusso di uscita Pout.
Gli esperti del settore apprezzeranno che tale rappresentazione ricomprende in sé anche la condizione di impiego in cui lo spaziamento irregolare dei dati di ingresso interviene fra successivi pacchetti di dati (ad esempio ottetti o byte o parole di più byte) in modo indipendente dal fatto che la ricezione degli stessi avvenga in modo seriale ovvero parallelo. Nel primo caso, la ricezione seriale dà comunque origine ad un flusso di singoli bit che si presentano spaziati in modo regolare all'interno di rispettivi gruppi (byte, parole, ecc. ...) ma con uno spaziamento temporale irregolare fra gruppi successivi derivante dall'alterazione della temporizzazione conseguente alla trasmissione sulla rete. Nel secondo caso, il treno di singoli bit indicato con Pin nella figura 1 può essere visto come la sequenza dei bit che, nella sequenza dei pacchetti successivi, rappresentano ciascuno l'istante di arrivo del rispettivo pacchetto.
Quanto detto sopra vale anche per quanto riguarda una memoria 2 che, organizzata secondo uno schema di tipo FIFO (First-In-First-Out), riceve su un ingresso 3 il flusso Pin per restituire su un’uscita 4 il flusso Pout, con una temporizzazione ricostruita in modo regolare.
I riferimenti numerici 5 e 6 illustrano due altri ingressi della memoria 2 fungenti rispettivamente da ingresso di comando della scrittura (WR) e da ingresso di comando della lettura (RD).
Sull'ingresso 5 viene portato, quale segnale di comando della scrittura, un segnale con fase xra (indicato nel seguito anche semplicemente come segnale Χυ,) derivato dal flusso in ingresso Pin. Si può trattare, ad esempio, di un segnale di sincronizzazione ottenuto dai fronti di salita dei singoli bit compresi nel flusso Pin o semplicemente, del segnale Pin stesso.
Sull'ingresso 6 viene invece applicato un segnale di comando di lettura corrispondente alla temporizzazione ricostruita. Questo segnale, con fase (anch'esso definito nel seguito per brevità semplicemente come segnale x^ ), può essere costituito da un segnale ad una frequenza direttamente corrispondente alla frequenza media del segnale (depurato dagli effetti di perturbazione della rete, che possono essere visti essenzialmente come un disturbo di fase molto esteso in ampiezza e frequenza) ovvero da un segnale comunque legato a tale frequenza, quale, ad esempio un segnale rappresentativo della frequenza di ottetto o di parola fB pari a N volte la frequenza di bit fb (con N=8, evidentemente nel caso della frequenza di ottetto). Il segnale x0UT (nel seguito, per semplicità di illustrazione si farà riferimento in via primaria a questo segnale) viene generato da un complesso di parti, indicato con 7, destinato ad assolvere sostanzialmente la funzione di un anello di aggancio digitale o DPLL (Digital Phase Locked Loop).
L'ulteriore complesso di parti indicato con 8 coopera con l'anello di aggancio 7 con lo scopo principale di misurare il livello di scarto (wander) rispetto alle condizioni di ricostruzione ottimale della temporizzazione al fine di attuare un'azione di regolazione automatica dell'anello di aggancio 7.
Passando ad esaminare in dettaglio le varie parti costituenti l'anello di aggancio 7, i riferimenti numerici 9 e 10 indicano due divisori (con rapporti di divisione MIN e ΜουΤ( che nel seguito si supporranno identici e pari a M) la cui funzione è quella di conferire maggiore flessibilità di funzionamento al dispositivo. Ciò avviene, così come meglio verrà spiegato nel seguito, per effetto di un'azione di regolazione del valore M dei rispettivi fattori di divisione, attuato sui rispettivi ingressi di regolazione 9a e 10a. Il suddetto fattore di divisione M può essere naturalmente pari al-1'unità.
Il divisore 9 riceve in ingresso il segnale XIN mentre il divisore 10 riceve in ingresso il segnale XouT. Le rispettive uscite vengono inviate verso un contatore 11 e più specificatamente agli ingressi di conteggio a salire (incremento) ila e di conteggio a scendere (decremento) llb del contatore 11 stesso.
Il valore di uscita del contatore 11, indicato con k, viene alimentato verso un oscillatore a controllo digitale (Digital Controlled Oscillator o DCO) 12 realizzato di preferenza secondo lo schema descritto nel lavoro "Digital Phase-Locked Loop with Jitter Bounded" di Steven M. Walters and Terry Trodet, IEEE Transactions on Circuìts and Systems, Voi. 36, n. 7, luglio 1989, pagg. 980-987.
In sostanza l'oscillatore 12 è costituito da un sommatore 13 e da un registro accumulatore 14 che agisce con una frequenza di lavoro fS generata da un oscillatore locale 15. Il valore accumulato nel registro 14 viene rinviato, attraverso una linea di retroazione 16, all'ingresso del sommatore 13 che realizza, in vista del caricamento nel registro 14, la somma fra il valore accumulato nel registro stesso (ricevuto attraverso la linea 16} ed il valore k proveniente dal contatore 11. In altre parole il registro accumulatore 14 memorizza, con la frequenza di lavoro fB, un valore numerico dato dalla somma del suo valore attuale e del numero k. La somma viene eseguita modulo 2<n >dove n è la dimensione in bit del registro e del sommatore. L'uscita dell'oscillatore 12, presente su una linea 17, è quindi costituita dal bit più significativo del registro accumulatore 14. Questo segnale di uscita, eventualmente diviso per il fattore N da un ulteriore divisore 18, identifica il segnale utilizzato come segnale di ricostruzione della temporizzazione per pilotare, attraverso l'ingresso 6, la lettura dei dati sincronizzati a partire dalla memoria 2.
Secondo la forma di attuazione al momento preferita, qui illustrata, il circuito di aggancio 7 utilizza il contatore bidirezionale 11 come rivelatore di fase e prevede il collegamento dell'uscita del contatore 11 (valore k) direttamente alL'ingresso dell'oscillatore digitale 12, dunque - di preferenza - senza interporre alcun filtro intermedio. Il valore k del contatore 11 si incrementa sui fronti di salita del segnale proveniente dal divisore 9 e si decrementa sui fronti di salita provenienti dal divisore 10. I valori istantanei del segnale k così ottenuti vengono accumulati nel registro dell'oscillatore 12.
La funzione di trasferimento della fase dell'anello di aggancio 7 è di primo grado nella variabile complessa s:
dove M e N rappresentano i fattori di divisione applicati nei divisori 9 e 10 (M) e nel divisore 18 (N) e f, è la frequenza dell'oscillatore 15.
La banda B della funzione di trasferimento della fase è espressa da:
Il j itter j clovuto alla quantizzazione di fase è :
Il contributo dovuto invece alla quantizzazione di frequenza è:
<Se >JMax è il jitter massimo (espresso in percentuale) ammesso sull'uscita fB, le due espressioni precedenti determinano l'intervallo di aggancio in frequenza, che è dato da:
il che indica il vantaggio di adottare per fe un valore elevato rispetto a fB (ad es. con fe ≥ 10 fB)·
Il tempo di aggancio massimo Ta (ipotizzando un valore iniziale di k pari a 0) è
La soluzione descritta permette di ottenere una funzione di trasferimento della fase con un solo polo (quindi senza problemi di stabilità) e un intervallo di aggancio in frequenza molto ampio.
Al riguardo gli esperti del settore apprezzeranno che i termini "aggancio di fase" (Phase Lock) ed "anello di aggancio di fase" (Phase-Locked Loop) vengono impiegati nella presente descrizione - e nelle rivendicazioni annesse - con riferimento alla loro accezione corrente nel settore, dunque includendo nell'azione di aggancio anche la funzione di aggancio di frequenza normalmente svolta dai relativi dispositivi.
Gli scostamenti (definiti di solito come jitter e wander, in funzione dei rispettivi contenuti di frequenze) presenti nella fase xIN del segnale di scrittura della memoria 2 al quale il circuito 7 si deve agganciare hanno caratteristiche di ampiezza e frequenza che dipendono dalla frequenza del segnale dati trasportato, dalla dimensione dei pacchetti e dalla frequenza con cui vengono costruiti nonché dalle modalità di trasporto della rete. Il circuito 7 si comporta essenzialmente come un filtro di fase e avrà in uscita un wander residuo proporzionale alla sua banda B. Il tempo di aggancio Ta è invece inversamente proporzionale a questo stesso parametro, il cui valore diventa quindi particolarmente importante .
Sussiste quindi la possibilità di fare una scelta di compromesso, adottando per B un valore fisso (il che corrisponde a fissare una volta per tutte il valore del prodotto MN). Appare però vantaggioso ricorrere ad una soluzione alternativa diretta a ridurre dinamicamente il valore della banda B durante la fase di aggancio, in modo da contenere sia il tempo di aggancio sia il wander residuo di uscita. Al fine di ottimizzare il tempo di aggancio è bene comunque che il valore di regime di B non sia inferiore al necessario.
Per questo motivo, il dispositivo secondo l'invenzione comprende di preferenza il complesso di parti indicato con 8, la cui funzione è quella appunto di realizzare una funzione dinamica dell'aggancio (variazione adattativa del valore di B): - individuando il momento in cui l'aggancio viene conseguito,
- valutando l'entità del wander residuo in uscita, e
- in caso di wander eccessivo, aumentando il valore di M (per ridurre la banda B), senza provocare discontinuità nel funzionamento dell'anello di aggancio 7.
La prima di queste funzioni viene eseguita dal modulo o blocco 19 la cui funzione è essenzialmente quella di generare, su una linea 20, un segnale di aggancio (Lock). In pratica, il blocco 19 confronta i valori successivi di k ricevuti dall'uscita del contatore 11 su una linea 21 individuando la condizione di aggancio quando un certo numero (ad esempio L) di valori consecutivi di k sono identici limitatamente agli Nk bit più significativi. I suddetti valori consecutivi vengono identificati con una frequenza corrispondente di preferenza alla frequenza fa generata dall'oscillatore 15. Il blocco 19 comprende essenzialmente due registri, un comparatore ed un contatore.
Quando il blocco 19 indica il raggiungimento della condizione di aggancio, il wander residuo in uscita viene misurato attraverso il blocco indicato con 22 che ha la struttura illustrata in maggior dettaglio nella figura 2.
Il funzionamento del blocco 22 è basato sul fatto che, definito con Tw il periodo del wander residuo in condizioni di aggancio, esistono intervalli di tempo di durata inferiore (ad esempio TM = Tw/10) durante i quali la fase cresce in modo monotono rispetto alla fase di un segnale a frequenza costante, altri intervalli in cui decresce (sempre in modo monotono) e infine altri in cui avviene il passaggio fra i due andamenti precedenti. E' perciò possibile stimare l'ampiezza del wander a partire da semplici misure del periodo del segnale.
A tal fine lo stadio di ingresso del modulo 22 è costituito da un contatore 220 che riceve in ingresso la frequenza fB nonché il segnale di fase <X>OUT Per eseguire continuamente la misura del periodo corrispondente alla frequenza di uscita fB dell'anello 7. Tutto ciò viene fatto sfruttando ancora una volta il fatto che fB viene scelto di preferenza molto maggiore rispetto a fB. Misure successive effettuate dal contatore 220 vengono memorizzate in due registri 221 e 222 disposti in cascata fra loro.
Il risultato del confronto fra le due misure successive, attuato in un comparatore 223, identifica un valore differenziale di primo ordine utilizzato per pilotare un contatore 224. Quest'ultimo viene azzerato ad intervalli di tempo pari a TH, in funzione di un segnale di sincronizzazione generato da un oscillatore 225 (in pratica si può trattare semplicemente dello stesso oscillatore 15 il cui segnale di uscita viene sottoposto ad un'azione di demoltiplicazione) e che viene incrementato ogni volta che il contenuto del registro 221 supera il contenuto del registro 222, in corrispondenza cioè di un decremento della fase XOUT rispetto alla fase di un segnale a frequenza costante. Al termine di ogni intervallo di misura TM il valore del contatore 224 coincide con il numero totale di volte in cui ciò è avvenuto. I valori così ottenuti quando, per effetto del wander, la fase xOUT cresce o decresce in modo monotono sono superiori a quelli ottenuti quando la stessa fase χOUT sta invertendo il proprio andamento. Un blocco funzionale di controllo 226 può così valutare il wander a partire dalle variazioni dei valori di conteggio del contatore 224 {costituenti un valore differenziale di secondo ordine) ed inviare un corrispondente segnale di pilotaggio verso un blocco 23 abilitato al funzionamento dal segnale proveniente dal blocco 19 attraverso la linea 20.
Da un punto di vista matematico, la funzione svolta nel blocco 22 equivale al calcolo della derivata seconda della fase xOUT. Infatti:
In sostanza il blocco 23 è un comparatore di soglia in grado di confrontare l'ampiezza del wander residuo (in pratica il valore ΆW) con un livello di soglia dato. Qualora si riscontri che il suddetto valore è da considerarsi eccessivo (A„ maggiore della soglia), il blocco 23 interviene sui divisori 9 e 10 aumentando il valore dei rispettivi fattori di divisione mentre il valore di soglia Nk che regola il funzionamento del blocco 19 viene incrementato per far sì che il blocco 19 stesso possa individuare la nuova condizione di aggancio caratterizzata da valori di k più stabili. Il processo viene ripetuto fino a quando il wander residuo è inferiore ad un valore limite prefissato di ampiezza e banda.
Il blocco 24 è un filtro numerico che riceve sulla linea 21 il valore k al fine di calcolarne il valore medio (calcolato tipicamente su un intervallo di tempo pari a Tw). Tale valore medio viene confrontato con il valore corrente di k (sempre ricevuto sulla linea 21) in un ulteriore comparatore 25. Quest'ultimo è destinato ad inviare un segnale di abilitazione verso il blocco 23 in modo tale per cui il blocco 23 interviene per modificare il fattore di divisione dei divisori 9 e 10 nell'istante in cui k è pari al suo valore medio. Ciò consente di limitare le discontinuità nella fase del segnale di uscita al momento della modifica.
La soluzione secondo 1 'invenzione consente quindi di effettuare la ricostruzione di un canale dati a velocità costante trasportato su una rete a pacchetto utilizzando un sistema suscettibile di una realizzazione completamente digitale, con tutti i vantaggi che derivano rispetto all'utilizzo di circuiti analogici (ad esempio maggiore affidabilità e immunità ai disturbi, nessuna necessità di taratura). Questo risultato viene conseguito in assenza di vincoli di sincronizzazione sul canale dati e sulla rete che lo trasporta e con l'ulteriore possibilità di operare in un ampio intervallo di aggancio, quindi senza necessità dì conoscere a priori il valore della frequenza di rigenerare.
Viene assicurato un funzionamento stabile, in modo indipendente dalle caratteristiche della fase del segnale di scrittura della memoria 2, con l'ulteriore capacità di limitare il wander residuo variando in modo automatico la banda di funzionamento ed ottimizzando il tempo di aggancio.
Naturalmente, fermo restando il principio dell'invenzione, i particolari di realizzazione e le forme di attuazione potranno essere ampiamente variati rispetto a quanto descritto ed illustrato, senza per questo uscire dall'ambito della presente invenzione .
RIVENDICAZIONI
1. Dispositivo per la ricostruzione della temporizzazione di un flusso di dati a frequenza costante trasportato su rete a pacchetto, comprendente una memoria (2) per l'accumulazione dei dati di detto flusso, detta memoria presentando:
- un ingresso (3) su cui i dati vengono scritti come flusso di dati in ingresso (Pin) sotto il comando di un rispettivo segnale di temporizzazione in ingresso (xIN), e
- un'uscita (4) a partire dalla quale detti dati vengono letti come flusso di dati in uscita (Pout) sotto il comando di un segnale,con temporizzazione ricostruita (xout) ,
il dispositivo essendo caratterizzato dal fatto che comprende inoltre un circuito di aggancio di fase (7) che utilizza detto segnale di temporizzazione in ingresso (xIN) come segnale di ingresso da agganciare per generare un corrispondente segnale di uscita in condizioni di aggancio (xout), detto segnale con temporizzazione ricostruita essendo ottenuto a partire dal segnale di uscita di detto circuito di aggancio di fase (7).
2. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detto circuito di agganciò di fase (7) è un circuito di aggancio di fase di tipo digitale.
3. Dispositivo secondo la rivendicazione 1 o la rivendicazione 2, caratterizzato dal fatto che detto circuito di aggancio di fase (7) è privo di filtri d'anello.
4. Dispositivo secondo una qualsiasi delle rivendicazioni 1 a 3, caratterizzato dal fatto che detto circuito di aggancio di fase (7) comprende, quale comparatore di fase, un contatore (11) presentante due ingressi di conteggio a crescere (11a) ed a scendere (llb) alimentati con detto segnale di temporizzazione di ingresso (xIN) e con detto segnale di uscita (XOUT) del circuito di aggancio di fase (7).
5. Circuito secondo una qualsiasi delle rivendicazioni 1 a 4, caratterizzato dal fatto che comprende mezzi (9, 10) per variare selettivamente la banda (B) della funzione di trasferimento della fase di detto circuito di aggancio di fase (7).
6 . Dispositivo secondo la rivendicazione 4 e la rivendicazione 5, caratterizzato dal fatto che detti mezzi per variare la banda (B) comprendono circuiti divisori (9, 10) associati agli ingressi (Ila, llb) di detto contatore (11) fungente da comparatore di fase, la variazione di banda essendo ottenuta variando il fattore di divisione (M) di detti circuiti divisori (9,10).
7. Dispositivo secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che detto circuito di aggancio di fase (7) comprende un comparatore di fase (11) che agisce su detto segnale di temporizzazione in ingresso (xIN) e su detto corrispondente segnale di uscita (XoUT) per generare un segnale di scarto di fase (k), nonché un circuito oscillatore (12) alimentato con detto segnale di scarto di fase (k); detto circuito oscillatore (12) essendo un oscillatore digitale comprendente un registro accumulatore (14) suscettibile di memorizzare un rispettivo valore numerico dato dalla somma del suo valore attuale e di detto segnale di scarto di fase (k), il segnale di uscita (x^ ) di detto circuito di aggancio di fase (7) essendo identificato a partire dal bit più significativo di detto registro accumulatore (14).
8. Dispositivo secondo la rivendicazione 7, caratterizzato dal fatto che comprende inoltre un ulteriore divisore (18) che genera il segnale di uscita (x0UT) di detto circuito di aggancio di fase (7) tramite divisione dell'uscita di detto oscilla
Claims (1)
- tore (12). 9. Dispositivo secondo la rivendicazione 5, caratterizzato dal fatto che comprende mezzi di misura (22) del wander residuo (AW) presente in detto segnale con temporizzazione ricostruita (x0UT) , detti mezzi di misura (22) essendo suscettibili di agire (23) su detti mezzi (9, 10) per variare la banda (B) della funzione di trasferimento della fase di detto circuito di aggancio di fase (7) al fine di ridurre detta banda (B) quando detto livello di wander residuo supera una soglia predeterminata. 10. Dispositivo secondo la rivendicazione 9, caratterizzato dal fatto che detti mezzi di misura (22) del wander residuo calcolano il livello di detto wander residuo in funzione della derivata seconda di detto segnale con sincronizzazione ricostruita (XOUT). 11. Dispositivo secondo la rivendicazione 9 o la rivendicazione 10, caratterizzato dal fatto che detti mezzi di misura (22) del wander residuo comprendono : - mezzi di conteggio (220) per fornire misure successive della durata di un periodo corrispondente alla frequenza del segnale di uscita di detto circuito di aggancio di fase (7), - mezzi comparatori (223) alimentati con valori successivi (221, 222) di detta durata per generare un valore di confronto che identifica un valore differenziale di primo ordine, - ulteriori mezzi di conteggio (224) alimentati con detto valore differenziale di primo ordine e azzerati con una cadenza data (TM), il valore di conteggio di detti ulteriori mezzi di conteggio (224) al momento dell'azzeramento identificando un valore differenziale di secondo ordine indicativo di detto wander residuo (Aj · 12. Dispositivo secondo la rivendicazione 7 e la rivendicazione 9, caratterizzato dal fatto che detti mezzi di misura (22) del wander residuo (Aj hanno associati mezzi di abilitazione (25) sensibili al valore medio (24) ed al valore corrente (21) di detto segnale di scarto di fase (k), detti mezzi di abilitazione (25) consentendo il funzionamento di detti mezzi (9, 10) per variare detta banda della funzione di trasferimento della fase solo quando detto valore corrente di detto segnale di scarto di fase (k) è pari al suo valore medio. 13. Dispositivo secondo una qualsiasi delle rivendicazioni 9 a 12, caratterizzato dal fatto che comprende inoltre mezzi (19) per verificare il raggiungimento della condizione di aggancio di detto circuito di aggancio di fase (7) per abilitare il funzionamento di detti mezzi di misura del wander residuo (22) solo in condizioni di aggancio di detto circuito di aggancio di fase (7). 14. Dispositivo secondo la rivendicazione 11 e la rivendicazione 13, caratterizzato dal fatto che detti ulteriori mezzi di conteggio (224) vengono azzerati con una cadenza pari ad un sottomultiplo (TH) del periodo (TJ del wander residuo con detto circuito di aggancio di fase (7) in condizioni di aggancio . 15. Dispositivo secondo la rivendicazione 7 ed una qualsiasi fra le rivendicazioni 13 o 14, caratterizzato dal fatto che detti mezzi (19) per verificare il raggiungimento di detta condizione di aggancio sono sensibili a valori successivi di detto segnale di scarto di fase (k) ed identificano l'esistenza di dette condizioni di aggancio quando un certo numero (L) di detti valori successivi sono identici fra loro limitatamente ad un certo numero (NK) di cifre più significative. 16. Dispositivo secondo la rivendicazione 7 e la rivendicazione 15, caratterizzato dal fatto che detti valori successivi identici fra loro vengono identificati con una frequenza (fS) pari alla frequenza di funzionamento di detto registro accumulatore (14). 17. Procedimento per ricostruire la temporizzazione di un flusso di dati a frequenza costante, trasportato su rete a pacchetto, tramite l'accumulazione dei dati di detto flusso, comprendente le operazioni di: memorizzare i dati come flusso di dati in ingresso (Pin) sotto il comando di un rispettivo segnale di temporizzazione di ingresso (χIN) e leggere detti dati memorizzati come flusso di dati in uscita (Pout) sotto il comando di un segnale con temporizzazione ricostruita (X0UT), il procedimento essendo caratterizzato dal fatto che comprende l'operazione di attuare un aggancio di fase (7) che utilizza come segnale di ingresso da agganciare detto segnale di temporizzazione in ingresso (x^) generando un corrispondente segnale di uscita in condizioni di aggancio (xO UT) detto segnale con temporizzazione ricostruita essendo ottenuto a partire dal segnale di uscita in condizioni d'aggancio così ottenuto. 18. Procedimento secondo la rivendicazione 17, caratterizzato dal fatto che detto aggancio di fase viene realizzato con un circuito di aggancio di fase (7) di tipo digitale. 19. Procedimento secondo la rivendicazione 17 o la rivendicazione 18, caratterizzato dal fatto che detto aggancio di fase (7) viene realizzato in assenza di azioni di filtraggio d'anello. 20. Procedimento secondo una qualsiasi delle rivendicazioni 17 a 19, caratterizzato dal fatto che detta operazione di aggancio di fase comprende un passo di confronto di fase, attuato mediante conteggi (11) a crescere (11a) ed a scendere (11b) pi-lotati con detto segnale di temporizzazione di ingresso (XIN) e con detto segnale di uscita in condizioni di aggancio (xout). 21. Procedimento secondo una qualsiasi delle rivendicazioni 17 a 20, caratterizzato dal fatto che comprende l'operazione di variare selettivamente la banda. (B) della funzione di trasferimento della fase di detto aggancio di fase (7). 22. Procedimento secondo la rivendicazione 20 e la rivendicazione 21, caratterizzato dal fatto che detta variazione della banda (B) viene conseguita variando un rapporto di divisione (M) per i segnali di pilotaggio (Ila, llb) dei conteggi (11) che attuano detto confronto di fase. 23. Procedimento secondo una qualsiasi delle precedenti rivendicazioni 17 a 22, caratterizzato dal fatto che detto aggancio di fase (7) comprende le operazioni di: - realizzare un confronto di fase (11) fra detto segnale di temporizzazione in ingresso (xIN) e detto corrispondente segnale d'uscita (xOOT) , - generare un rispettivo segnale di scarto di fase (k), - alimentare con detto segnale di scarto di fase (k) un oscillatore digitale (12) comprendente un registro accumulatore (14) suscettibile di memorizzare un rispettivo valore numerico dato dalla somma del suo valore attuale e di detto segnale confronto di fase (k), e - identificare detto segnale di uscita in condizioni d'aggancio (x0UT) a partire dal bit più significativo di detto registro accumulatore (14). 24. Procedimento secondo la rivendicazione 23, caratterizzato dal fatto che comprende inoltre l'operazione di generare detto segnale di uscita (x0UT) tramite divisione dell'uscita di detto oscillatore (12). 25. Procedimento secondo la rivendicazione 21, caratterizzato dal fatto che comprende le operazioni di: - misurare (22) il wander residuo (Aw) presente in detto segnale con temporizzazione ricostruita ( Xουτ) ' e - variare la banda della funzione di trasferimento della fase di detto aggancio di fase (7) al fine di ridurre detta banda (B) quando detto livello di wander residuo supera una soglia predeterminata . 26. Procedimento secondo la rivendicazione 25, caratterizzato dal fatto che detto livello del wander residuo viene calcolato in funzione della derivata seconda di detto segnale con sincronizzazione ricostruita (Xout). 27. Procedimento secondo la rivendicazione 25 o la rivendicazione 26, caratterizzato dal fatto che detto wander residuo (Aw) viene misurato: - generando (220) misure successive della durata di un periodo corrispondente alla frequenza del segnale di uscita di detto circuito di aggancio di fase (7), - generando (223), a partire da valori successivi (221, 222) di detta durata, un valore di confronto che identifica un segnale differenziale di primo ordine, - effettuando, a partire da detto segnale differenziale di primo ordine, un rispettivo conteggio (224) azzerato con una cadenza data (T„); il valore di detto rispettivo conteggio (224) al momento dell'azzeramento identificando un segnale differenziale di secondo ordine indicativo di detto wander residuo (Aw ) 28. Procedimento secondo la rivendicazione 23 e la rivendicazione 25, caratterizzato dal fatto che comprende le operazioni di: - rilevare il valore medio (24) ed il valore corrente (21) di detto segnale di scarto di fase (k), e - variare detta banda della funzione di trasferimento della fase solo quando detto valore corrente di detto segnale di scostamento (k) è pari al suo valore medio. 29. Procedimento secondo una qualsiasi delle rivendicazioni 25 a 28, caratterizzato dal fatto che comprende inoltre l'operazione di: - verificare (19) il raggiungimento della condizione di aggancio di detto aggancio di fase (7), e - abilitare la misura del wander residuo (22) solo in condizioni di aggancio di detto aggancio di fase (7 ) . 30. Dispositivo secondo la rivendicazione 27 e la rivendicazione 29, caratterizzato dal fatto che detto rispettivo conteggio (224) viene azzerato con una cadenza pari ad un sottomultiplo (T„) del periodo (Tw) del wander residuo con detto circuito di aggancio di fase (7) in condizioni di aggancio. 31. Dispositivo secondo la rivendicazione 23 ed una qualsiasi fra le rivendicazioni 29 o 30, caratterizzato dal fatto che l'esistenza di dette condizioni di aggancio viene identificata quando un certo numero (L) di valori successivi di detto segnale di scarto di fase (K) sono identici fra loro limitatamente ad un certo numero (NK) di cifre più significative . 32. Dispositivo secondo la rivendicazione 31, caratterizzato dal fatto che detti valori successivi identici fra loro vengono identificati con una frequenza (fs) pari alla frequenza di funzionamento di detto registro accumulatore (14).
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT1999TO000534A IT1308746B1 (it) | 1999-06-22 | 1999-06-22 | Dispositivo per la ricostruzione della temporizzazione di un canaledati trasportato su rete a pacchetto e relativo procedimento. |
| US09/597,073 US6760395B1 (en) | 1999-06-22 | 2000-06-20 | Device for timing reconstruction of a data channel transported on a packet network and its process |
| CA002312114A CA2312114C (en) | 1999-06-22 | 2000-06-21 | Device for timing reconstruction of a data channel transported on a packet network and its process |
| EP00113296A EP1063800B1 (en) | 1999-06-22 | 2000-06-21 | Device and process for timing reconstruction of a constant frequency data channel transported on a packet network |
| DE60005752T DE60005752T2 (de) | 1999-06-22 | 2000-06-21 | Vorrichtung und Verfahren zur Wiederherstellung des Taktsignals eines in einem Paketnetzwerk übertragenen Datenstroms konstanter Frequenz |
| JP2000188108A JP3554528B2 (ja) | 1999-06-22 | 2000-06-22 | パケットネットワークで伝送されるデータチャネルのタイミング再構成装置及びその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT1999TO000534A IT1308746B1 (it) | 1999-06-22 | 1999-06-22 | Dispositivo per la ricostruzione della temporizzazione di un canaledati trasportato su rete a pacchetto e relativo procedimento. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITTO990534A1 true ITTO990534A1 (it) | 2000-12-22 |
| IT1308746B1 IT1308746B1 (it) | 2002-01-10 |
Family
ID=11417908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT1999TO000534A IT1308746B1 (it) | 1999-06-22 | 1999-06-22 | Dispositivo per la ricostruzione della temporizzazione di un canaledati trasportato su rete a pacchetto e relativo procedimento. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6760395B1 (it) |
| EP (1) | EP1063800B1 (it) |
| JP (1) | JP3554528B2 (it) |
| CA (1) | CA2312114C (it) |
| DE (1) | DE60005752T2 (it) |
| IT (1) | IT1308746B1 (it) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646836B1 (en) * | 2005-03-01 | 2010-01-12 | Network Equipment Technologies, Inc. | Dynamic clock rate matching across an asynchronous network |
| US7333468B1 (en) * | 2005-05-16 | 2008-02-19 | Sun Microsystems, Inc. | Digital phase locked loops for packet stream rate matching and restamping |
| GB0705327D0 (en) * | 2007-03-20 | 2007-04-25 | Skype Ltd | Method of transmitting data in a commumication system |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4015083A (en) * | 1975-08-25 | 1977-03-29 | Bell Telephone Laboratories, Incorporated | Timing recovery circuit for digital data |
| US4951143A (en) * | 1989-05-24 | 1990-08-21 | American Dynamics Corporation | Memory configuration for unsynchronized input and output data streams |
| US5038117A (en) * | 1990-01-23 | 1991-08-06 | Hewlett-Packard Company | Multiple-modulator fractional-N divider |
| JP2777929B2 (ja) * | 1990-07-04 | 1998-07-23 | 富士通株式会社 | 非同期信号抽出回路 |
| US5396492A (en) * | 1993-04-28 | 1995-03-07 | At&T Corp. | Method and apparatus for adaptive clock recovery |
| US5479457A (en) * | 1993-08-27 | 1995-12-26 | Vlsi Technology Inc. | Method and apparatus for attenuating jitter in a digital transmission line |
| US5898744A (en) * | 1996-10-07 | 1999-04-27 | Motorola, Inc. | Apparatus and method for clock recovery in a communication system |
| FR2755552B1 (fr) * | 1996-11-06 | 1999-01-08 | Telediffusion Fse | Dispositif de recopie d'un signal d'horloge d'entree a frequence non continue |
| US6075475A (en) * | 1996-11-15 | 2000-06-13 | Ellis; Randy E. | Method for improved reproduction of digital signals |
| EP0876017A1 (en) * | 1997-05-02 | 1998-11-04 | Lsi Logic Corporation | Digital clock recovery |
| EP0876016B1 (en) * | 1997-05-02 | 2006-03-22 | Lsi Logic Corporation | Adaptive digital clock recovery |
| US6111878A (en) * | 1997-11-04 | 2000-08-29 | Alcatel | Low jitter timing recovery technique and device for asynchronous transfer mode (ATM) constant bit rate (CBR) payloads |
-
1999
- 1999-06-22 IT IT1999TO000534A patent/IT1308746B1/it active
-
2000
- 2000-06-20 US US09/597,073 patent/US6760395B1/en not_active Expired - Lifetime
- 2000-06-21 DE DE60005752T patent/DE60005752T2/de not_active Expired - Lifetime
- 2000-06-21 CA CA002312114A patent/CA2312114C/en not_active Expired - Lifetime
- 2000-06-21 EP EP00113296A patent/EP1063800B1/en not_active Expired - Lifetime
- 2000-06-22 JP JP2000188108A patent/JP3554528B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053735A (ja) | 2001-02-23 |
| CA2312114C (en) | 2004-05-04 |
| JP3554528B2 (ja) | 2004-08-18 |
| DE60005752D1 (de) | 2003-11-13 |
| US6760395B1 (en) | 2004-07-06 |
| CA2312114A1 (en) | 2000-12-22 |
| EP1063800A2 (en) | 2000-12-27 |
| EP1063800A3 (en) | 2002-01-02 |
| IT1308746B1 (it) | 2002-01-10 |
| DE60005752T2 (de) | 2004-08-19 |
| EP1063800B1 (en) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9019997B1 (en) | Method and system for transporting constant bit rate clients across a packet interface | |
| EP0549125B1 (en) | Synchronous digital signal to asynchronous digital signal desynchronizer | |
| US20080175275A1 (en) | Time synchronization method between nodes in network and apparatus for implementing the same | |
| US9473261B1 (en) | System and method to achieve datapath latency symmetry through an OTN wrapper | |
| US5157655A (en) | Apparatus for generating a ds-3 signal from the data component of an sts-1 payload signal | |
| FI95636B (fi) | Desynkronisaattori ja menetelmä osoitinvärinän vaimentamiseksi desynkronisaattorissa | |
| US5263057A (en) | Method of reducing waiting time jitter | |
| EP2482471A1 (en) | Method and system for service clock transparent transmission in optical transport network | |
| US6463111B1 (en) | Method and apparatus for desynchronizing a DS-3 signal and/or an E3 signal from the data portion of an STS-STM payload | |
| JP2008148250A (ja) | 送信装置および受信装置 | |
| CN101252403B (zh) | 在光传送网络中业务传送的实现方法 | |
| ITTO990534A1 (it) | Dispositivo per la ricostruzione della temporizzazione di un canale dati trasportato su rete a pacchetto e relativo procedimento. | |
| ITMI932708A1 (it) | Metodo e disposizione ciruitale di realizzazione della funzione di hpa negli apparati sdh | |
| CN1695330B (zh) | 产生时钟信号的方法和装置 | |
| US6836854B2 (en) | DS3 Desynchronizer with a module for providing uniformly gapped data signal to a PLL module for providing a smooth output data signal | |
| CN101964688B (zh) | 一种数据时钟恢复的方法及系统 | |
| TW201322651A (zh) | 無晶體振盪器的收發器 | |
| JP5338577B2 (ja) | 同期伝送装置及びジッタ抑圧方法 | |
| US5499274A (en) | Fractional bit-leaking clock signal resynchronizer for a high-speed digital communications system | |
| JP2011172001A (ja) | クライアントクロック再生装置およびクライアントクロック再生方法 | |
| JP5478415B2 (ja) | 偏差検出装置及び方法 | |
| US8363764B2 (en) | Method and device for reconstructing a data clock from asynchronously transmitted data packets | |
| US9832551B2 (en) | Optical transmission device and optical transmission control method | |
| JP2008092408A (ja) | クロック偏差検出装置およびフレームマッピング回路 | |
| KR100340050B1 (ko) | 동기식 디지털 전송 시스템의 역동기화 장치 |