ITTO20120919A1 - Circuito e metodo di adattamento dell'alimentazione elettrica per un sistema di raccolta di energia - Google Patents

Description

DESCRIZIONE

“CIRCUITO E METODO DI ADATTAMENTO DELL'ALIMENTAZIONE ELETTRICA PER UN SISTEMA DI RACCOLTA DI ENERGIAâ€

La presente invenzione à ̈ relativa ad un circuito e ad un metodo di adattamento dell’alimentazione elettrica per un sistema di raccolta di energia. In particolare, l’alimentazione elettrica varia sulla base delle caratteristiche del segnale in ingresso al, e trasdotto dal, sistema di raccolta di energia, e può essere utilizzata per alimentare porzioni selettive del sistema di raccolta di energia ambientale o del sistema di adattamento stesso.

Come noto, sistemi per la raccolta di energia (anche noti come sistemi di “energy harvesting†o “energy scavenging†) da fonti energetiche ambientali intermittenti (che forniscono cioà ̈ energia in modo irregolare) hanno suscitato e suscitano notevole interesse in svariati campi della tecnologia. Tipicamente, i sistemi di raccolta di energia sono atti a raccogliere (“harvest†), accumulare (“store†), e trasferire energia generata da sorgenti meccaniche ad un generico carico di tipo elettrico.

Vibrazioni a bassa frequenza, come ad esempio vibrazioni meccaniche di disturbo in sistemi con parti in movimento possono essere una valida sorgente di energia. L’energia meccanica à ̈ convertita, da uno o più opportuni trasduttori (ad esempio dispositivi piezoelettrici o elettromagnetici) in energia elettrica, che può essere utilizzata per alimentare un carico elettrico. In questo modo, il carico elettrico non necessita di batterie o altri sistemi di alimentazione ingombranti e scarsamente resistenti a stress meccanici.

La figura 1 mostra in forma schematica un circuito di raccolta di energia 1 secondo una forma di realizzazione di tipo noto. Il circuito di raccolta di energia 1 comprende un trasduttore 2, ad esempio di tipo piezoresistivo, sottoposto a sollecitazioni ambientali (segnale SE), che genera un segnale in tensione VTRASDvariabile nel tempo. Il circuito di raccolta di energia 1 o accumulo 4, ad esempio un condensatore, atto ad accumulare l’energia elettrica trasdotta. Il trasduttore 2 e l’elemento di accumulo 4 sono accoppiati tra loro mediante un diodo 5. In uso, la tensione VTRASD(che, in generale, non ha necessariamente forma sinusoidale, ma ha un andamento sostanzialmente casuale) à ̈ ricevuta in ingresso dal diodo 5 il quale opera come rilevatore di picco. Con riferimento alle figure 2a e 2b, la rilevazione di un picco P1 di VTRASD(sopra la soglia di conduzione del diodo 5) causa il trasferimento verso l’elemento di accumulo 4 di una corrente ICHARGEche carica l’elemento di accumulo 4, saturandolo. Eventuali picchi P2, P3 di VTRASDaventi ampiezza minore del picco P1, e che seguono il picco P1, non concorrono a caricare l’elemento di accumulo 4.

Il comportamento del circuito di raccolta di energia 1 non à ̈ desiderabile.

Scopo della presente invenzione à ̈ fornire un circuito e un metodo di adattamento dell’alimentazione elettrica per un sistema di raccolta di energia ambientale privi degli inconvenienti dell’arte nota.

Secondo la presente invenzione vengono realizzati un circuito e un metodo di adattamento dell’alimentazione elettrica per un sistema di raccolta di energia ambientale, come definiti nelle rivendicazioni allegate.

Per una migliore comprensione della presente invenzione ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:

- la figura 1 mostra un sistema di raccolta di energia ambientale secondo una forma di realizzazione di tipo noto; - le figure 2a e 2b mostrano rispettivamente, un segnale elettrico trasdotto dal sistema di raccolta di energia ambientale di figura 1 e un segnale elettrico accumulato dal sistema di raccolta di energia ambientale di figura 1;

- la figura 3 mostra un sistema di raccolta di energia ambientale alternativo al sistema di figura 1;

- la figura 4 mostra fasi di funzionamento del sistema di raccolta di energia ambientale di figura 3;

- la figura 5 mostra un circuito di adattamento dell’alimentazione elettrica per un sistema di raccolta di energia ambientale secondo una forma di realizzazione della presente invenzione;

- la figura 6 mostra segnali generati dal circuito di adattamento di figura 5, durante l’uso;

- la figura 7 mostra una implementazione circuitale di un derivatore, un comparatore e un rilevatore di picco appartenente al circuito di adattamento di figura 5;

- la figura 8 mostra segnali generati, in uso, dal derivatore, dal comparatore e dal rilevatore di picco di figura 7;

- la figura 9 mostra il circuito di figura 7 secondo una rappresentazione equivalente in corrente continua DC;

- la figura 10 mostra una implementazione circuitale di un buffer invertente appartenente al circuito di adattamento di figura 5;

- la figura 11 mostra segnali generati, in uso, dal derivatore e dal buffer invertente di figura 10;

- la figura 12 mostra una implementazione circuitale di un superdiodo appartenente al circuito di adattamento di figura 5;

- la figura 13 mostra una implementazione circuitale di un blocco di linearizzazione e limitazione in corrente appartenente al circuito di adattamento di figura 5;

- la figura 14 mostra una implementazione circuitale del circuito di adattamento dell’alimentazione elettrica, secondo una forma di realizzazione della presente invenzione;

- la figura 15 mostra una implementazione circuitale del circuito di adattamento dell’alimentazione elettrica, secondo una ulteriore forma di realizzazione della presente invenzione;

- la figura 16 mostra una implementazione circuitale del circuito di adattamento dell’alimentazione elettrica, secondo una diversa forma di realizzazione della presente invenzione; e

- la figura 17 mostra un circuito di polarizzazione accoppiabile al circuito di adattamento dell’alimentazione elettrica di figura 14, secondo una forma di realizzazione della presente invenzione.

Il circuito di raccolta di energia 10 di figura 3 comprende un trasduttore 2 (in questo caso analogo al trasduttore 2 di figura 1 e quindi identificato con lo stesso numero di riferimento) basato su piezoelettrico, e rappresentato mediante un generatore di tensione 2a in serie con un condensatore 13. Il generatore di tensione 2a genera una tensione VINsulla base dell’energia meccanica/vibrazionale ambientale SEa cui à ̈ soggetto. Il condensatore 13 rappresenta la capacità di uscita del circuito equivalente di un piezoelettrico in configurazione cantilever che vibra alla frequenza di risonanza. Il circuito di raccolta di energia 10 comprende inoltre un induttore 11 avente un primo terminale 11’ accoppiato al condensatore di 13 e un secondo terminale 11†accoppiato all’elemento di accumulo 4. Il circuito di raccolta di energia 10 comprende inoltre un rilevatore di picco 12 e un comparatore 14, atti a ricevere in ingresso la tensione trasdotta VTRASDgenerata dal trasduttore 2 e operare come descritto con riferimento alla figura 4 per rilevare, rispettivamente, un picco della tensione VTRASDe il raggiungimento di un valore di riferimento della tensione VTRASD. Il comparatore 14 compara la tensione trasdotta VTRASDcon un segnale di riferimento di massa GND e fornisce in uscita un segnale indicativo della fine del trasferimento di energia dal trasduttore 2 verso l’elemento di accumulo Il circuito di raccolta di energia 10 comprende inoltre una pluralità di interruttori controllati (es., transistori), ed in particolare un interruttore S1 accoppiato tra il primo terminale di conduzione 11’ dell’induttore 11 e un terminale a tensione di riferimento GND (tensione di massa, ad esempio 0 V); un interruttore S2, accoppiato tra il secondo terminale di conduzione 11†dell’induttore 11 e il terminale a tensione di riferimento GND; e un interruttore S3, disposto tra il secondo terminale di conduzione 11†dell’induttore 11 e l’elemento di accumulo 4, per accoppiare e disaccoppiare l’induttore 11 dall’elemento di accumulo 4. Secondo una forma di realizzazione alternativa, gli interruttori S1 e S3 sono sostituiti da diodi. Secondo una diversa forma di realizzazione, gli interruttori sono interruttori controllati, ad esempio transistori MOSFET. Secondo una ulteriore forma di realizzazione, gli interruttori S1 e S3 sono transistori in configurazione a diodo.

Si noti che, nel seguito della descrizione, con la dicitura “interruttore aperto†o “interdetto†, ci si riferisce ad un interruttore che non conduce corrente elettrica; viceversa, con “interruttore chiuso†ci si riferisce ad un interruttore che conduce corrente elettrica. Inoltre, la seguente descrizione della figura 4 fa riferimento al controllo attivo degli interruttori S1 e S3, tuttavia risulta evidente che, nel caso in cui questi ultimi siano sostituiti da diodi, le operazioni di “apertura†e “chiusura†degli interruttori S1 e S3 corrispondono a condizioni in cui i diodi che formano gli interruttori S1 e S3 sono interdetti e, rispettivamente, conducono, secondo le normali fasi operative dei diodi.

Con riferimento alla figura 4, in uso, durante un condizione operativa iniziale (fase 100), gli interruttori S2 e S3 sono aperti, e l’interruttore S1 à ̈ chiuso. Il condensatore 13 di uscita del piezoelettrico à ̈ caricato dal segnale VINgenerato dal trasduttore 2 in risposta al segnale esterno SE(fase di precarica).

La tensione in uscita dal trasduttore 2 à ̈ la tensione VINe segue il segnale di ingresso SE. La carica del condensatore di precarica 13 segue l’andamento di VIN, e in particolare per semionde positive di VIN, la carica accumulata sul condensatore di precarica 13 aumenta. L’energia immagazzinata nel condensatore di precarica à ̈ descritta dalla relazione 1/2CpVIN<2>, dove Cpà ̈ la capacità del condensatore di precarica 13.

Il rilevatore di picco 12, riceve in ingresso la tensione VTRASD, presente al primo terminale 11’ dell’induttore 11 (a valle del condensatore di precarica 13) ed à ̈ in grado di rilevare la presenza di un picco di tensione di tale segnale di tensione. Al rilevamento del picco (che causa la transizione tra la fase 100 e la fase 102), l’interruttore S1 viene aperto e l’interruttore S2 chiuso (fase 102); l’energia immagazzinata nel condensatore di precarica 13 à ̈ trasferita sull’induttore 11, secondo la relazione 1/2LIL<2>, dove L à ̈ il valore di induttanza dell’induttore 11 e ILla corrente nell’induttore 11. La corrente ILnell’induttore 11 cresce rapidamente fino a raggiungere un valore massimo IL_MAX. Allo stesso tempo, la tensione VTRASDscende a zero. Il comparatore 14 monitora la tensione VTRASDe, quando rileva la condizione VTRASD=0, controlla in apertura l’interruttore S2 (fase 104). L’interruttore S3 viene controllato in conduzione in seguito all’apertura dell’interruttore S2. Con l’interruttore S3 chiuso, la corrente immagazzinata nell’induttore 11 scende dal valore massimo al valore nullo, caricando l’elemento di accumulo 4.

Quando la corrente ILche attraversa l’induttore 11 raggiunge un valore circa nullo (tutta la corrente à ̈ stata trasferita), l’interruttore S3 viene interdetto (fase 106). Quindi, le fasi 100-106 di carica e scarica si ripetono.

Il trasferimento di energia dal condensatore di precarica 13 verso l’induttore 11 à ̈ preferibilmente rapido al fine di massimizzare l’efficienza di recupero di energia dal trasduttore piezoelettrico, ed in particolare deve avvenire non appena il rilevatore di picco 12 segnala la presenza del picco desiderato. In particolare, il rilevatore di picco 12 può funzionare in modalità a basso consumo e bassa reattività fintantoché si à ̈ in fase di attesa del picco (monitoraggio della tensione VTRASD), mentre à ̈ preferibile che il comparatore funzioni ad elevata velocità a seguito della rilevazione del picco. Considerazioni analoghe sono valide in generale per i blocchi che influenzano il passaggio del circuito di raccolta di energia 10 da uno stato al successivo. Con riferimento al comparatore 14, ad esempio, à ̈ importante che la rilevazione del passaggio per lo zero del segnale che esso riceve in ingresso avvenga rapidamente, e che esso comandi in stato aperto l’interruttore S2 non appena tale rilevazione à ̈ effettuata, in modo da evitare effetti di ritorno della corrente immagazzinata nell’induttore 11 verso il trasduttore 2. Tali operazioni possono essere eseguite ad elevata velocità se la corrente che alimenta il comparatore 14 à ̈ alta. Tuttavia, un compromesso deve essere trovato con la necessità di garantire un consumo ridotto.

Inoltre, il circuito di raccolta di energia 10 non à ̈ adatto ad operare con segnali di ingresso ad alta frequenza, in quanto i segnali di alimentazione (dell’ordine di alcune decine di nano Ampere , ad es., 30 nA) garantiscono basso consumo ma non consentono elevate velocità di funzionamento del rilevatore di picco e/o del comparatore, che invece sono necessarie per operare su segnali ad alta frequenza.

Come detto, l’energia elettrica fornita dal trasduttore (sotto forma di tensione VTRASD), dipende dalle caratteristiche della fonte energetica ambientale che agisce sul trasduttore. La fonte ambientale à ̈, tipicamente, non prevedibile in ampiezza e/o frequenza. Poiché la frequenza del segnale ambientale SE(e del segnale trasdotto VTRASD) à ̈ variabile, il circuito di adattamento dell’alimentazione elettrica secondo la presente invenzione, à ̈ adattativo alla pendenza rilevata del segnale trasdotto VTRASD, e consente di alimentare un sistema di raccolta di energia, o porzioni selettive di esso, con alta energia solo quando il segnale di ingresso ha alta frequenza. In altre parole, l’alimentazione si adatta alle caratteristiche del segnale trasdotto VTRASDe, conseguentemente, del segnale ambientale SE. Secondo un ulteriore aspetto della presente invenzione, il rilevamento della pendenza del segnale trasdotto VTRASDconsente altresì di ottenere una informazione circa la presenza di un eventuale picco del segnale, senza vincoli di ampiezza minima di tale picco. Dunque, secondo un aspetto della presente invenzione, il circuito di adattamento dell’alimentazione elettrica integra alcune funzione importanti per un sistema di raccolta di energia ambientale, come ad esempio il rilevatore di picco.

La figura 5 mostra in forma schematica, mediante blocchi funzionali, un circuito di adattamento 20 secondo una forma di realizzazione della presente invenzione.

Il circuito di adattamento 20 comprende un derivatore 22, che riceve in ingresso il segnale di tensione trasdotto VTRASD, e genera in uscita un segnale di tensione VDERIVche à ̈ la derivata del segnale di tensione trasdotto VTRASD. Il derivatore 22 opera in modo di per sé noto. La figura 6 mostra, a titolo esemplificativo, il segnale di tensione trasdotto VTRASD(in ingresso al derivatore) sovrapposto al segnale di tensione VDERIV(in uscita dal derivatore). In questo caso particolare, in cui l’ingresso VTRASDà ̈ un segnale sinusoidale, il segnale di tensione VDERIVin uscita à ̈ un segnale cosinusoidale, cioà ̈ sfasato di 90° rispetto al segnale di tensione trasdotto VTRASD. Il segnale di tensione VDERIVà ̈ centrato su un valore di 670 mV. Come descritto in seguito, questo valore à ̈ puramente esemplificativo di una possibile implementazione circuitale, e rappresenta il punto di lavoro in corrente continua DC del derivatore 22.

Il circuito di adattamento 20 comprende inoltre un amplificatore di transconduttanza 24, accoppiato all’uscita del derivatore 22 e configurato per ricevere in ingresso il segnale di tensione VDERIVe generare in uscita un segnale in corrente IBOOSTil cui valore dipende dal valore del segnale di tensione VDERIV. L’amplificatore di transconduttanza 24 ha, preferibilmente, una transconduttanza lineare, e IBOOSTà ̈ proporzionale a VDERIV.

Come noto, quanto maggiore à ̈ la frequenza del segnale di tensione trasdotto VTRASD, tanto maggiore à ̈ il valore in tensione del segnale VDERIV. Dunque, alimentando il segnale di tensione VDERIVin ingresso all’amplificatore di transconduttanza 24, il segnale IBOOSTavrà un valore (in corrente) che cresce e decresce insieme con una corrispondente crescita/decrescita del valore (in tensione) del segnale VDERIV.

La corrente IBOOSTcosì ottenuta può essere vantaggiosamente utilizzata per alimentare selettivamente porzioni del circuito di adattamento 20 quando (e solo quando) il segnale di ingresso o segnale trasdotto VTRASDha elevata frequenza. In questo modo, per porzioni del segnale trasdotto VTRASDaventi bassa frequenza, il circuito di adattamento 20 può funzionare con consumi ridotti e bassa velocità; viceversa, per porzioni del segnale trasdotto VTRASDaventi elevata frequenza, il circuito di adattamento 20 può funzionare con consumi incrementati ed elevata velocità, per seguire le variazioni del segnale VTRASD.

Secondo una forma di realizzazione, il circuito di adattamento 20 à ̈ accoppiabile ad circuito di raccolta di energia del tipo mostrato in figura 3. In questo caso, il derivatore 22 può essere utilizzato per sostituire il rilevatore di picco 12 (la derivata del segnale VTRASDconsente infatti di ottenere informazioni sul raggiungimento di un picco, quando essa assume valore circa nullo). Inoltre, la corrente IBOOSTpuò essere utilizzata per fornire una alimentazione aggiuntiva al comparatore 14, e allo stesso derivatore 22, consentendo al comparatore 14 e al derivatore 22 di adattare consumi e velocità di operazioni alla frequenza del segnale trasdotto VTRASD.

La figura 7 mostra, secondo una forma di realizzazione della presente invenzione, una implementazione circuitale di un derivatore 22 e di un rilevatore di picco 28 operativamente accoppiati tra loro. Il rilevatore di picco 28 include un comparatore 26 che realizza uno stadio di ingresso del rilevatore di picco 28. Il comparatore 26 compara il segnale di derivata generato dal derivatore 22 (che oscilla intorno ai 670 mV secondo l’esempio descritto) con un segnale DC fissato al valore di 670 mV, e genera in uscita un segnale che satura a valori logici “basso†(o “0†) e “alto†(o “1†) dando una indicazione digitale del fatto che il segnale di derivata sia maggiore o minore della soglia di 670 mV (la transizione corrisponde al picco del segnale).

Ciascuno tra il derivatore 22 e il rilevatore di picco 28 Ã ̈ alimentato da una propria rete di alimentazione, che riceve una tensione di alimentazione VDDesterna al circuito di adattamento 20, ad esempio fornita da una batteria (non mostrata) accoppiata al circuito di raccolta di energia.

La rete di alimentazione del derivatore 22 e del rilevatore di picco 28 à ̈ rappresentata in figura 7 mediante transistori di alimentazione 30, 32 e 34 di tipo PMOS, aventi il rispettivo terminale di sorgente S accoppiato alla tensione di alimentazione VDD(ad esempio avente valore di circa 5 V), e il rispettivo terminale di controllo (o terminale di porta, “gate†) G polarizzato ad una stessa tensione di polarizzazione VBIAS_P, ad esempio di valore compreso tra circa 600 e 700 mV. In ogni caso, la tensione di polarizzazione VBIAS_Pà ̈ scelta di valore tale da generare una corrente attraverso il rispettivo transistore pari ad alcune decine di nano Ampere (per limitare al massimo i consumi), ad esempio pari a circa 30 nA (à ̈ dunque chiaro che il valore di tensione di polarizzazione VBIAS_Pvaria a seconda della tecnologia e dei componenti scelti; nel caso in esempio si ha che VGS_P=VDD-VBIAS_P=660 mV).

Risulta evidente che i transistori di alimentazione 30, 32, 36 possono essere di tipo diverso da quello descritto e rappresentato, ad esempio possono essere di classi di tensione scelte secondo necessità e disponibilità, per esempio 3.3V, o 1.8V.

Il derivatore 22 comprende un transistore NMOS 36 avente un terminale di pozzo (“drain†) D accoppiato ad un terminale di pozzo D del transistore di alimentazione 30, un terminale di sorgente S accoppiato a tensione di riferimento GND (ad esempio pari a circa 0 V), ed un terminale di controllo (o “gate†) G accoppiato ad un ingresso 22’ del derivatore 22 mediante un condensatore 37. Il condensatore 37 ha, ad esempio, capacità Cddi valore compreso tra alcuni picoFarad (pF) e alcune decide di nanoFarad (nF).

Secondo una forma di realizzazione, il condensatore Cdà ̈ esterno alla piastrina che ospita il derivatore 22, in modo tale che possa essere facilmente sostituibile così da modulare il punto di lavoro secondo necessità.

Il terminale di ingresso 22’ del derivatore 22 riceve il segnale di tensione trasdotto VTRASD. Un resistore 39, avente resistenza Rddi valore ad esempio compreso tra alcune centinaia di kΩ e alcuni MΩ, à ̈ accoppiato tra il terminale di controllo G del transistore NMOS 36 e un terminale di uscita 22†del derivatore 22. Si precisa che i valori di Rde Cdsono preferibilmente scelti in dipendenza dal range di frequenze del segnale VTRASDprevisto in ingresso (nel caso descritto si suppone un range di frequenze fra 200Hz e 200kHz). Ad esempio, in questo caso, si possono scegliere valori Rd=1mΩ e Cd=2pF.

Al terminale di uscita 22†à ̈ presente il segnale derivata VDERIV, che rappresenta la derivata del segnale trasdotto VTRASD. Il segnale derivata VDERIVà ̈ fornito in ingresso al comparatore 26, come illustrato nel seguito.

Il comparatore 26 comprende un transistore NMOS 38 avente un terminale di pozzo (“drain†) D accoppiato ad un terminale di pozzo D del transistore di alimentazione 32, un terminale di sorgente S accoppiato alla tensione di riferimento GND, ed un terminale di controllo (o “gate†) G accoppiato al terminale di uscita 22†del derivatore 22. In questo modo, il transistore NMOS 38 à ̈ controllato in stato aperto e chiuso dal segnale di tensione VDERIV.

Il comparatore 26 genera in uscita un segnale di comparazione VCOMP. Il segnale di comparazione VCOMPà ̈ prelevato al terminale di pozzo D del transistore NMOS 38, ed à ̈ fornito in ingresso al rilevatore di picco 28. Il rilevatore di picco 28 à ̈, da un punto di vista circuitale, analogo al comparatore 26, e comprende un transistore NMOS 40 avente un terminale di pozzo (“drain†) D accoppiato ad un terminale di pozzo D del transistore di alimentazione 34, un terminale di sorgente S accoppiato alla tensione di riferimento GND, ed un terminale di controllo (o “gate†) G che forma l’ingresso del rilevatore di picco 28. Il segnale VCOMPà ̈ dunque utilizzato per polarizzare il terminale di controllo G del transistore NMOS 40, controllando quest’ultimo in stato aperto e chiuso. Il segnale di rilevazione picco VPEAKgenerato in uscita dal rilevatore di picco 28 à ̈ prelevato al terminale di pozzo D del transistore 40.

L’andamento nel tempo dei segnali di tensione VDERIV, VCOMPe VPEAKà ̈ mostrato esemplificativamente in figura 8, per un valore di frequenza del segnale VTRASD(non mostrato in figura 8) fissato a 800 Hz. Si suppone anche in questo caso un segnale VTRASDidealmente sinusoidale.

Come si nota, il segnale VDERIV, ha andamento sostanzialmente sinusoidale, ed à ̈, in questo esempio, centrato su un valore di 670 mV (in analogia alla figura 6). Il valore di 670 mV à ̈ il punto di lavoro in DC del transistore 36 del derivatore 22. Il segnale VCOMPha un andamento di tipo a onda quadra, e assume un valore minimo pari a circa 0 mV in corrispondenza di semionde del segnale VDERIVal di sotto dei 670 mV, ed un valore massimo di circa 4.2 mV in corrispondenza di semionde del segnale VDERIVal di sopra dei 670 mV (anche in questo caso il valore di 670 mV à ̈ il punto di lavoro in DC del transistore 38 del comparatore 26). I valori minimo e massimo sono valori di saturazione del comparatore 26, e sono puramente esemplificativi di una forma di realizzazione, e non limitativi della presente invenzione.

La transizione del segnale VCOMPda un valore minimo ad un valore massimo, e viceversa, avviene sostanzialmente in corrispondenza del passaggio del segnale VDERIVin corrispondenza della soglia dei 670 mV.

Il motivo per cui il segnale di tensione VDERIVà ̈ centrato intorno al valore di 670 mV à ̈ dovuto al fatto che questo segnale pilota il terminale di controllo G del transistore NMOS 38 (per via della presenza del transistore di alimentazione 32), e pertanto la tensione sul terminale di controllo G del transistore 38, in presenza del segnale di derivata VDERIV, assume valori oscillanti intorno alla tensione di accensione/spegnimento del transistore NMOS 38. Risulta dunque evidente che la scelta dei 670 mV à ̈ arbitraria, e dipende dal caso particolare considerato. Altri valori possono essere scelti, secondo necessità. Il comparatore 26 ha dunque la funzione di generare un segnale indicativo dell’andamento sopra-soglia e sotto-soglia del segnale di tensione VDERIV.

Infine, il segnale di tensione VCOMPpilota il transistore NMOS 40 del rilevatore di picco 28, ed il segnale di picco VPEAKgenerato da quest’ultimo ha andamento maggiormente squadrato rispetto all’andamento del segnale VCOMP(con fronti di salita e discesa più ripidi); il segnale di picco VPEAKà ̈ sfasato di circa 90° rispetto al segnale VCOMP(ovvero à ̈ in fase con il segnale di tensione VDERIV).

La figura 9 mostra l’equivalente circuitale del derivatore 22, del comparatore 26 e del rilevatore di picco 28 di figura 7 in assenza del segnale VTRASDin ingresso al derivatore 22. L’unico segnale che circola nel derivatore 22, nel comparatore 26 e nel rilevatore di picco 28 à ̈ dunque un segnale in corrente continua (DC) dovuto alla polarizzazione dei transistori di alimentazione mediante VBIAS_Pe dalla presenza dell’alimentazione VDD.

In questo caso, i transistori di alimentazione 30, 32, 34 sono controllati in stato acceso mediante il segnale di polarizzazione VBIAS_P, analogamente alla situazione di figura 7. Tuttavia, poiché siamo in una condizione di assenza del segnale VTRASDsul terminale di ingresso 22’ del derivatore 22, e il segnale che polarizza i terminali di controllo G dei transistori NMOS 36, 38, 40 à ̈ un segnale DC, in figura 9 indicato con il riferimento VBIAS_N, gli effetti della capacità Cde della resistenza Rdnon sono considerati. Tutti i transistori NMOS 36, 38 e 40 sviluppano la stessa tensione gate-source VGSche, nell’esempio considerato, à ̈ pari a circa 670 mV. A conferma di quanto già detto, questo à ̈ il motivo per cui il segnale VDERIVdi figura 8 à ̈ centrato intorno al valore 670 mV.

La figura 10 mostra uno schema circuitale di un buffer invertente 50, atto ad accoppiare il derivatore 22 all’amplificatore di transconduttanza 24. Il buffer invertente 50 ha la funzione di invertire il segnale di derivata VDERIVche, come già detto, à ̈ sfasato di 90° rispetto al segnale trasdotto VTRASD.Il buffer invertente 50 comprende un transistore di alimentazione 51, di tipo PMOS in analogia ai transistori di alimentazione 30, 32, 34, ed un transistore NMOS 52 avente un terminale di pozzo (“drain†) D accoppiato ad un terminale di pozzo D del transistore di alimentazione 51, un terminale di sorgente S accoppiato alla tensione di riferimento GND, ed un terminale di controllo (o “gate†) G accoppiato al terminale di uscita 22†del derivatore 22 tramite un resistore 54 avente resistenza RG. Utilizzando lo stadio invertente 50 come buffer, la resistenza RGha lo stesso valore della resistenza Rddel derivatore 22; viceversa, la proporzione dipende dal guadagno/attenuazione che si desidera ottenere per il segnale invertito rispetto al segnale VDERIV. Inoltre, il terminale di controllo G e il terminale di pozzo D del transistore NMOS 52 sono tra loro elettricamente accoppiati mediante un resistore 56 avente valore di resistenza Rd(cioà ̈ pari al valore di resistenza del resistore 39). Risulta evidente che la figura 10 à ̈ una implementazione circuitale di un invertitore, e altre implementazioni sono possibili. Il segnale invertito VINVgenerato in uscita dal buffer invertente 50 à ̈ un segnale di tensione prelevato al terminale di pozzo D del transistore NMOS 52. Nel caso in cui il valore di resistenza RGdel resistore 54 à ̈ uguale al valore di resistenza Rddel resistore 56, il guadagno del buffer invertente à ̈ pari a -1. Nel caso in cui si desideri ottenere un guadagno non unitario del segnale invertito VINVrispetto al segnale VDERIVà ̈ possibile modulare opportunamente il valore di resistenza RG, in modo tale per cui RG>Rd. In caso di assenza di segnale VTRASDall’ingresso 22’ del derivatore 22 (analogamente alla situazione di figura 9), anche il transistore NMOS 52 risulta polarizzato alla stessa tensione VGSdel transistore 36, e il terminale di controllo G del transistore 52 à ̈ polarizzato mediante un segnale VBIAS_N<’>uguale a VBIAS_N. In questo modo in DC non c’à ̈ corrente sul resistore 54. La polarizzazione DC del transistore 52 à ̈ garantita dal transistore di alimentazione 51 che à ̈ polarizzato con VBIAS_Pcome il transistore 30 (il transistore NMOS 52, così come il transistore 36, in DC à ̈ un NMOS chiuso a transdiodo, la cui VGSraggiunge il valore necessario per portare la corrente di polarizzazione imposta dai transistori di alimentazione. Ad esempio, nel caso descritto, VBIAS_N=580 mV e VBIAS_P=660 mV.

La figura 11 mostra il segnale invertito VINVsovrapposto al segnale di derivata VDERIVe al segnale trasdotto VTRASD.

La figura 12 mostra un circuito a superdiodo 60, atto ad essere elettricamente accoppiato al buffer invertente 50 e configurato per generare in uscita un segnale di tensione amplificato VBOOST.

Il superdiodo 60 include un ramo di ingresso 60a e un ramo di uscita 60b. Il ramo di ingresso 60a comprende un transistore di alimentazione 62, avente un terminale di sorgente S collegato a tensione VDD, e un terminale di controllo (o “gate†) G cortocircuitato con il terminale di pozzo D; il ramo di ingresso 60a comprende inoltre un transistore NMOS 63 avente un terminale di pozzo D elettricamente accoppiato al terminale di pozzo D del transistore di alimentazione 62, un terminale di sorgente S accoppiato al terminale di riferimento GND, e un terminale di controllo (o “gate†) G accoppiabile all’uscita del buffer invertente, per ricevere il segnale VINV.

Il ramo di uscita 60b comprende un transistore di alimentazione 64, avente un terminale di sorgente S collegato a tensione VDD, e un terminale di controllo (o “gate†) G accoppiato al terminale di controllo G del transistore di alimentazione 62; in altre parole, i transistori di alimentazione 62 e 64 sono accoppiati tra loro in configurazione a specchio di corrente. Il ramo di uscita 60b comprende inoltre un transistore NMOS 65 avente un terminale di pozzo D accoppiato al terminale di pozzo D del transistore di alimentazione 64, un terminale di sorgente S accoppiato al terminale di riferimento GND, e un terminale di controllo G collegato al proprio terminale di pozzo D mediante un diodo 66; in maggior dettaglio, il catodo C del diodo 66 à ̈ collegato al terminale di controllo G del transistore NMOS 65, e l’anodo A del diodo 66 à ̈ collegato al terminale di pozzo D del transistore NMOS 65. Inoltre, accoppiato tra il terminale di controllo G e il terminale di sorgente S del transistore NMOS 65 à ̈ disposto un condensatore 68, avente valore di capacità di uno o più picoFarad (ad esempio pari a 1 pF). In ogni caso, il valore di capacità del condensatore 68 à ̈ scelto in base alla necessità / richiesta di persistenza del valore di VGS.

Durante l’uso, il segnale in uscita dal superdiodo 60 carica il condensatore 68, aumentando in questo modo la tensione presente sull’uscita del superdiodo 60 stesso. Il diodo 66 ha la funzione di impedire uno scaricamento del condensatore 68 durante semionde negative del segnale in ingresso al superdiodo 60. Il superdiodo 60 funziona, sostanzialmente, come un diodo di caduta nulla, assicurando che l’uscita VBOOST“segua†l’ingresso VINVsolo quando VINVcresce. In altre parole, la crescita del segnale VINVcontrolla la crescita del segnale VBOOST, ma la discesa del segnale VINVnon ha analogo effetto di controllo per la discesa del segnale VBOOST.

La figura 13 illustra un blocco di amplificazione di corrente lineare 70, configurato per ricevere in ingresso il segnale di tensione amplificato VBOOSTe fornire in uscita il segnale in corrente IBOOST, avente una dipendenza lineare dal segnale di tensione amplificato VBOOST. A questo fine, il blocco di amplificazione di corrente lineare 70 comprende un transistore di alimentazione 72, di tipo PMOS, avente un terminale di sorgente S polarizzato a tensione VDD, ed il terminale di controllo (o “gate†) G collegato al terminale di pozzo D così che il segnale di polarizzazione del terminale di controllo G à ̈ il segnale stesso che scorre nel blocco di amplificazione di corrente lineare 70. Inoltre, il blocco di amplificazione di corrente lineare 70 comprende un transistore NMOS 74, avente un terminale di pozzo D accoppiato al terminale di pozzo D del transistore di alimentazione 72, un terminale di controllo (o “gate†) G accoppiato all’uscita del superdiodo 60 per ricevere il segnale di tensione amplificato VBOOST, e un terminale di sorgente S accoppiato ad un terminale di conduzione di un resistore 76; l’altro terminale di conduzione del resistore 76 à ̈ accoppiato al terminale di riferimento GND attraverso un ulteriore transistore NMOS 78, controllato in stato chiuso (conduzione) mediante un opportuno segnale di polarizzazione applicato al terminale di controllo G. Il transistore NMOS 78 ha la funzione di limitatore di corrente, ed à ̈ configurato per imporre un valore massimo del segnale in corrente IBOOST, così da non eccedere una soglia predefinita di consumo. Tale soglia à ̈ dipendente dall’applicazione particolare, e può ad esempio essere scelta pari a 100 nA o alcune centinaia di nA, e se richiesto fino ad alcuni microAmpere (µA). La configurazione del transistore NMOS 78 in modo tale che quest’ultimo porti la corrente massima desiderata à ̈ ottenuta selezionando in modo di per sé noto il fattore geometrico W/L di tale transistore.

Il resistore 76 à ̈ un resistore di degenerazione, e ha un valore di resistenza RLad esempio pari a circa 100 kΩ, ed ha la funzione di linearizzare il segnale in corrente IBOOST. Infatti, come noto, questa configurazione aumenta la resistenza di uscita e consente di ottenere l’effetto sopra menzionato.

Si noti che, in una forma di realizzazione semplificata del blocco di amplificazione di corrente lineare 70, sono presenti solo il transistore NMOS 74 e il resistore 76, mentre il transistore 78 di limitazione corrente può essere omesso. Il transistore di alimentazione 72, in configurazione a transdiodo, ha la funzione (come meglio osservabile nelle figure 14-16) di specchiare la corrente che scorre nel blocco di amplificazione di corrente lineare 70, ma non à ̈ di per sé necessario al funzionamento del blocco di amplificazione di corrente lineare 70. Preferibilmente, il transistore 72 à ̈ dimensionato (progettando opportunamente il fattore geometrico W/L) in modo tale che la corrente IBOOSTsia attenuata quando viene specchiata e quindi re-iniettata nello stadio di ingresso costituito dai transistori di alimentazione 30, 32, 34 e 51, come mostrato ad esempio nella figura 15.

La figura 14 mostra il circuito di adattamento 20 di figura 1 secondo una forma di realizzazione, in particolare comprendente il derivatore 22, il comparatore 26, il rilevatore di picco 28, il buffer invertente 50, il superdiodo 60 e il blocco di amplificazione di corrente lineare 70 precedentemente descritti.

Si noti che le funzionalità di comparazione e rilevatore di picco, fornite dal comparatore 26 e dal rilevatore di picco 28, sono utili in un sistema di raccolta di energia ambientale, ma non sono necessarie per le operazioni di adattamento dell’energia elettrica secondo la presente invenzione. Tali blocchi, infatti, possono essere esterni al circuito di adattamento 20 di figura 14 e non integrati in esso. Queste considerazioni sono valide anche con riferimento alle forme di realizzazione alternative del circuito di adattamento secondo la presente invenzione, come descritte in seguito con riferimento alle figure 15-17.

La figura 15 mostra una ulteriore forma di realizzazione del circuito di raccolta di energia, qui indicato con il numero di riferimento 20’. Il circuito di adattamento 20’ comprende, oltre agli elementi già descritti con riferimento al circuito di adattamento 20, un ramo di retroazione 80, atto a polarizzare il terminale di controllo G dei transistori di alimentazione 30, 32, 34 e 51 mediante il segnale VBIAS_P=VBIAS_P’ al segnale VBIAS_P’ prelevato in corrispondenza del terminale di pozzo D del transistore 74 del blocco di amplificazione di corrente lineare 70. Poiché il segnale VBIAS_P’ prelevato al blocco di amplificazione di corrente lineare 70 à ̈ un segnale che dipende dal valore di frequenza del segnale trasdotto VTRASD(a causa del fatto che il segnale amplificato VBOOSTcontrolla il transistore NMOS 74) ne consegue che, in corrispondenza elevate frequenze del segnale trasdotto VTRASD, il derivatore 22, il comparatore 26, il rilevatore di picco 28 e il buffer invertente 50 ricevono una corrente di polarizzazione amplificata, che consente di velocizzare le operazioni degli stessi, e reagire in modo più efficace a segnali in ingresso fortemente variabili e con elevata frequenza di oscillazione.

La figura 16 mostra un circuito di adattamento 20†secondo una ulteriore forma di realizzazione. Analogamente a quanto descritto con riferimento al circuito di adattamento 20’, anche in questo caso il segnale prelevato in corrispondenza del terminale di pozzo D del transistore 74 del blocco di amplificazione di corrente lineare 70 viene utilizzato per dare un “boost†di corrente al derivatore 22, al comparatore 26, al rilevatore di picco 28 e al buffer invertente 50; tuttavia, secondo questa forma di realizzazione, tale segnale non viene sommato al segnale di polarizzazione VBIAS_P, ma viene utilizzato per pilotare ulteriori transistori di alimentazione 90, 92, 94 e 96, indipendenti rispetto ai transistore di alimentazione 30, 32, 34 e 51, e aventi il terminale di sorgente S accoppiato a VDD, il terminale di pozzo D accoppiato al terminale di pozzo D del rispettivo transistore di alimentazione 30, 32, 34, 51, e il terminale di controllo G polarizzato a VBIAS_P’. In questo modo si sommano tra loro le correnti dei transistori di alimentazione 30 e 90, le correnti dei transistori di alimentazione 32 e 92, le correnti dei transistori di alimentazione 34 e 94, e, quindi, i transistori NMOS 36, 38, 40, 52 vengono a loro volta polarizzati mediante la rispettiva corrente somma. I rispettivi segnali in corrente che alimentano il derivatore 22, il comparatore 26, il rilevatore di picco 28 e il buffer invertente 50 sono, anche in questo caso, segnali in corrente amplificati rispetto alla situazione di figura 15 (assenza di retroazione).

Secondo una ulteriore forma di realizzazione, la somma di VBIAS_Pe VBIAS_P<’>à ̈ effettuata fornendo (“providing†) il circuito di adattamento 20 di un circuito di polarizzazione 91, del tipo mostrato in figura 17. Il circuito di polarizzazione 91 comprende un primo ramo 91’ includente due transistori di alimentazione 93a e 93b (di tipo PMOS) collegati in parallelo tra loro (terminali di pozzo D e sorgente S accoppiati tra loro), ed i cui terminali di controllo G sono, in uso, polarizzati, rispettivamente, a VBIAS_Pe VBIAS_P<’>. Il circuito di polarizzazione 91 comprende inoltre un secondo ramo 91†includente un transistore di alimentazione 95 (di tipo PMOS) polarizzato, in uso, con una tensione pari a VBIAS_P+VBIAS_P<’>. A tale fine, il primo e il secondo ramo 91’, 91†sono accoppiati tra loro mediante uno specchio di corrente 97, così che nel secondo ramo 91†scorre una corrente pari a quella che scorre nel primo ramo 91’. Il terminale di controllo G e il terminale di pozzo D del transistore di alimentazione 95 sono collegati tra loro, così da ottenere la polarizzazione desiderata per il transistore di alimentazione 95. Il segnale di polarizzazione per i transistori di alimentazione 30, 32, 34, 51, à ̈ fornito dal secondo ramo 91†, ed à ̈, come detto, pari a VBIAS_P+VBIAS_P<’>.

Da un esame delle caratteristiche del trovato realizzato secondo la presente invenzione sono evidenti i vantaggi che esso consente di ottenere.

In particolare, il sensing della pendenza del segnale trasdotto fornisce allo stesso tempo informazioni sulla presenza di picchi, cosicché la funzionalità di rilevazione picchi (“peak detection†) à ̈ integrata nello stesso circuito che fornisce il segnale di polarizzazione variabile con la pendenza del segnale trasdotto.

Inoltre, il rilevamento di picchi à ̈ indipendente da un valore di ampiezza minimo dei picchi.

Infine, il “boost†di corrente può essere applicato selettivamente o contestualmente a qualsiasi porzione del circuito, tra cui il comparatore e il rilevatore di picchi.

Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.

Ad esempio, il trasduttore 2 può essere un trasduttore piezoelettrico a “cantilever†o di tipo “bulk†, oppure di tipo diverso, ad esempio elettromagnetico.

Inoltre, possono essere presenti una pluralità di trasduttori, ciascuno di essi associato ad un rispettivo circuito di adattamento 20, 20’, o 20†. Alternativamente, un singolo rispettivo circuito di adattamento 20, 20’, o 20†può ricevere in ingresso un segnale trasdotto generato da una pluralità di trasduttori. In questo caso, l’induttore à ̈ condiviso tra la pluralità di trasduttori.

Inoltre, risulta evidente che, seppur la descrizione fa riferimento esplicito a transistori di tipo MOS (a canale N o P), la presente invenzione à ̈ facilmente modificabile per utilizzare transistori di tipo diverso da quello descritto, ad esempio IGBT.

Claims (13)

1. RIVENDICAZIONI 1. Circuito di adattamento (20) dell’alimentazione elettrica per un sistema di raccolta di energia (1), comprendente: - un derivatore (22), configurato per ricevere in ingresso un primo segnale elettrico (VTRASD) variabile nel tempo, e fornire in uscita un secondo segnale elettrico (VDERIV) che à ̈ la derivata nel tempo di detto primo segnale elettrico (VTRASD); e - un amplificatore di transconduttanza (24), configurato per ricevere in ingresso il secondo segnale elettrico (VDERIV) e generare in uscita un terzo segnale elettrico (VBIAS_P’, IBOOST) che à ̈ funzione del secondo segnale elettrico (VDERIV) ed à ̈ amplificato rispetto al secondo segnale elettrico (VDERIV).
2. 2. Circuito di adattamento (20) secondo la rivendicazione 1, comprendente inoltre: - una rete di alimentazione (VDD, 30, 90, 51, 72) del derivatore (22) e dell’amplificatore di transconduttanza (24), configurata per fornire, in uso, un rispettivo segnale di alimentazione al derivatore (22) e all’amplificatore di transconduttanza (24); e - un circuito di pilotaggio della rete di alimentazione, configurato per pilotare, mediante uno o più segnali di polarizzazione (VBIAS_P), la rete di alimentazione in modo da abilitare la fornitura dei segnali di alimentazione al derivatore (22) e all’amplificatore di transconduttanza (24); detto terzo segnale elettrico (VBIAS_P’, IBOOST) essendo, almeno in parte, fornito a detto circuito di pilotaggio che lo utilizza, in uso, per pilotare la rete di alimentazione così da modulare l’ampiezza di almeno uno dei segnali di alimentazione.
3. 3. Circuito di adattamento secondo la rivendicazione 1 o 2, in cui l’amplificatore di transconduttanza (24) include: - un circuito di amplificazione (60), configurato per ricevere in ingresso un segnale che à ̈ funzione del secondo segnale elettrico (VDERIV) e fornire in uscita un segnale amplificato (VBOOST); e - un circuito di linearizzazione (70), configurato per ricevere in ingresso il segnale amplificato (VBOOST) e generare in uscita il terzo segnale elettrico (VBIAS_P<’>, IBOOST) direttamente proporzionale al segnale amplificato (VBOOST).
4. 4. Circuito di adattamento secondo la rivendicazione 3, in cui il circuito di linearizzazione (70) include un transistore a sorgente comune (“common source transistor†) (74) con degenerazione di sorgente (“source de generation†), il segnale amplificato (VBOOST) essendo alimentato a un terminale di controllo (G) del transistore a sorgente comune (74), e il terzo segnale elettrico essendo fornito ad un terminale di pozzo (D) del transistore a sorgente comune (74).
5. 5. Circuito di adattamento secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre un invertitore (50), accoppiato tra il derivatore (22) e l’amplificatore di transconduttanza (24), configurato per ricevere in ingresso il secondo segnale elettrico (VDERIV) e fornire in uscita un segnale invertito (VINV) sfasato di π/2 rispetto al secondo segnale elettrico (VDERIV).
6. 6. Circuito di adattamento secondo una qualsiasi delle rivendicazioni 2-5, in cui la rete di alimentazione comprende: - un primo generatore di corrente (30) atto a fornire un primo segnale di alimentazione elettrica al derivatore (22) sulla base di un primo segnale di polarizzazione (VBIAS_P); e - un secondo generatore di corrente (51) atto a fornire un secondo segnale di alimentazione elettrica all’amplificatore di transconduttanza (24) sulla base di un secondo segnale di polarizzazione (VBIAS_P), detto terzo segnale elettrico (VBIAS_P’, IBOOST) essendo, almeno in parte, sommato al primo e/o al secondo segnale di polarizzazione (VBIAS_P) così da incrementare l’ampiezza del primo e/o del secondo segnale di alimentazione elettrica.
7. 7. Circuito di adattamento secondo una qualsiasi delle rivendicazioni 2-5, in cui la rete di alimentazione comprende: - un primo generatore di corrente (90; 92; 93a) atto a generare un primo segnale di alimentazione elettrica per il derivatore (22) e/o per l’amplificatore di transconduttanza (24) sulla base di un primo segnale di polarizzazione (VBIAS_P); - un secondo generatore di corrente (90; 92; 993b) atto generare un secondo segnale di alimentazione elettrica per il derivatore (22) e/o per l’amplificatore di transconduttanza (24) sulla base di un secondo segnale di polarizzazione (VBIAS_P<’>), in cui il primo segnale di polarizzazione (VBIAS_P) à ̈ fornito dal circuito di pilotaggio, e il secondo segnale di polarizzazione (VBIAS_P<’>) corrisponde al terzo segnale elettrico (VBIAS_P<’>, IBOOST).
8. 8. Metodo di adattamento (20) dell’alimentazione elettrica per un sistema di raccolta di energia ambientale (1), comprendente le fasi di: - acquisire un primo segnale elettrico (VTRASD) variabile nel tempo; - generare, da parte di (“by†) un derivatore (22), un secondo segnale elettrico (VDERIV) che à ̈ la derivata nel tempo di detto primo segnale elettrico (VTRASD); e - generare, da parte di (“by†) un amplificatore di transconduttanza (24), un terzo segnale elettrico (VBIAS_P<’>, IBOOST) che à ̈ funzione del secondo segnale elettrico (VDERIV) ed à ̈ amplificato rispetto al secondo segnale elettrico (VDERIV).
9. 9. Metodo di adattamento secondo la rivendicazione 8, comprendente inoltre le fasi di: - alimentare, mediante (“by†) una rete di alimentazione, il derivatore (22) e l’amplificatore di transconduttanza (24) con un rispettivo segnale di alimentazione; - pilotare, mediante (“by†) un circuito di pilotaggio, la rete di alimentazionecon uno o più segnali di polarizzazione (VBIAS_P) in modo da abilitare la fornitura dei segnali di alimentazione al derivatore (22) e all’amplificatore di transconduttanza (24); - fornire, almeno in parte, detto terzo segnale elettrico (VBIAS_P’, IBOOST) a detto circuito di pilotaggio; e - utilizzare, da parte del circuito di pilotaggio, il terzo segnale elettrico (VBIAS_P<’>, IBOOST) per pilotare la rete di alimentazione così da modulare l’ampiezza di almeno uno dei segnali di alimentazione.
10. 10. Metodo di adattamento secondo la rivendicazione 8 o 9, in cui generare il terzo segnale elettrico (VBIAS_P<’>, IBOOST) comprende le fasi di: - acquisire un segnale che à ̈ funzione del secondo segnale elettrico (VDERIV); - amplificare detto segnale che à ̈ funzione del secondo segnale elettrico (VDERIV) per generare un segnale amplificato (VBOOST); - generare il terzo segnale elettrico (VBIAS_P<’>, IBOOST) direttamente proporzionale al segnale amplificato (VBOOST).
11. 11. Metodo di adattamento secondo la rivendicazione 10, comprendente inoltre le fasi di: - acquisire, da parte di (“by†) un invertitore (50), il secondo segnale elettrico (VDERIV); e - sfasare di π/2 il secondo segnale elettrico (VDERIV), generando così un segnale invertito (VINV).
12. 12. Metodo di adattamento secondo una qualsiasi delle rivendicazioni 9-11, in cui la fase di alimentare il derivatore (22) e l’amplificatore di transconduttanza (24) comprende: - generare un primo segnale di polarizzazione (VBIAS_P); - controllare, mediante il primo segnale di polarizzazione (VBIAS_P), un primo generatore di corrente (30) in modo da generare un primo segnale di alimentazione elettrica per il derivatore (22; - generare un secondo segnale di polarizzazione (VBIAS_P); - controllare, mediante il secondo segnale di polarizzazione (VBIAS_P), un secondo generatore di corrente (51) in modo da generare un secondo segnale di alimentazione elettrica per l’amplificatore di transconduttanza (24); - sommare, almeno in parte, detto terzo segnale elettrico (VBIAS_P’, IBOOST) al primo e/o al secondo segnale di polarizzazione (VBIAS_P) per controllare il primo e il secondo generatore di corrente in modo da incrementare l’ampiezza del primo e/o del secondo segnale di alimentazione elettrica.
13. 13. Metodo di adattamento secondo una qualsiasi delle rivendicazioni 9-11, in cui la fase di alimentare il derivatore (22) e l’amplificatore di transconduttanza (24) comprende: - generare un primo segnale di polarizzazione (VBIAS_P) mediante detto circuito di pilotaggio; - controllare, mediante il primo segnale di polarizzazione (VBIAS_P), un primo generatore di corrente (90; 92; 93a) in modo da generare un primo segnale di alimentazione elettrica per il derivatore (22) e/o per l’amplificatore di transconduttanza (24); e - controllare, mediante il terzo segnale di polarizzazione (VBIAS_P’), un secondo generatore di corrente (90; 92; 93a) in modo da generare un secondo segnale di alimentazione elettrica per il derivatore (22) e/o per l’amplificatore di transconduttanza (24).