ITTO20120846A1 - Interfaccia di raccolta di energia a basso consumo ed elevata efficienza, metodo per operare l'interfaccia di raccolta di energia, e sistema comprendente l'interfaccia di raccolta di energia - Google Patents

Description

DESCRIZIONE

del brevetto per invenzione industriale dal titolo: “INTERFACCIA DI RACCOLTA DI ENERGIA A BASSO CONSUMO ED ELEVATA EFFICIENZA, METODO PER OPERARE L'INTERFACCIA DI RACCOLTA DI ENERGIA, E SISTEMA COMPRENDENTE L'INTERFACCIA DI RACCOLTA DI ENERGIAâ€

La presente invenzione à ̈ relativa ad una interfaccia di raccolta di energia, ad un metodo per operare l’interfaccia di raccolta di energia, e ad un sistema di raccolta di energia ambientale (“environmental energy harvesting†) comprendente l’interfaccia di raccolta di energia. La presente invenzione à ̈ inoltre relativa ad un sistema o apparecchio (“apparatus†) (ad esempio un veicolo o una calzatura sportiva) comprendente il sistema di raccolta di energia ambientale. In particolare, l’interfaccia di raccolta di energia comprende un circuito rettificatore.

Come noto, sistemi per la raccolta di energia (anche noti come sistemi di “energy harvesting†o “energy scavenging†) da fonti energetiche ambientali intermittenti (che forniscono cioà ̈ energia in modo irregolare) hanno suscitato e suscitano notevole interesse in svariati campi della tecnologia. Tipicamente, i sistemi di raccolta di energia sono atti a raccogliere (“harvest†), accumulare (“store†), e trasferire energia generata da sorgenti meccaniche ad un generico carico di tipo elettrico.

Vibrazioni a bassa frequenza, come ad esempio vibrazioni meccaniche di disturbo in sistemi con parti in movimento possono essere una valida sorgente di energia. L’energia meccanica à ̈ convertita, da uno o più opportuni trasduttori (ad esempio dispositivi piezoelettrici o elettromagnetici) in energia elettrica, che può essere utilizzata per alimentare un carico elettrico. In questo modo, il carico elettrico non necessita di batterie o altri sistemi di alimentazione ingombranti e scarsamente resistenti a stress meccanici.

La figura 1 mostra, in forma schematica mediante blocchi funzionali, un sistema di raccolta di energia di tipo noto.

Il sistema di raccolta di energia (“energy harvesting system†) 1 di figura 1 comprende un trasduttore 2, ad esempio di tipo elettromagnetico, atto a convertire l’energia meccanica delle vibrazioni meccaniche ambientali in energia elettrica, ad esempio in tensioni AC (corrente alternata) o tensioni variabili nel tempo in modo casuale; un’interfaccia di raccolta (“scavenging interface†) 4, ad esempio comprendente un circuito rettificatore a ponte di diodi (anche noto come ponte di Gretz), configurata per ricevere in ingresso il segnale in AC generato dal trasduttore 2 e fornire in uscita un segnale in DC (corrente continua), o in generale un segnale lentamente variabile assimilabile ad un segnale DC, per caricare un condensatore 5 collegato sull’uscita del circuito rettificatore 4; e un convertitore DC-DC 6, collegato al condensatore 5 per ricevere in ingresso l’energia elettrica immagazzinata dal condensatore 5 e fornirla ad un carico elettrico 8. Il condensatore 5 ha dunque la funzione di elemento di immagazzinamento di energia, che viene resa disponibile, quando richiesto, al carico elettrico 8 per il funzionamento di quest’ultimo.

L’efficienza globale ηTOTdel sistema di raccolta di energia 1 à ̈ data dalla formula (1):

ηTOT= ηTRASD·Î·SCAV·Î·DCDC(1)

dove ηTRASDà ̈ l’efficienza del trasduttore 2, indicativa della quantità di potenza disponibile nell’ambiente effettivamente convertita, dal trasduttore 2, in potenza elettrica; ηSCAVà ̈ l’efficienza dell’interfaccia di raccolta 4, indicativa della potenza dissipata dall’interfaccia di raccolta 4 e del fattore di accoppiamento d’impedenza ηCOUPLEtra trasduttore 2 ed interfaccia di raccolta 4; e ηDCDCà ̈ l’efficienza del convertitore DC-DC 6.

Come noto, al fine di fornire al carico la massima potenza disponibile, l’impedenza del carico dovrebbe essere uguale a quella della sorgente. Come mostrato in figura 2, il trasduttore 2 può essere schematizzato, in questo contesto, come un generatore di tensione 3 provvisto di una propria resistenza RS. La massima potenza P MAX

TRASDche il trasduttore 2 può fornire in uscita può essere definita come:

P MAXTRASD=V 2

TRASD/4RSse RLOAD=RS(2) dove VTRASDà ̈ la tensione fornita dal generatore di tensione equivalente; e RLOADà ̈ la resistenza elettrica equivalente sull’uscita del trasduttore 2 (o, analogamente, vista in ingresso all’interfaccia di raccolta 4), che tiene in dovuta considerazione la resistenza equivalente dell’interfaccia di raccolta 4, del convertitore DC-DC 6 e del carico 8.

A causa del disaccoppiamento d’impedenza (RLOAD≠RS), la potenza in ingresso all’interfaccia di raccolta 4 à ̈ inferiore alla potenza massima disponibile P MAX

TRASD.

La potenza PSCAVtrasferita sul condensatore 5 à ̈ una frazione della potenza recuperata dall’interfaccia, ed à ̈ data dalla formula (3):

P MAXSCAV=ηTRASD·Î·SCAV·PTRASD(3)

La potenza richiesta al convertitore DC-DC 6 per alimentare il carico elettrico 8 Ã ̈ data dalla seguente formula (4):

PLOAD=PDCDC·Î·DCDC(4) dove PDCDCà ̈ la potenza ricevuta in ingresso dal convertitore DC-DC 8, in questo caso coincidente con PSCAV, e PLOADà ̈ la potenza richiesta dal carico elettrico.

L’efficienza del sistema 1 di figura 1 à ̈ fortemente dipendente dal segnale generato dal trasduttore 2. L’efficienza scende rapidamente al valore zero (cioà ̈ il sistema 1 non à ̈ in grado di raccogliere energia ambientale) se l’ampiezza del segnale del trasduttore (segnale VTRASD) assume un valore inferiore, in valore assoluto, a VOUT+2VTH_D, dove VOUTà ̈ la tensione accumulata sul condensatore 5 e VTH_Dà ̈ la tensione di soglia dei diodi che formano l’interfaccia di raccolta 4. Come conseguenza di questo, la massima energia che può essere immagazzinata nel condensatore 5 à ̈ limitata al valore Emax=0.5·C MAXOUT·(VTRASD-2VTH_D)2. Se l’ampiezza del segnale VTRASDdel trasduttore 2 à ̈ inferiore al doppio della tensione di soglia VTH_Ddei diodi del rettificatore dell’interfaccia di raccolta 4 (cioà ̈ VTRASD<2VTH_D), non viene raccolta energia dall’ambiente e non viene alimentato il carico.

Scopo della presente invenzione à ̈ quello di fornire un circuito rettificatore, un metodo per operare il circuito rettificatore, un sistema di raccolta di energia ambientale comprendente il circuito rettificatore, e un apparecchio comprendente il sistema di raccolta di energia ambientale che consentano di superare i succitati problemi e svantaggi, ed in particolare che abbiano elevata efficienza.

Secondo la presente invenzione vengono pertanto forniti (“provided†) una interfaccia di raccolta di energia, un metodo di funzionamento dell’interfaccia di raccolta di energia, un sistema di raccolta di energia ambientale comprendente l’interfaccia di raccolta di energia, e un apparecchio comprendente il sistema di raccolta di energia ambientale, come definiti nelle rivendicazioni allegate.

Secondo una forma di realizzazione della presente invenzione, l’interfaccia di raccolta di energia comprende una porta di ingresso collegabile ad un trasduttore per ricevere un segnale di ingresso, ed una porta di uscita collegabile ad un carico elettrico per fornire un segnale di uscita al carico elettrico. L’interfaccia di raccolta di energia comprende un interruttore collegato alla porta di ingresso; un diodo con in serie un resistore, collegati tra la porta di ingresso e il carico elettrico; e una logica di controllo configurata per: chiudere l’interruttore per un intervallo temporale in cui l’elemento di accumulo accumula energia elettrica; acquisire una copia scalata di un valore di picco della corrente elettrica accumulata; aprire, trascorso il primo intervallo temporale, l’interruttore così da alimentare il carico elettrico attraverso il diodo utilizzando la carica elettrica accumulata nell’elemento di accumulo; mantenere l’interruttore nello stato aperto fintantoché il valore in corrente del segnale di uscita à ̈ maggiore del valore della copia scalata del valore di picco.

Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:

- la figura 1 mostra un sistema di raccolta di energia secondo una forma di realizzazione nota;

- la figura 2 mostra un sistema di raccolta di energia secondo una ulteriore forma di realizzazione nota;

- la figura 3a mostra un sistema di raccolta di energia comprendente una interfaccia di raccolta di energia operabile secondo le fasi del metodo di figura 13, secondo una forma di realizzazione della presente invenzione;

- la figura 3b mostra una implementazione del sistema di raccolta di energia di figura 3a;

- la figura 4a mostra il sistema di raccolta di energia di figura 3a o 3b in una prima condizione operativa di immagazzinamento di energia elettrica;

- la figura 4b mostra il sistema di raccolta di energia di figura 3a o 3b in una seconda condizione operativa di trasferimento dell’energia elettrica immagazzinata durante la condizione operativa di figura 4a verso un carico elettrico;

- le figure 5a-5c mostrano l’andamento nel tempo di segnali di corrente del sistema di raccolta di energia di figura 3a o 3b nelle condizioni operative delle figure 4a e 4b;

- la figura 6 mostra l’andamento del fattore di accoppiamento tra il trasduttore e il circuito di interfaccia di raccolta delle figure 3a, 3b, al variare di parametri operativi;

- la figura 7 mostra profili di accumulo/scarica di corrente nel sistema di raccolta di energia nelle condizioni operative della figura 4a e 4b;

- la figura 8 mostra un circuito di gestione e controllo del circuito di interfaccia di raccolta delle figure 3a, 3b utilizzabile per semionde positive del segnale di ingresso al circuito di interfaccia di raccolta;

- la figura 9 mostra, con maggior dettaglio, una porzione del circuito di gestione e controllo di figura 8;

- le figure 10a e 10b mostrano, utilizzando una stessa scala temporale, l’andamento nel tempo di segnali di corrente nel circuito di figura 8, in particolare per mostrare una fase di passaggio tra la condizione operativa di figura 4a e la condizione operativa di figura 4b;

- la figura 11 mostra, con maggior dettaglio, una porzione ulteriore del circuito di gestione e controllo di figura 8;

- le figure 12a e 12b mostrano, utilizzando una stessa scala temporale, l’andamento di segnali elettrici del circuito di figura 11;

- la figura 13 mostra, mediante diagramma di flusso, fasi di un metodo di controllo del sistema di raccolta di energia di figura 3a o 3b, secondo una forma di realizzazione della presente invenzione;

- la figura 14 mostra un veicolo comprendente il sistema di raccolta di energia delle figure 3a o 3b; e

- la figura 15 mostra una calzatura sportiva comprendente il sistema di raccolta di energia delle figure 3a o 3b.

L’interfaccia di raccolta di energia (“energy scavenging interface†) (in particolare avente la configurazione di un circuito rettificatore) secondo la presente invenzione à ̈ collegabile tra una sorgente di segnale di ingresso (in particolare, un segnale di tensione in corrente alternata - AC) ed un carico elettrico da alimentare (eventualmente mediante interposizione di un convertitore DC-DC per alimentare il carico con un livello di tensione adeguato). L’interfaccia di raccolta di energia comprende, secondo una forma di realizzazione della presente invenzione, un primo e un secondo interruttore, aventi ciascuno un terminale di controllo. In particolare, il primo interruttore à ̈ collegato tra un primo terminale di ingresso dell’interfaccia di raccolta di energia e un terminale di tensione di riferimento, mentre il secondo interruttore à ̈ collegato tra un secondo terminale di ingresso dell’interfaccia di raccolta di energia e il terminale di tensione di riferimento. L’interfaccia di raccolta di energia comprende inoltre una logica di controllo, accoppiata ai terminali di controllo del primo e del secondo interruttore, configurata per aprire/chiudere il primo e il secondo interruttore mediante un opportuno segnale di controllo.

L’interfaccia di raccolta di energia comprende inoltre due diodi con un rispettivo resistore connesso in serie. Una serie diodo-resistore à ̈ collegata tra il primo terminale di ingresso e un terminale di uscita dell’interfaccia di raccolta di energia, accoppiato ad un carico elettrico; l’altra serie diodo-resistore à ̈ collegata tra il secondo terminale di ingresso e il terminale di uscita dell’interfaccia di raccolta di energia.

I resistori connessi in serie a ciascun diodo possono essere realizzati in qualsiasi modo, mediante elementi elettrici passivi resistivi, o utilizzando elementi attivi, ad esempio transistori MOSFET o bipolari, ecc.

Il primo e il secondo interruttore sono, ad esempio, transistori MOSFET a canale n aventi un diodo interno (diodo parassita). I diodi sono, ad esempio, anch’essi transistori MOSFET a canale n operati in modo passivo, cioà ̈ sfruttando unicamente il diodo parassita interno al transistore MOSFET. Alternativamente, il primo e il secondo interruttore sono formati con una tecnologia differente da quella summenzionata, ad esempio possono essere transistori MOSFET a canale p, o transistori bipolari NPN o PNP, IGBT, o altro ancora. Analogamente, anche i summenzionati diodi possono essere formati con una tecnologia differente da quella MOSFET, ad esempio sono diodi a giunzione p-n.

Sull’uscita dell’interfaccia di raccolta di energia à ̈ presente, come detto, un carico elettrico, in particolare un condensatore atto ad accumulare la potenza trasferita in uscita dall’interfaccia di raccolta 4. In parallelo al condensatore può essere presente un carico elettrico, che viene alimentato mediante l’energia accumulata nel condensatore. Come già detto, tra il condensatore e il carico elettrico può essere interposto un convertitore DC-DC, di tipo buck, o boost, o buck/boost.

L’interfaccia di raccolta di energia secondo la presente invenzione à ̈ descritta in dettaglio con riferimento ad una sua applicazione preferita, in particolare come circuito rettificatore di un sistema di raccolta di energia (“energy harvesting system†) disposto tra una sorgente di tensione AC ed un elemento di accumulo e/o carico elettrico.

La figura 3a mostra un sistema di raccolta di energia 20 comprendente un circuito rettificatore 24 (come detto, avente la funzione di interfaccia di raccolta di energia), secondo una forma di realizzazione della presente invenzione.

In generale, il sistema di raccolta di energia 20 comprende un trasduttore 22 includente propri terminali di uscita 22’, 22†; il circuito rettificatore 24, includente un primo e un secondo terminale di ingresso coincidenti, da un punto di vista elettrico, con i terminali di uscita 22’, 22†del trasduttore 22, e un terminale di uscita 24’; e un elemento di accumulo 27, ad esempio un condensatore, collegato tra il terminale di uscita 24’ del circuito rettificatore 24 e un terminale di tensione di riferimento GND e configurato per accumulare carica elettrica fornita in uscita dal circuito rettificatore 24. Il terminale di tensione di riferimento GND à ̈, in particolare, una tensione di terra (“ground†), ad esempio pari a circa 0V. Altre tensioni di riferimento possono essere tuttavia utilizzate.

Il trasduttore 22 à ̈, ad esempio, un trasduttore elettromagnetico, ed à ̈ schematizzato in modo da includere un generatore di tensione 22a, atto a fornire una tensione VTRASD, un induttore 22b (tipico del trasduttore elettromagnetico) avente valore di induttanza LS, ed un resistore 22c avente valore di resistenza RSe collegato in serie all’induttore 22b.

Sull’uscita del circuito rettificatore 24, in parallelo all’elemento di accumulo 27, à ̈ collegabile un carico elettrico 28, atto ad essere alimentato dalla carica immagazzinata nell’elemento di accumulo 27, o un convertitore DC-DC qualora il carico elettrico richieda un valore di tensione diverso da quello generato in uscita dal circuito rettificatore 24.

Tra il primo terminale di ingresso 22’ e il terminale di tensione di riferimento GND à ̈ collegato un primo interruttore 30, in particolare di tipo controllato in tensione. Il primo interruttore 30 à ̈, esempio secondo una forma di realizzazione mostrata in figura 3b, un transistore MOSFET di tipo n. Tra il secondo terminale di ingresso 22†e il terminale di tensione di riferimento GND à ̈ collegato un secondo interruttore 31, in particolare di tipo controllato in tensione. Anche il secondo interruttore 31 à ̈, secondo la forma di realizzazione di figura 3b, un transistore MOSFET di tipo n.

Per semplicità di descrizione ci si riferirà nel seguito al primo e al secondo interruttore 30, 31 come, rispettivamente, primo e secondo transistore 30, 31, senza per questo perdere di generalità. Allo stesso modo, con il termine “transistore chiuso†o “acceso†(“turned-on†) ci si riferirà nel seguito ad un transistore polarizzato in modo tale da consentire la conduzione di corrente elettrica tra i suoi terminali di sorgente e pozzo, cioà ̈ configurato per comportarsi come un interruttore chiuso; e con il termine “transistore aperto†o “spento†(“turned-off†) ci si riferirà nel seguito ad un transistore polarizzato in modo tale da non consentire la conduzione di corrente elettrica tra i suoi terminali di sorgente e pozzo, cioà ̈ configurato per comportarsi come un interruttore aperto.

Con riferimento alla figura 3b, tra un terminale di sorgente S e un terminale di pozzo D del primo transistore 30, à ̈ rappresentato un primo diodo intrinseco 32, in configurazione nota come “antiparallela†(rispetto alla normale direzione di scorrimento della corrente attraverso il primo transistore 30). Come noto, una caratteristica di un transistore MOSFET à ̈ quella di mostrare, in certe condizioni operative, le proprietà elettriche di un diodo (diodo parassita). Tale diodo à ̈ elettricamente interposto (integrato) tra i terminali di sorgente e di pozzo del transistore MOSFET. In altre parole, il primo transistore 30 può avere il comportamento elettrico di un diodo, in cui il catodo del diodo corrisponde al terminale di pozzo e l’anodo al terminale di sorgente del primo transistore 30 (viceversa nel caso di transistori MOSFET di tipo p). Il primo diodo intrinseco 32 à ̈ dunque il diodo integrato nel primo transistore 30.

Analogamente, un secondo diodo intrinseco 33 Ã ̈ rappresentato collegato in configurazione antiparallela tra il terminale di sorgente S e il terminale di pozzo D del secondo transistore 31; anche in questo caso, il secondo diodo intrinseco 33 Ã ̈ il diodo integrato nel secondo transistore 31.

In maggior dettaglio, il terminale di pozzo D del primo transistore 30 à ̈ collegato al primo terminale di ingresso 22’ del circuito rettificatore 24, e il terminale di sorgente S del primo transistore 30 à ̈ collegato al terminale di tensione di riferimento GND. Il terminale di pozzo D del secondo transistore 31 à ̈ collegato al secondo terminale di ingresso 22†del circuito rettificatore 24, e il terminale di sorgente S del secondo transistore 31 à ̈ collegato al terminale tensione di riferimento GND.

Con riferimento a entrambe le figure 3a e 3b, il circuito rettificatore 24 comprende inoltre un primo e un secondo diodo di trasferimento 40, 41. Il primo diodo di trasferimento 40 ha il terminale di anodo collegato al primo terminale di ingresso 22’ e il terminale di catodo collegato, tramite un resistore 42 (avente resistenza R1) al terminale di uscita 24’ del circuito rettificatore 24. Il secondo diodo di trasferimento 41 ha il terminale di anodo collegato al secondo terminale di ingresso 22†e il terminale di catodo collegato al terminale di uscita 24’ del circuito rettificatore 24 tramite un resistore 43 (avente resistenza R2).

Il valore di resistenza dei resistori 42, 43 à ̈ funzione della corrente che scorre nell’induttore 22b, quindi funzione dei parametri elettrici del trasduttore elettromagnetico 22. La funzione di questi resistori à ̈ quella di consentire un rilevamento di corrente (come meglio illustrato in seguito).

Durante i semi-cicli positivi della tensione del trasduttore VTRASD(ovvero semi-cicli positivi della tensione di ingresso VIN), la rettificazione di tensione à ̈ effettuata mediante il primo transistore 30 e il primo diodo di trasferimento 40; viceversa, durante i semi-cicli negativi della tensione del trasduttore VTRASD(ovvero semicicli negativi della tensione di ingresso VIN), la rettificazione di tensione à ̈ effettuata mediante il secondo transistore 31 e il secondo diodo di trasferimento 41.

In particolare nei semi-cicli positivi della tensione di ingresso VIN, una logica di controllo 60 tiene aperto il secondo transistore 31 e apre/chiude il primo transistore 30 secondo un metodo di controllo descritto in dettaglio nel seguito, al fine di trasferire l’energia accumulata nell’induttore 22b verso il condensatore 27 attraverso il primo diodo di trasferimento 40. In modo analogo, per polarità negative del segnale di ingresso VIN, il primo transistore 30 viene mantenuto chiuso mentre il secondo transistore 31 viene aperto/chiuso. In questo caso, l’energia accumulata nell’induttore 22b viene trasferita sul condensatore 27 attraverso il secondo diodo di trasferimento 41.

In breve, il summenzionato metodo di controllo prevede che il primo transistore 30 (secondo transistore 31) venga tenuto chiuso sino a che à ̈ trascorso un determinato intervallo temporale (TDELAY) ed à ̈ stato raggiunto un valore di soglia minimo ITHdella corrente che scorre nell’induttore 22b; quando entrambe le condizioni sono soddisfatte, la logica di controllo 60 apre il primo transistore 30 (secondo transistore 31) e l’energia accumulata nell’induttore 22b viene trasferita sul condensatore 27 attraverso il primo diodo di trasferimento 40 (secondo diodo di trasferimento 41). Raggiunto un valore di corrente nell’induttore 22b pari ad una soglia minima (soglia IOFF), la logica di controllo 60 richiude il primo transistore 30 (secondo transistore 31) e le fasi descritte ricominciano in modo ciclico.

Poiché le fasi descritte per operare il primo transistore 30 per valori di polarità positivi del segnale di ingresso VINsono analoghe alle fasi per operare il secondo transistore 31 per valori di polarità negativi del segnale di ingresso VIN, anche la struttura circuitale del rettificatore 24, come osservabile nelle figure 3a, 3b, à ̈ simmetrica.

Nel seguito, il funzionamento del rettificatore 24 à ̈ meglio descritto facendo riferimento ad un modello circuitale valido per una sola polarità (in particolare la polarità positiva) del segnale di ingresso VIN;quanto descritto à ̈ tuttavia facilmente applicabile, in modo simmetrico, al funzionamento per polarità negative del segnale di ingresso VIN.

La figura 4a mostra un circuito equivalente al circuito delle figure 3a, 3b per semionde positive della tensione di ingresso VIN. Il secondo transistore 31 à ̈ sostituito da un corto circuito (ideale). In questa situazione, il primo transistore 30 mostra una resistenza in stato acceso (“on-state resistance†) pari a RON. La corrente ILche scorre nell’induttore 22b à ̈ pari alla corrente IONche scorre attraverso la resistenza in stato acceso RONdel primo transistore 30.

Il valore della corrente ILcresce con costante di tempo LS/RS, fino a raggiungere un valore di stato stazionario (“steady state†) pari a circa IP≈VTRASD/RS(si veda il grafico di figura 5a).

La curva di ILha un andamento nel tempo dato da:

V t ï€ t

ILï€1⁄2 I TRA

ON ï€1⁄2 SD ï€

1ï€ ï ́



R  e ï€I OFF e ï ́

S ïƒ ̈ ïƒ ̧

e la corrente IONraggiunge il valore di picco Ipal tempo t=tc=TDELAY. Per semplicità, si suppone che l’istante di partenza t0sia pari a zero.

Trascorso l’intervallo temporale TDELAY, e posto che la corrente ILche scorre nell’induttore 22b ha raggiunto un valore uguale al, o maggiore del, valore di soglia ITH, si passa alla condizione operativa schematizzata in figura 4b.

L’intervallo temporale TDELAYà ̈ l’intervallo intercorrente tra l’istante di chiusura del primo transistore 30 (t0) e l’istante di apertura del primo transistore 30 (tc). Il valore di corrente di soglia ITHà ̈ scelto in base ai valori di picco di corrente Ipche si raggiungono a seconda dell’applicazione del circuito rettificatore 24. Questi valori dipendono dalle caratteristiche del trasduttore 22 e dalle sollecitazioni ambientali a cui il trasduttore 22 à ̈ sottoposto. In particolare, il valore di corrente di soglia ITHà ̈ scelto molto minore del valore di picco Ipche si prevede di raggiungere nell’applicazione in cui il circuito rettificatore 24 à ̈ utilizzato. Ad esempio, supponendo di raggiungere valori di picco Ipdi circa 150mA, la soglia ITHpuò essere scelta compresa tra circa 5-10mA. Si fa notare che la scelta di una corrente di soglia ITHtroppo vicina al valore di picco Ipcomporta una bassa efficienza. Infatti, secondo quanto descritto, viene trasferita corrente in uscita solo al superamento della soglia ITH; tutte le porzioni di segnale VTRASDche generano una corrente con valore di picco Ip<ITHnon danno contributo di carica trasferito in uscita.

Con riferimento alla figura 4b, al tempo tc, il primo transistore 30 viene aperto e la corrente ILche scorre nell’induttore 22b à ̈ la corrente IOUTfornita in uscita dal rettificatore 24. La corrente nell’induttore 22b decresce con una pendenza costante, fino a raggiungere il valore predefinito IOFFal tempo tmax(si veda nuovamente la figura 5a), secondo la relazione:

I

BE(R 1 R S ) p I OFF

dI VOUTV ï€ V TRASD

L ï€1⁄2 2

dT L S

Il valore IOFFÃ ̈ dato da Ip/K, con K costante (maggiore di 1) scelta come spiegato in seguito, RSÃ ̈ il valore di resistenza del resistore 22c, R1Ã ̈ il valore di resistenza del resistore 42, VBEÃ ̈ la caduta di tensione sul diodo 40 polarizzato in diretta.

Dalla formula per IOFFprecedentemente indicata, si ottiene la seguente formula per Ip:

 ï€ T DELAY

1ï€ e ï ́ 

V  

I RASDïƒ—ïƒ ̈ ïƒ ̧

pï€1⁄2 T

R DELAY

1 R S 1 ï€ T

1ï€ e ï ́

K

Dunque, come detto, la curva della corrente ILraggiunge il valore massimo IPall’istante temporale tc, in cui il primo transistore 30 viene aperto. Quindi, tra tce tmax(intervallo temporale TCHARGE) la corrente ILdecresce fino a raggiungere il valore IOFF=Ip/K.

La figura 5b mostra, utilizzando la stessa scala temporale della figura 5a, l’andamento della corrente IONche scorre attraverso il primo transistore 30. Nell’intervallo temporale t0-tcla corrente IONsegue lo stesso andamento della corrente IL(siamo, infatti, nella situazione di figura 4a); all’istante temporale tc, il primo transistore 30 viene aperto (figura 5b) e la corrente IONscende a zero (“drops to zero†).

La figura 5c mostra, utilizzando la stessa scala temporale delle figure 5a e 5b, l’andamento della corrente di uscita IOUT. La corrente IOUTsi mantiene ad un valore nullo nell’intervallo temporale t0-tc, per crescere al valore IPall’istante temporale tc(in corrispondenza dell’apertura del primo transistore 30). Quindi, tra tce tmax(intervallo temporale TCHARGE), la corrente di uscita IOUTcoincide con la corrente IL.

L’intervallo temporale TCHARGEà ̈ dato da:

Ipï€ I

T ï€1⁄2 L OFF

CHARGE S I  I

VOUTVBE(R p OFF

1 R S ) ï€ V

2 TRASD

Al tempo tmax, il primo transistore 30 viene nuovamente chiuso, e l’induttore 22b caricato, secondo quanto già descritto. Le fasi di carica e scarica dell’induttore 22b (e, di conseguenza, di alimentazione del condensatore 27/carico 28) si ripetono in modo ciclico.

L’integrale della curva di IOUT(figura 5c) tra il tempo tce il tempo tmaxindica la carica QCYCLEtrasferita tra l’ingresso e l’uscita del rettificatore 24 nel tempo TCHARGE. Al fine di massimizzare l’efficienza di trasferimento di carica tra ingresso e uscita del rettificatore 24, à ̈ opportuno massimizzare il valore della potenza PCYCLEtrasferita in uscita in ciascun ciclo di carica/scarica dell’induttore 22b. La potenza PCYCLEà ̈ definita come PCYCLE=VOUT·ICYCLE, dove ICYCLEà ̈ data da ICYCLE= QCYCLE/TCYCLE, essendo TCYCLEl’intervallo temporale intercorrente tra t0e tmax(TCYCLE=TDELAY+TCHARGE).

La richiedente ha verificato che PCYCLEÃ ̈ dato dalla seguente relazione (dove IONassume il valore di picco Ip):

ION I OFF T CHARGE

P CYCLEï€1⁄2 2  V

TDELAY T OUT

CHARGE

Inoltre, l’intervallo temporale TCHARGEà ̈ dato dalla seguente relazione:

Ipï€ I

TCHARGEï€1⁄2 L S OFF

I

VOUTVBE(R R S ) p I OFFï€ V

2 TRASD

Dalle precedenti relazione si può notare come la potenza PCYCLEà ̈ funzione dei parametri di progetto TDELAYe K, e delle variabili esterne VTRASD(tensione del trasduttore, non predicibile) e VOUT(tensione sul condensatore 27, anch’essa non predicibile). Massimizzare il valore di PCYCLEsignifica dunque trovare i valori di TDELAYe K ottimi, tali per cui la curva di PCYCLEraggiunge un valore massimo, o prossimo al valore massimo, o un valore ottimo definibile a seconda della particolare applicazione ed esigenze di progetto.

La curva di PCYCLEraggiunge un valore ottimo quando l’uscita del trasduttore 22 e l’ingresso del circuito rettificatore 24 mostrano la stessa impedenza (sono, cioà ̈, adattate). La migliore efficienza di accoppiamento ηCOUPLEtra il trasduttore 22 e il circuito rettificatore 24 à ̈ data da P OPT MAX

CYCLE/PTRASD, dove P OPT

CYCLEÃ ̈ il valore di PCYCLEcalcolato con TDELAYe K ottimi, e P MAX

TRASDÃ ̈ dato da (VTRASD)2/4RS.

L’ottimizzazione del valore di PCYCLEconsente di ottenere un valore ottimo dell’intervallo temporale TDELAY(e viceversa) in funzione del valore di VTRASDe VOUT. Tuttavia, la richiedente ha verificato che la dipendenza di TDELAYda VTRASDe VOUTà ̈ irrilevante a fini pratici, e il valore di efficienza di accoppiamento ηCOUPLEsi attesta a valori superiori al 85% per valori di VTRASDe VOUTdi interesse pratico.

La figura 6 mostra la variazione dell’efficienza di accoppiamento ηCOUPLEal variare dei valori TDELAYe K (per valori di VTRASD=1V e VOUT=5V).

Il grafico di figura 6 à ̈ facilmente ottenibile a partire dall’espressione di PCYCLEvariando i parametri TDELAYe K (fissando i valori delle variabili esterne VTRASDe VOUT). A ciascun valore di ηCOUPLEcorrisponde una coppia di valori TDELAYe K. È dunque possibile ricavare in modo automatico la coppia di valori TDELAYe K ottimi per ottenere un desiderato valore di efficienza di accoppiamento ηCOUPLE.

Nel grafico di figura 6, le zone più scure sono quelle in cui il valore di efficienza di accoppiamento ηCOUPLEà ̈ maggiore; viceversa, le zone più chiare sono quelle in cui il valore di efficienza di accoppiamento ηCOUPLEà ̈ più bassa (bassi valori di TDELAYe elevati valori di K, o alti valori di TDELAYe bassi valori di K).

La figura 7 mostra profili di corrente ILnell’induttore 22b al variare di coppie di valori di TDELAYe K.

In particolare, la curva 65 mostra l’andamento ciclico, nel tempo t (rappresentato in µs), del profilo di corrente ILper elevati valori di TDELAYe K (ad esempio TDELAY=80µs e K=3). In questo caso si ha il vantaggio che la frequenza di apertura/chiusura del primo transistore 30 (e del secondo transistore 31) à ̈ bassa; questo si traduce in un ridotto consumo di energia da parte del circuito rettificatore 24 durante l’uso. Tuttavia, i valori di corrente di picco Ipraggiunti dalla corrente ILsecondo la curva 65 sono elevati e l’adattamento di impedenza tra trasduttore 22 e circuito rettificatore 24 non à ̈ ottimale, causando una efficienza di accoppiamento ηCOUPLErelativamente bassa (ηCOUPLE≈81.2%).

La curva 67 mostra l’andamento ciclico, nel tempo t (µs), del profilo di corrente ILper valori medi di TDELAYe K (ad esempio TDELAY=40µs e K=1.75). In questo caso, la frequenza di apertura/chiusura del primo transistore 30 (e del secondo transistore 31) à ̈ maggiore rispetto al caso della curva 65, ma si ha il vantaggio che i valori di corrente di picco sono minori rispetto al caso della curva 65 e l’efficienza di accoppiamento à ̈ più alta del caso precedente (ηCOUPLE≈85.5%).

Infine, la curva 69 mostra l’andamento ciclico, nel tempo t (µs), del profilo di corrente ILper piccoli valori di TDELAYe K (ad esempio TDELAY=10µs e K=1.2). In questo caso, l’efficienza di accoppiamento ηCOUPLEà ̈ ancora maggiore rispetto al caso della curva 67 (circa 87.5%), ma con lo svantaggio che la frequenza di controllo del primo transistore 30 (e del secondo transistore 31) à ̈ eccessivamente elevata, causando un eccessivo consumo di corrente da parte del circuito rettificatore 24, con conseguente riduzione del fattore di efficienza ηSCAVnon sufficientemente compensata dall’incremento del valore di efficienza di accoppiamento ηCOUPLE.

Ai fini dell’applicazione del circuito rettificatore 24 come interfaccia di raccolta di energia in un sistema di raccolta di energia ambientale, una scelta di compromesso, quale ad esempio quella della curva 67, à ̈ preferibile. Risulta evidente che altri ambiti applicativi della presente invenzione possono portare ad una scelta diversa dei valori di TDELAYe K (in generale con K≥1).

La figura 8 mostra, mediante blocchi funzionali, un circuito di controllo 70 del primo transistore 30, applicabile, in modo analogo, al controllo del secondo transistore 31. Il circuito di controllo 70 Ã ̈ atto ad operare il primo transistore 30 (ed il secondo transistore 31) al fine di implementare le condizioni operative delle figure 4a e 4b. Il circuito di controllo 70 opera, in particolare, per semionde positive del segnale di ingresso VIN. Al fine di operare il secondo transistore 31 per semionde negative del segnale di ingresso VIN, si utilizza una architettura circuitale analoga a quella mostrata per il circuito di controllo 70.

Il circuito di controllo 70 à ̈ configurato per controllare in stato acceso/spento il primo transistore 30 e per effettuare un rilevamento della corrente (“current sense†) che scorre nel ramo del primo diodo di trasferimento 40, in particolare ai capi del resistore 42. Un circuito analogo al circuito di controllo 70 (non mostrato in figura) à ̈ utilizzato per controllare in stato acceso/spento il secondo transistore 31 e per effettuare un rilevamento della corrente che scorre nel ramo del secondo diodo di trasferimento 41, in particolare ai capi del resistore 43 (avente resistenza R2).

In maggior dettaglio, il circuito di controllo 70 comprende un primo rilevatore di corrente 72, accoppiato tra il terminale di sorgente S e il terminale di pozzo D del primo transistore 30, per rilevare (durante la fase di figura 4a) quando la corrente IONche scorre attraverso il primo transistore 30 supera la soglia ITH.

La figura 9 mostra in maggior dettaglio il primo rilevatore di corrente 72, secondo una forma di realizzazione. Con riferimento a tale figura 9, una prima porzione del rilevatore di corrente 72 comprende un comparatore 86 configurato per ricevere in ingresso il segnale di tensione VINe un segnale di soglia VTH, per generare in uscita un segnale digitale che assume livello logico basso “0†quando VIN<VTH(cioà ̈ ION<ITH) e livello logico alto “1†quando VIN>VTH(cioà ̈ ION≥ITH), o viceversa. Il segnale in uscita dal comparatore 86 corrisponde all’uscita del rilevatore di corrente 72 in figura 8, ed à ̈ fornito alla logica di controllo 60. Sulla base di tale segnale, quando à ̈ trascorso l’intervallo temporale TDELAY, la logica di controllo 60 apre il primo transistore 30. Il trascorrere dell’intervallo temporale TDELAYpuò essere, indifferentemente, monitorato dalla logica di controllo 60 o dal rilevatore di corrente 72 stesso. In questo ultimo caso, il segnale in uscita dal comparatore 86 assume livello logico alto “1†quando ION≥ITHe t≥TDELAYe la logica di controllo 60 apre il primo transistore 30 in corrispondenza del fronte di salita del segnale digitale generato dal comparatore 86.

Sempre con riferimento alla figura 9, una seconda porzione del rilevatore di corrente 72 comprende un anello con retroazione negativa (meglio descritto in seguito) configurato per generare un segnale di corrente proporzionale alla corrente IONche scorre attraverso il primo transistore 30 e, in particolare, pari ad una frazione 1/F della corrente ION.

Tornando alla figura 8, il circuito di controllo 70 comprende inoltre un secondo rilevatore di corrente 74, accoppiato ai capi del resistore 42. Il secondo rilevatore di corrente 74 à ̈ analogo al primo rilevatore di corrente 72 ed à ̈ configurato per rilevare il valore di corrente che scorre attraverso il resistore 42 (e cioà ̈ attraverso il primo diodo di trasferimento 40), durante la fase operativa di figura 4b. In particolare, il secondo rilevatore di corrente 74 collabora con la logica di controllo 60 al fine di rilevare se la corrente IOUTraggiunge il valore minimo previsto IOFF=Ip/K. Il segnale di uscita del secondo rilevatore di corrente 74, indicativo del valore di corrente IOUT, à ̈ fornito in ingresso alla logica di controllo 60.

Il secondo rilevatore di corrente 74 riceve in ingresso la corrente ION/F (generata dal primo rilevatore di corrente 72, come precedentemente descritto), e commuta quando la corrente misurata ai capi del resistore 42 raggiunge il valore minimo previsto dato da IOFF=IP/K.

In particolare, valgono le seguenti relazioni:

I F R I OFF = P K = G = DMY

K G R 1

dove G Ã ̈ un fattore di guadagno, RDMYÃ ̈ la resistenza elettrica del resistore 97 mostrato e descritto in seguito con riferimento alla figura 11; attraverso il resistore 97 scorre la corrente ION/F generata dal primo rilevatore di corrente 72.

Il circuito di controllo 70 comprende inoltre un dispositivo di pilotaggio 76 accoppiato tra la logica di controllo 60 e il terminale di controllo G del primo transistore 30. Il dispositivo di pilotaggio 76 à ̈, di per sé, di tipo noto, ed à ̈ atto a controllare in apertura/chiusura il primo transistore 30 sulla base di un segnale di comando ricevuto dalla (“from†) logica di controllo 60. In particolare, nella condizione operativa di figura 4a, la logica di controllo 60 controlla, tramite il dispositivo di pilotaggio 76, il primo transistore 30 in stato chiuso. Quando, sulla base del segnale generato in uscita dal primo rilevatore di corrente 72, la logica di controllo 60 rileva che la corrente IL=IONha raggiunto (e/o superato) il valore di soglia ITH, ed il tempo TDELAYà ̈ trascorso, la logica di controllo 60 controlla, tramite il primo dispositivo di pilotaggio 76, il primo transistore 30 in stato aperto. In questa condizione, la corrente IOUTpuò fluire dall’induttore 22b verso il condensatore 27.

Quindi, la logica di controllo 60 monitora, sulla base del segnale ricevuto dal secondo rilevatore di corrente 74, il valore della corrente IOUTper controllare il passaggio dalla condizione operativa corrente (di alimentazione del carico, figura 4b) alla condizione operativa di accumulo di energia nell’induttore 22b (figura 4a), non appena la corrente IOUTraggiunge il valore IOFF.

Quanto qui descritto, sia da un punto di vista circuitale che di metodo per operare il circuito di controllo 70, à ̈ applicabile, in modo corrispondente ed evidente per il tecnico esperto (“skilled technician†), al secondo transistore 31, che viene controllato analogamente a quanto precedentemente descritto per la rettificazione di semionde negative della tensione VTRASD.

Con riferimento alla figura 9, il primo rilevatore di corrente 72 comprende, come detto, il comparatore 86. Quest’ultimo, in collaborazione con la logica di controllo 60, si occupa di rilevare se la corrente IL=IONraggiunge (o supera) il valore di soglia impostato ITH; il comparatore 86 à ̈ configurato per ricevere, in ingresso al terminale non invertente, il segnale di tensione presente al terminale di ingresso 22’ del circuito rettificatore 24 (segnale VIN), e, in ingresso al terminale invertente, il segnale di tensione di soglia VTHtale per cui VTH=ITH·RON. Il valore di resistenza RONà ̈ il valore di resistenza in stato acceso del primo transistore 30. Quando la tensione VINsupera la soglia VTH, l’uscita del comparatore 86 cambia stato, segnalando l’avvenuto superamento della soglia (e dunque indicando che IL=ION≥ITH).

Il primo rilevatore di corrente 72 comprende inoltre un transistore 87 ed un condensatore 88. Il transistore 87 à ̈ collegato tra il primo terminale di ingresso 22’ del circuito rettificatore 24 e un terminale del condensatore 88. L’altro terminale del condensatore 88 à ̈ collegato al terminale di tensione di riferimento GND. Il terminale di controllo G del transistore 87 à ̈ collegato al terminale di controllo G del primo transistore 30. In questo modo, il primo transistore 30 e il transistore 87 sono controllati in stato aperto/chiuso dallo stesso segnale VGATE_LS(generato, come precedentemente descritto, dal dispositivo di pilotaggio 76).

Durante l’intervallo temporale TDELAY(situazione di figura 4a), il primo transistore 30 à ̈ chiuso. In questa condizione, il segnale VGATE_LSha valore alto per controllare in stato chiuso il primo transistore 30. Allo stesso modo, anche il transistore 87, à ̈ chiuso. Il condensatore 88 viene pertanto caricato alla tensione presente al primo terminale di ingresso 22’ del circuito rettificatore 24.

Il primo rilevatore di corrente 72 comprende inoltre un ulteriore comparatore 89 ed un ramo 90 includente un transistore 91 e un transistore 92 collegati in serie tra loro tra un terminale 90’ ed il terminale di tensione di riferimento GND. In particolare, il transistore 92 ha il proprio terminale di controllo G collegato ad un terminale di alimentazione ad alta tensione VDD.

Il comparatore 89 riceve in ingresso al terminale non invertente il segnale V

INpresente al primo terminale di ingresso 22’ del circuito rettificatore 24, e in ingresso al terminale invertente il segnale presente al terminale di pozzo del transistore 92 e controlla il terminale di controllo G del transistore 91. Il feedback negativo assicura che il segnale in ingresso al terminale non invertente del comparatore 89 e il segnale in ingresso al terminale invertente del comparatore 89 siano uguali, così che il primo transistore 30 e il transistore 92 hanno la stessa tensione sorgente-pozzo e sorgente-gate. La corrente che scorre attraverso il transistore 92 raggiunge pertanto il valore di picco (scalato di un fattore F rispetto al corrispondente valore di picco di ION) al termine dell’intervallo temporale TDELAY. Quando il primo transistore 30 à ̈ aperto, anche il transistore 87 à ̈ aperto, e il condensatore 88 à ̈ in stato flottante (“floating†), assicurando così una corrente ION/F attraverso il transistore 92 di valore praticamente costante al valore di picco scalato Ip/F durante l’intervallo temporale TCHARGE(si veda la figura 10a).

Il fattore di scala F Ã ̈ ottenuto dimensionando in modo opportuno i transistori 30 e 92, in modo tale che il transistore 92 abbia dimensioni F-volte ridotte rispetto al transistore 30 e sia atto a condurre una corrente F-volte inferiore a ION.

Le figure 10a e 10b mostrano graficamente l’andamento nel tempo del segnale V

IN, del segnale di tensione VC_sampleai capi del condensatore 88, e del segnale VGATE_LSapplicato ai terminali di controllo G del primo transistore 30 e del transistore 87.

Al termine di TCHARGEla tensione VC_SAMPLEscende al valore IOFF·RON, dove RONÃ ̈ la resistenza in stato acceso del primo transistore 30.

In figura 10a sono mostrati, sovrapposti, il segnale V

IN(linea tratteggiata) e VC_SAMPLE(linea piena). I due segnali si sovrappongo completamente durante la fase di immagazzinamento di figura 4a.

La figura 11 mostra, in maggior dettaglio, il secondo rilevatore di corrente 74. Il secondo rilevatore di corrente 74 di figura 11 comprende un resistore 97 ed un comparatore 99. Il resistore 97 ha un primo terminale di conduzione collegato tra il catodo del primo diodo di trasferimento 40 e il resistore 42 (cioà ̈ al nodo X del circuito di figura 11), e un secondo terminale di conduzione collegato ad un ingresso non invertente del comparatore 99 (nodo Y del circuito di figura 11). Il resistore 97 ha resistenza elettrica RDMYG-volte maggiore della resistenza R1 del resistore 42 (RDMY=G·R1) e attraverso di esso scorre la corrente ION/F generata dal primo rilevatore di corrente 72. Tale situazione à ̈ schematicamente rappresentata in figura 11 mediante un generatore di corrente 98 collegato al nodo Y.

Il comparatore 99 ha, come detto, il terminale non invertente collegato al nodo Y, ed il terminale invertente collegato al terminale di uscita 24’. L’uscita VOUT_COMPdel comparatore 99 à ̈ di tipo binario, e assume un primo valore logico quando VOUT>VY, ed un secondo valore logico quando VOUT≤VY). In questo modo, l’uscita VOUT_COMPdel comparatore 99 à ̈ anche l’uscita del secondo rilevatore di corrente 74 che viene fornita alla logica di controllo 60. La logica di controllo 60 può così conoscere, sulla base del valore logico di VOUT_COMP, il valore del segnale di tensione di uscita VOUTrispetto al segnale di tensione VYin ciascun istante di tempo.

Secondo la rappresentazione circuitale di figura 11, al nodo X Ã ̈ presente un segnale di tensione intermedio VXdato da:

VX=VOUT+IOUT·R

e al nodo Y Ã ̈ presente un segnale di tensione intermedio VYdato da:

VY=VX-G·R·(ION/F).

Ne consegue che:

VY=VOUT+IOUT·R-G·(ION/F).

La condizione di figura 5c, in cui la corrente di uscita IOUTraggiunge la soglia IOFFÃ ̈ dunque data da G·(ION/F), dove ION=IPal tempo tcdi figura 5. Ne consegue inoltre che il valore della costante K Ã ̈ dato da F/G.

Le figure 12a, 12b mostrano, utilizzando una stessa scala temporale, l’andamento dei segnali VYe VOUT(figura 12a); e l’andamento del segnale VOUT_COMPgenerato in uscita dal comparatore 99 (figura 12b).

Con riferimento alle figure 12a e 12b, si nota che l’uscita del comparatore scatta alta all’inizio della fase di figura 4b, cioà ̈ quando la logica di controllo 60 comanda l’apertura del transistore 30. Come si nota, il segnale VOUTsale nel tempo, a conferma del fatto che viene accumulata energia sul condensatore di uscita 27.

Durante la fase della figura 4b (trasferimento di energia in uscita attraverso il diodo 40) la tensione di uscita VOUTcresce mentre la corrente di uscita IOUTdiminuisce; quando la tensione VOUTdiventa uguale alla tensione VY, l’uscita VOUT_COMPdel comparatore 99 assume valore basso e la logica di controllo 60 comanda la chiusura dell’interruttore 30.

Quanto precedentemente descritto à ̈ valido, in modo del tutto equivalente, per il controllo del secondo transistore 31 per polarità negative della tensione di ingresso VIN.

La logica di controllo 60 implementa il metodo di controllo del primo 30 e del secondo 31 transistore illustrato in modo schematico in figura 13, mediante diagramma di flusso.

Con riferimento alla figura 13, fase 100, il primo e il secondo transistore 30 e 31 vengono chiusi (cioà ̈ sono controllati in conduzione). In questo modo, l’induttore 22b viene caricato tramite la corrente IL=IONche scorre attraverso il primo e il secondo transistore 30, 31.

Il valore di corrente IL=IONviene monitorato (fase 102) per rilevare se essa raggiunge (o supera) il valore di soglia ITHpredefinito. Allo stesso tempo, la logica di controllo 60 monitora l’intervallo temporale TDELAY. In questo caso, il tempo t0di inizio dell’intervallo temporale TDELAYcorrisponde all’istante di chiusura del primo e del secondo transistore 30, 31, secondo la fase 100.

Nel caso in cui la corrente ILnon abbia raggiunto la soglia ITHo non sia trascorso il tempo TDELAY, (uscita NO dalla fase 102), si attende che entrambe queste condizioni siano soddisfatte e la logica di controllo 60 mantiene il sistema 20 nello stato di attesa 102 fintantoché entrambe le condizioni T≥TDELAYe IL≥ITHsono soddisfatte. Viceversa (uscita SI dalla fase 102), si passa alla successiva fase 104. Si fa qui notare che, trascorso il tempo TDELAY, se la corrente ILnon ha ancora raggiunto la soglia ITH, i transistori 30 e 31 vengono mantenuti chiusi fino al che IL=ITH. Tutti i vantaggi citati sono comunque garantiti.

Durante la fase 104 si verifica se la tensione di ingresso VINha polarità positiva o negativa. Questo controllo à ̈ effettuato utilizzando comparatori, connessi, rispettivamente, al primo terminale di ingresso 22’ e al secondo terminale di ingresso 22†del rettificatore 24, per ricevere la semionda positiva V

INe, rispettivamente, la semionda negativa V -INdella tensione di ingresso VIN. Il rispettivo comparatore confronta il segnale V

INe, rispettivamente, V -INcon un valore di riferimento di semionda positiva e, rispettivamente, negativa.

L’operazione di comparazione della fase 104 può essere effettuata mediante comparatori predisposti appositamente allo scopo o sfruttando il comparatore 86 (figura 9), che riceve in ingresso il segnale V

IN, ed un comparatore analogo che riceve in ingresso il segnale V -IN

(quest’ultimo non mostrato nelle figure). Infatti, come già detto, un circuito equivalente a quello mostrato in figura 9 à ̈ accoppiato al secondo interruttore 31, e può quindi essere utilizzato in modo analogo per verificare se la tensione di ingresso VINha polarità negativa.

Nel caso in cui la tensione di ingresso VINha polarità negativa, si passa alla fase 106 (uscita NEG dalla fase 104), in cui il secondo interruttore 31 viene aperto, alimentando il condensatore 27/carico 28 tramite il secondo diodo di trasferimento 41.

Nel caso in cui la tensione di ingresso VINha polarità positiva, si passa invece alla fase 108 (uscita POS dalla fase 104), in cui il primo interruttore 30 viene aperto, per alimentare il condensatore 27/carico 28 tramite il diodo 40.

L’uscita dalle fasi 106 e 108 porta alla fase 110, in cui la logica di controllo 60 monitora il valore di corrente IOUTche fluisce attraverso il primo diodo di trasferimento 40 (o il diodo 41 a seconda della polarità della tensione di ingresso VIN) verso l’uscita del rettificatore 24 per rilevare se la corrente IOUTassume un valore pari a IOFF. Fintantoché IOUT>IOFF, la logica di controllo 60 mantiene il sistema 20 nella fase di caricamento del condensatore 27/alimentazione del carico 28. Quando IOUT=IOFF, si torna alla fase 100. Le fasi 100-104 sono eseguite, come descritto con riferimento alle figure 5a-5c, in un intervallo temporale almeno pari a TDELAY, mentre le fasi 106-110 sono eseguite entro l’intervallo temporale TCHARGE.

La logica di controllo 60 Ã ̈, ad esempio, un microcontrollore di tipo integrato o non integrato, configurato per pilotare il primo e il secondo transistore 30, 31 al fine di eseguire le fasi del metodo di figura 13.

La figura 14 mostra un veicolo 200 comprendente il sistema di raccolta di energia 20 di figura 3a o, più in particolare, figura 3b. Il veicolo 200 à ̈, ad esempio, una automobile. Risulta evidente tuttavia, che il sistema di raccolta di energia 20 può essere utilizzato in qualsiasi veicolo 200 o in sistemi o apparecchi (“apparatuses†) diversi da un veicolo. In particolare il sistema di raccolta di energia 20 può trovare applicazione in generici sistemi in cui sia desiderabile raccogliere (“harvest†), immagazzinare, ed utilizzare energia ambientale, in particolare mediante conversione di energia meccanica in energia elettrica.

Con riferimento alla figura 14, il veicolo 200 comprende uno o più trasduttori 22 accoppiati in modo noto ad una porzione del veicolo 200 soggetta a stress meccanici e/o vibrazioni, per convertire tali stress meccanici e/o vibrazioni in corrente elettrica.

Il sistema di raccolta di energia 20 à ̈ collegato ad uno o più carichi elettrici 28a, ..., 28n, ad esempio tramite interposizione di un convertitore DC-DC. In particolare, secondo una applicazione della presente invenzione, i carichi elettrici 28a, ..., 28n comprendono sensori TPM 250 (“tyre parameters monitoring†) per il monitoraggio di parametri di pneumatici 202. In questo caso, i sensori TPM 250 sono accoppiati ad una porzione interna degli pneumatici 202 del veicolo 200. Analogamente, anche i trasduttori 22 (ad esempio, di tipo elettromagnetico, o piezoelettrico) sono accoppiati ad una porzione interna degli pneumatici 202. La sollecitazione dei trasduttori 22 durante la marcia del veicolo 200 causa la produzione di un segnale di corrente elettrica/tensione in uscita dal trasduttore 22 mediante conversione dell’energia meccanica in energia elettrica. L’energia elettrica così prodotta à ̈ immagazzinata, come precedentemente descritto, nell’elemento di accumulo 27 e fornita, tramite il convertitore DC-DC eventualmente presente, ai sensori TPM 250.

Secondo una forma di realizzazione della presente invenzione, il sistema di raccolta di energia 20, comprendente uno o più trasduttori, e i sensori TPM 250, vengono incollati all’interno di uno o più pneumatici 202. L’urto dello pneumatico 202 sul terreno durante il moto del veicolo 200 consente la produzione di energia elettrica.

Alternativamente a quanto mostrato in figura 14, il sistema di raccolta di energia 20, può essere disposto in qualsiasi altra porzione del veicolo 200, e/o utilizzato per alimentare un carico elettrico diverso dai o ulteriore ai sensori TPM 250.

Un’altra possibile applicazione del sistema di raccolta di energia 20 à ̈ la generazione di energia elettrica sfruttando l’energia meccanica prodotta da un individuo durante una camminata o una corsa. In questo caso, il sistema di raccolta di energia 20 à ̈ disposto all’interno delle scarpe 300 di tale individuo (ad esempio, all’interno della suola) come mostrato schematicamente in figura 15. Nei sistemi rivolti al fitness, ove risulta particolarmente interessante contare i passi, à ̈ utile recuperare energia dalle vibrazioni indotte dalla passeggiata/corsa per poter alimentare senza l’uso di batteria sensori di accelerazione e/o trasmettitori RFID in grado di comunicare con telefoni cellulari, dispositivi di riproduzione di musica, o con qualsiasi altro apparecchio interessato ad un informazione sui passi percorsi.

Da un esame delle caratteristiche del trovato realizzato secondo la presente invenzione sono evidenti i vantaggi che essa consente di ottenere.

In particolare, poiché la durata dell’intervallo temporale TDELAYà ̈ (tipicamente) costante, il rettificatore 24 opera a duty cycle del segnale di apertura/chiusura del primo e del secondo interruttore 30, 31 costante; questo consente di ottenere valori di efficienza ηSCAV(efficienza del rettificatore 24, avente la funzione di interfaccia di raccolta del sistema 20) particolarmente elevati (la richiedente ha verificato valori di efficienza superiori al 85% indipendentemente dai valori assunti da VTRASDe VOUT).

L’efficienza di raccolta à ̈ altresì elevata anche quando l’ampiezza del segnale VTRASDdel trasduttore 22 à ̈ inferiore al valore di tensione immagazzinata nel condensatore 27, superando una limitazione dell’architettura di rettificazione a ponte di diodi.

Inoltre, poiché nel caso di trasduttore 22 di tipo elettromagnetico il rettificatore 24 sfrutta l’induttore 22b proprio del trasduttore 22 , l’efficienza di raccolta à ̈ elevata anche quando l’ampiezza del segnale del trasduttore à ̈ bassa.

Utilizzando una tecnologia HV (“high voltage†) per il condensatore 27 e per l’interfaccia di raccolta à ̈ possibile immagazzinare elevate tensioni, e quindi elevata energia, nel condensatore, aumentando di conseguenza l’autonomia di funzionamento dei sensori TPM 250.

Il metodo descritto, che prevede la scelta di un valore ottimo di TDELAYe di K, consente di implementare un controllo attivo (del valor medio e dei “ripple†) della corrente fornita dal trasduttore, e consente di ottenere un adattamento di impedenza ottimo tra il trasduttore 22 e l’interfaccia di raccolta 24. Questo assicura una efficienza ηSCAVdell’interfaccia di raccolta 24b elevata indipendentemente dalla velocità di rotazione dei pneumatici 202 e dalle condizioni di immagazzinamento dell’energia nel condensatore 27. Infatti, la richiedente ha verificato che nelle applicazioni di interesse, il valore di ηSCAVpuò essere mantenuto tra il 75% e 87.5%, anche quando la potenza in uscita dal trasduttore à ̈ pari o minore di 100 µW. L’interfaccia di raccolta di energia secondo la presente invenzione à ̈ pertanto adatta ad applicazioni a bassa potenza.

La presenza dei diodi 40 e 41 sul ramo di uscita consente di aumentare la robustezza dell’interfaccia di raccolta secondo la presente invenzione; infatti, questo consente di eliminare correnti di ritorno (“reverse current flow†) dal condensatore 27 verso il trasduttore.

Il rettificatore 24 trova inoltre impiego in sistemi diversi dal sistema di raccolta di energia 20, basati su trasduttori elettromagnetici di qualsiasi tipo.

Inoltre, il circuito rettificatore 24 può essere utilizzato con trasduttori di altro tipo, mediante interposizione di un opportuno circuito tra il trasduttore e il circuito rettificatore atto a fornire (“provide†) un accumulatore di energia analogo all’induttore 22b.

Il rettificatore 24 secondo la presente invenzione e, in generale, il sistema di raccolta di energia 20, sono di tipo completamente integrato, e pertanto richiedono minimo spazio di installazione.

Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.

In particolare, secondo una forma di realizzazione della presente invenzione, il circuito rettificatore 24 può comprendere un numero di transistori diverso da quanto descritto. Ad esempio, il circuito rettificatore 24 può essere un rettificatore a mezza onda (“half-wave rectifier†), comprendente solo il primo transistore 30 e il diodo 40, oppure solo il secondo transistore 31 e il diodo 41. L’utilizzo di un rettificatore half-wave può essere vantaggioso nel caso in cui il segnale di ingresso VINsia di tipo noto e comprendente solo o soprattutto semionde aventi una sola polarità (positiva o negativa).

Inoltre, le condizioni t>TDELAYe IL>ITHespresse con riferimento alla condizione operativa di figura 4a non sono entrambe necessarie. In particolare, per segnali di tensione generati da trasduttori 22 di tipo noto il valore di tensione raggiunge sempre picchi tali da consentire il superamento della soglia ITHentro il tempo TDELAY.Inoltre, una scelta opportuna di TDELAYgarantisce sempre, a fini pratici, il raggiungimento di una soglia minima accettabile ITH.

Inoltre, possono essere presenti una pluralità di trasduttori 22, tutti dello stesso tipo o di tipo diverso tra loro, indifferentemente. Ad esempio, il/i trasduttore/i possono essere scelti nel gruppo comprendente: trasduttori elettrochimici (atti a convertire energia chimica in un segnale elettrico), elettromeccanici (atti a convertire energia meccanica in un segnale elettrico), elettroacustici (atti a convertire variazioni di pressione in un segnale elettrico), elettromagnetici (atti a convertire un campo magnetico in un segnale elettrico), fotoelettrici (atti a convertire energia luminosa in un segnale elettrico), elettrostatici, termoelettrici, piezoelettrici, termoacustici, termomagnetici, termoionici.

Claims (25)

1. RIVENDICAZIONI 1. Interfaccia di raccolta di energia (“Energy harvesting interface†) (24) avente un primo e un secondo terminale di ingresso (22’, 22†) collegabili ad un elemento di accumulo (22b) per ricevere un segnale elettrico di ingresso (VIN), ed un primo e un secondo terminale di uscita (24’, GND) collegabili ad un carico elettrico (27, 28) per fornire un segnale di uscita (IOUT, VOUT), l’interfaccia di raccolta di energia (24) comprendendo: - un primo interruttore (30) collegato tra il primo terminale di ingresso (22’) ed il secondo terminale di uscita (GND); e - un primo diodo (40), collegato tra il primo terminale di ingresso (22’) e il primo terminale di uscita (GND), caratterizzata dal fatto di comprendere inoltre una logica di controllo (60) configurata per: - controllare il primo interruttore (30) in uno stato chiuso per un primo intervallo temporale (TDELAY) in cui l’elemento di accumulo (22b) accumula energia elettrica, e fintantoché l’energia elettrica accumulata dall’elemento di accumulo (22b) raggiunge un primo valore di soglia (ITH); - acquisire una copia scalata (Ip/K) di un primo valore di picco (Ip) della corrente elettrica accumulata nell’elemento di accumulo (22b) durante il primo intervallo temporale (TDELAY); - controllare, trascorso detto primo intervallo temporale (TDELAY) e raggiunto il primo valore di soglia dell’energia elettrica accumulata, il primo interruttore (30) in uno stato aperto così da alimentare il carico elettrico (27, 28) attraverso il primo diodo (40) mediante la carica elettrica accumulata nell’elemento di accumulo (22b); - mantenere il primo interruttore (30) nello stato aperto fintantoché (“as long as†) il valore in corrente del segnale di uscita (IOUT) à ̈ maggiore del valore di detta copia scalata (Ip/K) del primo valore di picco.
2. 2. Interfaccia di raccolta di energia secondo la rivendicazione 1, in cui il segnale elettrico di ingresso (VTRASD, VIN) ha un prima e una seconda polarità di segno opposto tra loro, la logica di controllo (60) essendo configurata per controllare e mantenere il primo interruttore (30) in stato aperto quando il segnale elettrico di ingresso ha la prima polarità, l’interfaccia di raccolta di energia comprendendo inoltre: - un secondo interruttore (31) collegato tra il secondo terminale di ingresso (22†) ed il secondo terminale di uscita (GND); - un secondo diodo (41), collegato tra il secondo terminale di ingresso (22†) e il primo terminale di uscita (24’), in cui la logica di controllo (60) à ̈ inoltre configurata per, quando il segnale elettrico di ingresso ha la seconda polarità: - controllare, durante un secondo intervallo temporale (TDELAY) avente durata pari al primo intervallo temporale e fintantoché l’energia elettrica accumulata dall’elemento di accumulo (22b) raggiunge un secondo valore di soglia (ITH), il secondo interruttore (31) in uno stato chiuso; - acquisire una copia scalata (Ip/K) di un secondo valore di picco (Ip) della corrente elettrica accumulata nell’elemento di accumulo (22b) durante il secondo intervallo temporale (TDELAY); - controllare, trascorso detto secondo intervallo temporale (TDELAY) e raggiunto detto secondo valore di soglia dell’energia accumulata, il secondo interruttore (31) in uno stato aperto così da alimentare il carico elettrico (27, 28) attraverso il secondo diodo (41) mediante la carica elettrica accumulata nell’elemento di accumulo (22b); - mantenere il secondo interruttore (31) nello stato aperto fintantoché (“as long as†) il valore in corrente del segnale di uscita (IOUT) à ̈ maggiore del valore di detta copia scalata (Ip/K) del secondo valore di picco.
3. 3. Interfaccia di raccolta di energia secondo la rivendicazione 1 o 2, in cui detta copia scalata (Ip/K) corrisponde al valore di picco (Ip) della corrente elettrica accumulata nell’elemento di accumulo (22b) ridotto di un fattore di scala (K), la durata del primo intervallo temporale (TDELAY) e il fattore di scala (K) essendo scelti di valore tale da ottimizzare l’efficienza di accoppiamento alla porta di ingresso dell’interfaccia di raccolta di energia (24).
4. 4. Interfaccia di raccolta di energia secondo una qualsiasi delle rivendicazioni precedenti, in cui la durata del primo intervallo temporale (TDELAY) Ã ̈ compresa tra circa 1 µs e 100 µs.
5. 5. Interfaccia di raccolta di energia secondo una qualsiasi delle rivendicazioni precedenti, in cui il fattore di scala (K) Ã ̈ scelto di valore maggiore di 1.
6. 6. Interfaccia di raccolta di energia secondo la rivendicazione 3, in cui la logica di controllo (60) à ̈ inoltre configurata per: - definire detta efficienza di accoppiamento in funzione della durata del primo intervallo temporale (TDELAY) e del fattore di scala (K); - acquisire una pluralità di valori di efficienza di accoppiamento associati ad una pluralità di valori di detta durata del primo intervallo temporale (TDELAY) e ad una rispettiva pluralità di valori del fattore di scala (K); e - identificare un valore di detta durata del primo intervallo temporale (TDELAY) e un valore del fattore di scala (K) tali da ottimizzare l’efficienza di accoppiamento alla porta di ingresso dell’interfaccia di raccolta di energia (24).
7. 7. Interfaccia di raccolta di energia secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre un primo dispositivo rilevatore di segnale elettrico (72), accoppiato a terminali di conduzione opposti del primo interruttore (30), configurato per rilevare, durante il primo intervallo temporale, se la corrente elettrica nell’elemento di accumulo (22b) raggiunge il primo valore di soglia (ITH).
8. 8. Interfaccia di raccolta di energia secondo la rivendicazione 7, in cui il primo dispositivo rilevatore di segnale elettrico (72) comprende: - un condensatore (88) accoppiabile tra il primo terminale di ingresso (22’) e il secondo terminale di uscita (GND) per acquisire e memorizzare un segnale elettrico indicativo di detto primo valore di picco (Ip); - un primo interruttore di scalamento di corrente (“current scaling switch†) (92), controllato in stato aperto e chiuso insieme con il primo interruttore (30), e configurato per portare (“carry†) una corrente elettrica avente valore pari ad una prima frazione (1/F) del primo valore di picco (Ip).
9. 9. Interfaccia di raccolta di energia secondo la rivendicazione 7 o 8, comprendente inoltre un secondo dispositivo rilevatore di segnale elettrico (74), accoppiato al primo terminale di ingresso (22’) ed al primo terminale di uscita (24’), configurato per acquisire il valore di corrente del segnale di uscita (IOUT) che scorre attraverso il primo diodo (40) e per rilevare quando il valore di corrente del segnale di uscita (IOUT) assume un valore pari a detta copia scalata (Ip/K) del primo valore di picco (Ip), detto secondo dispositivo rilevatore di segnale elettrico (74) comprendendo un comparatore (99) configurato per ricevere in ingresso un segnale indicativo del segnale di uscita (IOUT, VOUT) ed un segnale indicativo della corrente elettrica portata dal secondo interruttore di scalamento di corrente (98), e fornire in uscita un segnale di comparazione (VOUT_COMP) indicativo di un risultato della comparazione tra i segnali in ingresso al comparatore (99).
10. 10. Interfaccia di raccolta di energia secondo la rivendicazione 2 o una qualsiasi delle rivendicazioni 3-9 quando dipendenti dalla rivendicazione 2, comprendente inoltre un terzo dispositivo rilevatore di segnale elettrico, accoppiato a terminali di conduzione opposti del secondo interruttore (31), configurato per rilevare, durante il secondo intervallo temporale, se la corrente elettrica nell’elemento di accumulo (22b) raggiunge il secondo valore di soglia (ITH).
11. 11. Interfaccia di raccolta di energia secondo la rivendicazione 10, in cui il secondo dispositivo rilevatore di segnale elettrico comprende: - un condensatore accoppiabile tra il secondo terminale di ingresso (22†) e il secondo terminale di uscita (GND) per acquisire e memorizzare un segnale elettrico indicativo di detto secondo valore di picco (Ip); - un secondo interruttore di scalamento di corrente (“current scaling switch†), controllato in stato aperto e chiuso insieme con il secondo interruttore (31), e configurato per portare (“carry†) una corrente elettrica avente valore pari ad una prima frazione (1/F) del secondo valore di picco (Ip).
12. 12. Interfaccia di raccolta di energia secondo la rivendicazione 10 o 11, comprendente inoltre un quarto dispositivo rilevatore di segnale elettrico, accoppiato al secondo terminale di ingresso (22†) ed al primo terminale di uscita (24’), configurato per acquisire il valore di corrente del segnale di uscita (IOUT) che scorre attraverso il secondo diodo (41) e per rilevare quando il valore di corrente del segnale di uscita (IOUT) assume un valore pari a detta copia scalata (Ip/K) del secondo valore di picco (Ip), detto quarto dispositivo rilevatore di segnale elettrico comprendendo un comparatore configurato per ricevere in ingresso un segnale indicativo del segnale di uscita (IOUT, VOUT) ed un segnale indicativo della corrente elettrica portata dal secondo interruttore di scalamento di corrente, e fornire in uscita un segnale di comparazione (VOUT_COMP) indicativo di un risultato della comparazione tra i segnali in ingresso al comparatore.
13. 13. Interfaccia di raccolta di energia secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo e il secondo terminale di ingresso (22’, 22†) sono collegabili ad un trasduttore (22) di tipo elettromagnetico includente un induttore, detto elemento di accumulo (22b) essendo l’induttore di detto trasduttore (22) di tipo elettromagnetico.
14. 14. Sistema di raccolta di energia (“energy harvesting system†) (20) atto ad alimentare (“supply†) un carico elettrico (28), comprendente: - un trasduttore (22), configurato per convertire energia proveniente da una fonte energetica esterna a detto sistema (20) in un segnale elettrico trasdotto (VTRASD, VIN); - una interfaccia di raccolta di energia elettrica (24) secondo una qualsiasi delle rivendicazioni 1-13, configurata per ricevere in ingresso il segnale elettrico trasdotto e fornire in uscita un segnale di uscita (VOUT); - un primo elemento di accumulo (27) accoppiato all’interfaccia di raccolta di energia elettrica (24) per ricevere in ingresso il segnale di uscita (VOUT), e configurato per accumulare energia elettrica atta ad alimentare il carico elettrico (28).
15. 15. Sistema secondo la rivendicazione 14, comprendente inoltre un convertitore DC-DC (6) collegato tra primo elemento di accumulo (27) e il carico elettrico (28), detto convertitore DC-DC (6) essendo configurato per alimentare il carico elettrico (28) tramite l’energia elettrica accumulata nel primo elemento di accumulo (27).
16. 16. Apparecchio (100) comprendente il sistema di raccolta di energia (20) secondo la rivendicazione 13 o 14.
17. 17. Apparecchio secondo la rivendicazione 15, scelto tra un veicolo ed una calzatura sportiva.
18. 18. Metodo di raccolta di energia (“A method for harvesting energy†) mediante una interfaccia di raccolta di energia (24) avente un primo e un secondo terminale di ingresso (22’, 22†) collegabili ad un elemento di accumulo (22b), ed un primo e un secondo terminale di uscita (24’, GND) collegabili ad un carico elettrico (27, 28), in cui il primo e il secondo terminale di ingresso sono atti a ricevere un segnale elettrico di ingresso (VIN, IL), e il primo e il secondo terminale di uscita sono atti a fornire al carico elettrico un segnale di uscita (IOUT, VOUT), il metodo comprendendo le fasi di: - ricevere il segnale elettrico di ingresso (VIN, IL); - caricare, mediante il segnale elettrico di ingresso (VIN, IL), l’elemento di accumulo (22b) per la durata di un primo intervallo temporale (TDELAY) e fintantoché l’energia elettrica accumulata dall’elemento di accumulo (22b) raggiunge un primo valore di soglia (ITH); - acquisire una copia scalata (Ip/K) di un primo valore di picco (Ip) della corrente elettrica accumulata nell’elemento di accumulo (22b) durante il primo intervallo temporale (TDELAY); - alimentare il carico elettrico (27, 28) mediante la corrente elettrica accumulata nell’elemento di accumulo (22b) fintantoché il valore in corrente del segnale di uscita (IOUT) à ̈ maggiore del valore di detta copia scalata (Ip/K) del primo valore di picco (Ip).
19. 19. Metodo di raccolta di energia secondo la rivendicazione 18, comprendente inoltre le fasi di: - acquisire il primo valore di picco (Ip) della corrente elettrica associata accumulata nell’elemento di accumulo (22b); - scalare di un fattore di scala (K) detto primo valore di picco (Ip) della corrente elettrica ottenendo detta copia scalata (Ip/K); - identificare la durata del primo intervallo temporale (TDELAY) e il fattore di scala (K) tali per cui l’efficienza di accoppiamento (ηCOUPLE) tra l’elemento di accumulo (22b) e l’interfaccia di raccolta di energia (24) à ̈ ottima.
20. 20. Metodo di raccolta di energia secondo la rivendicazione 19, in cui la fase di identificare comprende: - definire detta efficienza di accoppiamento in funzione della durata del primo intervallo temporale (TDELAY) e del fattore di scala (K); e - acquisire una pluralità di valori di efficienza di accoppiamento associati ad una rispettiva pluralità di valori di detta durata del primo intervallo temporale (TDELAY) e ad una rispettiva pluralità di valori del fattore di scala (K).
21. 21. Metodo di raccolta di energia secondo una qualsiasi delle rivendicazioni 18-20, comprendente inoltre la fase di scegliere detta prima durata temporale (TDELAY) di valore compreso tra circa 1 µs e 100 µs.
22. 22. Metodo di raccolta di energia secondo una qualsiasi delle rivendicazioni 18-21, comprendente inoltre la fase di scegliere il primo fattore di scala (K) di valore circa maggiore di 1.
23. 23. Metodo di raccolta di energia secondo una qualsiasi delle rivendicazioni 18-23, in cui l’interfaccia di raccolta di energia (24) comprende inoltre un primo interruttore (30) collegato tra il primo terminale di ingresso (22’) e il secondo terminale di uscita (GND), e un primo diodo (40) collegato tra il primo terminale di ingresso (22’) e il primo terminale di uscita (24’), in cui: - la fase di caricare comprende chiudere il primo interruttore (30); e - la fase di alimentare comprende aprire il primo interruttore (30) alimentando il carico elettrico tramite detto primo diodo (40).
24. 24. Metodo di raccolta di energia secondo la rivendicazione 23, in cui il segnale elettrico di ingresso (VIN) ha un prima e una seconda polarità di segno opposto tra loro, l’interfaccia di raccolta di energia (24) comprendendo inoltre un secondo interruttore (31) collegato tra il secondo terminale di ingresso (22†) e il secondo terminale di uscita (GND), e un secondo diodo (41) collegato tra il secondo terminale di ingresso (22†) e il primo terminale di uscita (24’), il metodo comprendendo inoltre le fasi di: - rilevare se il segnale elettrico di ingresso ha la prima o la seconda polarità; - caricare l’elemento di accumulo (22b) chiudendo il primo interruttore (30) se il segnale elettrico di ingresso ha la prima polarità; - caricare l’elemento di accumulo (22b) chiudendo il secondo interruttore (31) se il segnale elettrico di ingresso ha la seconda polarità; - se il segnale elettrico di ingresso ha la prima polarità, aprire il primo interruttore (30) alimentando detto carico elettrico tramite il primo diodo (40); e - se il segnale elettrico di ingresso ha la seconda polarità, aprire il secondo interruttore (31) alimentando detto carico elettrico tramite il secondo diodo (41).
25. 25. Metodo di raccolta di energia secondo la rivendicazione 24, comprendente inoltre le fasi di: - caricare l’elemento di accumulo (22b) chiudendo il secondo interruttore (31) per un secondo intervallo temporale (TDELAY) avente durata pari al primo intervallo temporale e fintantoché l’energia elettrica accumulata dall’elemento di accumulo (22b) raggiunge un secondo valore di soglia (ITH) - acquisire una copia scalata (Ip/K) di un secondo valore di picco (Ip) della corrente elettrica accumulata nell’elemento di accumulo (22b) durante il secondo intervallo temporale (TDELAY); - aprire, trascorso detto secondo intervallo temporale (TDELAY) e raggiunto detto secondo valore di soglia dell’energia accumulata, il secondo interruttore (31) - mantenere aperto il secondo interruttore (31) fintantoché (“as long as†) il valore in corrente del segnale di uscita (IOUT) à ̈ maggiore del valore di detta copia scalata (Ip/K) del secondo valore di picco.